專利名稱：具有可調(diào)模數(shù)轉(zhuǎn)換器時(shí)鐘相位的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時(shí)鐘控制模數(shù)轉(zhuǎn)換器，更具體地說(shuō)，涉及對(duì)具有多個(gè)不同時(shí)鐘信號(hào)的IC上的模擬-數(shù)字轉(zhuǎn)換器的時(shí)鐘信號(hào)進(jìn)行定相。
背景技術(shù)：
包括多個(gè)模數(shù)轉(zhuǎn)換器(ADC′s)的數(shù)字處理集成電路(DSP)變得常見(jiàn)。DSP常常具有多個(gè)功能元件，各個(gè)元件以不同頻率進(jìn)行時(shí)鐘控制，盡管ADC可以以同樣的頻率進(jìn)行時(shí)鐘控制。各個(gè)ADC與不同的功能元件的相對(duì)接近會(huì)有害地影響ADC的性能。已經(jīng)知道，時(shí)鐘控制信號(hào)或者通過(guò)硅基片或者經(jīng)由輻射從功能元件或時(shí)鐘總線耦合到ADC，這將會(huì)導(dǎo)致ADC性能的降低，尤其是如果接近其最大轉(zhuǎn)換速率來(lái)運(yùn)行ADC。
包括多個(gè)ADC的DSP的例子是多標(biāo)準(zhǔn)接口電路，其利用共用電路元件對(duì)不同格式的信號(hào)進(jìn)行調(diào)節(jié)處理。特定的例子是電視信號(hào)接口，其對(duì)來(lái)自不同信號(hào)源的信號(hào)進(jìn)行調(diào)節(jié)以進(jìn)行數(shù)字處理和顯示。這種接口可以同時(shí)接收來(lái)自廣播接收機(jī)調(diào)諧器的NTSC信號(hào)、來(lái)自衛(wèi)星或電纜盒的模擬電視信號(hào)分量、來(lái)自其它調(diào)諧器的數(shù)字廣播殘留邊帶VSB(vestigial sideband)信號(hào)等。通常，所有的信號(hào)都以同樣的采樣率從模擬形式轉(zhuǎn)換為數(shù)字形式，并且分別施加到顯示電路所應(yīng)用的處理元件上。在數(shù)字VSB信號(hào)情況下，處理將包括數(shù)字解壓縮。
根據(jù)各個(gè)信號(hào)格式，對(duì)相應(yīng)的所轉(zhuǎn)換信號(hào)執(zhí)行不同的信號(hào)處理。能夠以不同的時(shí)鐘控制速率完成多種處理功能。具有代表性的是，將用于轉(zhuǎn)換特定格式信號(hào)的ADC定位于接近施加了轉(zhuǎn)換信號(hào)的處理元件。根據(jù)在處理元件中所利用的時(shí)鐘頻率和處理元件與ADC的相對(duì)接近，ADC的性能或多或少地會(huì)受到影響。
通常，在ADC轉(zhuǎn)換過(guò)程中不同的時(shí)鐘控制信號(hào)導(dǎo)致電子噪音，這將又影響轉(zhuǎn)換速度、精度和線性。在模擬或模擬數(shù)字電路系統(tǒng)中減少時(shí)鐘信號(hào)的影響或數(shù)字化所導(dǎo)致的噪音是重要的。
在混合模擬數(shù)字集成電路系統(tǒng)中，已經(jīng)知道可以通過(guò)預(yù)防措施來(lái)將由時(shí)鐘耦合所導(dǎo)致的數(shù)字干擾的影響減小到最小。這些措施包括在各處理元件的周圍制造絕緣防護(hù)環(huán)，并且為不同的處理元件提供獨(dú)立的電源總線。其它技術(shù)包括使用不同處理元件，這些處理元件可以布置成減小不希望出現(xiàn)的共模信號(hào)。
通過(guò)產(chǎn)生可變相位的ADC時(shí)鐘控制信號(hào)，并且選擇最佳的一個(gè)時(shí)鐘相位用于ADC，可以增強(qiáng)包括多個(gè)處理元件和多個(gè)相關(guān)的不同頻率的時(shí)鐘信號(hào)的電路上的各個(gè)ADC的性能。

發(fā)明內(nèi)容
按照本發(fā)明的一個(gè)方面，提供在包含模數(shù)轉(zhuǎn)換器和響應(yīng)時(shí)鐘控制信號(hào)的處理電路的數(shù)字電路設(shè)備中、用于得到操作模數(shù)轉(zhuǎn)換器的ADC時(shí)鐘信號(hào)的裝置，包括時(shí)鐘信號(hào)源；與信號(hào)源連接的相位控制電路，相對(duì)于至少一個(gè)時(shí)鐘信號(hào)的相位，調(diào)整來(lái)自信號(hào)源的時(shí)鐘信號(hào)的相位，以產(chǎn)生ADC時(shí)鐘信號(hào)；和連接ADC時(shí)鐘信號(hào)來(lái)操作模數(shù)轉(zhuǎn)換器的裝置。
按照本發(fā)明的另一方面，提供在包括多個(gè)模數(shù)轉(zhuǎn)換器、耦合到各個(gè)轉(zhuǎn)換器的輸出端的多個(gè)處理電路及用于控制多個(gè)模數(shù)轉(zhuǎn)換器的多個(gè)不同頻率時(shí)鐘信號(hào)的集成電路中、用于調(diào)整連接到至少一個(gè)模數(shù)轉(zhuǎn)換器的時(shí)鐘信號(hào)的相位的裝置，包括相位控制電路，接收多個(gè)時(shí)鐘信號(hào)之一，提供相對(duì)于多個(gè)時(shí)鐘信號(hào)中的至少另一個(gè)時(shí)鐘信號(hào)具有所選擇相位偏移的時(shí)鐘信號(hào)；和連接所選擇相位偏移的時(shí)鐘信號(hào)來(lái)操作至少一個(gè)模數(shù)轉(zhuǎn)換器的裝置。


圖1是包括多個(gè)ADC的接口電路的方框圖，并且其對(duì)于描述本發(fā)明是有用的；圖2是通過(guò)示例來(lái)說(shuō)明可以為圖1中電路所使用的時(shí)鐘控制信號(hào)的波形圖；圖3是用于部分說(shuō)明模數(shù)轉(zhuǎn)換器干擾時(shí)序的波形圖；
圖4是用于部分說(shuō)明可能由多個(gè)時(shí)鐘施加到模數(shù)轉(zhuǎn)換器的時(shí)鐘噪音干擾的波形圖；圖5是可從其中選擇最佳的采樣時(shí)鐘相位的典型時(shí)鐘相位的波形圖；圖6和7表示另一示例性采樣時(shí)鐘相位發(fā)生電路；和圖8是包括采樣時(shí)鐘相位發(fā)生電路的模數(shù)轉(zhuǎn)換器。
具體實(shí)施例方式
圖1用于定義本發(fā)明環(huán)境的接口集成電路，但不是限制性的。本發(fā)明可以應(yīng)用于一些集成電路(IC)或諸如多芯片IC組件或混合IC組件等包含有模數(shù)轉(zhuǎn)換器的其它密集封裝的電路，其中不可預(yù)知的噪音干擾可能影響模數(shù)轉(zhuǎn)換的性能。其它的示例可以包括用于命名為聯(lián)接器的用于多媒體處理的多處理器IC、多通道數(shù)字音頻處理/編輯IC和系統(tǒng)。
圖1說(shuō)明用于多平臺(tái)電視系統(tǒng)的接口或鏈接IC。將該IC配置成同時(shí)對(duì)多個(gè)以不同格式接收的電視信號(hào)進(jìn)行數(shù)字處理。用虛線限定各個(gè)處理器。將由虛線10所限定的電路系統(tǒng)設(shè)定為處理數(shù)字直播衛(wèi)星信號(hào)。該電路系統(tǒng)包括兩個(gè)用于處理來(lái)自衛(wèi)星調(diào)諧器正交信號(hào)的模數(shù)轉(zhuǎn)換器、一個(gè)數(shù)字解調(diào)器和糾錯(cuò)電路。這些元件可能需要例如18MHz、54MHz和27MHz時(shí)鐘信號(hào)等不同的時(shí)鐘控制信號(hào)。
由虛線20所限定的第二個(gè)處理方框接收和處理諸如可以根據(jù)大聯(lián)盟(Grand Alliance)協(xié)議所發(fā)射的高分辨率數(shù)字信號(hào)。該電路系統(tǒng)包括至少一個(gè)模數(shù)轉(zhuǎn)換器、一個(gè)數(shù)字解調(diào)器、一個(gè)均衡器/相位跟蹤器以及糾錯(cuò)電路。這些元件可能需要例如108MHz、54MHz和18MHz時(shí)鐘信號(hào)等不同的時(shí)鐘控制信號(hào)。
第三，IC包括由虛線30所限定的NTSC信號(hào)處理器。該電路包括至少兩個(gè)模數(shù)轉(zhuǎn)換器、濾波器電路、數(shù)字色彩解碼器。這些元件可能需要例如18MHz、36MHz和27MHz時(shí)鐘信號(hào)等不同的時(shí)鐘控制信號(hào)。
通常，各個(gè)時(shí)鐘控制信號(hào)由共用時(shí)鐘發(fā)生電路系統(tǒng)所提供，該共用時(shí)鐘產(chǎn)生電路包括產(chǎn)生主時(shí)鐘信號(hào)的鎖相環(huán)路和發(fā)生器，該發(fā)生器響應(yīng)主時(shí)鐘信號(hào)，用于以不同頻率提供多個(gè)時(shí)鐘信號(hào)。在示例性IC中，主時(shí)鐘是在108MHz，并且其它時(shí)鐘信號(hào)在18、27、36和54MHz。圖2說(shuō)明這些時(shí)鐘信號(hào)的示例性時(shí)序關(guān)系。將這些特定時(shí)鐘信號(hào)相互鎖定相位，并且其都是9MHz的簡(jiǎn)單倍數(shù)。可以理解，在相同或不同的IC中，可利用與這些所說(shuō)明的有較大區(qū)別的多個(gè)時(shí)鐘信號(hào)，并且其中也應(yīng)用了本發(fā)明。
在每個(gè)電路中，各個(gè)模數(shù)轉(zhuǎn)換器通常將接近與其相應(yīng)的處理電路，并因此易受來(lái)自相應(yīng)處理電路時(shí)鐘信號(hào)干擾的影響。此外，由于其在IC上的相對(duì)位置，各個(gè)模數(shù)轉(zhuǎn)換器將易受經(jīng)IC襯底和電源互連耦合產(chǎn)生的時(shí)鐘信號(hào)干擾的影響。每一個(gè)模數(shù)轉(zhuǎn)換器很可能容易受不同時(shí)鐘干擾的影響，并且這種干擾是不可預(yù)知的。
為理解由本發(fā)明所解決的問(wèn)題，參照?qǐng)D3。在圖3中，有頂部、中間和底部波形。頂部波形用于表示在模數(shù)轉(zhuǎn)換器附近的時(shí)鐘信號(hào)，該模數(shù)轉(zhuǎn)換器以同樣頻率的時(shí)鐘信號(hào)處理樣本。中間波形用于表示由模數(shù)轉(zhuǎn)換器從頂部波形所表示的時(shí)鐘信號(hào)所導(dǎo)致的干擾噪音功率。圖示的噪音功率僅是代表性的，并且可能會(huì)有不同的形式和振幅。
較低的波形表示用于轉(zhuǎn)換器的采樣時(shí)鐘信號(hào)最佳的采樣相位。在這個(gè)示例中，假設(shè)模數(shù)轉(zhuǎn)換器的采樣從采樣時(shí)鐘正向過(guò)渡部分，即底部波形開(kāi)始，一直持續(xù)到負(fù)向過(guò)渡部分。最好是，這樣選擇采樣相位，使得在整個(gè)間隔期間不出現(xiàn)時(shí)鐘噪聲干擾。所表示的最佳采樣相位是任意所選擇的并且僅是示范性的，但是在模數(shù)轉(zhuǎn)換設(shè)計(jì)領(lǐng)域中的技術(shù)人員可以理解采樣必須發(fā)生在一些干擾噪音減弱之后。考慮到采樣時(shí)鐘相位和時(shí)鐘干擾的出現(xiàn)，不同類型的模數(shù)轉(zhuǎn)換器將產(chǎn)生不同的響應(yīng)。但是，對(duì)于每一種類型的模數(shù)轉(zhuǎn)換器都有一個(gè)最佳的時(shí)鐘控制相位。
如果所給出的系統(tǒng)有單個(gè)干擾時(shí)鐘，就可能精確預(yù)測(cè)和產(chǎn)生單個(gè)模數(shù)轉(zhuǎn)換器最佳的采樣相位。但是考慮到模數(shù)轉(zhuǎn)換器設(shè)置在IC上的情況，IC具有由多個(gè)時(shí)鐘控制信號(hào)驅(qū)動(dòng)的相應(yīng)數(shù)字電路。在圖4的波形中所表示的是該系統(tǒng)的示例性時(shí)鐘波形和可能的示例性干擾時(shí)鐘信號(hào)。噪音(NOISE)所表示的波形表示通過(guò)如圖4所示的所有時(shí)鐘信號(hào)的正轉(zhuǎn)換所產(chǎn)生的潛在噪音干擾?？梢岳斫獾氖牵诩呻娐飞?，根據(jù)時(shí)鐘信號(hào)耦合機(jī)制以及信號(hào)源相對(duì)于相應(yīng)模數(shù)轉(zhuǎn)換器位置的不同，在任意位置上的干擾噪音對(duì)不同的信號(hào)源是不同的。在圖4中，恰好在噪音波形下面的波形表示的是可能的最佳采樣時(shí)鐘，相對(duì)于其它時(shí)鐘信號(hào)，其相位是不確定的。
通常，預(yù)見(jiàn)干擾模數(shù)轉(zhuǎn)換器性能的時(shí)鐘噪音的大小和功率是不可能的。但是，發(fā)明人已經(jīng)確定，盡管噪音信號(hào)的不可預(yù)知，但存在一個(gè)轉(zhuǎn)換器應(yīng)在其中工作的最佳的采樣間隔。該間隔可以通過(guò)試錯(cuò)法來(lái)確定，或可以自動(dòng)確定。在自動(dòng)校準(zhǔn)模式中，將一個(gè)或多個(gè)預(yù)定的輸入值施加到模數(shù)轉(zhuǎn)換器上，并且對(duì)于每個(gè)輸入值，將諸如圖5所示時(shí)鐘相位的多個(gè)采樣時(shí)鐘相位用于操作轉(zhuǎn)換器。測(cè)量轉(zhuǎn)換器輸出樣本，以確定誤差。選擇產(chǎn)生最小輸出誤差的時(shí)鐘相位作為具有最佳采樣相位的時(shí)鐘信號(hào)。
用于產(chǎn)生多個(gè)時(shí)鐘相位和將采樣時(shí)鐘信號(hào)用于模數(shù)轉(zhuǎn)換器的采樣時(shí)鐘信號(hào)的電路系統(tǒng)如圖6和圖7所示。圖6表示用于產(chǎn)生多種采樣時(shí)鐘相位的電路系統(tǒng)，這些采樣時(shí)鐘相位滯后相同的增量并且與主時(shí)鐘同步。在這個(gè)電路中，將采樣時(shí)鐘應(yīng)用到帶抽頭的延遲線或移位寄存器40的輸入端，其可能包括級(jí)聯(lián)的D型(或其它型，例如RS)觸發(fā)器。利用其頻率比采樣時(shí)鐘頻率高的主時(shí)鐘信號(hào)對(duì)寄存器40進(jìn)行時(shí)鐘控制。各個(gè)抽頭上出現(xiàn)的采樣時(shí)鐘連續(xù)地延遲由主時(shí)鐘Fc的頻率fc，即1/fc的增量所限定的間隔。
圖5用于說(shuō)明從圖6所示系統(tǒng)所得到的多個(gè)可能的采樣時(shí)鐘輸出相位。采樣時(shí)鐘相位的數(shù)量和增量只是設(shè)計(jì)選擇的問(wèn)題。
將寄存器40的輸出抽頭應(yīng)用到N+1到1多路復(fù)用器42的輸入連接部分。響應(yīng)施加到其控制輸入端C的控制信號(hào)，多路復(fù)用器42將來(lái)自一個(gè)抽頭的信號(hào)耦合給其輸出電路。控制信號(hào)可以由用戶產(chǎn)生，或者可以通過(guò)如上所述的自動(dòng)校準(zhǔn)算法產(chǎn)生。
圖7是用于產(chǎn)生連續(xù)延遲的采樣時(shí)鐘相位的另一電路系統(tǒng)的方框圖。該電路包括諸如放大器的級(jí)聯(lián)模擬延遲電路(或者它們可以是反相器電路)的帶抽頭的模擬延遲線50。在這種情況下，由各自放大器所提供的延遲可能是相對(duì)短(納秒量級(jí))，并且與放大器固有延遲一致。因此，采樣時(shí)鐘相位可以通過(guò)相對(duì)精密的微調(diào)產(chǎn)生。當(dāng)然各個(gè)延遲還可以通過(guò)適當(dāng)選擇電路元件以相對(duì)較長(zhǎng)的間隔產(chǎn)生。將延遲線的抽頭連接到M+1到1多路復(fù)用器52的輸入連接部分。響應(yīng)施加到其控制輸入端C的控制信號(hào)，多路復(fù)用器52將來(lái)自一個(gè)抽頭的信號(hào)耦合給其輸出連接部分?？刂菩盘?hào)可以由用戶產(chǎn)生，或者可以通過(guò)如上所述的自動(dòng)校準(zhǔn)算法產(chǎn)生。
在另一個(gè)實(shí)施例中，可以將模擬移相電路50、52的輸入端與數(shù)字的移相電路40、42的輸出端連接，并且輸出的采樣時(shí)鐘信號(hào)是從模擬多路復(fù)用器52獲得的。在數(shù)字移相器40、42中執(zhí)行相位粗調(diào)整，而在模擬移相器50、52中完成相位精調(diào)整。
有許多利用延遲線和多路復(fù)用器、或計(jì)數(shù)器和邏輯器件、或可編程邏輯陣列器件等可供選擇的時(shí)鐘相位調(diào)節(jié)電路。將主要根據(jù)IC制作技術(shù)和設(shè)計(jì)者的偏愛(ài)來(lái)選擇特定的類型。
圖8表示包括具有由相位移相器85所產(chǎn)生的采樣時(shí)鐘相位的模數(shù)轉(zhuǎn)換器80的ADC系統(tǒng)，其可能是例如由圖6或7的電路所構(gòu)成。移相器85響應(yīng)18MHz的邏輯時(shí)鐘信號(hào)，并且由此產(chǎn)生采樣時(shí)鐘。來(lái)自模數(shù)轉(zhuǎn)換器80的數(shù)字輸出直接傳送到多路復(fù)用器82的第一個(gè)輸入端，并且通過(guò)D型觸發(fā)器傳送到多路復(fù)用器的第二個(gè)輸入端。將多路復(fù)用器的輸出施加到另一個(gè)D型觸發(fā)器83，以達(dá)到與邏輯時(shí)鐘同步的目的。利用18MHz的時(shí)鐘信號(hào)對(duì)觸發(fā)器83進(jìn)行時(shí)鐘控制，并且利用18MHz時(shí)鐘信號(hào)的補(bǔ)信號(hào)對(duì)觸發(fā)器81進(jìn)行時(shí)鐘控制。通過(guò)可以在I2C總線上所提供的控制信號(hào)delay_ADC_output對(duì)多路復(fù)用器進(jìn)行靜態(tài)控制。
觸發(fā)器81和多路復(fù)用器82構(gòu)成時(shí)鐘轉(zhuǎn)換電路。由于利用比較大的移相采樣信號(hào)，該電路系統(tǒng)是必需的。如果所選擇的采樣相位使得在鄰近18MHz邏輯時(shí)鐘上升沿時(shí)模數(shù)轉(zhuǎn)換器的輸出改變，所說(shuō)delay_ADC_control信號(hào)將多路復(fù)用器設(shè)置為將其輸出端經(jīng)由觸發(fā)器81連接到模數(shù)轉(zhuǎn)換器。這將在模數(shù)轉(zhuǎn)換器輸出和18MHz邏輯之間提供半周期的定時(shí)邊界。可供選擇的是，如果所選擇的采樣時(shí)鐘相位使得在鄰近18MHz邏輯時(shí)鐘下降沿時(shí)模數(shù)轉(zhuǎn)換器的輸出改變，則所說(shuō)delay_ADC_control信號(hào)將多路復(fù)用器設(shè)置為將其輸出端直接耦合到模數(shù)轉(zhuǎn)換器，因?yàn)椴淮嬖谟幸饬x的時(shí)序偏差。
利用采樣時(shí)鐘相位的選擇同時(shí)形成多路復(fù)用器delay_ADC_output控制信號(hào)并且其將保持相對(duì)靜態(tài)，除非采樣相位選擇是動(dòng)態(tài)變化的。在后一種情況中，也必須動(dòng)態(tài)改變delay_ADC_output控制信號(hào)。
權(quán)利要求
1.在包含模數(shù)轉(zhuǎn)換器和響應(yīng)時(shí)鐘控制信號(hào)的處理電路的數(shù)字電路設(shè)備中、用于得到操作所述模數(shù)轉(zhuǎn)換器的ADC時(shí)鐘信號(hào)的裝置，包括一個(gè)時(shí)鐘信號(hào)源；與所述信號(hào)源連接的相位控制電路(85)，用于相對(duì)于至少一個(gè)所述時(shí)鐘信號(hào)的相位，調(diào)整來(lái)自所述信號(hào)源的時(shí)鐘信號(hào)的相位，以產(chǎn)生所述ADC時(shí)鐘信號(hào)；和用于連接所述ADC時(shí)鐘信號(hào)來(lái)操作所述模數(shù)轉(zhuǎn)換器的裝置。
2.在包括多個(gè)模數(shù)轉(zhuǎn)換器、耦合到各個(gè)所述轉(zhuǎn)換器的輸出端的多個(gè)處理電路及用于控制所述多個(gè)模數(shù)轉(zhuǎn)換器的多個(gè)不同頻率時(shí)鐘信號(hào)的集成電路中、用于調(diào)整連接到至少一個(gè)所述模數(shù)轉(zhuǎn)換器的時(shí)鐘信號(hào)的相位的裝置，包括相位控制電路(85)，接收所述多個(gè)時(shí)鐘信號(hào)之一，用于提供相對(duì)于所述多個(gè)時(shí)鐘信號(hào)中的至少另一個(gè)時(shí)鐘信號(hào)具有所選擇相位偏移的時(shí)鐘信號(hào)；和用于連接所選擇相位偏移的所述時(shí)鐘信號(hào)來(lái)操作所述至少一個(gè)模數(shù)轉(zhuǎn)換器的裝置。
全文摘要
在包含模數(shù)轉(zhuǎn)換器和響應(yīng)時(shí)鐘控制信號(hào)的處理電路的數(shù)字電路設(shè)備中、用于得到操作模數(shù)轉(zhuǎn)換器的ADC時(shí)鐘信號(hào)的裝置，包括時(shí)鐘信號(hào)源；與信號(hào)源連接的相位控制電路(85)，相對(duì)于至少一個(gè)時(shí)鐘信號(hào)的相位，調(diào)整來(lái)自信號(hào)源的時(shí)鐘信號(hào)的相位，以產(chǎn)生ADC時(shí)鐘信號(hào)；和連接ADC時(shí)鐘信號(hào)來(lái)操作模數(shù)轉(zhuǎn)換器的裝置。在包括多個(gè)模數(shù)轉(zhuǎn)換器、耦合到各個(gè)轉(zhuǎn)換器的輸出端的多個(gè)處理電路及用于控制多個(gè)模數(shù)轉(zhuǎn)換器的多個(gè)不同頻率時(shí)鐘信號(hào)的集成電路中、用于調(diào)整連接到至少一個(gè)模數(shù)轉(zhuǎn)換器的時(shí)鐘信號(hào)的相位的裝置，包括相位控制電路(85)，接收多個(gè)時(shí)鐘信號(hào)之一，提供相對(duì)于多個(gè)時(shí)鐘信號(hào)中的至少另一個(gè)時(shí)鐘信號(hào)具有所選擇相位偏移的時(shí)鐘信號(hào)；和連接所選擇相位偏移的時(shí)鐘信號(hào)來(lái)操作至少一個(gè)模數(shù)轉(zhuǎn)換器的裝置。
文檔編號(hào)H03M1/08GK1578153SQ200410068669
公開(kāi)日2005年2月9日 申請(qǐng)日期2000年6月4日 優(yōu)先權(quán)日1999年6月4日
發(fā)明者馬克·F·拉姆賴克, 戴維·L·阿爾比, 約翰·W·久爾克 申請(qǐng)人:湯姆森特許公司