專利名稱：半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括用于輸出級(jí)的輸入的箝位電路的半導(dǎo)體集成電路器件，更具體地，涉及一種半導(dǎo)體集成電路器件，配置為輸出用于進(jìn)行電子/電氣設(shè)備的驅(qū)動(dòng)控制的控制信號(hào)的驅(qū)動(dòng)器。
背景技術(shù)：
通常，在包括運(yùn)算放大器并構(gòu)造為用于對(duì)各種電子/電氣設(shè)備進(jìn)行驅(qū)動(dòng)控制的驅(qū)動(dòng)器的半導(dǎo)體集成電路中，設(shè)置過電流保護(hù)電路，用于防止運(yùn)算放大器中的過電流。在現(xiàn)有技術(shù)中，已經(jīng)提出了一種差分放大器電路，包括作為過電流保護(hù)電路的箝位電路，以限制流過晶體管的電流，所述晶體管構(gòu)成了作為輸出級(jí)的緩沖部分(見JP-A11-46120(1999))。在該差分放大器電路中，由二極管所構(gòu)成的箝位電路來限制放大器部分的輸出電壓的上限和下限。
此外，在現(xiàn)有技術(shù)中，已經(jīng)提出了一種運(yùn)算放大器，包括差分放大器級(jí)、電平移位級(jí)和輸出級(jí)，并且在輸出級(jí)中配備有電壓箝位電路(見JP-A 2001-53558)。該運(yùn)算放大器具有由電平移位級(jí)中的二極管接法的MOS晶體管構(gòu)成的箝位電路，所述電平移位電路用于對(duì)來自差分放大器級(jí)的電平進(jìn)行移位，并將其輸出到輸出級(jí)。通過在電平移位級(jí)中設(shè)置該箝位電路，限制了去往輸出級(jí)的輸出電壓的幅度。
然而，當(dāng)將箝位電路提供給作為由具有相反極性的晶體管構(gòu)成的最終級(jí)而形成的輸出級(jí)中的相應(yīng)晶體管的控制電極時(shí)，如在現(xiàn)有技術(shù)中，限制了相應(yīng)晶體管的控制電極的電壓；因此，增加了晶體管的導(dǎo)通電阻。即，如圖8所示，輸出級(jí)由以下元件構(gòu)成P溝道MOS晶體管Tp，在其源極處向其提供直流電壓VDD；以及N溝道MOS晶體管Tn，其源極接地，并且箝位電路10a、10b與MOS晶體管Tp、Tn的柵極相連。
這里，如果在作為輸出的MOS晶體管Tp、Tn的漏極的連接節(jié)點(diǎn)處出現(xiàn)了接近于電壓VDD或地電壓的電壓，則由箝位電路10a、10b來限制MOS晶體管Tp、Tn的柵極電壓。因此，增加了MOS晶體管Tp、Tn的導(dǎo)通電阻，這使得從MOS晶體管Tp、Tn的漏極的連接節(jié)點(diǎn)輸出的電壓的動(dòng)態(tài)范圍變窄。

發(fā)明內(nèi)容
考慮到上述問題，本發(fā)明的目的是提出一種包括過電流保護(hù)電路的半導(dǎo)體集成電路器件，能夠減小對(duì)輸出級(jí)中的晶體管的導(dǎo)通電阻的影響。
為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的一種半導(dǎo)體集成電路器件，包括由晶體管構(gòu)成的輸出級(jí)；以及包括開關(guān)的箝位電路，當(dāng)來自輸出級(jí)的輸出電壓處于預(yù)定電壓范圍內(nèi)時(shí)，所述箝位電路處于截止?fàn)顟B(tài)，并且限制輸入電壓以控制輸出級(jí)中的晶體管的電極，其中，當(dāng)開關(guān)處于導(dǎo)通狀態(tài)時(shí)，箝位電路限制去往晶體管的控制電極的輸入電壓；而當(dāng)開關(guān)處于截止?fàn)顟B(tài)時(shí)，將去往晶體管的控制電極的輸入電壓輸入到晶體管的控制電極，而不對(duì)其進(jìn)行限制，即使輸入電壓處于由箝位電路所限制的范圍內(nèi)。
在該半導(dǎo)體集成電路器件中，當(dāng)來自輸出級(jí)的輸出電壓處于預(yù)定電壓范圍之外時(shí)，開關(guān)處于導(dǎo)通狀態(tài)。因此，當(dāng)去往晶體管的控制電極的輸入電壓達(dá)到預(yù)定值時(shí)，箝位電路限制去往晶體管的控制電極的輸入電壓。此外，來自輸出級(jí)的輸出電壓處于預(yù)定電壓范圍內(nèi)，開關(guān)處于截止?fàn)顟B(tài)，因而，將去往晶體管的控制電極的輸入電壓輸入到晶體管的控制電極，而不由箝位電路對(duì)其進(jìn)行限制。


圖1是示出了根據(jù)本發(fā)明的、構(gòu)成了驅(qū)動(dòng)器的半導(dǎo)體集成電路器件的內(nèi)部結(jié)構(gòu)的方框圖；圖2是示出了根據(jù)第一實(shí)施例的驅(qū)動(dòng)器中的箝位電路和緩沖器的結(jié)構(gòu)的電路圖；圖3是用于解釋圖2中的箝位電路和緩沖器的操作的圖示；圖4是示出了根據(jù)第二實(shí)施例的驅(qū)動(dòng)器中的箝位電路和緩沖器的結(jié)構(gòu)的電路圖；圖5是用于解釋圖4中的箝位電路和緩沖器的操作的圖示；圖6是示出了根據(jù)第三實(shí)施例的驅(qū)動(dòng)器中的箝位電路和緩沖器的結(jié)構(gòu)的電路圖；圖7是示出了根據(jù)第三實(shí)施例的驅(qū)動(dòng)器的輸入和輸出之間的關(guān)系的圖示；以及圖8是示出了在傳統(tǒng)半導(dǎo)體集成電路器件中的箝位電路和緩沖器的結(jié)構(gòu)的方框電路圖。
具體實(shí)施例方式
第一實(shí)施例下面，將參考附圖來描述本發(fā)明的第一實(shí)施例。圖1是示出了該實(shí)施例和其他實(shí)施例所共用的驅(qū)動(dòng)器的方框結(jié)構(gòu)的方框圖。圖2是示出了根據(jù)該實(shí)施例的驅(qū)動(dòng)器中的緩沖器和箝位電路的結(jié)構(gòu)的電路圖。在單個(gè)的半導(dǎo)體電路器件中構(gòu)造根據(jù)該實(shí)施例的驅(qū)動(dòng)器。
圖1所示的驅(qū)動(dòng)器包括主驅(qū)動(dòng)器1，用于將從外部作為用于控制電氣/電子設(shè)備的值輸入的數(shù)字信號(hào)轉(zhuǎn)換為表示為電壓值的模擬信號(hào)，并輸出該模擬信號(hào)；放大器2，以正相位向其輸入來自主驅(qū)動(dòng)器1的輸出電壓；緩沖器3，向其輸入來自放大器2的放大電壓；以及箝位電路4，針對(duì)過電流保護(hù)進(jìn)行操作，從而限制流過緩沖器3的電流。
在圖1的驅(qū)動(dòng)器中，將來自緩沖器3的輸出作為用于控制電氣/電子設(shè)備的控制信號(hào)輸出，并且還以負(fù)相位輸入到放大器2中，其中，放大器2和緩沖器3作為負(fù)反饋電路進(jìn)行操作。箝位電路4限制了從放大器2中輸出的電壓的值，然后輸入到緩沖器3，以便執(zhí)行針對(duì)緩沖器3的過電流保護(hù)，并且還檢測(cè)來自緩沖器3的輸出的電壓值，以接通和斷開。此外，放大器2產(chǎn)生了兩個(gè)輸出，該輸出被輸入到構(gòu)成了緩沖器3的兩個(gè)MOS晶體管Tp和Tn的柵極，稍后將對(duì)其進(jìn)行描述。
在如上所述結(jié)構(gòu)的驅(qū)動(dòng)器中，主驅(qū)動(dòng)器1輸出與從外部輸入的數(shù)字信號(hào)的值相對(duì)應(yīng)的電壓值。由放大器2和緩沖器3對(duì)來自主驅(qū)動(dòng)器1的電壓值進(jìn)行放大，然后，作為用于驅(qū)動(dòng)外部電氣/電子設(shè)備的控制信號(hào)輸出到外部。此時(shí)，將來自放大器2的輸出電壓通過箝位電路4輸入到緩沖器3。之后，將根據(jù)圖2來解釋在具有該結(jié)構(gòu)的驅(qū)動(dòng)器中的緩沖器3和箝位電路4的詳細(xì)結(jié)構(gòu)和操作。
緩沖器3包括P溝道晶體管Tp，在其柵極處向其提供放大器2的輸出，并且在其源極處向其提供電源電壓VDD；以及N溝道MOS晶體管Tn，在其柵極處提供放大器2的另一輸出，并且其源極接地。MOS晶體管Tp、Tn的連接節(jié)點(diǎn)形成了輸出。
箝位電路4a(對(duì)應(yīng)于圖1中的箝位電路4)包括P溝道晶體管Tp1，在其源極處向其提供電源電壓VDD，其漏極和柵極彼此相連；二極管Dp，其陰極與MOS晶體管Tp的柵極相連；恒流源Ip，其一端與MOS晶體管Tp1的漏極和二極管Dp的陽極的連接節(jié)點(diǎn)相連，而另一端接地；N溝道MOS晶體管Tn1，其源極接地，其漏極和柵極彼此相連；N溝道MOS晶體管Tn2，其源極與MOS晶體管Tn1的漏極相連，其柵極與MOS晶體管Tp、Tn的漏極的連接節(jié)點(diǎn)相連；二極管Dn，其陽極與MOS晶體管Tn的柵極相連；以及恒流源In，其一端與MOS晶體管Tn2的漏極和二極管Dn的陰極的連接節(jié)點(diǎn)相連，而在其另一端處向其提供電源電壓VDD。
在如上所述結(jié)構(gòu)的緩沖器3和箝位電路4a中，由MOS晶體管Tp1的導(dǎo)通電阻所確定的電壓、二極管Dp的閾值電壓和恒流源Ip的電流值設(shè)置了施加到緩沖器3中的MOS晶體管Tp的柵極上的電壓值的下限。因此，由MOS晶體管Tp1、二極管Dp和恒流源Ip限制了流過MOS晶體管Tp的電流值。此外，由MOS晶體管Tn1的導(dǎo)通電阻所確定的電壓、二極管Dn的閾值電壓和恒流源In的電流值設(shè)置了施加到緩沖器3中的MOS晶體管Tn的柵極上的電壓值的下限。因此，由MOS晶體管Tn1、二極管Dn和恒流源In限制了流過MOS晶體管Tn的電流值。
此外，設(shè)置MOS晶體管Tn2，其根據(jù)來自箝位電路中的緩沖器3的輸出電壓的值來導(dǎo)通和截止，所述箝位電路包括MOS晶體管Tn1、二極管Dn和恒流源In，用于限制流過MOS晶體管Tn的電流。因此，如果緩沖器3的輸出電壓值下降到預(yù)定值以下，則MOS晶體管Tn2截止，從而阻止包括了MOS晶體管Tn1、二極管Dn和恒流源In的箝位電路的操作。結(jié)果，從放大器2施加到緩沖器3中的MOS晶體管Tn的柵極的輸出電壓值并未受到箝位電路4a的限制。因此，可以向MOS晶體管Tn的柵極提供高于箝位電路4將電壓限制于其的電壓值的電壓，從而減小了MOS晶體管Tn的導(dǎo)通電阻。
即，在由主驅(qū)動(dòng)器1所施加的電壓Vin和MOS晶體管Tn、Tp的柵極電壓Vgn、Vgp之間的關(guān)系、以及在由主驅(qū)動(dòng)器1所施加的電壓Vin和緩沖器3的輸出電壓Vout之間的關(guān)系如圖3所示，其中，將在MOS晶體管Tp1、Tn2的漏極處產(chǎn)生的電壓定義為Vp、Vn，將二極管Dp、Dn的閾值電壓定義為Vd，以及將在MOS晶體管Tn2的導(dǎo)通和截止?fàn)顟B(tài)之間切換的緩沖器3的輸出電壓值定義為Vtha。
即，當(dāng)來自主驅(qū)動(dòng)器1的電壓Vin從0開始逐漸增加時(shí)，一旦從放大器2輸出到MOS晶體管Tp的柵極的電壓超過了由箝位電路4a中的MOS晶體管Tp1和二極管Dp所產(chǎn)生的電壓Vp-Vd，則二極管Dp截止，從而釋放了針對(duì)MOS晶體管Tp的箝位。因此，如圖3B所示，MOS晶體管Tp的柵極電壓Vgp從電壓值Vp-Vd開始增加，同時(shí)直到此時(shí)，其在電壓值Vp-Vd處是恒定的。此時(shí)，如圖3A所示，MOS晶體管Tn的柵極電壓Vgn低于由箝位電路4a中的MOS晶體管Tn1、Tn2和二極管Dn所產(chǎn)生的電壓Vn+Vd；因此，未對(duì)MOS晶體管Tn的柵極電壓Vgn進(jìn)行箝位，并且該柵極電壓隨著主驅(qū)動(dòng)器1的電壓Vin的增加而增加。
因此，如圖3C所示，在MOS晶體管Tp、Tn的漏極的連接節(jié)點(diǎn)處出現(xiàn)的緩沖器3的輸出電壓Vout隨著來自主驅(qū)動(dòng)器1的電壓Vin的增加，從最大值Vmax1處逐漸減小。此時(shí)，來自緩沖器3的輸出電壓Vout高于電壓值Vtha；因此，MOS晶體管Tn2處于導(dǎo)通狀態(tài)。
然后，當(dāng)來自主驅(qū)動(dòng)器1的電壓Vin進(jìn)一步增加時(shí)，從放大器2輸出到MOS晶體管Tn的柵極的電壓超過了由MOS晶體管Tn1、Tn2和二極管Dn所產(chǎn)生的電壓Vn+Vd。由于緩沖器3的輸出電壓高于電壓值Vtha，并且MOS晶體管Tn2處于導(dǎo)通狀態(tài)，因此，二極管Dn導(dǎo)通，因而實(shí)現(xiàn)了對(duì)MOS晶體管Tn的柵極的箝位。結(jié)果，如圖3A所示，MOS晶體管Tn的柵極電壓Vgn保持在恒定電壓值Vn+Vd。此時(shí)如圖3B所示，MOS晶體管Tp的柵極電壓Vgp隨著來自主驅(qū)動(dòng)器1的電壓Vin的增加而增加。
在MOS晶體管Tp、Tn的漏極的連接節(jié)點(diǎn)處出現(xiàn)的緩沖器3的輸出電壓Vout隨著來自主驅(qū)動(dòng)器1的電壓Vin的增加而逐漸減小，如圖3C所示。然而，當(dāng)來自主驅(qū)動(dòng)器1的電壓Vin進(jìn)一步增加，并且緩沖器3的輸出電壓Vout減小到電壓值Vtha以下時(shí)，MOS晶體管Tn2截止。結(jié)果，沒有電流流過MOS晶體管Tn1，釋放了對(duì)MOS晶體管Tn的箝位。因此，如圖3A所示，MOS晶體管Tn的柵極電壓Vgn隨著來自主驅(qū)動(dòng)器1的電壓Vin的增加而增加。此時(shí)，如圖3B所示，MOS晶體管Tp的柵極電壓Vgp隨著來自主驅(qū)動(dòng)器1的電壓Vin的增加而增加。
結(jié)果，在MOS晶體管Tp、Tn的漏極的連接節(jié)點(diǎn)處出現(xiàn)的緩沖器3的輸出電壓Vout還隨著來自主驅(qū)動(dòng)器1的電壓Vin的增加而進(jìn)一步減小，如圖3C所示。此時(shí)，由于釋放了對(duì)MOS晶體管Tn的柵極的箝位，并且這允許MOS晶體管Tn的柵極電壓進(jìn)一步增加，因此，可以使MOS晶體管Tn的導(dǎo)通電阻低于在箝位狀態(tài)中的情況。因此，緩沖器3的輸出電壓Vout具有最小值Vmin2，其低于傳統(tǒng)緩沖器3的輸出電壓Vout的最小值Vmin1。
此外，在其中MOS晶體管Tn2處于截止?fàn)顟B(tài)，并因而釋放了對(duì)MOS晶體管Tn的柵極的箝位的操作狀態(tài)下，如果大于預(yù)定量的電流流過MOS晶體管Tn，由于MOS晶體管Tn的導(dǎo)通電阻，緩沖器3的輸出電壓Vout變得高于電壓值Vtha。這使MOS晶體管Tn2導(dǎo)通，從而實(shí)現(xiàn)了對(duì)MOS晶體管Tn的再次箝位。結(jié)果，可以限制MOS晶體管Tn的柵極電壓Vgn；因此，可以限制流過MOS晶體管Tn的電流。
第二實(shí)施例將參考附圖來描述本發(fā)明的第二實(shí)施例。圖4是示出了根據(jù)該實(shí)施例的驅(qū)動(dòng)器中的緩沖器和箝位電路的結(jié)構(gòu)的電路圖。根據(jù)該實(shí)施例的驅(qū)動(dòng)器具有如圖1所示的方框圖，并且構(gòu)造在單個(gè)的半導(dǎo)體集成電路器件中，與第一實(shí)施例類似。在圖4的結(jié)構(gòu)中，由相同的參考符號(hào)來表示與圖2所示相同的組件，并且這里不對(duì)其進(jìn)行詳細(xì)描述。
如圖4所示，根據(jù)該實(shí)施例的驅(qū)動(dòng)器中的緩沖器3由MOS晶體管Tp和N溝道MOS晶體管Tn構(gòu)成，與第一實(shí)施例類似。此外，與根據(jù)第一實(shí)施例的箝位電路4a不同，構(gòu)造箝位電路4b(與圖1中的箝位電路4相對(duì)應(yīng))以使其還包括P溝道MOS晶體管Tp2，其源極與MOS晶體管Tp1的漏極相連，而其漏極與二極管Dp的陽極相連。此外，在箝位電路4a中，取消了MOS晶體管Tn2，并且二極管Dn的陰極與MOS晶體管Tn1的漏極相連。此外，MOS晶體管Tp、Tn的漏極的連接節(jié)點(diǎn)與MOS晶體管Tp2的柵極相連。因此，根據(jù)來自緩沖器3的輸出電壓使MOS晶體管Tp2導(dǎo)通和截止。
在具有該結(jié)構(gòu)的箝位電路4b中，與第一實(shí)施例不同，從主驅(qū)動(dòng)器1提供的電壓Vin和MOS晶體管Tn、Tp的柵極電壓Vgn、Vgp之間的關(guān)系、以及來自主驅(qū)動(dòng)器1的電壓Vin和緩沖器3的輸出電壓Vout之間的關(guān)系如圖5所示，其中，將在MOS晶體管Tp2、Tn1的漏極處所產(chǎn)生的電壓定義為Vp、Vn，將二極管Dp和Dn的閾值電壓定義為Vd，以及將在MOS晶體管Tp2的導(dǎo)通和截止?fàn)顟B(tài)之間切換的緩沖器3的輸出電壓值定義為Vthb。
即，當(dāng)來自主驅(qū)動(dòng)器1的電壓從最大值開始逐漸減小時(shí)，一旦從放大器2輸出到MOS晶體管Tn的柵極的電壓下降到由MOS晶體管Tn1和二極管Dn所產(chǎn)生的電壓Vn+Vd以下時(shí)，二極管Dn截止。結(jié)果，如圖5A所示，MOS晶體管Tn的柵極電壓Vgn從電壓值Vn+Vd開始下降，同時(shí)直到此時(shí)，其保持在恒定電壓值Vn+Vd處。此時(shí)，如圖5B所示，MOS晶體管Tp的柵極電壓Vgp高于由MOS晶體管Tp1、Tp2和二極管Dp所產(chǎn)生的電壓Vp-Vd；因此，未對(duì)MOS晶體管Tp的柵極電壓Vgp進(jìn)行箝位，并且該柵極電壓隨著來自主驅(qū)動(dòng)器1的電壓Vin的減小而減小。結(jié)果，如圖5C所示，緩沖器3的輸出電壓Vout隨著來自主驅(qū)動(dòng)器1的電壓Vin的減小而從最小值Vmin1開始逐漸增加。此時(shí)，來自緩沖器3的輸出電壓Vout低于電壓值Vthb；因此，MOS晶體管Tn2處于導(dǎo)通狀態(tài)。
然而，當(dāng)來自主驅(qū)動(dòng)器1的電壓Vin進(jìn)一步減小時(shí)，從放大器2輸出到MOS晶體管Tp的柵極的電壓減小到電壓Vp-Vd以下。因此，由于緩沖器3的輸出電壓低于電壓值Vthb，因此MOS晶體管Tp2處于導(dǎo)通狀態(tài)，二極管Dp導(dǎo)通，從而實(shí)現(xiàn)了對(duì)MOS晶體管Tp的柵極的箝位。結(jié)果，如圖5B所示，MOS晶體管Tp的柵極電壓Vgp保持在恒定電壓值Vp-Vd。此時(shí)，如圖5A所示，MOS晶體管Tn的柵極電壓Vgn隨著來自主驅(qū)動(dòng)器1的電壓Vin的減小而減小。因此，緩沖器3的輸出電壓Vout隨著來自主驅(qū)動(dòng)器1的電壓Vin的減小而逐漸增加，如圖5C所示。
然后，當(dāng)來自主驅(qū)動(dòng)器1的電壓Vin進(jìn)一步減小，并且緩沖器3的輸出電壓Vout超過了電壓值Vthb時(shí)，MOS晶體管Tp2截止。結(jié)果，沒有電流流過MOS晶體管Tp1，這釋放了對(duì)MOS晶體管Tp的柵極的箝位。結(jié)果，MOS晶體管Tp的柵極電壓Vgp隨著來自主驅(qū)動(dòng)器1的電壓的減小而減小，如圖5B所示。此時(shí)，MOS晶體管Tn的柵極電壓Vgn隨著來自主驅(qū)動(dòng)器1的電壓Vin的減小而減小，如圖5A所示。因此，緩沖器3的輸出電壓Vout隨著來自主驅(qū)動(dòng)器1的電壓Vin的減小而進(jìn)一步增加。
此時(shí)，由于釋放了對(duì)MOS晶體管Tp的柵極的箝位，并且這使MOS晶體管Tp的柵極電壓進(jìn)一步減小，因此，可以使MOS晶體管Tp的導(dǎo)通電阻低于箝位狀態(tài)。因此，緩沖器3的輸出電壓Vout具有最大值Vmax2，其高于根據(jù)第一實(shí)施例的緩沖器3的輸出電壓Vout的最大值Vmax1。
此外，在其中MOS晶體管Tp2處于截止?fàn)顟B(tài)，并因而釋放了對(duì)MOS晶體管Tp的柵極的箝位的操作階段中，如果大于預(yù)定量的電流流過了MOS晶體管Tp，則由于MOS晶體管Tp的導(dǎo)通電阻，緩沖器3的輸出電壓Vout下降到電壓值Vthb以下。這導(dǎo)致了MOS晶體管Tp2的導(dǎo)通，從而實(shí)現(xiàn)了對(duì)MOS晶體管Tp的再次箝位。結(jié)果，可以限制MOS晶體管Tp的柵極電壓Vgp；因此，可以限制流過MOS晶體管Tp的電流。
第三實(shí)施例此后，將參考附圖來描述本發(fā)明的第三實(shí)施例。圖6是示出了根據(jù)該實(shí)施例的驅(qū)動(dòng)器中的緩沖器和箝位電路的結(jié)構(gòu)的電路圖。根據(jù)該實(shí)施例的驅(qū)動(dòng)器具有如圖1所示的方框結(jié)構(gòu)，并且設(shè)置在單個(gè)半導(dǎo)體集成電路器件中，與第一實(shí)施例類似。在圖6的結(jié)構(gòu)中，與圖2和4所示相同的組件由相同的參考符號(hào)來表示，并且這里不對(duì)其進(jìn)行詳細(xì)描述。
根據(jù)該實(shí)施例的驅(qū)動(dòng)器中的箝位電路4c(對(duì)應(yīng)于圖1中的箝位電路4)由根據(jù)第一實(shí)施例的箝位電路4a中的MOS晶體管Tn1、Tn2、二極管Dn和恒流源In、以及根據(jù)第二實(shí)施例的箝位電路4b中的MOS晶體管Tp1、Tp2、二極管Dp和恒流源Ip構(gòu)成。因此，針對(duì)緩沖器3中的MOS晶體管Tn而設(shè)置的MOS晶體管Tn1、Tn2、二極管Dn和恒流源In執(zhí)行先前在第一實(shí)施例中所述的操作，而針對(duì)緩沖器3中的MOS晶體管Tp而設(shè)置的MOS晶體管Tp1、Tp2、二極管Dp和恒流源Ip執(zhí)行先前在第二實(shí)施例中所述的操作。
通過這樣的結(jié)構(gòu)，當(dāng)MOS晶體管Tn的柵極電壓高于電壓值Vn+Vd，并且來自緩沖器3的輸出電壓Vout高于電壓值Vtha，二極管Dn和MOS晶體管Tn2處于導(dǎo)通狀態(tài)，從而實(shí)現(xiàn)了對(duì)MOS晶體管Tn的箝位。此外，當(dāng)MOS晶體管Tp的柵極電壓低于電壓值Vp-Vd，并且來自緩沖器3的輸出電壓Vout低于電壓值Vthb時(shí)，二極管Dp和MOS晶體管Tp2處于導(dǎo)通狀態(tài)，從而實(shí)現(xiàn)了對(duì)MOS晶體管Tp的箝位。
因此，當(dāng)來自緩沖電路3的輸出電壓Vout低于電壓值Vtha時(shí)，可以減小MOS晶體管Tn的導(dǎo)通電阻，同時(shí)，當(dāng)來自緩沖器3的輸出電壓Vout高于電壓值Vthb時(shí)，可以減小MOS晶體管Tp的導(dǎo)通電阻。結(jié)果，來自緩沖器電路3的輸出電壓Vout可以具有從Vmin2到Vmax2的動(dòng)態(tài)范圍，如圖7所示。
根據(jù)本發(fā)明的時(shí)鐘輸入/輸出設(shè)備適用于構(gòu)成了用于對(duì)各種類型的電氣/電子設(shè)備進(jìn)行驅(qū)動(dòng)控制的驅(qū)動(dòng)器的半導(dǎo)體集成電路器件。
此外，根據(jù)本發(fā)明，當(dāng)來自輸出級(jí)的輸出電壓處于預(yù)定電壓范圍內(nèi)時(shí)，箝位電路處于截止?fàn)顟B(tài)；因此，將對(duì)輸出級(jí)的晶體管的控制電極的輸入電壓輸入到這些晶體管的控制電極，而不會(huì)受到限制，即使輸入電壓位于由箝位電路所限制的范圍內(nèi)。因此，與由箝位電路限制對(duì)晶體管的輸入電壓的情況相比，可以減小晶體管的導(dǎo)通電阻，從而減小了對(duì)輸出級(jí)的輸出電壓的影響。因此，當(dāng)流過輸出級(jí)中的晶體管的電流值超過了預(yù)定值時(shí)，增加了由晶體管的導(dǎo)通電阻所引起的電壓；因此，來自輸出級(jí)的輸出電壓處于預(yù)定電壓范圍之外，從而使箝位電路導(dǎo)通。如上所述，能夠構(gòu)成過電流保護(hù)電路，用于限制流過具有箝位電路的輸出級(jí)中的晶體管的電流值，并且還加寬了來自輸出級(jí)的輸出的動(dòng)態(tài)范圍。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件，包括由晶體管構(gòu)成的輸出級(jí)；以及包括開關(guān)的箝位電路，當(dāng)來自輸出級(jí)的輸出電壓處于預(yù)定電壓范圍內(nèi)時(shí)，所述箝位電路處于截止?fàn)顟B(tài)，并且限制輸入電壓以控制輸出級(jí)中的晶體管的電極，其中當(dāng)開關(guān)處于導(dǎo)通狀態(tài)時(shí)，箝位電路限制去往晶體管的控制電極的輸入電壓；以及當(dāng)開關(guān)處于截止?fàn)顟B(tài)時(shí)，將去往晶體管的控制電極的輸入電壓輸入到晶體管的控制電極，而不對(duì)其進(jìn)行限制，即使輸入電壓處于由箝位電路所限制的范圍內(nèi)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于所述輸出級(jí)包括第一晶體管，在其第一電極處向其提供第一直流電壓，第一晶體管的控制電極用作所述輸出級(jí)的輸入，而第一晶體管的第二電極用作所述輸出級(jí)的輸出；所述箝位電路包括第二晶體管，在其第一電極處向其提供第一直流電壓，其中，第二電極和控制電極彼此相連；開關(guān)，其一端與第二晶體管的第二電極相連；恒流源，其一端與開關(guān)的另一端相連，并且在其另一端，向其提供與第一直流電壓不同的第二直流電壓；以及二極管，連接在第一晶體管的控制電極和開關(guān)的另一端之間；以及當(dāng)來自第一晶體管的第二電極的輸出電壓比預(yù)定電壓更接近第一直流電壓時(shí)，所述開關(guān)截止。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路器件，其特征在于第一和第二晶體管是N溝道MOS晶體管。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路器件，其特征在于第一和第二晶體管是P溝道MOS晶體管。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路器件，其特征在于所述輸出級(jí)包括具有與第一晶體管相反的極性的第三晶體管，在其第一電極處，向所述第三晶體管提供第二直流電壓，第三晶體管的控制電極用作所述輸出級(jí)的輸入，第三晶體管的第二電極與第一晶體管的第二電極相連，并用作所述輸出級(jí)的輸出。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路器件，其特征在于所述開關(guān)是晶體管。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于所述輸出級(jí)包括第一晶體管，在其第一電極處向其提供第一直流電壓，第一晶體管的控制電極用作所述輸出級(jí)的輸入，而第一晶體管的第二電極用作所述輸出級(jí)的輸出；以及具有與第一晶體管相反的極性的第二晶體管，在其第一電極處，向所述第二晶體管提供與第一直流電壓不同的第二直流電壓，第二晶體管的控制電極用作所述輸出級(jí)的輸入，以及第二晶體管的第二電極與第一晶體管的第二電極相連，并用作所述輸出級(jí)的輸出，所述箝位電路包括第三晶體管，在其第一電極處向其提供第一直流電壓，其中，第二電極和控制電極彼此相連；第一開關(guān)，其一端與第三晶體管的第二電極相連；第一恒流源，其一端與第一開關(guān)的另一端相連，并且在其另一端，向其提供所述第二直流電壓；以及第一二極管，連接在第一晶體管的控制電極和第一開關(guān)的另一端之間；第四晶體管，在其第一電極，向其提供第二直流電壓，其中第二電極和控制電極彼此相連；第二開關(guān)，其一端與第四晶體管的第二電極相連；第二恒流源，其一端與第二開關(guān)的另一端相連，并且在其另一端，向其提供所述第一直流電壓；以及第二二極管，連接在第二晶體管的控制電極和第二開關(guān)的另一端之間；以及當(dāng)來自第一晶體管的第二電極的輸出電壓比第一預(yù)定電壓更接近第一直流電壓時(shí)，所述第一開關(guān)截止；而當(dāng)來自第二晶體管的第二電極的輸出電壓比第二預(yù)定電壓更接近第二直流電壓時(shí)，所述第二開關(guān)截止。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件，其特征在于第一和第三晶體管是N溝道MOS晶體管，而第二和第四晶體管是P溝道MOS晶體管。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件，其特征在于所述開關(guān)是晶體管。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于所述開關(guān)是晶體管。
全文摘要
當(dāng)從緩沖器輸出的輸出電壓接近于地電壓時(shí)，MOS晶體管截止，從而釋放對(duì)MOS晶體管的柵極的箝位。
文檔編號(hào)H03F3/345GK1595795SQ20041007680
公開日2005年3月16日 申請(qǐng)日期2004年9月7日 優(yōu)先權(quán)日2003年9月10日
發(fā)明者土井干也, 中田健一 申請(qǐng)人:羅姆股份有限公司