專(zhuān)利名稱：用于在系統(tǒng)lsi中串行數(shù)據(jù)傳送的數(shù)據(jù)傳送裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于對(duì)系統(tǒng)LSI內(nèi)部的數(shù)據(jù)進(jìn)行電路間串行傳送的數(shù)據(jù)傳送裝置。
背景技術(shù)：
近些年來(lái)，系統(tǒng)LSI隨著在其中合并更多的功能而增加尺寸，用于系統(tǒng)LSI內(nèi)部的電路間數(shù)據(jù)傳送的電路和布線也隨之增加。特別是，實(shí)際用于連接系統(tǒng)LSI中的內(nèi)部組件的布線占據(jù)系統(tǒng)LSI中的布線資源的很大一部分，直接導(dǎo)致系統(tǒng)LSI尺寸的增加，也就是成本的增加。
為了解決該情況，已經(jīng)提出一種用于串聯(lián)連接系統(tǒng)LSI中的電路的方法。圖17A中示出了根據(jù)該方法的現(xiàn)有數(shù)據(jù)傳送裝置，該裝置包括傳輸數(shù)據(jù)總線90、觸發(fā)器91a-91e、選擇器92a-92d、緩沖器93、倍增器(PLL)94等，其操作如圖17B所示。
更具體地，通過(guò)倍增器94倍增系統(tǒng)時(shí)鐘信號(hào)CLK，以便于產(chǎn)生高速傳輸使能信號(hào)Ssen并將其施加到觸發(fā)器91a-91d的時(shí)鐘輸入。
當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于“L”電平的推斷狀態(tài)(asserted state)，選擇器92a-92d選擇“L”電平輸入，并分別輸出傳輸數(shù)據(jù)總線90上的位A3-A0，而緩沖器93因?yàn)樘幱谀┘?jí)的作為傳輸門(mén)的觸發(fā)器91e關(guān)閉而輸出處于“L”電平的連續(xù)信號(hào)。
響應(yīng)于數(shù)據(jù)設(shè)置信號(hào)DS變換到“H”電平，數(shù)據(jù)傳送裝置進(jìn)入串行傳送模式。由此觸發(fā)器91a-91d和選擇器92a-92d串聯(lián)連接。而且，與傳輸門(mén)91e相關(guān)的傳送時(shí)鐘Str從“L”電平上升到“H”電平。因此，無(wú)論什么時(shí)候只要當(dāng)來(lái)自倍增器94的傳輸使能信號(hào)Ssen上升時(shí)，各個(gè)位值從傳輸門(mén)91e和緩沖器93串行輸出。
根據(jù)現(xiàn)有技術(shù)的串行傳送通過(guò)時(shí)鐘信號(hào)來(lái)實(shí)現(xiàn)。因此，如果要實(shí)現(xiàn)高速傳送，就必須使時(shí)鐘高于系統(tǒng)所必需的時(shí)鐘。這樣，產(chǎn)生這種時(shí)鐘的倍增器94就是必不可少的。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的對(duì)應(yīng)于串行傳輸電路的數(shù)據(jù)傳送裝置包括多個(gè)選擇器，每一個(gè)具有兩個(gè)輸入和一個(gè)輸出；以及選通數(shù)據(jù)傳送的傳輸門(mén)。多個(gè)選擇器的每一個(gè)中的兩個(gè)輸入的其中之一按照傳送位的布置順序連接到數(shù)據(jù)總線的各個(gè)位。多個(gè)選擇器的其它輸入按照傳送位的布置順序連接到其它選擇器的輸出。傳輸門(mén)連接到多個(gè)選擇器的末級(jí)選擇器的輸出。當(dāng)傳輸使能信號(hào)處于非狀態(tài)(negated state)時(shí)，對(duì)多個(gè)選擇器的每一個(gè)設(shè)定數(shù)據(jù)總線的相應(yīng)位的數(shù)據(jù)。而且，當(dāng)將傳輸使能信號(hào)設(shè)置成推斷狀態(tài)時(shí)，多個(gè)選擇器和傳輸門(mén)以可以串行傳送數(shù)據(jù)的方式連接。在這種連接狀態(tài)下，通過(guò)由選擇器間延遲時(shí)間引起的延遲動(dòng)作的方法可以串行傳送所設(shè)定的數(shù)據(jù)。作為可能的結(jié)構(gòu)，相同類(lèi)型的選擇器可以用于傳輸門(mén)，且可以將用于放大的緩沖器插入在選擇器之間。
該結(jié)構(gòu)的一個(gè)示例進(jìn)一步提供具有與前述數(shù)據(jù)傳送裝置相同結(jié)構(gòu)的第二串行傳輸電路，其中當(dāng)傳輸使能信號(hào)處于非狀態(tài)時(shí)，對(duì)包含于第二串行傳輸電路的多個(gè)選擇器，設(shè)置在表示傳送周期的一個(gè)傳送周期內(nèi)相同邏輯連續(xù)的數(shù)據(jù)(第二數(shù)據(jù))來(lái)代替數(shù)據(jù)總線上的數(shù)據(jù)，并且，當(dāng)將傳輸使能信號(hào)設(shè)置為推斷狀態(tài)時(shí)，第二串行傳輸電路的多個(gè)選擇器和傳輸門(mén)以第二數(shù)據(jù)可以被串行輸出的方式連接。在這種連接狀態(tài)，通過(guò)由選擇器間的延遲時(shí)間引起的延遲動(dòng)作的方法來(lái)按照接收使能信號(hào)的形式串行傳送第二數(shù)據(jù)。


通過(guò)舉例的方式但并不限于附圖中的圖形來(lái)說(shuō)明本發(fā)明，其中相似的參考標(biāo)記表示相似的元件，其中圖1A是示出根據(jù)本發(fā)明實(shí)施例1的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖1B是示出圖1A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖2A是示出根據(jù)本發(fā)明實(shí)施例2的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖2B是示出圖2A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖3A是示出根據(jù)本發(fā)明實(shí)施例3的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖3B是示出圖3A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖4A是示出根據(jù)本發(fā)明實(shí)施例4的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖4B是示出圖4A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖5A是示出根據(jù)本發(fā)明實(shí)施例5的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖5B是示出圖5A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖6A是示出根據(jù)本發(fā)明實(shí)施例6的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖6B是示出圖6A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖7A是示出根據(jù)本發(fā)明實(shí)施例7的數(shù)據(jù)傳送裝置中的串行接收電路的結(jié)構(gòu)的電路圖。
圖7B示出圖7A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖8A是示出根據(jù)本發(fā)明實(shí)施例8的數(shù)據(jù)傳送裝置中的串行接收電路的結(jié)構(gòu)的電路圖。
圖8B是示出圖8A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖9A是示出根據(jù)本發(fā)明實(shí)施例9的數(shù)據(jù)傳送裝置中的串行接收電路的結(jié)構(gòu)的電路圖。
圖9B是示出圖9A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖10A是示出根據(jù)本發(fā)明實(shí)施例10的數(shù)據(jù)傳送裝置中的串行接收電路的結(jié)構(gòu)的電路圖。
圖10B是示出圖10A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖11A是示出根據(jù)本發(fā)明實(shí)施例11的數(shù)據(jù)傳送裝置中的總線主控電路和多個(gè)總線受控電路的結(jié)構(gòu)的電路圖。
圖11B是在根據(jù)實(shí)施例11的傳送裝置中的多種形式的數(shù)據(jù)的結(jié)構(gòu)說(shuō)明。
圖12A是根據(jù)實(shí)施例11的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖12B是示出根據(jù)實(shí)施例11的修改示例的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖13A是示出根據(jù)本發(fā)明實(shí)施例12的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖13B是示出根據(jù)實(shí)施例12的修改示例的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖14是示出根據(jù)本發(fā)明實(shí)施例13的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖15A是示出根據(jù)實(shí)施例13的數(shù)據(jù)傳送裝置中的串行接收電路的結(jié)構(gòu)的電路圖。
圖15B是示出圖15A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖16A是示出根據(jù)實(shí)施例14的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。
圖16B是圖16A的數(shù)據(jù)傳送裝置中的數(shù)據(jù)的結(jié)構(gòu)說(shuō)明。
圖16C是示出圖16A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
圖17A是根據(jù)現(xiàn)有技術(shù)的數(shù)據(jù)傳送裝置的電路圖。
圖17B是示出圖17A的數(shù)據(jù)傳送裝置的操作的時(shí)序圖。
具體實(shí)施例方式
下文中，將參考附圖來(lái)詳細(xì)描述根據(jù)本發(fā)明優(yōu)選實(shí)施例的數(shù)據(jù)傳送裝置。實(shí)施例1至6涉及數(shù)據(jù)傳送裝置的串行傳輸電路。
實(shí)施例1圖1A是示出根據(jù)本發(fā)明實(shí)施例1的數(shù)據(jù)傳送裝置中的串行傳輸電路的結(jié)構(gòu)的電路圖。在圖1A中，參考數(shù)字10表示串行傳輸電路，參考數(shù)字1表示用于傳輸?shù)木哂卸鄠€(gè)位線的數(shù)據(jù)總線。參考數(shù)字2表示觸發(fā)器。參考數(shù)字3表示用于輸出的緩沖器。參考標(biāo)記4a-4e表示選擇器。參考標(biāo)記4f表示作為傳輸門(mén)的選擇器。參考標(biāo)記5a-5e表示用于放大的緩沖器。參考標(biāo)記CLK表示系統(tǒng)時(shí)鐘，其為系統(tǒng)LSI中的基礎(chǔ)時(shí)鐘。參考標(biāo)記Si表示傳送起始指令信號(hào)。參考標(biāo)記Ssen表示傳輸使能信號(hào)。參考標(biāo)記Sout表示串行傳送數(shù)據(jù)。
多個(gè)選擇器4a-4f和多個(gè)緩沖器5a-5e以交替方式串聯(lián)連接。傳輸數(shù)據(jù)總線1的各個(gè)位B0-B4連接到選擇器4a-4e的“H”電平輸入。選擇器4a-4e的各個(gè)輸出經(jīng)由緩沖器5a-5e連接到各個(gè)后級(jí)中的選擇器4b-4f的“L”電平輸入。傳輸總線1的各個(gè)位按照傳送位的布置順序連接到選擇器4a-4e。
第一級(jí)選擇器4a的“L”電平輸入連接到接地側(cè)“L”電平。作為傳輸門(mén)的選擇器4f的“H”電平輸入連接到接地側(cè)“L”電平。
選擇器4f的輸出連接到緩沖器3。緩沖器5a-5e的輸出分別連接到各后級(jí)中的選擇器4b-4f的“L”電平輸入。
除用作傳輸門(mén)的選擇器4f之外，選擇器4a-4e的總數(shù)量等于傳輸數(shù)據(jù)總線1的位B0-B4的總數(shù)量。選擇器4a-4f串聯(lián)連接，而緩沖器5a-5e間插其間。
觸發(fā)器2響應(yīng)于傳送起始指令信號(hào)Si產(chǎn)生并輸出與系統(tǒng)時(shí)鐘CLK同步的傳輸使能信號(hào)Ssen。向選擇器4a-4f的各選擇控制輸入提供傳輸使能信號(hào)Ssen。傳送起始指令信號(hào)Si和傳輸使能信號(hào)Ssen為負(fù)邏輯。
選擇器4a-4f當(dāng)傳輸使能信號(hào)Ssen為邏輯“H”時(shí)選擇并輸出高側(cè)“H”電平輸入，且當(dāng)傳輸使能信號(hào)Ssen為邏輯“L”時(shí)選擇并輸出低側(cè)“L”電平輸入。更為具體地，當(dāng)傳輸使能信號(hào)Ssen處于“H”電平時(shí)，選擇器4a-4e選擇傳輸數(shù)據(jù)總線1側(cè)，而選擇器4f選擇接地側(cè)“L”電平。當(dāng)傳輸使能信號(hào)Ssen處于“L”電平時(shí)，選擇器4a選擇接地側(cè)“L”電平，而選擇器4b-4f選擇各前級(jí)中的緩沖器5a-5e的輸出。
接下來(lái)基于圖1B描述前述數(shù)據(jù)傳送裝置的操作。
當(dāng)傳輸使能信號(hào)Ssen處于“H”電平(高電壓電平)且處于非狀態(tài)(信號(hào)無(wú)效)，選擇器4a-4e選擇傳輸總線1的各個(gè)位B0-B4，而作為傳輸門(mén)的選擇器4f選擇接地側(cè)“L”電平(低電壓電平)。將選擇器4a-4e的輸出經(jīng)由緩沖器5a-5e傳輸?shù)礁鱾€(gè)后級(jí)中的選擇器4b-4f。在前述狀態(tài)中，用作傳輸門(mén)的選擇器4f在當(dāng)傳輸使能信號(hào)Ssen處于“H”電平的非狀態(tài)時(shí)的期間內(nèi)選擇接地側(cè)“L”電平。因此，從緩沖器3輸出的串行傳送數(shù)據(jù)Sout產(chǎn)生處于“L”電平的連續(xù)數(shù)據(jù)，而不用考慮位B0-B4的值。
接著，當(dāng)將負(fù)邏輯的傳送起始指令信號(hào)Si輸入到觸發(fā)器2時(shí)，系統(tǒng)時(shí)鐘CLK上升，傳輸使能信號(hào)Ssen轉(zhuǎn)換為“L”電平狀態(tài)，在經(jīng)過(guò)觸發(fā)器2的準(zhǔn)備時(shí)間τs之后，產(chǎn)生推斷狀態(tài)(信號(hào)有效)。串行傳輸電路10由此轉(zhuǎn)換為串行傳送模式。
結(jié)果，將選擇器4a-4e連接到傳輸數(shù)據(jù)總線1側(cè)的布置改變?yōu)檫x擇器4a-4f串聯(lián)的布置。在改變之后的瞬間，選擇器4a-4e的輸出和緩沖器5a-5e的輸出仍保持分別連接到它們的位B0-B4的值。
下面描述串行傳送模式的操作。在各選擇器之間存在包括一個(gè)緩沖器延遲的延遲。其延遲時(shí)間是指選擇器間延遲時(shí)間τ1。傳輸使能信號(hào)Ssen為推斷之后，在經(jīng)過(guò)選擇器間延遲時(shí)間τ1后的定時(shí)T1經(jīng)過(guò)時(shí)，第一級(jí)選擇器4a和緩沖器5a的輸出中的位B0的值傳送到后級(jí)選擇器4b和緩沖器5b的輸出。相應(yīng)地，選擇器4b和緩沖器5b的輸出中的位B1的值傳送到后級(jí)選擇器4c和緩沖器5c的輸出，選擇器4c和緩沖器5c的輸出中的位B2的值傳送到后級(jí)選擇器4d和緩沖器5d的輸出，選擇器4d和緩沖器5d的輸出中的位B3的值傳送到后級(jí)選擇器4e和緩沖器5e的輸出，選擇器4e和緩沖器5e的輸出中的位B4的值傳送到選擇器4f。而且，將位B4的值作為串行傳送數(shù)據(jù)Sout的第一位經(jīng)由緩沖器3輸出。
在串行傳送的情況中，在之前立即選擇接地側(cè)“L”電平的作為傳輸門(mén)的選擇器4f中，選擇器4e和緩沖器5e的輸出中的位B4的值作為串行傳送數(shù)據(jù)Sout的第一位傳送并輸出，盡管其輸出通過(guò)緩沖器3的延遲時(shí)間τb被延遲(同樣應(yīng)用于下述說(shuō)明)。在這段時(shí)間內(nèi)，第一級(jí)選擇器4a選擇接地側(cè)“L”電平且其輸出處于“L”電平。
在定時(shí)T1之后經(jīng)過(guò)選擇器間延遲時(shí)間τ1之后的定時(shí)T2，選擇器4b的輸出中的位B0的值傳送到后級(jí)選擇器4c的輸出，選擇器4c的輸出中的位B1的值傳送到后級(jí)選擇器4d的輸出，選擇器4d的輸出中的位B2的值傳送到后級(jí)選擇器4e的輸出，選擇器4e的輸出中的位B3的值傳送到選擇器4f的輸出。而且，將位B3的值經(jīng)由緩沖器3輸出，串行傳送數(shù)據(jù)Sout的傳送數(shù)據(jù)由此從位B4改為位B3。在這段時(shí)間內(nèi)，第一級(jí)選擇器4a仍選擇接地側(cè)“L”電平，選擇器4a和4b的輸出產(chǎn)生“L”電平。
在定時(shí)T2之后又經(jīng)過(guò)選擇器間延遲時(shí)間τ1之后的定時(shí)T3，將位B0的值傳送到選擇器4d的輸出，將位B1的值傳送到選擇器4e的輸出，并將位B2的值傳送到選擇器4f的輸出。而且，將位B2的值經(jīng)由緩沖器3輸出，且串行傳送數(shù)據(jù)Sout的傳送數(shù)據(jù)由此從位B3改變成位B2。在這段時(shí)間內(nèi)，第一級(jí)選擇器4a仍選擇接地側(cè)“L”電平，選擇器4a至4c的輸出產(chǎn)生“L”電平。
在定時(shí)T3之后又經(jīng)過(guò)選擇器間延遲時(shí)間τ1之后的定時(shí)T4，將位B0的值傳送到選擇器4e的輸出，將位B1的值傳送到選擇器4f的輸出，且串行傳送數(shù)據(jù)Sout的傳送數(shù)據(jù)從位B2改變成位B1。在這段時(shí)間內(nèi)，第一級(jí)選擇器4a仍選擇接地側(cè)“L”電平，且選擇器4a至4d的輸出產(chǎn)生“L”電平。
在定時(shí)T4之后又經(jīng)過(guò)選擇器間延遲時(shí)間τ1之后的定時(shí)T5，位B0的值傳送到選擇器4f的輸出，并且串行傳送數(shù)據(jù)Sout的傳送數(shù)據(jù)由此從位B 1改變成位B0。在這段時(shí)間內(nèi)，第一級(jí)選擇器4a仍選擇接地側(cè)“L”電平，且選擇器4a至4e的輸出產(chǎn)生“L”電平。
從定時(shí)T1至T5，串行傳送數(shù)據(jù)Sout按照B4、B3、B2、B1和B0的順序進(jìn)行轉(zhuǎn)換。
隨著時(shí)間的進(jìn)一步流逝，選擇器4f的輸出進(jìn)入“L”電平，這導(dǎo)致處于“L”電平的連續(xù)數(shù)據(jù)輸出，直到輸入下一個(gè)傳送起始指令信號(hào)Si為止。更為具體地，當(dāng)將初始存在于選擇器4a中的位B0作為串行傳送數(shù)據(jù)Sout的最后數(shù)據(jù)成功傳送時(shí)，則在最后一步輸出處于“L”電平的連續(xù)數(shù)據(jù)，由此完成串行傳送。
如上所述，根據(jù)由選擇器間延遲時(shí)間τ1引起的延遲動(dòng)作結(jié)合選擇器4a-4f串聯(lián)連接來(lái)實(shí)現(xiàn)串行數(shù)據(jù)傳送。這種串行傳送不通過(guò)傳送時(shí)鐘，而通過(guò)串行傳輸電路自身包括的延遲動(dòng)作來(lái)實(shí)現(xiàn)。
其后，當(dāng)傳送起始指令信號(hào)Si再次改變?yōu)椤癏”電平，選擇器4a-4e選擇傳輸數(shù)據(jù)總線1側(cè)，相應(yīng)獲得設(shè)置在傳輸數(shù)據(jù)總線1上的新位B0’-B4’的值。
在前述處理中，選擇器間延遲時(shí)間τ1相對(duì)于系統(tǒng)時(shí)鐘CLK的循環(huán)非常短，由此實(shí)現(xiàn)實(shí)質(zhì)上高速度的串行傳送。
在前述處理中，當(dāng)傳輸使能信號(hào)Ssen處于“H”電平的非狀態(tài)時(shí)，作為傳輸門(mén)的選擇器4f選擇“L”電平，當(dāng)傳輸使能信號(hào)Ssen處于“L”電平的推斷狀態(tài)時(shí)，第一級(jí)選擇器4a相應(yīng)選擇“L”電平，這樣在不進(jìn)行數(shù)據(jù)傳送的時(shí)間內(nèi)串行傳送數(shù)據(jù)Sout可以為處于“L”電平的連續(xù)數(shù)據(jù)。為了簡(jiǎn)化，將數(shù)據(jù)串固定以防止在非傳送周期內(nèi)傳送錯(cuò)誤數(shù)據(jù)。被固定的數(shù)據(jù)串可以為處于“H”電平的連續(xù)數(shù)據(jù)，在這種情況下，當(dāng)傳輸使能信號(hào)Ssen處于非狀態(tài)時(shí)，作為傳輸門(mén)的選擇器4f選擇“H”電平，而當(dāng)傳輸使能信號(hào)Ssen處于推斷狀態(tài)時(shí)，第一級(jí)選擇器4a選擇“H”電平。傳送起始指令信號(hào)Si和傳輸使能信號(hào)Ssen可以用正邏輯來(lái)取代負(fù)邏輯。
如上所述，根據(jù)實(shí)施例1，串行數(shù)據(jù)傳送不與時(shí)鐘同步，而是通過(guò)選擇器間延遲時(shí)間的方式在每一延遲時(shí)間傳送數(shù)據(jù)從而得到執(zhí)行，由此不必提供產(chǎn)生串行傳送所必需的高速時(shí)鐘的倍增器(PLL)。而且，在數(shù)據(jù)傳送中不使用時(shí)鐘導(dǎo)致減小門(mén)規(guī)模。因此，由于減小門(mén)規(guī)模使半導(dǎo)體元件尺寸減小，并且由此減小用于半導(dǎo)體元件的布線資源，所以可以實(shí)現(xiàn)價(jià)廉的LSI。
實(shí)施例2下面參考圖2A和圖2B描述根據(jù)本發(fā)明實(shí)施例2的數(shù)據(jù)傳送裝置。根據(jù)實(shí)施例2的數(shù)據(jù)傳送裝置包括用作數(shù)據(jù)保持電路的鎖存器。在圖2A中，參考數(shù)字10表示串行傳輸電路，參考數(shù)字1表示用于傳輸?shù)木哂卸鄠€(gè)位線的數(shù)據(jù)總線，參考數(shù)字3表示緩沖器，參考標(biāo)記4a-4d表示選擇器，參考標(biāo)記4e表示作為傳輸門(mén)的選擇器，參考標(biāo)記6a-6e表示作為數(shù)據(jù)保持電路的鎖存器，參考標(biāo)記DS表示數(shù)據(jù)設(shè)置信號(hào)，而參考標(biāo)記Ssen’表示傳輸使能信號(hào)。
多個(gè)選擇器4a-4e和多個(gè)鎖存器6a-6e以它們交替設(shè)置的方式串聯(lián)連接。傳輸數(shù)據(jù)總線1的各個(gè)位C0-C3連接到選擇器4a-4d的“H”電平輸入。選擇器4a-4d的各個(gè)輸出經(jīng)由鎖存器6a-6d連接到各個(gè)后級(jí)中的選擇器4b-4e的“L”電平輸入。傳輸總線1的各個(gè)位按照傳送位的布置順序連接到選擇器4a-4d。第一級(jí)選擇器4a的“L”電平輸入和作為傳輸門(mén)的選擇器4e的“H”電平輸入連接到接地側(cè)“L”電平。選擇器4e的輸出經(jīng)由鎖存器6e連接到緩沖器3。鎖存器6a-6d的輸出分別連接到各后級(jí)中的選擇器4b-4e的“L”電平輸入。最后一級(jí)鎖存器6e的輸出連接到緩沖器3。
除用作傳輸門(mén)的選擇器4e之外，選擇器4a-4d的總數(shù)量等于傳輸數(shù)據(jù)總線1的位C0-C3的總數(shù)量。選擇器4a-4e串聯(lián)連接，鎖存器6a-6d間插其間。低邏輯的傳輸使能信號(hào)Ssen’提供到鎖存器6a-6e的各個(gè)門(mén)輸入。
當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于“H”電平的推斷狀態(tài)時(shí)，選擇器4a-4e選擇并輸出高側(cè)“H”電平輸入端的信號(hào)，而當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于“L”電平的非狀態(tài)時(shí)，選擇并輸出低側(cè)“L”電平輸入端的信號(hào)。更為具體地，當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于推斷狀態(tài)時(shí)，選擇器4a-4d選擇傳輸數(shù)據(jù)總線1側(cè)，而作為傳輸門(mén)的選擇器4e選擇接地側(cè)“L”電平。當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于非狀態(tài)時(shí)，在第一級(jí)中的選擇器4a選擇接地側(cè)“L”電平，而選擇器4b-4e選擇各前級(jí)中的鎖存器6a-6d的輸出。
下面參考圖2B描述前述數(shù)據(jù)傳送裝置的串行傳輸電路的操作。
當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于“H”電平的推斷狀態(tài)時(shí)，選擇器4a-4d選擇傳輸數(shù)據(jù)總線1的各個(gè)位C0-C3。選擇器4a-4d的輸出對(duì)應(yīng)于傳輸數(shù)據(jù)總線1的各個(gè)位C0-C3。各個(gè)位C0-C3保持在鎖存器6a-6d中。當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于“H”電平的推斷狀態(tài)時(shí)，作為傳輸門(mén)的選擇器4e選擇接地側(cè)“L”電平。因此，從緩沖器3輸出的串行傳送數(shù)據(jù)Sout產(chǎn)生處于“L”電平的連續(xù)數(shù)據(jù)，而不用考慮位C0-C3的值。
接著，將數(shù)據(jù)設(shè)置信號(hào)DS轉(zhuǎn)換到“L”電平的非狀態(tài)。然后，在傳輸使能信號(hào)Ssen’轉(zhuǎn)換到“L”電平的推斷狀態(tài)中，串行傳輸電路10轉(zhuǎn)換到串行傳送模式。結(jié)果，選擇器4a-4d連接到傳輸數(shù)據(jù)總線1側(cè)的布置改變?yōu)檫x擇器4a-4e和鎖存器6a-6e串聯(lián)連接的布置。在改變之后的瞬間，各個(gè)鎖存器6a-6d保持位C0-C3的值。
下面描述串行傳送模式的操作。
在選擇器之間存在包括一個(gè)選擇器延遲和一個(gè)鎖存器延遲的延遲。其延遲時(shí)間稱之為選擇器間延遲時(shí)間τ2。
在傳輸使能信號(hào)Ssen’被推斷后經(jīng)過(guò)選擇器間延遲時(shí)間τ2之后的定時(shí)T1，保持在第一級(jí)鎖存器6a中的位C0的值經(jīng)由后級(jí)中的選擇器4b傳送到后級(jí)中的鎖存器6b。保持在鎖存器6b中的位C1的值經(jīng)由后級(jí)中的選擇器4c傳送到后級(jí)中的鎖存器6c。保持在鎖存器6c中的位C2的值經(jīng)由后級(jí)中的選擇器4d傳送到后級(jí)中的鎖存器6d。保持在鎖存器6d中的位C3的值經(jīng)由后級(jí)中的選擇器4e傳送到后級(jí)中的鎖存器6e。而且，將保持在鎖存器6e中的值“L”作為串行傳送數(shù)據(jù)Sout的第一位經(jīng)由緩沖器3輸出，盡管其輸出經(jīng)過(guò)緩沖器3的延遲時(shí)間被延遲(下述說(shuō)明中同樣如此)。在這段時(shí)間內(nèi)，第一級(jí)選擇器4a選擇接地側(cè)“L”電平且其輸出處于“L”電平。
在定時(shí)T1后又經(jīng)過(guò)選擇器間延遲時(shí)間τ2之后的定時(shí)T2，鎖存器6b輸出中的位C0的值傳送到后級(jí)中的鎖存器6c。鎖存器6c輸出中的位C1的值傳送到后級(jí)中的鎖存器6d。鎖存器6d輸出中的位C2的值傳送到末級(jí)中的鎖存器6e。而且，位C2的值經(jīng)由緩沖器3輸出。串行傳送數(shù)據(jù)Sout的傳送數(shù)據(jù)從位C3改變成位C2。在這段時(shí)間內(nèi)，第一級(jí)選擇器4a仍然選擇“L”電平，且選擇器4a和4b的輸出處于“L”電平。
在定時(shí)T2后又經(jīng)過(guò)選擇器間延遲時(shí)間τ2之后的定時(shí)T3，位C0的值傳送到鎖存器6d。鎖存器6d輸出中的位C1的值傳送到末級(jí)中的鎖存器6e。而且，位C1的值經(jīng)由緩沖器3輸出。串行傳送數(shù)據(jù)Sout的傳送數(shù)據(jù)從位C2改變成位C1。在這段時(shí)間內(nèi)，第一級(jí)選擇器4a仍然選擇“L”電平，且鎖存器6a-6c的輸出處于“L”電平。
在定時(shí)T3后又經(jīng)過(guò)選擇器間延遲時(shí)間τ2之后的定時(shí)T4，位C0的值傳送到末級(jí)中的鎖存器6e。而且，位C0的值經(jīng)由緩沖器3輸出。串行傳送數(shù)據(jù)Sout的傳送數(shù)據(jù)從位C1改變成位C0。在這段時(shí)間內(nèi)，第一級(jí)選擇器4a仍然選擇“L”電平，且鎖存器6a-6d的輸出處于“L”電平。
隨著時(shí)間的進(jìn)一步流逝，末級(jí)鎖存器6e的輸出進(jìn)入“L”電平，且繼續(xù)為處于“L”電平的連續(xù)數(shù)據(jù)，直到下一個(gè)數(shù)據(jù)設(shè)置信號(hào)DS上升為止。更為具體地，當(dāng)將初始存在于鎖存器6a中的位C0作為串行傳送數(shù)據(jù)Sout的最后數(shù)據(jù)成功傳送時(shí)，在最后一步輸出處于“L”電平的連續(xù)數(shù)據(jù)，由此完成串行傳送。
如上所述，根據(jù)由選擇器間延遲時(shí)間τ2引起的延遲動(dòng)作結(jié)合選擇器4a-4e串聯(lián)連接來(lái)實(shí)現(xiàn)串行數(shù)據(jù)傳送。在根據(jù)實(shí)施例2的串行傳輸電路中，串行傳送不通過(guò)傳送時(shí)鐘，而通過(guò)串行傳輸電路自身包括的延遲動(dòng)作來(lái)實(shí)現(xiàn)。
其后，當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS再次改變?yōu)椤癏”電平時(shí)，鎖存器6a-6d選擇傳輸數(shù)據(jù)總線1側(cè)。根據(jù)選擇，鎖存器6a-6d取得設(shè)置在傳輸數(shù)據(jù)總線1上的新位C0’-C3’的值。
在前述處理中，延遲時(shí)間τ2相對(duì)于系統(tǒng)時(shí)鐘CLK的循環(huán)非常短，由此獲得實(shí)質(zhì)上高速的串行傳送。
在前述處理中，當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于“H”電平的推斷狀態(tài)時(shí)，作為傳輸門(mén)的選擇器4e選擇“L”電平。為了符合選擇，當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于“L”電平時(shí)，第一級(jí)選擇器4a選擇“L”電平。這種選擇的目的是在沒(méi)有傳送數(shù)據(jù)時(shí)將串行傳送數(shù)據(jù)Sout固定為處于“L”電平的連續(xù)數(shù)據(jù)，這樣在非傳送周期內(nèi)不會(huì)傳送錯(cuò)誤數(shù)據(jù)。
被固定的數(shù)據(jù)串可以為處于“H”電平的連續(xù)數(shù)據(jù)，在這種情況下，當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于推斷狀態(tài)時(shí)，作為傳輸門(mén)的選擇器4e選擇“H”電平。為了符合選擇，當(dāng)傳輸使能信號(hào)Ssen’處于推斷狀態(tài)時(shí)，第一級(jí)選擇器4a選擇“H”電平。而且數(shù)據(jù)設(shè)置信號(hào)DS和傳輸使能信號(hào)Ssen’可以用邏輯正來(lái)取代邏輯負(fù)。
根據(jù)上述數(shù)據(jù)傳輸裝置，串行數(shù)據(jù)傳送不與時(shí)鐘同步，而是通過(guò)選擇器間延遲時(shí)間的方式在每一延遲時(shí)間傳送數(shù)據(jù)從而得到執(zhí)行，由此不必提供產(chǎn)生串行傳送所必需的高速時(shí)鐘的倍增器(PLL)。而且，在數(shù)據(jù)傳送中不使用時(shí)鐘導(dǎo)致減小門(mén)規(guī)模。因此，由于減小門(mén)規(guī)模使半導(dǎo)體元件尺寸減小，并且由此減小用于半導(dǎo)體元件的布線資源，所以可以實(shí)現(xiàn)價(jià)廉的LSI。
實(shí)施例3下面參考圖3A和3B描述根據(jù)本發(fā)明實(shí)施例3的數(shù)據(jù)傳送裝置。本數(shù)據(jù)傳送裝置具有將接收使能信號(hào)與串行傳送數(shù)據(jù)一起發(fā)送到接收側(cè)的功能，以及產(chǎn)生接收側(cè)進(jìn)行串行數(shù)據(jù)傳送所需的接收使能信號(hào)的功能。
在圖3A中，參考數(shù)字10表示串行傳輸電路，20表示第二串行傳輸電路，1表示具有多個(gè)位線的數(shù)據(jù)總線，2表示觸發(fā)器，3表示緩沖器，參考標(biāo)記4a-4e表示選擇器，4f表示用作傳輸門(mén)的選擇器，7a-7e表示構(gòu)成第二串行傳輸電路20的選擇器，7f表示用作傳輸門(mén)的選擇器，8表示緩沖器，CLK表示作為系統(tǒng)LSI的基礎(chǔ)時(shí)鐘的系統(tǒng)時(shí)鐘，Si表示傳送起始指令信號(hào)，Ssen表示傳輸使能信號(hào)。串行傳輸電路10的多個(gè)選擇器4a-4f串聯(lián)連接。第二串行傳輸電路20的多個(gè)選擇器7a-7f也串聯(lián)連接。
下面描述串行傳輸電路10的多個(gè)選擇器4a-4f。
除省去緩沖器5a-5e之外，串行傳輸電路10具有與根據(jù)實(shí)施例1的串行傳輸電路基本相同的結(jié)構(gòu)。傳輸數(shù)據(jù)總線1的各個(gè)位D0-D4連接到選擇器4a-4e的“H”電平輸入。選擇器4a-4e的各個(gè)輸出連接到各后級(jí)中的選擇器4b-4f的“L”電平輸入。傳輸數(shù)據(jù)總線1的各個(gè)位D0-D4按照布置傳送位的順序連接到選擇器4a-4e。第一級(jí)中的選擇器4a的“L”電平輸入和作為傳輸門(mén)的選擇器4f的“H”電平輸入連接到接地側(cè)“L”電平，而選擇器4f的輸出連接到緩沖器3。
除作為傳輸門(mén)的選擇器4f之外，選擇器4a-4e的總數(shù)量與傳輸數(shù)據(jù)總線1的位D0-D4的總數(shù)量相同。將從觸發(fā)器2輸出的邏輯負(fù)傳輸使能信號(hào)Ssen提供到選擇器4a-4f的選擇控制輸入。
當(dāng)傳輸使能信號(hào)Ssen處于“H”電平時(shí)，選擇器4a-4f選擇并輸出高側(cè)“H”電平信號(hào)，而當(dāng)傳輸使能信號(hào)Ssen處于“L”電平時(shí)，選擇并輸出低側(cè)“L”電平信號(hào)。換句話說(shuō)，當(dāng)傳輸使能信號(hào)Ssen處于“H”電平時(shí)，選擇器4a-4e選擇傳輸數(shù)據(jù)總線1側(cè)，而選擇器4f選擇接地側(cè)“L”電平。當(dāng)傳輸使能信號(hào)Ssen處于“L”電平時(shí)，選擇器4a選擇接地側(cè)“L”電平，而選擇器4b-4f選擇各前級(jí)中的選擇器4a-4e的輸出。
接下來(lái)描述第二串行傳輸電路20的多個(gè)選擇器7a-7f。
電源電勢(shì)“H”電平連接到選擇器7a-7e的“H”電平輸入。選擇器7a-7e的各輸出連接到各后級(jí)中的選擇器7b-7f的“L”電平輸入。第一級(jí)選擇器7a的“L”輸入和作為傳輸門(mén)的選擇器7f的“H”輸入連接到接地側(cè)“L”電平。選擇器7f的輸出連接到緩沖器8。選擇器7a-7f的總數(shù)量等于串行傳輸電路10的選擇器4a-4f的總數(shù)量。將來(lái)自觸發(fā)器2的傳輸使能信號(hào)Ssen提供到各選擇器7a-7f。
當(dāng)傳輸使能信號(hào)Ssen處于“H”電平時(shí)，選擇器7a-7f選擇并輸出高側(cè)“H”電平輸入端的信號(hào)。當(dāng)傳輸使能信號(hào)處于“L”電平時(shí)，選擇器7a-7f選擇并輸出低側(cè)“L”電平輸入端的信號(hào)。換句話說(shuō)，當(dāng)傳輸使能信號(hào)Ssen處于“H”電平時(shí)，選擇器7a-7e選擇電源電勢(shì)“H”電平，而作為傳輸門(mén)的選擇器7f選擇接地側(cè)“L”電平。當(dāng)傳輸使能信號(hào)Ssen處于“L”電平時(shí)，選擇器7a選擇接地側(cè)“L”電平，而選擇器7b-7f選擇各前級(jí)中的選擇器7a-7e的輸出。
下面參考圖3B描述前述數(shù)據(jù)傳送裝置的串行傳輸電路的操作。
串行傳輸電路10的基本操作同實(shí)施例1描述的一樣。當(dāng)傳輸使能信號(hào)Ssen處于“H”電平的非狀態(tài)，從緩沖器3輸出的串行傳送數(shù)據(jù)Sout為處于“L”電平的連續(xù)數(shù)據(jù)，而不用考慮位D0-D4的值。在串行傳輸電路20中，在傳輸使能信號(hào)Ssen處于“H”電平的非狀態(tài)時(shí)，選擇器7a-7f的任意一個(gè)選擇電源電勢(shì)“H”電平。
當(dāng)傳輸使能信號(hào)Ssen轉(zhuǎn)換到處于“L”電平的推斷狀態(tài)時(shí)，串行傳輸電路10轉(zhuǎn)換到串行傳送模式。串行傳輸電路10基本與實(shí)施例1中的相同。隨著時(shí)間的推移，緩沖器3按照D4、D3、D2、D1和D0的順序串行輸出串行傳送數(shù)據(jù)Sout。基于由選擇器間延遲時(shí)間τ3引起的延遲動(dòng)作來(lái)執(zhí)行串行傳送。在圖3B中未示出選擇器4d和4e的輸出狀態(tài)。
現(xiàn)在描述第二串行傳輸電路20處于串行傳送模式時(shí)的操作。在圖3B中，在選擇器7a-7f中僅僅示出了第一級(jí)選擇器7a的輸出和接收使能信號(hào)Sren。
在傳輸使能信號(hào)Ssen推斷之前的片刻，選擇器7a-7e選擇電源電勢(shì)“H”電平，因此選擇器7a-7e的所有輸出處于“H”電平。然而，由于作為傳輸門(mén)的選擇器7f選擇接地側(cè)“L”電平，接收使能信號(hào)Sren為處于“L”電平的連續(xù)數(shù)據(jù)。
在傳輸使能信號(hào)Ssen推斷之后經(jīng)過(guò)選擇器間延遲時(shí)間τ3之后的定時(shí)T1，第一級(jí)選擇器7a的輸出中“H”電平傳送到后級(jí)中的選擇器7b的輸出，選擇器7b輸出中的“H”電平傳送到后級(jí)中選擇器7c的輸出，選擇器7c輸出中的“H”電平傳送到后級(jí)中選擇器7d的輸出，選擇器7d輸出中的“H”電平傳送到后級(jí)中選擇器7e的輸出，選擇器7e輸出中的“H”電平傳送到選擇器7f的輸出。而且，經(jīng)由緩沖器8以接收使能信號(hào)Sren的形式輸出“H”電平。在串行傳送中，在此之前立即選擇接地側(cè)“L”電平的作為傳輸門(mén)的選擇器7f，響應(yīng)于在選擇器7e至選擇器7f的輸出中的“H”電平的傳輸，以接收使能信號(hào)Sren的形式輸出“H”電平。在這段時(shí)間內(nèi)，第一級(jí)選擇器7a選擇接地側(cè)“L”電平，其輸出處于“L”電平。
在定時(shí)T1之后又經(jīng)過(guò)選擇器間延遲時(shí)間τ3之后的定時(shí)T2，選擇器7a輸出中的“L”電平傳送到后級(jí)中的選擇器7b的輸出，選擇器7b-7e輸出中的“H”電平傳輸?shù)礁骱蠹?jí)中的選擇器7c-7f的各輸出，且接收使能信號(hào)Sren連續(xù)輸出“H”電平。
在定時(shí)T2之后又經(jīng)過(guò)選擇器間延遲時(shí)間τ3之后的定時(shí)T3，選擇器7a-7b輸出中的“L”電平傳送到各后級(jí)中的選擇器7b-7c的輸出，選擇器7c-7e輸出中的“H”電平傳送到各后級(jí)中的選擇器7d-7f的輸出，且接收使能信號(hào)Sren連續(xù)輸出“H”電平。
在定時(shí)T3之后又經(jīng)過(guò)選擇器間延遲時(shí)間τ3之后的定時(shí)T4，選擇器7a-7c輸出中的“L”電平傳送到各后級(jí)中的選擇器7b-7d的輸出，選擇器7d-7e輸出中的“H”電平傳送到各后級(jí)中的選擇器7e-7f的輸出，且接收使能信號(hào)Sren連續(xù)輸出“H”電平。
在定時(shí)T4之后又經(jīng)過(guò)選擇器間延遲時(shí)間τ3之后的定時(shí)T5，選擇器7a-7d輸出中的“L”電平傳送到各后級(jí)中的選擇器7b-7e的輸出，選擇器7e輸出中的“H”電平傳送到后級(jí)中的選擇器7f的輸出，且接收使能信號(hào)Sren連續(xù)輸出“H”電平。
在定時(shí)T5之后又經(jīng)過(guò)選擇器間延遲時(shí)間τ3之后的定時(shí)T6，選擇器7a-7e輸出中的“L”電平傳送到各后級(jí)中的選擇器7b-7f的輸出，且接收使能信號(hào)Sren從“H”電平轉(zhuǎn)換成“L”電平，盡管其輸出被緩沖器8的延遲時(shí)間延遲。其后，接收使能信號(hào)Sren產(chǎn)生處于“L”電平的連續(xù)數(shù)據(jù)，直到輸入下一個(gè)傳送起始指令信號(hào)Si為止。
如上所述，以與在串行傳輸電路10中的數(shù)據(jù)串D0-D4的串行傳送相同的方式，根據(jù)由選擇器間延遲時(shí)間τ3引起的延遲動(dòng)作結(jié)合選擇器7a-7f串聯(lián)連接來(lái)實(shí)現(xiàn)“H”電平的串行傳送。串行傳送不通過(guò)傳送時(shí)鐘，而通過(guò)串行傳輸電路自身包括的延遲動(dòng)作來(lái)實(shí)現(xiàn)。
作為前述處理的結(jié)果，接收使能信號(hào)Sren為具有預(yù)定寬度的信號(hào)，該寬度在將緩沖器8的延遲時(shí)間設(shè)定為τb在定時(shí)T1+τb上升并在定時(shí)T6+τb下降。接收使能信號(hào)Sren的“H”電平周期精確對(duì)應(yīng)于從緩沖器8輸出串行數(shù)據(jù)D0-D4的周期。
在上述說(shuō)明中，當(dāng)傳輸使能信號(hào)Ssen處于“H”電平的非狀態(tài)時(shí)，作為傳輸門(mén)的選擇器7f選擇“L”電平，相應(yīng)地，在傳輸使能信號(hào)Ssen處于“L”電平的推斷狀態(tài)時(shí)，第一級(jí)選擇器7a選擇“L”電平，這樣在不傳送數(shù)據(jù)的周期內(nèi)，將接收使能信號(hào)Sren固定為處于“L”電平的連續(xù)數(shù)據(jù)，并防止在非傳送周期內(nèi)傳送任何錯(cuò)誤數(shù)據(jù)。
參考接收使能信號(hào)Sren，固定的數(shù)據(jù)串可以為處于“L”電平的連續(xù)數(shù)據(jù)。在這種情況下，在傳輸使能信號(hào)Ssen處于非狀態(tài)時(shí)，作為傳輸門(mén)的選擇器7f選擇“H”電平，而在傳輸使能信號(hào)Ssen處于推斷狀態(tài)時(shí)，第一級(jí)選擇器7a相應(yīng)地選擇“H”電平。在這種情況下，串行傳輸電路10的選擇器4a和4f的邏輯與第二串行傳輸電路20的選擇器7a和7f的邏輯彼此相反。在傳輸使能信號(hào)Ssen處于推斷狀態(tài)時(shí)選擇器7a和7f選擇“H”電平的配置中，當(dāng)傳輸使能信號(hào)Ssen處于非狀態(tài)時(shí)，將接地側(cè)“L”電平施加到被選擇的高側(cè)端。傳輸使能信號(hào)Ssen可以用邏輯負(fù)來(lái)取代邏輯正。
在上述數(shù)據(jù)傳送裝置中，在輸出串行數(shù)據(jù)D0-D4的周期內(nèi)，可以同步產(chǎn)生并輸出精確對(duì)應(yīng)的接收使能信號(hào)Sren。當(dāng)將接收使能信號(hào)Sren與串行數(shù)據(jù)D0-D4一起傳送到接收側(cè)時(shí)，可以有利地在接收側(cè)執(zhí)行用于接收的串行/并行轉(zhuǎn)換。
實(shí)施例4下面參考圖4A和4B描述根據(jù)本發(fā)明實(shí)施例4的數(shù)據(jù)傳送裝置。實(shí)施例4是實(shí)施例3的變形，其中提供了作為數(shù)據(jù)保持電路的鎖存器。
除根據(jù)實(shí)施例4的串行傳輸電路10中數(shù)據(jù)傳送增加一個(gè)位之外，根據(jù)實(shí)施例4的串行傳輸電路10具由與實(shí)施例2中的串行傳輸電路相同的結(jié)構(gòu)。選擇器4從4a至4f，鎖存器從6a至6f。
在第二串行傳輸電路20中，多個(gè)選擇器7a-7f與多個(gè)鎖存器9a-9f以它們交替設(shè)置的形式串聯(lián)連接。電源電勢(shì)“H”電平連接到選擇器7a-7e的“H”電平輸入端。選擇器7a-7e的各輸出經(jīng)由鎖存器9a-9e連接到各后級(jí)中的選擇器7b-7f的“L”電平輸入端。第一級(jí)選擇器7a的“L”電平輸入和作為傳輸門(mén)的選擇器7f的“H”電平輸入連接到接地側(cè)“L”電平。選擇器7f的輸出經(jīng)由鎖存器9f連接到緩沖器8。鎖存器9a-9e的各輸出連接到各后級(jí)中的選擇器7b-7f的“L”電平輸入。末級(jí)鎖存器9f的輸出連接到緩沖器8。選擇器7a-7f的總數(shù)量等于串行傳輸電路10中的選擇器4a-4f的總數(shù)量。選擇器7a-7f串聯(lián)連接，鎖存器9a-9e間插其間。邏輯負(fù)的傳輸使能信號(hào)Ssen’提供到鎖存器9a-9f的門(mén)輸入。
在數(shù)據(jù)設(shè)置信號(hào)DS處于“H”電平的推斷狀態(tài)時(shí)，選擇器7a-7f選擇并輸出高側(cè)“H”電平輸入端的信號(hào)，而在數(shù)據(jù)設(shè)置信號(hào)DS處于非狀態(tài)時(shí)，選擇并輸出低側(cè)“L”電平輸入端的信號(hào)。更為具體地，當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于推斷狀態(tài)時(shí)，選擇器7a-7e選擇電源電勢(shì)“H”電平，而作為傳輸門(mén)的選擇器7f選擇接地側(cè)“L”電平。當(dāng)數(shù)據(jù)信號(hào)DS處于非狀態(tài)時(shí)，第一級(jí)選擇器7a選擇接地側(cè)“L”電平，而選擇器7b-7f選擇各前級(jí)中的鎖存器9a-9e的輸出。
在圖4B中示出上述數(shù)據(jù)傳送裝置中的串行傳輸電路10的操作。比較圖4B和3B，很顯然，根據(jù)實(shí)施例4的串行傳輸電路10的操作與根據(jù)實(shí)施例1的操作基本相同。根據(jù)實(shí)施例4的串行傳輸電路20的操作與根據(jù)實(shí)施例3的操作基本相同。
如上所述，以與在串行傳輸電路10中的數(shù)據(jù)串D0-D4的串行傳送相同的方式，根據(jù)由選擇器間延遲時(shí)間τ4引起的延遲動(dòng)作結(jié)合選擇器7a-7f以及鎖存器9a-9f的串聯(lián)連接來(lái)實(shí)現(xiàn)“H”電平的串行傳送。串行傳送不通過(guò)傳送時(shí)鐘，而通過(guò)第二串行傳輸電路自身包括的延遲動(dòng)作來(lái)實(shí)現(xiàn)。
在根據(jù)實(shí)施例4的數(shù)據(jù)傳送裝置中，在輸出串行數(shù)據(jù)D0-D4的周期內(nèi)，可以同步地產(chǎn)生并輸出精確對(duì)應(yīng)的接收使能信號(hào)Sren。當(dāng)將接收使能信號(hào)Sren與串行數(shù)據(jù)D0-D4一起傳送到接收側(cè)時(shí)，可以有利地在接收側(cè)上執(zhí)行用于接收的串行/并行轉(zhuǎn)換。
實(shí)施例5下面參考圖5A至5B描述根據(jù)本發(fā)明實(shí)施例5的數(shù)據(jù)傳送裝置。根據(jù)實(shí)施例5的數(shù)據(jù)傳送裝置根據(jù)時(shí)鐘格式產(chǎn)生接收使能信號(hào)Sren’取代處于“H”電平的連續(xù)數(shù)據(jù)，其中邏輯以“H”、“L”、“H”、“L”的形式交替。如圖5A所示，根據(jù)實(shí)施例5的串行傳輸電路10具有與圖3中示出的實(shí)施例3的串行傳輸電路相同的結(jié)構(gòu)。
在第二傳輸電路20中，電源電勢(shì)“H”電平連接到每隔一個(gè)選擇器7a、7c和7e的第一組的“H”電平輸入，而接地側(cè)“L”電平連接到每隔一個(gè)選擇器7b、7d和7f的第二組的“H”電平輸入。選擇器7a-7e的各輸出連接到各后級(jí)中的選擇器7b-7f的“L”電平輸入。第一級(jí)選擇器7a的“L”電平輸入連接到接地側(cè)“L”電平。作為傳輸門(mén)的選擇器7f的輸出連接到緩沖器8。
在傳輸使能信號(hào)Ssen處于“H”電平的非狀態(tài)時(shí)，選擇器7a-7f選擇并輸出高側(cè)“H”電平輸入端的信號(hào)，而在傳輸使能信號(hào)Ssen處于“L”電平的推斷狀態(tài)時(shí)，選擇并輸出低側(cè)“L”電平輸入端的信號(hào)。更為具體地，當(dāng)傳輸使能信號(hào)Ssen處于非狀態(tài)時(shí)，每隔一個(gè)選擇器7a、7c和7e的第一組選擇電源電勢(shì)“H”電平，而每隔一個(gè)選擇器7b、7d和7f的第二組選擇接地側(cè)“L”電平，而當(dāng)傳輸使能信號(hào)Ssen處于推斷狀態(tài)時(shí)，第一級(jí)選擇器7a選擇接地側(cè)“L”電平，而選擇器7b-7f選擇各前級(jí)中的選擇器7a-7e的輸出。
下面參考圖5B描述根據(jù)實(shí)施例5的串行傳輸電路的操作。
根據(jù)實(shí)施例5的串行傳輸電路10的操作與實(shí)施例3的操作相同，因此這里不再描述。在本實(shí)施例中，描述由多個(gè)低側(cè)選擇器7a-7f構(gòu)成的第二傳輸電路20的操作。
在傳輸使能信號(hào)Ssen推斷之后經(jīng)過(guò)選擇器間延遲時(shí)間τ3之后的定時(shí)T1之前的即刻，第一級(jí)選擇器7a的輸出保持在電源電勢(shì)“H”電平。第二選擇器7b的輸出保持在接地側(cè)“L”電平。第三選擇器7c的輸出保持在電源電勢(shì)“H”電平。第四選擇器7d的輸出保持在接地側(cè)“L”電平。第五選擇器7e的輸出保持在電源電勢(shì)“H”電平。作為傳輸門(mén)的選擇器7f的輸出保持在接地側(cè)“L”電平。簡(jiǎn)單地說(shuō)，邏輯按照“H”、“L”、“H”、“L”的形式交替。作為傳輸門(mén)的選擇器4f的輸出處于“L”電平，因此，從緩沖器8輸出的接收使能信號(hào)Sren’保持在“L”電平。
當(dāng)?shù)诙袀鬏旊娐?0在推斷傳輸使能信號(hào)Ssen之后轉(zhuǎn)換成串行傳送模式時(shí)，在定時(shí)T1，經(jīng)由作為傳輸門(mén)的選擇器7f從緩沖器8輸出選擇器7e的“H”電平作為接收使能信號(hào)Sren’，盡管該輸出被緩沖器8的延遲時(shí)間τb延遲。同時(shí)，第一級(jí)選擇器7a輸出中的“H”電平傳送到后級(jí)選擇器7b的輸出，選擇器7b輸出中的“L”電平傳送到后級(jí)選擇器7c的輸出，選擇器7c輸出中的“H”電平傳送到后級(jí)選擇器7d的輸出，選擇器7d輸出中的“L”電平傳送到后級(jí)選擇器7e的輸出，選擇器7e輸出中的“H”電平傳送到作為傳輸門(mén)的選擇器7f的輸出。第一級(jí)選擇器7a選擇接地側(cè)“L”電平，其輸出轉(zhuǎn)換到“L”電平。在定時(shí)T1的串行傳送中，在此之前立即選擇“L”電平的作為傳輸門(mén)的選擇器7f接收從選擇器7e的輸出傳送的“H”電平，由此將接收使能信號(hào)Sren’轉(zhuǎn)換到“H”電平。
在定時(shí)T1后經(jīng)過(guò)選擇器間延遲時(shí)間τ3之后的定時(shí)T2，繼續(xù)執(zhí)行基于延遲的串行傳送，而選擇器7b、7c、7d、7e和7f的輸出分別轉(zhuǎn)換到“L”、“H”、“L”、“H”、“L”和“H”。第一級(jí)選擇器7a持續(xù)保持“L”電平。接收使能信號(hào)Sren’從“H”電平轉(zhuǎn)換到“L”電平。
此后重復(fù)相同操作，且由此，在基于選擇器間延遲時(shí)間τ3的時(shí)間間隔，接收使能信號(hào)Sren’在“H”與“L”電平之間轉(zhuǎn)換，并且與來(lái)自緩沖器3的串行數(shù)據(jù)D0-D4的輸出精確同步。
從那向后，接收使能信號(hào)Sren’保持“L”電平，換句話說(shuō)，為處于“L”電平的連續(xù)數(shù)據(jù)，直到下一傳輸使能信號(hào)Ssen被推斷為止。然后，完成串行傳送。
如上所述，根據(jù)實(shí)施例5，同步產(chǎn)生并輸出了精確對(duì)應(yīng)于串行數(shù)據(jù)D0-D4的輸出狀態(tài)并基于交替邏輯的時(shí)鐘格式的接收使能信號(hào)Sren’。
實(shí)施例6下面參考圖6A和6B描述根據(jù)本發(fā)明實(shí)施例6的數(shù)據(jù)傳送裝置。根據(jù)實(shí)施例6的數(shù)據(jù)裝置按照時(shí)鐘格式產(chǎn)生接收使能信號(hào)Sren’，其中邏輯按照“H”、“L”、“H”、“L”的順序交替，以取代處于“H”電平的連續(xù)數(shù)據(jù)。
圖6A中示出的串行傳輸電路10與圖4中示出的串行傳輸電路相同。
在第二傳輸電路20中，電源電勢(shì)“H”電平連接到每隔一個(gè)選擇器7a、7c和7e的第一組的“H”電平輸入，而接地側(cè)“L”電平連接到每隔一個(gè)選擇器7b、7d和7f的第二組的“H”電平輸入。選擇器7a-7e的各輸出連接到各后級(jí)中的選擇器7b-7f的“L”電平輸入。第一級(jí)選擇器7a的“L”電平輸入連接到接地側(cè)“L”電平。作為傳輸門(mén)的選擇器7f的輸出連接到緩沖器8。
如圖6B所示，在數(shù)據(jù)設(shè)置信號(hào)DS處于“H”電平的推斷狀態(tài)時(shí)，選擇器7a-7f選擇并輸出高側(cè)“H”電平輸入端的信號(hào)，而在數(shù)據(jù)設(shè)置信號(hào)DS處于“L”電平的非狀態(tài)時(shí)，選擇并輸出低側(cè)“L”電平輸入端的信號(hào)。更為具體地，當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于推斷狀態(tài)時(shí)，每隔一個(gè)選擇器7a、7c和7e的第一組選擇電源電勢(shì)“H”電平，而每隔一個(gè)選擇器7b、7d和7f的第二組選擇接地側(cè)“L”電平。當(dāng)數(shù)據(jù)設(shè)置信號(hào)DS處于非狀態(tài)時(shí)，第一級(jí)選擇器7a選擇接地側(cè)“L”電平，而選擇器7b-7f選擇各前級(jí)中的選擇器7a-7e的輸出。
根據(jù)本實(shí)施例，在基于選擇器間延遲時(shí)間τ3的時(shí)間間隔，接收使能信號(hào)Sren’在“H”與“L”電平之間轉(zhuǎn)換，并與來(lái)自緩沖器3的串行數(shù)據(jù)D0-D4的輸出精確同步。
如上所述，根據(jù)實(shí)施例6，同步產(chǎn)生并輸出了精確對(duì)應(yīng)于串行數(shù)據(jù)D0-D4的輸出狀態(tài)并基于交替邏輯的時(shí)鐘格式的接收使能信號(hào)Sren’。
下面描述串行接收電路。實(shí)施例7至10涉及數(shù)據(jù)傳送裝置的串行接收電路。串行接收電路接收從串行傳輸電路傳輸?shù)拇袛?shù)據(jù)并將其轉(zhuǎn)換為并行數(shù)據(jù)。
實(shí)施例7下面參考圖7A和7B描述根據(jù)本發(fā)明實(shí)施例7的數(shù)據(jù)傳送裝置。在圖7A中，參考數(shù)字30表示串行接收電路，11表示用于串行傳送數(shù)據(jù)Sout的輸入緩沖器，參考標(biāo)記12a-12d表示作為數(shù)據(jù)保持電路的鎖存器，13a-13c表示選擇器，參考數(shù)字14表示用于接收使能信號(hào)Sren的輸入緩沖器，15表示用于接收的數(shù)據(jù)總線，16表示作為傳輸門(mén)的觸發(fā)器組，17表示主數(shù)據(jù)總線。
用于串行傳送數(shù)據(jù)Sout的輸入緩沖器11的輸出連接到第一級(jí)鎖存器12a的數(shù)據(jù)輸入。鎖存器12a的數(shù)據(jù)輸出連接到第一級(jí)選擇器13a的“H”電平輸入(低側(cè))。第一級(jí)選擇器13a的輸出連接到鎖存器12b的數(shù)據(jù)輸入。鎖存器12b的數(shù)據(jù)輸出連接到選擇器13b的“H”電平輸入。選擇器13b的輸出連接到鎖存器12c的數(shù)據(jù)輸入。鎖存器12c的數(shù)據(jù)輸出連接到選擇器13c的“H”電平輸入。選擇器13c的輸出連接到鎖存器12d的數(shù)據(jù)輸入。鎖存器12a-12d的各數(shù)據(jù)輸出連接到接收數(shù)據(jù)總線15的各位線。用于接收使能信號(hào)Sren的輸入緩沖器14的輸出連接到鎖存器12a-12d的時(shí)鐘輸入。選擇器13a-13c的“L”電平輸入連接到接地側(cè)“L”電平。選擇器13a-13c的選擇端連接到接收使能信號(hào)Sren。接收數(shù)據(jù)總線15的各位線經(jīng)由作為傳輸門(mén)的觸發(fā)器組16連接到主數(shù)據(jù)總線17。將傳輸側(cè)和接收側(cè)上的選擇器間延遲時(shí)間設(shè)置為相同。
下面參考圖7B描述根據(jù)實(shí)施例7的串行接收電路30的操作。
將串行傳送數(shù)據(jù)Sout與接收使能信號(hào)Sren一起傳送到串行接收電路30。串行傳送數(shù)據(jù)Sout范圍在P0-P3的四個(gè)位中。
在接收前即刻，接收使能信號(hào)Sren處于“L”電平，選擇器13a-13c對(duì)于它們的“L”輸入選擇接地側(cè)“L”電平，鎖存器12a-12d輸出中的所有數(shù)據(jù)串處于“L”電平。
當(dāng)推斷接收使能信號(hào)Sren時(shí)，串行接收電路30轉(zhuǎn)換成串行接收模式，選擇器13a-13由此轉(zhuǎn)換到“H”輸入選擇。接著，在被輸入緩沖器14的延遲時(shí)間延遲的定時(shí)T11，將處于“H”電平的接收使能信號(hào)Sren輸入到鎖存器12a-12d的時(shí)鐘輸入。同時(shí)，將前位P0輸入到第一級(jí)鎖存器12a，且位P0的值存在于鎖存器12a的輸出中，而“L”繼續(xù)存在于鎖存器12b-12d的輸出中。換句話說(shuō)，接收數(shù)據(jù)總線15的四個(gè)位的值為P0、“L”、“L”和“L”。將相鄰選擇器之間的選擇器間延遲時(shí)間設(shè)置為τ4。
在定時(shí)T11之后經(jīng)過(guò)選擇器間延遲時(shí)間τ4之后的定時(shí)T12，鎖存器12a輸出中的位P0的值經(jīng)由選擇器13a傳送到后級(jí)鎖存器12b，下一位P1的值存在于鎖存器12a的輸出中。同時(shí)“L”電平繼續(xù)存在于鎖存器12c-12d的輸出中。然后，接收數(shù)據(jù)總線15的四個(gè)位的值為P1、P0、“L”和“L”。
在定時(shí)T12之后又經(jīng)過(guò)選擇器間延遲時(shí)間τ4之后的定時(shí)T13，鎖存器12b輸出中的位P0的值經(jīng)由選擇器1 3b傳送到后級(jí)鎖存器12c，鎖存器12a輸出中的位P1的值經(jīng)由選擇器13a傳送到后級(jí)鎖存器12b，結(jié)果，位P2的值存在于鎖存器12a的輸出中。同時(shí)“L”電平繼續(xù)存在于鎖存器12d的輸出中。接收數(shù)據(jù)總線15的四個(gè)位的值為P2、P1、P0和“L”。
在定時(shí)T13之后又經(jīng)過(guò)選擇器間延遲時(shí)間τ4之后的定時(shí)T14，位P0的值存在于鎖存器12d的輸出中，位P1的值存在于鎖存器12c的輸出中，位P2的值存在于鎖存器12b的輸出中，位P3的值存在于鎖存器12a的輸出中。因此接收數(shù)據(jù)總線15的四個(gè)位的值為P3、P2、P1和P0。
接著，在定時(shí)T15，將接收使能信號(hào)Sren轉(zhuǎn)換為處于“L”電平的非狀態(tài)，而選擇器13a-13c再次選擇接地側(cè)“L”電平。稍后，將鎖存器12a-12d的時(shí)鐘輸入固定在“L”電平，而鎖存器12a-12d的輸出保持在P3、P2、P1和P0。
因此，基于由選擇器間延遲時(shí)間τ4產(chǎn)生的延遲動(dòng)作，來(lái)根據(jù)鎖存器12a-12d與選擇器13a-13c的串聯(lián)連接實(shí)現(xiàn)串行數(shù)據(jù)傳送。串行傳送不通過(guò)傳送時(shí)鐘，而通過(guò)串行傳輸電路自身包括的延遲動(dòng)作來(lái)實(shí)現(xiàn)。
接著，當(dāng)推斷作為傳輸門(mén)的觸發(fā)器組16的時(shí)鐘輸入時(shí)，將接收數(shù)據(jù)總線15上的數(shù)據(jù)串P3、P2、P1和P0輸出到主數(shù)據(jù)總線17。簡(jiǎn)而言之，實(shí)現(xiàn)了接收數(shù)據(jù)的串行/并行轉(zhuǎn)換。
在前述處理中，當(dāng)接收使能信號(hào)Sren處于“L”電平的非狀態(tài)時(shí)，選擇器13a-13c選擇接地側(cè)“L”電平，這樣在不傳送數(shù)據(jù)的周期內(nèi)，并行數(shù)據(jù)在其所有位中固定為“L”電平數(shù)據(jù)。
可替代地，可以將在非傳送周期內(nèi)在所有位中的固定數(shù)據(jù)固定為“H”電平數(shù)據(jù)。在這種情況下，當(dāng)接收使能信號(hào)Sren處于非狀態(tài)時(shí)，選擇器13a-13c選擇電源電勢(shì)“H”電平。除此之外，接收使能信號(hào)Sren可以用邏輯負(fù)來(lái)取代邏輯正。
如上所述，根據(jù)實(shí)施例7，不通過(guò)與時(shí)鐘同步，而是利用選擇器間的延遲時(shí)間在每一延遲時(shí)間傳送數(shù)據(jù)，在接收之后即刻執(zhí)行串行數(shù)據(jù)傳送。因此，不需要提供現(xiàn)有技術(shù)中所必不可少的用于產(chǎn)生串行傳送所必需的高速時(shí)鐘的倍增器(PLL)。而且，與現(xiàn)有技術(shù)相比，不使用時(shí)鐘可以減小門(mén)規(guī)模。因此，由于減小門(mén)規(guī)模帶來(lái)的半導(dǎo)體元件的尺寸減小和用于半導(dǎo)體元件的布線資源的相應(yīng)減小，本實(shí)施例可以實(shí)現(xiàn)價(jià)廉的LSI。
實(shí)施例8下面參考圖8A和8B描述根據(jù)本發(fā)明實(shí)施例8的數(shù)據(jù)傳送裝置。在實(shí)施例8中，使用了按照時(shí)鐘格式的接收使能信號(hào)Sren’作為接收使能信號(hào)，其中“H”與“L”電平交替重復(fù)。
基于與實(shí)施例7的區(qū)別并參考圖8A來(lái)描述實(shí)施例8的數(shù)據(jù)傳送裝置，使用觸發(fā)器18a-18d來(lái)代替鎖存器12a-12d與選擇器13a-13c的結(jié)合。觸發(fā)器為數(shù)據(jù)保持電路的示例。
用于串行傳送數(shù)據(jù)Sout的輸入緩沖器11的輸出連接到第一級(jí)觸發(fā)器18a的數(shù)據(jù)輸入。觸發(fā)器18a-18d串聯(lián)連接。觸發(fā)器18a-18d的各數(shù)據(jù)輸出連接到接收數(shù)據(jù)總線15的各位線。用于按照時(shí)鐘格式的其中交替重復(fù)“H”和“L”電平的接收使能信號(hào)的輸入緩沖器14的輸出連接到觸發(fā)器18a-18d的時(shí)鐘輸入。接收數(shù)據(jù)總線15的各位線經(jīng)由作為傳輸門(mén)的觸發(fā)器組16連接到主數(shù)據(jù)總線17。
下面參考圖18B描述根據(jù)實(shí)施例8的串行接收電路30的操作。
將串行傳送數(shù)據(jù)Sout與接收使能信號(hào)Sren’一起傳送到串行接收電路30。串行傳送數(shù)據(jù)Sout范圍在四個(gè)位P0-P3中。
在接收前即刻，將接收使能信號(hào)Sren’固定在“L”電平，觸發(fā)器18a-18d輸出中的數(shù)據(jù)串都處于“L”電平。
當(dāng)推斷接收使能信號(hào)Sren’時(shí)，串行接收電路30轉(zhuǎn)換到串行接收模式。在被輸入緩沖器14的延遲時(shí)間延遲的定時(shí)T11，將前位P0的值與接收使能信號(hào)Sren’的上升沿同步地輸入到第一級(jí)觸發(fā)器18a，而位P0的值存在于觸發(fā)器18a的輸出中。同時(shí)，“L”電平繼續(xù)存在于觸發(fā)器18b-18d的輸出中。接收數(shù)據(jù)總線15的四個(gè)位的值為P0、“L”、“L”和“L”。將相鄰選擇器之間的選擇器間延遲時(shí)間設(shè)置為τ5。
在定時(shí)T11后經(jīng)過(guò)基于交替邏輯的接收使能信號(hào)的上升時(shí)間τ5之后的定時(shí)T12，觸發(fā)器18a輸出中的位P0的值傳送到后級(jí)觸發(fā)器18b，下一個(gè)位P1的值存在于觸發(fā)器18a的輸出中。同時(shí)，“L”電平繼續(xù)存在于觸發(fā)器18c-18d的輸出中。接收數(shù)據(jù)總線15的四個(gè)位的值為P1、P0、“L”和“L”。
在定時(shí)T12后經(jīng)過(guò)基于交替邏輯的接收使能信號(hào)的上升時(shí)間τ5之后的定時(shí)T13，觸發(fā)器18b輸出中的位P0的值傳送到后級(jí)觸發(fā)器18c，觸發(fā)器18a輸出中的位P1的值傳送到后級(jí)觸發(fā)器18b，結(jié)果，下一個(gè)位P2的值存在于觸發(fā)器18a的輸出中。同時(shí)，“L”電平繼續(xù)存在于觸發(fā)器18d的輸出中，因此，接收數(shù)據(jù)總線15的四個(gè)位的值為P2、P1、P0和“L”。
在定時(shí)T13后經(jīng)過(guò)基于交替邏輯的接收使能信號(hào)的上升時(shí)間τ5之后的定時(shí)T14，位P0的值存在于觸發(fā)器18d的輸出中，位P1的值存在于觸發(fā)器18c的輸出中，位P2的值存在于觸發(fā)器18b的輸出中，位P3的值存在于觸發(fā)器18a的輸出中。因此，接收數(shù)據(jù)總線15的四個(gè)位的值為P3、P2、P1和P0。
接著，在定時(shí)T15，將接收使能信號(hào)Sren’轉(zhuǎn)換到非狀態(tài)，由此將其固定于“L”電平，觸發(fā)器18a-18d的輸出保持在P3、P2、P1和P0。
因此，利用從傳輸側(cè)接收的接收使能信號(hào)Sren’作為用于串行傳送的時(shí)鐘信號(hào)，串行接收電路30不需要產(chǎn)生用于串行傳送的高速時(shí)鐘的倍增器(PLL)。
接著，當(dāng)推斷作為傳輸門(mén)的觸發(fā)器組16的時(shí)鐘輸入時(shí)，將接收數(shù)據(jù)總線15上的數(shù)據(jù)串P3、P2、P1和P0輸出到主數(shù)據(jù)總線17，這實(shí)現(xiàn)了接收數(shù)據(jù)的串行/并行轉(zhuǎn)換。
實(shí)施例9下面參考圖9A和9B描述根據(jù)本發(fā)明實(shí)施例9的數(shù)據(jù)傳送裝置。將實(shí)施例8中的觸發(fā)器18a-18d劃分成如圖9A所示的兩部分。觸發(fā)器18a和18c串聯(lián)連接，而觸發(fā)器18b和18d串聯(lián)連接。倒相邏輯的倒相輸入緩沖器14a的輸出連接到用于按照時(shí)鐘格式的交替重復(fù)“H”與“L”電平的接收使能信號(hào)Sren’的輸入緩沖器14。
倒相輸入緩沖器14a的延遲時(shí)間與輸入緩沖器14的延遲時(shí)間相同。用于接收使能信號(hào)Sren’的輸入緩沖器14的輸出連接到觸發(fā)器18b和18c。倒相輸入緩沖器14a的輸出連接到觸發(fā)器18a和18c。觸發(fā)器18a-18d按照18a、18b、18c和18d的順序連接到接收數(shù)據(jù)總線15，這與傳送位的布置順序相同。為了使其有差別，對(duì)應(yīng)于傳送位的布置順序的每隔一個(gè)觸發(fā)器串聯(lián)連接。
下面參考圖9B描述根據(jù)實(shí)施例9的串行接收電路30的操作。
將串行傳送數(shù)據(jù)Sout與接收使能信號(hào)Sren’一起傳送到串行接收電路30。串行傳送數(shù)據(jù)Sout范圍在P0-P3的四個(gè)位中。
在接收前即刻，將接收使能信號(hào)Sren’固定于“L”電平，觸發(fā)器18a-18d輸出中的數(shù)據(jù)串都處于“L”電平。
當(dāng)推斷接收使能信號(hào)Sren’時(shí)，串行接收電路30轉(zhuǎn)換到串行接收模式。在定時(shí)T11，將前位P0的值與接收使能信號(hào)Sren’的上升同步地輸入到觸發(fā)器18b，位P0的值存在于觸發(fā)器18b的輸出中。同時(shí)，“L”電平繼續(xù)存在于觸發(fā)器18a、18c和18d的輸出中。接收數(shù)據(jù)總線15的四個(gè)位的值為“L”、P0、“L”和“L”。
接著，在下一定時(shí)T12，當(dāng)響應(yīng)于接收使能信號(hào)Sren’的下降推斷觸發(fā)器18a的時(shí)鐘輸入時(shí)，位P1的值存在于觸發(fā)器18a的輸出中。接收數(shù)據(jù)總線15的四個(gè)位的值為P1、P0、“L”和“L”。
在下一定時(shí)T13，響應(yīng)于接收使能信號(hào)Sren’的上升，位P2的值存在于觸發(fā)器18b的輸出中，位P0的值存在于觸發(fā)器18d的輸出中。接收數(shù)據(jù)總線15的四個(gè)位的值為P1、P2、“L”和P0。
在下一定時(shí)T14，響應(yīng)于接收使能信號(hào)Sren’的下降推斷觸發(fā)器18a的時(shí)鐘輸入。位P3的值存在于觸發(fā)器18a的輸出中，位P1的值存在于觸發(fā)器18c的輸出中。接收數(shù)據(jù)總線15的四個(gè)位的值為P3、P2、P1和P0。
因此，從傳輸側(cè)接收的接收使能信號(hào)Sren’用作串行傳送的時(shí)鐘信號(hào)，串行接收電路30不需要產(chǎn)生用于串行傳送的高速時(shí)鐘的倍增器(PLL)。
接著，當(dāng)推斷作為傳輸門(mén)的觸發(fā)器組16的時(shí)鐘輸入時(shí)，將接收數(shù)據(jù)總線15上的數(shù)據(jù)串P3、P2、P1和P0輸出到主數(shù)據(jù)總線17，這實(shí)現(xiàn)了接收數(shù)據(jù)的串行/并行轉(zhuǎn)換。
如上所述，本實(shí)施例得到了與實(shí)施例8中獲得的效果相同的效果。而且，因?yàn)槊扛粢粋€(gè)觸發(fā)器串聯(lián)連接，接收使能信號(hào)Sren’的循環(huán)是實(shí)施例8中的兩倍長(zhǎng)，由此增加了暫時(shí)余量。
實(shí)施例10下面參考圖10A和10B描述根據(jù)本發(fā)明實(shí)施例10的數(shù)據(jù)傳送裝置。為了并行轉(zhuǎn)換的目的，根據(jù)實(shí)施例10的數(shù)據(jù)傳送裝置進(jìn)一步包括計(jì)數(shù)器電路，該計(jì)數(shù)器電路獲得在串行傳送完成之后即刻用于數(shù)據(jù)輸出的定時(shí)，其中通過(guò)接收使能信號(hào)的方法來(lái)驅(qū)動(dòng)計(jì)數(shù)器電路。
在圖10A中示出的根據(jù)實(shí)施例10的數(shù)據(jù)傳送裝置的串行接收電路在實(shí)施例8的結(jié)構(gòu)上進(jìn)一步包括計(jì)數(shù)器40。計(jì)數(shù)器電路40串聯(lián)連接觸發(fā)器19a-19e，且將末級(jí)輸出反饋到第一級(jí)輸入，由此構(gòu)成環(huán)形計(jì)數(shù)器。
觸發(fā)器19a-19e的數(shù)量與串行接收電路30的觸發(fā)器18a-18e的數(shù)量相同。用于接收使能信號(hào)Sren’的輸入緩沖器14的輸出連接到計(jì)數(shù)器40的觸發(fā)器19a-19e的時(shí)鐘輸入。
將邏輯負(fù)復(fù)位信號(hào)RST輸入到觸發(fā)器19a-19d的復(fù)位輸入，且還將復(fù)位信號(hào)RST輸入到末級(jí)觸發(fā)器19e的復(fù)位輸入。末級(jí)觸發(fā)器19e的輸出經(jīng)由緩沖器21連接到作為傳輸門(mén)的觸發(fā)器組16的時(shí)鐘輸入。
下面參考圖10B描述根據(jù)實(shí)施例10的數(shù)據(jù)傳送裝置的操作。
其中串行傳送數(shù)據(jù)Sout被接收后并轉(zhuǎn)換成并行數(shù)據(jù)由此被輸出的操作與實(shí)施例8中的基本上相同。
在串行傳送數(shù)據(jù)Sout接收之前的任選相位，推斷復(fù)位信號(hào)RST。由此，將“H”電平設(shè)置在末級(jí)觸發(fā)器19e中，而“L”電平設(shè)置在其它觸發(fā)器19a-19d中，也就是觸發(fā)器19a-19e分別設(shè)置在“L”、“L”、“L”、“L”和“H”的狀態(tài)中。
響應(yīng)于接收使能信號(hào)Sren’的首次上升，末級(jí)觸發(fā)器19e的輸出從“H”電平轉(zhuǎn)換到“L”電平，且在轉(zhuǎn)換之前即刻將末級(jí)觸發(fā)器19e中的“H”電平設(shè)置在第一級(jí)觸發(fā)器19a中。其它觸發(fā)器19b-19d保持“L”電平，即將觸發(fā)器19a-19e設(shè)置在“H”、“L”、“L”、“L”和“L”的狀態(tài)。從末級(jí)觸發(fā)器19e輸出的加起信號(hào)Scnt從“H”電平倒相至“L”電平，且由此關(guān)閉作為傳輸門(mén)的觸發(fā)器組16。
響應(yīng)于接收使能信號(hào)Sren’的第二次上升，在轉(zhuǎn)換前即刻將第一級(jí)觸發(fā)器19a中的“H”電平設(shè)置在第二級(jí)觸發(fā)器19b中。其它觸發(fā)器19a和19c-19e處于“L”電平，即，觸發(fā)器19a-19e分別設(shè)置在“L”、“H”、“L”、“L”和“L”的狀態(tài)中。作為傳輸門(mén)的觸發(fā)器組16保持關(guān)閉狀態(tài)。
響應(yīng)于接收使能信號(hào)Sren’的第三次上升，在轉(zhuǎn)換前即刻將第二級(jí)觸發(fā)器19b中的“H”電平設(shè)置在第三級(jí)觸發(fā)器19c中。其它觸發(fā)器19a、19b和19d-19e處于“L”電平，即，觸發(fā)器19a-19e分別設(shè)置在“L”、“L”、“H”、“L”和“L”的狀態(tài)中。作為傳輸門(mén)的觸發(fā)器組16保持關(guān)閉狀態(tài)。
響應(yīng)于接收使能信號(hào)Sren’的第四次上升，在轉(zhuǎn)換前即刻將第三級(jí)觸發(fā)器19c中的“H”電平設(shè)置在第四級(jí)觸發(fā)器19d中。其它觸發(fā)器19a-19c和19e處于“L”電平，即，觸發(fā)器19a-19e分別設(shè)置在“L”、“L”、“L”、“H”和“L”的狀態(tài)中。作為傳輸門(mén)的觸發(fā)器組16保持關(guān)閉狀態(tài)。
響應(yīng)于接收使能信號(hào)Sren’的第五次上升，在轉(zhuǎn)換前即刻將第四級(jí)觸發(fā)器19d中的“H”電平設(shè)置在第五級(jí)觸發(fā)器19e中。其它觸發(fā)器19a-19d處于“L”電平，即，觸發(fā)器19a-19e分別設(shè)置在“L”、“L”、“L”、“L”和“H”的狀態(tài)中。當(dāng)從末級(jí)觸發(fā)器19e輸出的加起信號(hào)Scnt轉(zhuǎn)換成“H”電平以由此被推斷時(shí)，確認(rèn)串行傳送的完成。
因?yàn)閺哪┘?jí)觸發(fā)器19e輸出的加起信號(hào)Scnt轉(zhuǎn)換成“H”電平，向接收數(shù)據(jù)總線15上作為傳輸門(mén)的觸發(fā)器組16提供時(shí)鐘輸入，將為P0、P1、P2、P3和P4的接收數(shù)據(jù)總線15上的串行傳送數(shù)據(jù)Sout傳輸?shù)街鲾?shù)據(jù)總線17，實(shí)現(xiàn)串行/并行轉(zhuǎn)換，且接收到串行傳送數(shù)據(jù)。通過(guò)緩沖器21的延遲穩(wěn)定該輸出。
實(shí)施例11下面參考圖11A、11B、12A和12B描述根據(jù)本發(fā)明實(shí)施例11的數(shù)據(jù)傳送裝置。下面，描述包括在總線主控電路和多個(gè)總線受控電路之間的串行傳送的傳輸和接收。
如圖11A所示，包括具有來(lái)自目前描述的串行傳輸電路和串行接收電路中的任意一個(gè)的總線主控電路100，以及多個(gè)具有與總線主控電路100相同結(jié)構(gòu)的總線受控電路200?？偩€主控電路100的串行傳輸電路并聯(lián)連接到多個(gè)總線受控電路200的各串行接收電路。多個(gè)總線受控電路200的各串行傳輸電路經(jīng)由OR電路41連接到總線主控電路100串行接收電路。多個(gè)總線受控電路200分別具有彼此不同的可接收數(shù)據(jù)長(zhǎng)度。例如，盡管不限制可接收位的數(shù)量，在圖11B的情況中，總線受控電路200A具有8個(gè)位，總線受控電路200B具有16個(gè)位，而總線受控電路200C具有32個(gè)位。
在由具有不同可接收位數(shù)量的多個(gè)總線受控電路200共享的總線主控電路100的情形下，需要產(chǎn)生與可接收位數(shù)量一致的傳輸使能信號(hào)Ssen。滿足要求的實(shí)施例11包括管理可接收數(shù)據(jù)長(zhǎng)度的數(shù)據(jù)長(zhǎng)度管理設(shè)備。
在對(duì)應(yīng)于圖3的圖12A中，產(chǎn)生持續(xù)在“H”電平的接收使能信號(hào)Sren。在對(duì)應(yīng)于圖5的圖12B中，產(chǎn)生其中邏輯在“H”與“L”電平之間交替重復(fù)的按照時(shí)鐘格式的接收使能信號(hào)Sren’。
參考標(biāo)記X1-X8表示以與圖3的串行傳輸電路20相同方式配置的8位選擇器。參考標(biāo)記Y1-Y8表示以相同方式配置的8位選擇器。參考標(biāo)記Z1-Z16表示以相同方式配置的16位選擇器。參考標(biāo)記Y0表示打開(kāi)/關(guān)閉選擇器Y1-Y8的功能的控制選擇器。參考標(biāo)記Z0表示打開(kāi)/關(guān)閉選擇器Z1-Z16的功能的控制選擇器。參考數(shù)字51表示作為傳輸門(mén)的選擇器，52表示作為數(shù)據(jù)長(zhǎng)度管理設(shè)備的數(shù)據(jù)長(zhǎng)度控制寄存器，53表示連接數(shù)據(jù)長(zhǎng)度控制寄存器52和控制選擇器Y0以及Z0的觸發(fā)器。選擇器X1-X8、選擇器Y1-Y8和選擇器Z-Z16以忽略所提供的各選擇器的數(shù)量的方式全部示出。
八位選擇器X1-X8的“H”電平輸入連接到電源電勢(shì)“H”電平，其“L”電平輸入連接到在前的選擇器X2-X8。選擇器X1-X8用來(lái)產(chǎn)生用于八位數(shù)據(jù)傳送的接收使能信號(hào)Sren。
八位選擇器Y1-Y8的“H”電平輸入連接到控制選擇器Y0的輸出，其“L”電平輸入連接到在前的選擇器Y2-Y8。選擇器Y1-Y8用作與選擇器X1-X8合作，由此用來(lái)產(chǎn)生用于16位數(shù)據(jù)傳送的接收使能信號(hào)Sren。
16位選擇器Z1-Z16的“H”電平輸入連接到控制選擇器Z0的輸出，其“L”電平輸入連接到在前的選擇器Z2-Z15和接地側(cè)“L”電平。選擇器Z1-Z16用于和選擇器X1-X8以及選擇器Y1-Y8合作，并由此用來(lái)產(chǎn)生用于32位數(shù)據(jù)傳送的接收使能信號(hào)Sren。
接下來(lái)描述根據(jù)實(shí)施例11的操作。
在數(shù)據(jù)長(zhǎng)度控制寄存器52中，預(yù)先設(shè)置用于區(qū)別8位數(shù)據(jù)傳送、16位數(shù)據(jù)傳送和32位數(shù)據(jù)傳送的代碼。觸發(fā)器53與系統(tǒng)時(shí)鐘CLK同步地從數(shù)據(jù)長(zhǎng)度控制寄存器52向控制選擇器Y0和Z0順序輸出數(shù)據(jù)長(zhǎng)度控制信號(hào)。
首先描述8位數(shù)據(jù)的傳送。在傳送位數(shù)據(jù)的情況下，觸發(fā)器53將“L”電平輸出到控制選擇器Y0和Z0，結(jié)果控制選擇器Y0和Z0都選擇“L”電平輸入并輸出接地側(cè)“L”電平。當(dāng)傳輸使能信號(hào)Ssen處于非狀態(tài)時(shí)，選擇器X1-X8選擇“H”電平輸入并輸出電源電勢(shì)“H”電平。選擇器Y1-Y8和選擇器Z1-Z16分別輸出來(lái)自控制選擇器Y0和Z0的“L”電平。然而，當(dāng)傳輸使能信號(hào)Ssen處于非狀態(tài)時(shí)，作為傳輸門(mén)的選擇器51輸出接地側(cè)“L”電平，因此緩沖器8輸出處于“L”電平的連續(xù)信號(hào)。
當(dāng)傳輸使能信號(hào)Ssen處于推斷狀態(tài)時(shí)，所有選擇器X1-X8、Y1-Y8和Z1-Z16串聯(lián)連接，且基于由選擇器間延遲時(shí)間引起的延遲動(dòng)作來(lái)執(zhí)行串行傳送。所有選擇器X1-X8、Y1-Y8和Z1-Z16的輸出狀態(tài)為所有選擇器X1-X8的“H”電平和所有選擇器Y1-Y8和Z1-Z16的“L”電平。末級(jí)選擇器Z16輸出接地側(cè)“L”電平。每經(jīng)過(guò)一個(gè)選擇器間延遲時(shí)間的時(shí)間循環(huán)，從緩沖器8經(jīng)由作為傳輸門(mén)的選擇器51以接收使能信號(hào)Sren的形式順序輸出這些輸出狀態(tài)。首先，輸出第一位“H”電平。在下一循環(huán)中，連續(xù)輸出“H”電平，且“H”電平的輸出持續(xù)到八個(gè)循環(huán)。從第九個(gè)循環(huán)往后，連續(xù)輸出“L”電平。結(jié)果，產(chǎn)生并輸出前八個(gè)循環(huán)的處于“H”電平的接收使能信號(hào)Sren。
接著，描述16位數(shù)據(jù)的傳送。在16位數(shù)據(jù)的傳送情況下，觸發(fā)器53向控制選擇器Y0輸出“H”電平，向控制選擇器Z0輸出“L”電平。結(jié)果，選擇器Y0處于輸出在“H”電平輸入中的電源電勢(shì)“H”電平的狀態(tài)，而控制選擇器Z0處于輸出在“L”電平輸入中的接地側(cè)“L”電平的狀態(tài)。當(dāng)傳輸使能信號(hào)Ssen處于非狀態(tài)時(shí)，選擇器X1-X8選擇“H”電平輸入，且由此輸出電源電勢(shì)“H”電平。而且，選擇器Y1-Y8從控制選擇器Y0輸出“H”電平。選擇器Z1-Z16從控制選擇器Z0輸出“L”電平。然而，當(dāng)傳輸使能信號(hào)Ssen處于非狀態(tài)時(shí)，作為傳輸門(mén)的選擇器51輸出接地側(cè)“L”電平，且由此緩沖器8輸出處于“L”電平的連續(xù)信號(hào)。
當(dāng)傳輸使能信號(hào)Ssen處于推斷狀態(tài)時(shí)，所有選擇器X1-X8、Y1-Y8和Z1-Z16串聯(lián)連接，并基于由選擇器間延遲時(shí)間引起的延遲動(dòng)作來(lái)執(zhí)行串行傳送。所有選擇器X1-X8、Y1-Y8和Z1-Z16的輸出狀態(tài)為所有選擇器X1-X8和Y1-Y8的“H”電平、和所有選擇器Z1-Z16的“L”電平。每經(jīng)過(guò)選擇器間延遲時(shí)間的循環(huán)，從緩沖器8經(jīng)由作為傳輸門(mén)的選擇器51按照接收使能信號(hào)Sren的形式順序輸出這些輸出狀態(tài)。首先，輸出首位“H”電平。在下一循環(huán)中，輸出“H”電平，且“H”電平輸出持續(xù)到第16個(gè)循環(huán)。從第17個(gè)循環(huán)向后，繼續(xù)輸出“L”電平。結(jié)果，產(chǎn)生并輸出第一個(gè)16循環(huán)的連續(xù)處于“H”電平的接收使能信號(hào)Sren。
接下來(lái)描述32位數(shù)據(jù)的傳輸。在傳輸32位數(shù)據(jù)的傳送的情況下，觸發(fā)器53向控制選擇器Y0和Z0輸出“H”電平。結(jié)果，控制選擇器Y0和Z0都處于輸出“H”輸入的電源電勢(shì)“H”電平的狀態(tài)。
當(dāng)傳輸使能信號(hào)Ssen處于推斷狀態(tài)時(shí)，所有選擇器X1-X8、Y1-Y8和Z1-Z16串聯(lián)連接，并基于由選擇器間延遲時(shí)間引起的延遲動(dòng)作來(lái)執(zhí)行串行傳送。所有選擇器X1-X8、Y1-Y8和Z1-Z16的輸出狀態(tài)處于“H”電平。末級(jí)選擇器Z16輸出接地側(cè)“L”電平。因此，產(chǎn)生并輸出32循環(huán)長(zhǎng)度的連續(xù)處于“H”電平的接收使能信號(hào)Sren。
在前述處理中，選擇器可以由圖4中示出的選擇器和鎖存器的結(jié)合來(lái)代替。
接著描述圖12B中的電路結(jié)構(gòu)，其中產(chǎn)生并輸出按照時(shí)鐘格式的交替重復(fù)“H”與“L”電平的接收使能信號(hào)Sren’。在串行傳輸電路X10中，如圖5A的第二串行傳輸電路20中那樣，連接到電源電勢(shì)“H”電平的選擇器和連接到接地側(cè)“L”電平的選擇器交替設(shè)置。這里選擇器的數(shù)量為8個(gè)。串行傳輸電路Y10具有相同結(jié)構(gòu)。串行傳輸電路Z10包括16個(gè)選擇器，其它結(jié)構(gòu)同其它兩個(gè)選擇器一樣。
作為傳輸門(mén)的選擇器54插入在緩沖器8與串行傳輸電路X10之間。作為傳輸門(mén)的選擇器55插入在串行傳輸電路X10與串行傳輸電路Y10之間。作為傳輸門(mén)的選擇器56插入在串行傳輸電路Y10與串行傳輸電路Z10之間。選擇器55由控制選擇器Y0控制，而選擇器56由控制選擇器Z0控制。
當(dāng)數(shù)據(jù)長(zhǎng)度寄存器52輸出“L”、“L”并指令傳輸8位數(shù)據(jù)時(shí)，產(chǎn)生并輸出用于8個(gè)循環(huán)的按照交替重復(fù)“H”和“L”電平的時(shí)鐘格式的接收信號(hào)Sren’。當(dāng)數(shù)據(jù)長(zhǎng)度寄存器52輸出“H”、“L”并指令傳輸16位數(shù)據(jù)時(shí)，產(chǎn)生并輸出用于16個(gè)循環(huán)的按照交替重復(fù)“H”和“L”電平的時(shí)鐘格式的接收信號(hào)Sren’。當(dāng)數(shù)據(jù)長(zhǎng)度寄存器52輸出“H”、“H”并指令令傳輸32位數(shù)據(jù)時(shí)，產(chǎn)生并輸出用于32個(gè)循環(huán)的按照交替重復(fù)“H”和“L”電平的時(shí)鐘格式的接收信號(hào)Sren’。
如上所述，在與串行傳送數(shù)據(jù)Sout同步地產(chǎn)生并輸出接收使能信號(hào)Sren和Sren’的情況下，通過(guò)對(duì)基于不同數(shù)據(jù)長(zhǎng)度的串行傳送共同使用總線主控電路，可以簡(jiǎn)化電路結(jié)構(gòu)，而且，可以產(chǎn)生具有對(duì)應(yīng)于串行傳送數(shù)據(jù)Sout的數(shù)據(jù)長(zhǎng)度的時(shí)間寬度的接收使能信號(hào)Sren和Sren’。
實(shí)施例12下面參考圖13A和13B描述根據(jù)本發(fā)明實(shí)施例12的數(shù)據(jù)傳送裝置。實(shí)施例12解決了在從公用的總線主控電路100到多個(gè)總線受控電路200執(zhí)行串行傳送中不同路徑長(zhǎng)度導(dǎo)致不同延遲時(shí)間的問(wèn)題。如果總線主控電路和總線受控電路彼此遠(yuǎn)離設(shè)置，布線延遲等導(dǎo)致由于信號(hào)完整度等影響而引起的串行傳送信號(hào)的延遲，這即使在總線主控電路和總線受控電路在同級(jí)中連接的情況下也會(huì)發(fā)生。結(jié)果，實(shí)現(xiàn)穩(wěn)定電平的串行傳送變得困難。為了解決這一問(wèn)題，提供管理與接收電路相關(guān)的各總線受控電路的延遲時(shí)間的寄存器，由此改變每一路徑長(zhǎng)度的延遲時(shí)間。
圖13A對(duì)應(yīng)于圖3，而圖13B對(duì)應(yīng)于圖4。
在圖13A中，彼此延遲時(shí)間不同且并聯(lián)連接的多個(gè)延遲元件d1、d2和d3與延遲選擇器61插入在作為傳輸門(mén)的選擇器4e的輸出與緩沖器3之間。而且，彼此延遲時(shí)間不同且并聯(lián)連接的多個(gè)延遲元件d4、d5和d6與延遲選擇器62插入在作為傳輸門(mén)的選擇器7e的輸出與緩沖器8之間。延遲元件d1、d2和d3的延遲時(shí)間與延遲元件d4、d5和d6的延遲時(shí)間原理上相同，然而如果需要可以不同。
為了控制延遲選擇器61和62，構(gòu)造了管理存在于總線主控電路100與各總線受控電路200之間存在的任何延遲時(shí)間的延遲控制寄存器63。
取決于哪一個(gè)總線受控電路200在另一端將執(zhí)行傳輸/接收，向延遲選擇器61和62提供選擇信號(hào)，這樣可以從延遲控制寄存器63中選擇相應(yīng)的延遲元件。由此，從多個(gè)延遲元件d1、d2和d3與多個(gè)延遲元件d4、d5和d6中選擇最適合的延遲元件，這樣可以以相對(duì)于相應(yīng)總線受控電路的最穩(wěn)定的方式執(zhí)行串行傳送。
原理上，延遲元件d1、d2和d3與延遲元件d4、d5和d6應(yīng)該總是被相應(yīng)地選擇，然而如果需要可以按照任選的結(jié)合來(lái)選擇。例如，當(dāng)選擇延遲元件d1時(shí)，可以選擇延遲元件d4、d5和d6中的任意一個(gè)。
實(shí)施例13下面參考圖14、15A和15B描述根據(jù)本發(fā)明實(shí)施例13的數(shù)據(jù)傳送裝置。圖14是示出根據(jù)實(shí)施例13的數(shù)據(jù)傳送裝置的串行傳輸電路的結(jié)構(gòu)的電路圖，其中串行傳送完成信號(hào)Send從傳輸使能信號(hào)Ssen線得到，并被傳輸?shù)交诟鶕?jù)實(shí)施例4的圖4結(jié)構(gòu)的接收側(cè)。換句話說(shuō)，串行傳送數(shù)據(jù)Sout、接收使能信號(hào)Sren和串行傳送完成信號(hào)Send這三個(gè)信號(hào)為同步傳輸。
圖15是示出根據(jù)實(shí)施例13的串行接收電路的結(jié)構(gòu)的電路圖。參考圖15，在根據(jù)實(shí)施例8的圖8的結(jié)構(gòu)中，作為傳輸門(mén)的觸發(fā)器組16被作為負(fù)載保持傳輸門(mén)的觸發(fā)器組16a替換，在觸發(fā)器16a的前級(jí)中提供用于一個(gè)時(shí)鐘延遲的觸發(fā)器71，將串行傳送完成信號(hào)Send輸入到觸發(fā)器71的數(shù)據(jù)輸入，將系統(tǒng)時(shí)鐘CLK輸入到觸發(fā)器71的時(shí)鐘輸入，而且，作為觸發(fā)器71的數(shù)據(jù)輸出的負(fù)載信號(hào)Sload連接到作為負(fù)載保持傳輸門(mén)的觸發(fā)器組16a的負(fù)載保持輸入。
在圖15B中，第二和第三線說(shuō)明串行傳輸電路的操作。將數(shù)據(jù)D0與系統(tǒng)時(shí)鐘CLK同步傳輸，而且，還將串行傳送完成信號(hào)Send與系統(tǒng)時(shí)鐘CLK同步傳輸。
在圖15B中，第四和第五線說(shuō)明串行接收電路的操作，示出了由于在傳輸和接收之間產(chǎn)生的延遲導(dǎo)致的來(lái)自系統(tǒng)時(shí)鐘CLK的τsr延遲時(shí)間引起的延遲。
在定時(shí)T21，系統(tǒng)時(shí)鐘CLK上升，然而串行傳送完成信號(hào)Send在由延遲時(shí)間τsr從其延遲的定時(shí)T22上升。因此，響應(yīng)于串行傳送完成信號(hào)Send的上升，向作為傳輸門(mén)的觸發(fā)器組16的時(shí)鐘輸入提供串行傳送完成信號(hào)Send。得到所接收的數(shù)據(jù)D0可能導(dǎo)致失敗，即可能接收到錯(cuò)誤數(shù)據(jù)。
因此，借助于觸發(fā)器71將串行傳送完成信號(hào)Send延遲時(shí)鐘的一個(gè)時(shí)鐘循環(huán)，由此產(chǎn)生負(fù)載信號(hào)Sload，且將Sload施加于作為負(fù)載保持傳輸門(mén)的觸發(fā)器組16a。作為負(fù)載保持傳輸門(mén)的觸發(fā)器組16a承載負(fù)載信號(hào)Sload的處于“L”電平的數(shù)據(jù)D0，并在系統(tǒng)時(shí)鐘CLK上升到下一定時(shí)T23上的時(shí)刻保持?jǐn)?shù)據(jù)D0，由此將數(shù)據(jù)D0輸出到主數(shù)據(jù)總線17。
因此，順序存在于接收數(shù)據(jù)總線15上的接收數(shù)據(jù)的獲取定時(shí)被延遲了一個(gè)時(shí)鐘，這樣可以在完成接收之后確定地獲取接收數(shù)據(jù)，即，可以準(zhǔn)確地進(jìn)行數(shù)據(jù)接收。
實(shí)施例14
下面參考圖16A和16B描述根據(jù)本發(fā)明實(shí)施例14的數(shù)據(jù)傳送裝置。參考根據(jù)實(shí)施例14的數(shù)據(jù)傳送裝置，在根據(jù)實(shí)施例8的圖8的結(jié)構(gòu)中，后段觸發(fā)器18d由數(shù)據(jù)頭部檢測(cè)設(shè)備81所代替，將數(shù)據(jù)頭部檢測(cè)設(shè)備81的數(shù)據(jù)輸出經(jīng)由緩沖器82施加于觸發(fā)器16A的時(shí)鐘輸入，然后施加觸發(fā)器16A的數(shù)據(jù)輸出作為復(fù)位信號(hào)RST1，以復(fù)位觸發(fā)器18a-18d的輸入。
而且，如圖16B所示，串行傳送數(shù)據(jù)Sout總具有一個(gè)被添加到其頭部的處于“H”電平的位。
在順序傳送所接收的串行傳送數(shù)據(jù)Sout的過(guò)程中，添加到數(shù)據(jù)頭部的處于“H”電平的位經(jīng)由觸發(fā)器18a、18b和18c到達(dá)后端中的數(shù)據(jù)頭部檢測(cè)設(shè)備81。在那時(shí)，將串行傳送數(shù)據(jù)Sout的所有位從觸發(fā)器18a-18c輸出到接收數(shù)據(jù)總線15。將從數(shù)據(jù)頭部檢測(cè)設(shè)備81輸出的數(shù)據(jù)頭部的“H”電平由緩沖器82的延遲時(shí)間τ10滯后施加到觸發(fā)器16A。然后，觸發(fā)器16A響應(yīng)于“H”電平施加到其時(shí)鐘輸入來(lái)輸出“H”電平，也就是復(fù)位信號(hào)RST1。在不是接收數(shù)據(jù)總線15的第一位的任意線中，在將時(shí)鐘輸入到觸發(fā)器組16的定時(shí)，將串行傳送數(shù)據(jù)Sout作為并行數(shù)據(jù)共同輸出到主數(shù)據(jù)總線17。在串行傳送數(shù)據(jù)Sout的并行輸出之后即刻通過(guò)來(lái)自觸發(fā)器16A的第一位復(fù)位信號(hào)RST1來(lái)復(fù)位所有的觸發(fā)器18a-18c，且到達(dá)用于下一串行傳送數(shù)據(jù)Sout的接收準(zhǔn)備狀態(tài)。
因此，使用處于數(shù)據(jù)頭部的“H”電平用于串行數(shù)據(jù)傳輸完成的識(shí)別，由此精確進(jìn)行數(shù)據(jù)接收。
雖然已經(jīng)描述并詳細(xì)示出了本發(fā)明，可以清楚理解這旨在僅為說(shuō)明和舉例的方式而并非采取限定的方式，本發(fā)明的精神和范圍僅由下述權(quán)利要求來(lái)限定。
權(quán)利要求
1.一種串行數(shù)據(jù)傳送裝置，包括多個(gè)選擇器，多個(gè)選擇器的每一個(gè)具有兩個(gè)輸入和一個(gè)輸出；和一個(gè)傳輸門(mén)，該傳輸門(mén)選通數(shù)據(jù)的傳送，其中多個(gè)選擇器的一種輸入按照傳送位的布置順序連接到數(shù)據(jù)總線的各個(gè)位，另一種輸入按照順序連接到其它選擇器的輸出，傳輸門(mén)連接到多個(gè)選擇器的末級(jí)中的選擇器的輸出，當(dāng)傳輸使能信號(hào)處于非狀態(tài)時(shí)，將數(shù)據(jù)總線的各相應(yīng)位數(shù)據(jù)設(shè)置在多個(gè)選擇器中，多個(gè)選擇器和該傳輸門(mén)連接，以當(dāng)傳輸使能信號(hào)處于推斷狀態(tài)時(shí)串行傳送數(shù)據(jù)，和利用由選擇器間延遲時(shí)間引起的延遲動(dòng)作在連接狀態(tài)下串行傳送所設(shè)置的數(shù)據(jù)。
2.如權(quán)利要求1所述的串行數(shù)據(jù)傳送裝置，進(jìn)一步包括以與該數(shù)據(jù)傳送裝置相同方式構(gòu)造的第二串行傳輸電路，其中當(dāng)傳輸使能信號(hào)處于非狀態(tài)時(shí)，對(duì)于包含在第二串行傳輸電路中的多個(gè)選擇器，設(shè)定在表示傳送周期的一個(gè)傳送周期內(nèi)相同邏輯連續(xù)的數(shù)據(jù)(第二數(shù)據(jù))來(lái)取代數(shù)據(jù)總線上的數(shù)據(jù)，而且，當(dāng)傳輸使能信號(hào)處于推斷狀態(tài)時(shí)，第二串行傳輸電路的多個(gè)選擇器和一個(gè)傳輸門(mén)以串行傳送第二數(shù)據(jù)的方式連接，和利用由選擇器間延遲時(shí)間引起的延遲動(dòng)作在連接狀態(tài)下串行傳送作為接收使能信號(hào)的第二數(shù)據(jù)。
3.如權(quán)利要求2所述的數(shù)據(jù)傳送裝置，其中對(duì)于串行傳輸電路的輸出級(jí)和第二串行傳輸電路的輸出級(jí)，提供分別具有不同延遲時(shí)間的多個(gè)延遲設(shè)備，并按照不同的傳送目的地來(lái)選擇延遲設(shè)備。
4.如權(quán)利要求1所述的串行數(shù)據(jù)傳送裝置，進(jìn)一步包括以與該數(shù)據(jù)傳送裝置相同方式構(gòu)造的第二串行傳輸電路，其中當(dāng)傳輸使能信號(hào)處于非狀態(tài)時(shí)，對(duì)于包含在第二串行傳輸電路中的多個(gè)選擇器，設(shè)定在表示傳送周期的一個(gè)傳送周期內(nèi)邏輯按順序交替的數(shù)據(jù)(第三數(shù)據(jù))來(lái)取代數(shù)據(jù)總線上的數(shù)據(jù)，而且，當(dāng)傳輸使能信號(hào)處于推斷狀態(tài)時(shí)，第二串行傳輸電路的多個(gè)選擇器和一個(gè)傳輸門(mén)以串行傳送第三數(shù)據(jù)的方式連接，和利用由選擇器間延遲時(shí)間引起的延遲動(dòng)作在連接狀態(tài)下串行傳送作為接收使能信號(hào)的第三數(shù)據(jù)。
5.一種串行數(shù)據(jù)傳送裝置，包括多個(gè)選擇器，多個(gè)選擇器的每一個(gè)具有兩個(gè)輸入和一個(gè)輸出；多個(gè)數(shù)據(jù)保持電路，多個(gè)數(shù)據(jù)保持電路分別保持?jǐn)?shù)據(jù)；和一個(gè)傳輸門(mén)，該傳輸門(mén)選通數(shù)據(jù)的傳送，其中多個(gè)選擇器的一種輸入按照傳送位的布置順序連接到數(shù)據(jù)總線的各個(gè)位，另一種輸入經(jīng)由各數(shù)據(jù)保持電路按照順序連接到其它選擇器的輸出，傳輸門(mén)經(jīng)由末級(jí)中的數(shù)據(jù)保持電路連接到末級(jí)中的選擇器的輸出，當(dāng)數(shù)據(jù)設(shè)置信號(hào)處于推斷狀態(tài)時(shí)，將數(shù)據(jù)總線的各相應(yīng)位數(shù)據(jù)設(shè)置在多個(gè)選擇器中，多個(gè)選擇器和該傳輸門(mén)經(jīng)由數(shù)據(jù)保持電路連接，以當(dāng)數(shù)據(jù)設(shè)置信號(hào)處于非狀態(tài)時(shí)串行傳送數(shù)據(jù)，和當(dāng)傳輸使能信號(hào)施加于數(shù)據(jù)保持電路時(shí)，利用由選擇器間延遲時(shí)間引起的延遲動(dòng)作在連接狀態(tài)下串行傳送所設(shè)置的數(shù)據(jù)。
6.如權(quán)利要求5所述的串行數(shù)據(jù)傳送裝置，進(jìn)一步包括以與該數(shù)據(jù)傳送裝置相同方式構(gòu)造的第二串行傳輸電路，其中當(dāng)數(shù)據(jù)設(shè)置信號(hào)處于推斷狀態(tài)時(shí)，對(duì)于包含在第二串行傳輸電路中的多個(gè)選擇器，設(shè)定在表示傳送周期的一個(gè)傳送周期內(nèi)相同邏輯連續(xù)的數(shù)據(jù)(第二數(shù)據(jù))來(lái)取代數(shù)據(jù)總線上的數(shù)據(jù)，而且，當(dāng)數(shù)據(jù)設(shè)置信號(hào)處于非狀態(tài)而傳輸使能信號(hào)處于推斷狀態(tài)時(shí)，第二串行傳輸電路的多個(gè)選擇器和一個(gè)傳輸門(mén)以串行傳送第二數(shù)據(jù)的方式連接，和利用由選擇器間延遲時(shí)間引起的延遲動(dòng)作在連接狀態(tài)下串行傳送作為接收使能信號(hào)的第二數(shù)據(jù)。
7.如權(quán)利要求5所述的串行數(shù)據(jù)傳送裝置，進(jìn)一步包括以與權(quán)利要求5所要求的數(shù)據(jù)傳送裝置相同方式構(gòu)造的第二串行傳輸電路，其中當(dāng)數(shù)據(jù)設(shè)置信號(hào)處于推斷狀態(tài)時(shí)，對(duì)于包含在第二串行傳輸電路中的多個(gè)選擇器，設(shè)定在表示傳送周期的一個(gè)傳送周期內(nèi)邏輯按順序交替的數(shù)據(jù)(第三數(shù)據(jù))來(lái)取代數(shù)據(jù)總線上的數(shù)據(jù)，而且，當(dāng)數(shù)據(jù)設(shè)置信號(hào)處于非狀態(tài)而傳輸使能信號(hào)處于推斷狀態(tài)時(shí)，第二串行傳輸電路的多個(gè)選擇器和一個(gè)傳輸門(mén)以串行傳送第三數(shù)據(jù)的方式連接，和利用由選擇器間延遲時(shí)間引起的延遲動(dòng)作在連接狀態(tài)下串行傳送作為接收使能信號(hào)的第三數(shù)據(jù)。
8.一種串行數(shù)據(jù)傳送裝置，包括多個(gè)數(shù)據(jù)保持電路，多個(gè)數(shù)據(jù)保持電路分別保持?jǐn)?shù)據(jù)；和多個(gè)選擇器，多個(gè)選擇器的每一個(gè)具有兩個(gè)輸入和一個(gè)輸出，其中多個(gè)選擇器串聯(lián)連接在多個(gè)數(shù)據(jù)保持電路之間，將一個(gè)邏輯固定在多個(gè)選擇器的一種輸入中，將多個(gè)數(shù)據(jù)保持電路的輸出按照傳送位的布置順序分別連接到接收數(shù)據(jù)總線的各個(gè)線，對(duì)于多個(gè)選擇器和多個(gè)數(shù)據(jù)保持電路，以將與串行傳送數(shù)據(jù)同步接收的接收使能信號(hào)施加于其上的方式進(jìn)行配置，當(dāng)接收使能信號(hào)處于非狀態(tài)時(shí)，多個(gè)選擇器選擇邏輯固定數(shù)據(jù)并將該邏輯固定數(shù)據(jù)設(shè)置在后級(jí)數(shù)據(jù)保持電路中，并且當(dāng)接收使能信號(hào)處于推斷狀態(tài)時(shí)連接為通過(guò)各個(gè)數(shù)據(jù)保持電路串行傳送數(shù)據(jù)，和在連接狀態(tài)中，將在第一級(jí)中的數(shù)據(jù)保持電路中接收的串行傳送數(shù)據(jù)借助于相鄰選擇器之間的延遲時(shí)間引起的延遲動(dòng)作，順序地串行傳送到后級(jí)數(shù)據(jù)保持電路，并從各個(gè)數(shù)據(jù)保持電路輸出到接收數(shù)據(jù)總線的各個(gè)線，由此轉(zhuǎn)換成并行數(shù)據(jù)。
9.如權(quán)利要求8所述的數(shù)據(jù)傳送裝置，進(jìn)一步包括一個(gè)延遲器件，該延遲器件滯后至少系統(tǒng)時(shí)鐘的時(shí)鐘的至少一個(gè)時(shí)鐘，向執(zhí)行從接收數(shù)據(jù)總線向主數(shù)據(jù)總線共同并行輸出所接收數(shù)據(jù)的傳輸門(mén)傳輸串行傳送完成信號(hào)。
10.如權(quán)利要求8所述的數(shù)據(jù)傳送裝置，其中多個(gè)數(shù)據(jù)保持電路的末級(jí)的數(shù)據(jù)保持電路用作數(shù)據(jù)頭部檢測(cè)設(shè)備，將用于區(qū)分?jǐn)?shù)據(jù)頭部的頭部位添加于串行傳送數(shù)據(jù)的頭部，由此在通過(guò)數(shù)據(jù)頭部檢測(cè)設(shè)備檢測(cè)頭部位之后即刻復(fù)位其它數(shù)據(jù)保持電路。
11.一種串行數(shù)據(jù)傳送裝置，包括多個(gè)觸發(fā)器型的數(shù)據(jù)保持電路，每一個(gè)數(shù)據(jù)保持電路具有兩個(gè)輸入和一個(gè)輸出，其中多個(gè)數(shù)據(jù)保持電路以一個(gè)輸入和輸出分別連接的方式彼此串聯(lián)連接，多個(gè)數(shù)據(jù)保持電路的各個(gè)輸出按照傳送位的布置順序單獨(dú)連接到接收數(shù)據(jù)總線的各個(gè)線，將與串行傳送數(shù)據(jù)同步接收的交替邏輯的接收使能信號(hào)施加于多個(gè)數(shù)據(jù)保持電路的另一種輸入，將串行傳送數(shù)據(jù)輸入到第一級(jí)中的數(shù)據(jù)保持電路的一個(gè)輸入，響應(yīng)于接收使能信號(hào)的交替邏輯，在后級(jí)中的數(shù)據(jù)保持電路中順序傳送在第一級(jí)中的數(shù)據(jù)保持電路中接收的串行傳送數(shù)據(jù)，和將串行傳送的串行傳送數(shù)據(jù)從數(shù)據(jù)保持電路的輸出輸出到接收數(shù)據(jù)總線的各個(gè)位，由此轉(zhuǎn)換成并行數(shù)據(jù)。
12.如權(quán)利要求11所述的數(shù)據(jù)傳送裝置，其中多個(gè)數(shù)據(jù)保持電路的每隔一個(gè)的數(shù)據(jù)保持電路按照順序串連連接，構(gòu)成第一組串連連接的數(shù)據(jù)保持電路和第二組串連連接的數(shù)據(jù)保持電路，和將具有與施加于第一組串連連接的數(shù)據(jù)保持電路的接收使能信號(hào)的邏輯相反的邏輯的傳輸使能信號(hào)施加到第二組串連連接的數(shù)據(jù)保持電路。
13.如權(quán)利要求11所述的數(shù)據(jù)傳送裝置，進(jìn)一步包括與該多個(gè)數(shù)據(jù)保持電路分離的多個(gè)數(shù)據(jù)保持電路；和一個(gè)計(jì)數(shù)器設(shè)備，該計(jì)數(shù)器設(shè)備借助于作為時(shí)鐘的接收使能信號(hào)計(jì)算數(shù)據(jù)傳送的數(shù)量。
14.一種數(shù)據(jù)傳送裝置，包括總線主控電路，該總線主控電路包括第一串行傳輸電路和第一串行接收電路；多個(gè)總線受控電路，該多個(gè)總線受控電路的每一個(gè)包括對(duì)應(yīng)于總線主控電路的第一串行傳輸電路和第一串行接收電路的第二串行傳輸電路和第二串行接收電路，第二串行接收電路分別具有不同的可接收數(shù)據(jù)長(zhǎng)度；以及數(shù)據(jù)長(zhǎng)度控制寄存器，該數(shù)據(jù)長(zhǎng)度控制寄存器管理可接收數(shù)據(jù)長(zhǎng)度，以產(chǎn)生與和總線主控電路相關(guān)的多個(gè)總線受控電路的各第二串行接收電路的可接收數(shù)據(jù)長(zhǎng)度一致的傳輸使能信號(hào)，其中多個(gè)總線受控電路的各第二串行傳輸電路并聯(lián)連接到總線主控電路的第一串行接收電路。
全文摘要
一種數(shù)據(jù)傳送裝置，包括多個(gè)選擇器，每一個(gè)選擇器具有兩個(gè)輸入和一個(gè)輸出；以及選通數(shù)據(jù)傳送的傳輸門(mén)，其中多個(gè)選擇器的一種輸入按照傳送位的布置順序連接到數(shù)據(jù)總線的各個(gè)位，而另一種輸入按照順序連接到其它選擇器的輸出，傳輸門(mén)連接到多個(gè)選擇器的末級(jí)選擇器的輸出，當(dāng)傳輸使能信號(hào)處于非狀態(tài)時(shí)，數(shù)據(jù)總線的各相應(yīng)位的數(shù)據(jù)設(shè)置在各個(gè)選擇器中，而當(dāng)將傳輸使能信號(hào)處于推斷狀態(tài)時(shí)，多個(gè)選擇器和傳輸門(mén)連接，以串行傳送數(shù)據(jù)，且將所設(shè)置的數(shù)據(jù)在連接狀態(tài)下借助于由選擇器間延遲時(shí)間引起的延遲動(dòng)作來(lái)串行傳送。
文檔編號(hào)H03M9/00GK1591379SQ20041007695
公開(kāi)日2005年3月9日 申請(qǐng)日期2004年9月2日 優(yōu)先權(quán)日2003年9月2日
發(fā)明者石田洋一郎, 今泉光博, 豐島千榮 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社