專利名稱：時鐘生成系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及根據(jù)某一個頻率的時鐘，產(chǎn)生與該時鐘的頻率成所定比例關系的第一基準頻率時鐘、第二基準頻率時鐘、第三基準頻率時鐘的時鐘生成系統(tǒng)。尤其涉及適于產(chǎn)生DVD(Digital Versatile Disc)系統(tǒng)或DVC(Digital Video Cassette recorder)系統(tǒng)所需的多個基準頻率時鐘的時鐘生成系統(tǒng)。
背景技術：
以往，在DVD播放器、DVD-R、DVD-RW等的DVD系統(tǒng)、DVC系統(tǒng)等采用MPEG(Moving Picture Experts Group)格式的系統(tǒng)中，需要有多個基準頻率時鐘。這多個基準頻率時鐘，至少是視頻用的第一基準頻率27MHz系列的時鐘、聲頻用(特別是CD用)的第二基準頻率33.8688MHz(取樣頻率44.1KHz的整數(shù)倍)的時鐘以及音頻用(特別是DVD用)的第三基準頻率36.864MHz系列(取樣頻率48KHz以及32KHz的整數(shù)倍)的時鐘。
這三個基準頻率系列的時鐘，可以通過分別使用各自的振蕩模塊而得到。但是，在該方法中，由于要按每個必要的基準頻率設置振蕩模塊，故使時鐘生成系統(tǒng)的成本增加。
因此，為了降低該成本，一直以來進行分別采用周知的PLL(PhaseLocked Loop)電路，以一個基準頻率時鐘為基準，來生成其他兩個基準頻率系列的時鐘。
作為關聯(lián)技術，表示圖5的時鐘生成系統(tǒng)。在圖5的時鐘生成系統(tǒng)中，采用PLL電路，將三個之中的一個基準頻率時鐘作為基準，可以生成其他的兩個基準頻率系列的時鐘。該圖5，是發(fā)明人在做出本發(fā)明的過程中提出的關聯(lián)技術，并沒有公開。因此，圖5的時鐘生成系統(tǒng)不是現(xiàn)有技術(以往例)。
在本圖5中，將由振蕩模塊產(chǎn)生的第一基準頻率時鐘Fr1(27MHz)作為基準，生成其他兩個第二基準頻率時鐘Fr2(33.8688MHz)系列的時鐘、以及第三基準頻率時鐘Fr3(36.864MHz)系列的時鐘。
在本圖5中，在第一PLL電路50a中，第一分頻器51a將輸入的27MHz的第一基準頻率時鐘Fr1分頻為1/625并作為相位比較器(PD)53a的一方的比較輸入P1。第二分頻器52a將PLL電路50a的輸出分頻為1/3136并作為相位比較器(PD)53a的另一方的比較輸入P2。相位比較器53a對兩個輸入P1、P2的相位進行比較，產(chǎn)生對應于其相位差的比較輸出。用低通濾波器(LPF)54a將該比較輸出平滑化，而成為電壓控制振蕩1器(VCO)55a的控制輸入。電壓控制振蕩55a根據(jù)控制輸入來控制振蕩頻率，以使相位比較器53a的兩個輸入的頻率以及相位一致。由于該PLL電路的環(huán)路增益大，故殘留的控制偏差極小。因此，從電壓控制振蕩55a輸出的頻率對應于分頻器51a、分頻器52a的分頻數(shù)，變換成135.4752(＝27×3136/625)MHz。
該電壓控制振蕩55a的輸出頻率由分頻器56a進行1/4分頻，以輸出第二基準頻率時鐘Fr2。而且，與該第二基準頻率時鐘Fr2具有特定頻率關系的22.5792MHz、16.9344MHz、11.2896MHz，通過1/6分頻器57a、1/8分頻器58a、1/12分頻器59a分別進行分頻，而形成電壓控制振蕩55a的輸出頻率。這些第二基準頻率系列Fr2的各時鐘，全部是CD用的取樣頻率44.1KHz的整數(shù)倍頻率。
而且，在第二PLL電路50b中，基本動作也與第一PLL電路50a一樣。但是，第一分頻器51b的分頻比為1/375，而第二分頻器52b的分頻比為1/2048。從電壓控制振蕩器55b輸出的頻率對應于分頻器51b、52b的分頻比，變換為147.456(＝27×2048/375)MHz。另外，53b是相位比較器，54b是低通濾波器。
該電壓控制振蕩器55b的輸出頻率由分頻器56b進行1/4分頻，以輸出第三基準頻率時鐘Fr3。而且，與該第三基準頻率時鐘Fr3具有特定頻率關系的24.576MHz、18.432MHz、12.288MHz，通過1/6分頻器57b、1/8分頻器58b、1/12分頻器59b分別進行分頻，并形成電壓控制振蕩器55b的輸出頻率。這些第三基準頻率系列Fr3的各時鐘，全部是DVD音頻用的取樣頻率48KHz以及32KHz的整數(shù)倍頻率。
另外，輸出由第一基準頻率時鐘Fr1以及用1/2分頻器51c對此進行分頻了的13.5MHz的時鐘組成的第一基準頻率系列Fr1s的各時鐘。
因此，從這些第一～第三基準頻率系列Fr1s～Fr3s的各時鐘中，分別選擇必要的頻率時鐘并加以利用。
如果根據(jù)S/N理論來計算本圖5的時鐘生成系統(tǒng)的S/N(信噪比)，則如下所述。作為代表，對第二基準頻率系列Fr2進行研究。首先，若對第一基準頻率時鐘Fr1進行625分頻，則隨著該分頻，S/N僅改善了20log625(dB)。第一分頻器51a的輸出中的S/N(dB)，在計算上為第一基準頻率時鐘的S/N(dB)+20log625(dB)。在這里，如果將第一基準頻率時鐘的S/N假定為80(dB)，則為80+56＝136(dB)。另外，S/N值是概數(shù)(以下同)。
但是，由于PLL電路在形成其系統(tǒng)或者PLL電路的IC(集成電路)的噪聲層上動作，故PLL電路的S/N被其噪聲層上的S/N所限制。該噪聲層的S/N由電源電位的擺動來確定，但通常為90(dB)左右。因此，PLL電路的S/N被噪聲層的S/N的90(dB)所限定，不會比這個好。由此，第一分頻器51a的輸出，即相位比較器53a的一方的比較輸入P1中的S/N(dB)，最高也就是90(dB)。
接著，由于相位比較器53a的兩比較輸入P1、P2的S/N(dB)相等，故另一方的比較輸入P2的S/N也一樣成為90(dB)。由于第二分頻器52a的輸入，成為將該比較輸入P2的3136倍增，隨著該倍增，S/N只降低了20log3136(dB)。因此，第二分頻器52a的輸入中的S/N(dB)，是從比較輸入P2的90(dB)中減去20log3136(dB)，而成為20.3(dB)。
另外，對第二基準頻率系列Fr2s的各頻率時鐘分別進行分頻，其S/N，第二基準頻率時鐘Fr2為32.3(dB)，其他的22.5792MHz為35.8(dB)，16.9344MHz為38.3(dB)，11.2896MHz為41.8(dB)。
此外，如果對第三基準頻率系列進行研究，則通過同樣的計算，對第三基準頻率系列Fr3s的各頻率時鐘分別進行分頻，其S/N，第三基準頻率時鐘Fr3為36.0(dB)，其他的24.576MHz為39.5(dB)，18.432MHz為42.0(dB)，12.288MHz為45.5(dB)。
如該圖5的關聯(lián)技術所示，通過采用PLL電路以及分頻器，從而可以輸出在第一基準頻率時鐘Fr1上乘以規(guī)定比的、包含所期望的頻率的第二基準頻率時鐘Fr2的第二基準頻率系列Fr2s的時鐘；以及包含所期望的頻率的第三基準頻率時鐘Fr3的第三基準頻率系列Fr3s的時鐘。但是，第二基準頻率系列Fr2s的時鐘以及第三基準頻率系列Fr3s的時鐘的S/N就會降低到30(dB)～40(dB)。而在適用于DVD系統(tǒng)等的時鐘中，一般需要50(dB)以上(優(yōu)選為60(dB)以上)的S/N。因此，該S/N的降低是個問題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于，在采用MPEG格式的系統(tǒng)中，在產(chǎn)生作為基準頻率時鐘所需的、視頻用的第一基準頻率時鐘27MHz系列的時鐘、音頻用(特別是CD用)的第二基準頻率時鐘33.8688MHz系列的時鐘、以及音頻用(特別是DVD用)的第三基準頻率時鐘36.864MHz系列時鐘的時鐘生成系統(tǒng)中，通過采用PLL電路而減少振蕩模塊的同時，與噪聲層的S/N的限制無關，可以得到包含充分的S/N的第一～第三基準頻率時鐘的頻率系列的多個時鐘。
方案1的時鐘生成系統(tǒng)，其是至少產(chǎn)生第一頻率時鐘Fr1、與該第一頻率時鐘成第一規(guī)定比例關系的第二頻率時鐘Fr2、與所述第一頻率時鐘成第二規(guī)定比例關系的第三頻率時鐘Fr3的時鐘生成系統(tǒng)，其特征在于，具備作為分頻數(shù)切換型分頻電路的第一PLL電路10a，其具有對第一基準頻率時鐘P1與第一比較輸入時鐘P2的相位進行比較，并將該比較結果作為第一相位比較輸出進行輸出的第一相位比較器13a；使該第一相位比較輸出低通的第一低通濾波器14a；將該第一低通濾波器14a的濾波輸出作為控制輸入，而用來產(chǎn)生與所述第二頻率時鐘Fr2成一定比例的第一振蕩頻率信號的第一控制振蕩器15a；對作為基準時鐘輸入的所述第一頻率時鐘Fr1進行分頻而得到所述第一基準輸入時鐘P1的第一基準輸入分頻電路11a；和對所述第一控制振蕩器15a的第一振蕩頻率信號進行分頻而得到所述第一比較輸入時鐘P2的第一比較輸入分頻電路12a，所述第一比較輸入分頻電路12a或者所述第一基準輸入分頻電路11a，根據(jù)第一分頻數(shù)控制信號，以不同的分頻數(shù)進行分頻；第一分頻數(shù)控制電路20a，其輸入對應于所述第一振蕩頻率信號的時鐘和所述第一比較輸入時鐘P2或所述第一基準輸入時鐘P1，產(chǎn)生使所述第一振蕩頻率信號與所述第二頻率時鐘Fr2成一定比例的頻率的所述第一分頻數(shù)控制信號，以用于對所述第一比較輸入分頻電路12a或所述第一基準輸入分頻電路11a的分頻數(shù)進行切換；作為分頻數(shù)切換型分頻電路的第二PLL電路10b，其具有對第二基準頻率時鐘P1與第二比較輸入時鐘P2的相位進行比較，并將其比較結果作為第二相位比較輸出進行輸出的第二相位比較器13b；使該第二相位比較輸出低通的第二低通濾波器14b；將該第二低通濾波器14b的濾波輸出作為控制輸入，以用來產(chǎn)生與所述第三頻率時鐘Fr3成一定比例的第二振蕩頻率信號的第二控制振蕩器15b；對作為基準時鐘輸入的所述第一頻率時鐘Fr1進行分頻而得到所述第二基準輸入時鐘P1的第二基準輸入分頻電路11b；和對所述第二控制振蕩器15b的第二振蕩頻率信號進行分頻而得到所述第二比較輸入時鐘的第二比較輸入分頻電路12b，所述第二比較輸入分頻電路12b或者所述第二基準輸入分頻電路11b根據(jù)第二分頻數(shù)控制信號，以不同的分頻數(shù)進行分頻；第二分頻數(shù)控制電路20b，其輸入對應于所述第二振蕩頻率信號的時鐘和所述第二比較輸入時鐘P2或所述第二基準輸入時鐘P1，產(chǎn)生使所述第二振蕩頻率信號與所述第三頻率時鐘Fr3成一定比例頻率的所述第二分頻數(shù)控制信號，以用于對所述第二比較輸入分頻電路12b或所述第二基準輸入分頻電路11b的分頻數(shù)進行切換。
方案2所述的時鐘生成系統(tǒng)，其特征在于，在方案1所述的時鐘生成系統(tǒng)中，所述第二頻率時鐘，是以規(guī)定的分頻數(shù)對所述第一振蕩頻率信號進行分頻而得到的，所述第三頻率時鐘，是以規(guī)定分頻數(shù)對所述第二振蕩頻率信號進行分頻而得到的。
方案3所述的時鐘生成系統(tǒng)，其特征在于，在方案1所述的時鐘生成系統(tǒng)中，具有以各不相同的分頻數(shù)對所述第一振蕩頻率信號進行分頻的第一群的多個分頻器，從所述第一群的多個分頻器中輸出包含所述第二頻率時鐘以及與該第二頻率時鐘成規(guī)定比例關系的多個時鐘的第二頻率系列的時鐘群，具有以各不相同的分頻數(shù)對所述第二振蕩頻率信號進行分頻的第二群的多個分頻器，從所述第二群的多個分頻器中輸出包含所述第三頻率時鐘以及與該第三頻率時鐘成規(guī)定比例關系的多個時鐘的第三頻率系列的時鐘群，具有以規(guī)定分頻數(shù)對所述第一頻率時鐘進行分頻的至少一個分頻器，輸出包含第一頻率時鐘以及與來自所述一個分頻器的所述第一頻率時鐘成規(guī)定比例關系的至少一個時鐘的第一頻率系列的時鐘群。
方案4所述的時鐘生成系統(tǒng)，其特征在于，在方案1～3中任一項所述的時鐘生成系統(tǒng)中，所述第一頻率時鐘為27MHz，所述第二頻率時鐘為33.8688MHz，所述第三頻率時鐘為36.864MHz。
方案5或者方案6所述的時鐘生成系統(tǒng)，其特征在于，在方案4或者方案1～3中任一項所述的時鐘生成系統(tǒng)中，所述第一分頻數(shù)控制電路具有將對應于所述第一振蕩頻率信號的時鐘作為時鐘輸入，將所述第一比較輸入時鐘或所述第一基準輸入時鐘作為數(shù)據(jù)輸入的第一雙穩(wěn)態(tài)多諧振蕩(以下稱FF)電路；從初始值到設定值為止，反復對所述第一FF電路的輸出進行計數(shù)的第一計數(shù)器；產(chǎn)生對所述第一計數(shù)器的計數(shù)值進行過譯碼的第一譯碼輸出的第一譯碼器；和將所述第一譯碼輸出作為數(shù)據(jù)輸入，將所述第一FF電路的輸出作為時鐘輸入，而輸出所述第一分頻數(shù)控制信號的第二FF電路，所述第二分頻數(shù)控制電路具有將對應于所述第二振蕩頻率信號的時鐘作為時鐘輸入，將所述第二比較輸入時鐘或所述第二基準輸入時鐘作為數(shù)據(jù)輸入的第三FF電路；從初始值到設定值為止，反復對所述第三FF電路的輸出進行計數(shù)的第二計數(shù)器；
產(chǎn)生對所述第二計數(shù)器的計數(shù)值進行譯碼的第二譯碼輸出的第二譯碼器；和將所述第二譯碼輸出作為數(shù)據(jù)輸入，將所述第三FF電路的輸出作為時鐘輸入，而輸出所述第二分頻數(shù)控制信號的第四FF電路。
方案7所述的時鐘生成系統(tǒng)，是根據(jù)第一頻率時鐘，產(chǎn)生與該第一頻率時鐘成規(guī)定比例關系的第二頻率時鐘的時鐘生成系統(tǒng)，其特征在于，具備作為分頻數(shù)切換型分頻電路的PLL電路，其中具有對基準頻率時鐘與比較輸入時鐘的相位進行比較，并將其比較結果作為相位比較輸出而進行輸出的相位比較器；使該相位比較輸出低通的低通濾波器；將該低通濾波器的濾波輸出作為控制輸入，以用來產(chǎn)生與所述第二頻率時鐘成一定比例的振蕩頻率信號的控制振蕩器；對作為基準時鐘輸入的所述第一頻率時鐘進行分頻而得到所述基準輸入時鐘的基準輸入分頻電路；對所述控制振蕩器的振蕩頻率信號進行分頻而得到所述比較輸入時鐘的比較輸入分頻電路，所述比較輸入分頻電路或者所述基準輸入分頻電路，根據(jù)分頻數(shù)控制信號，以不同的分頻數(shù)進行分頻；分頻數(shù)控制電路，其輸入對應于所述振蕩頻率信號的時鐘和所述比較輸入時鐘或所述基準輸入時鐘，產(chǎn)生使所述振蕩頻率信號與所述第二頻率時鐘成一定比例的頻率的所述分頻數(shù)控制信號，以用于對所述比較輸入分頻電路或所述基準輸入分頻電路的分頻數(shù)進行切換。
方案8所述的時鐘生成系統(tǒng)，其特征在于，在方案7所述的時鐘生成系統(tǒng)中，所述第一頻率時鐘為27Mhz，所述第二頻率時鐘為33.8688MHz。
方案9所述的時鐘生成系統(tǒng)，其特征在于，在方案7所述的時鐘生成系統(tǒng)中，所述第一頻率時鐘為27Mhz，所述第二頻率時鐘為36.864MHz。
方案10所述的時鐘生成系統(tǒng)，其特征在于，在方案7～9中任一項所述的時鐘生成系統(tǒng)中，所述分頻數(shù)控制電路，具有將對應于所述振蕩頻率信號的時鐘作為時鐘輸入，將所述比較輸入時鐘或所述基準輸入時鐘作為數(shù)據(jù)輸入的第一FF電路；從初始值到設定值為止，反復對所述第一FF電路的輸出進行計數(shù)的計數(shù)器；產(chǎn)生對所述計數(shù)器的計數(shù)值進行過譯碼的譯碼輸出的譯碼器；和將所述譯碼輸出作為數(shù)據(jù)輸入，將所述第一FF電路的輸出作為時鐘輸入，而輸出所述分頻數(shù)控制信號的第二FF電路。
根據(jù)本發(fā)明的時鐘生成系統(tǒng)，鑒于PLL電路的S/N對應于分頻率而上升，對應于倍增率而下降，并且被噪聲層的S/N所限定的事實，根據(jù)分頻控制信號而將比較輸入分頻電路動態(tài)地切換為不同的分頻數(shù)。通過該分頻數(shù)的切換，而可以縮小表觀上的分頻數(shù)，并改善S/N比。
而且，在通過采用PLL電路而可以減少振蕩模塊的同時，與噪聲層的限制無關地，以充分的S/N比，來生成作為采用MPEG格式的系統(tǒng)的基準頻率時鐘所必需的視頻用第一頻率27MHz系列的時鐘、音頻用(特別是CD用)的第二頻率33.8688MHz(取樣頻率44.1KHz的整數(shù)倍)系列的時鐘、以及音頻用(特別是DVD用)的第三頻率36.864MHz系列(取樣頻率48KHz以及32KHz的整數(shù)倍)的時鐘。
另外，將第一基準頻率時鐘27MHz作為基準時鐘輸入的時鐘生成系統(tǒng)，由于可以容易地得到低價且高性能的產(chǎn)生27MHz的水晶振蕩器，故是優(yōu)選的。


圖1是本發(fā)明的第1實施例的時鐘生成系統(tǒng)的構成圖。
圖2是本發(fā)明的第2實施例的時鐘生成系統(tǒng)的構成圖。
圖3是本發(fā)明的第3實施例的時鐘生成系統(tǒng)的構成圖。
圖4是對各頻率系列的各時鐘與S/N歸結后進行表示的圖。
圖5是關聯(lián)技術的時鐘生成系統(tǒng)的構成圖。
圖中10a-第一PLL電路，11a-第一基準輸入分頻電路，12a-第一比較輸入分頻電路，13a-第一相位比較器，14a-第一低通濾波器，15a-第一控制振蕩器，16a～19a-分頻電路，20a-第一分頻數(shù)控制電路，21a-第一D型FF電路，22a-第一計數(shù)器，23a-第一譯碼器，24a-第二D型FF電路，10b-第二PLL電路，11b-第二基準輸入分頻電路，12b-第二比較輸入分頻電路，13b-第二相位比較器，14b-第二低通濾波器，15b-第二控制振蕩器，16b～19b-分頻電路，20b-第二分頻數(shù)控制電路，21b-第三D型FF電路，22b-第二計數(shù)器，23b-第二譯碼器，24b-第四D型FF電路，36c-分頻電路。
具體實施例方式
以下，參照附圖對本發(fā)明的時鐘生成系統(tǒng)的實施例進行說明。
圖1是采用本發(fā)明的第1實施例的PLL電路的時鐘生成系統(tǒng)的構成圖。該圖1是將視頻用的第一基準頻率時鐘27MHz作為基準時鐘輸入，并產(chǎn)生音頻用的(特別是CD用)的第二基準頻率33.8688MHz系列時鐘的時鐘生成系統(tǒng)。
PLL電路的S/N對應于分頻數(shù)而上升，對應于倍增數(shù)而降低，并由噪聲層的S/N限制。當采用PLL電路而欲從第一基準頻率時鐘27MHz得到第二基準頻率33.8688MHz時，如圖5所說明的，為此所必需的分頻比是3136/625。由于沒有使該分頻比3136/625的各自的分頻數(shù)變小的公約數(shù)，故振蕩頻率信號的S/N比降低。
在本發(fā)明中，根據(jù)分頻數(shù)控制信號，動態(tài)地將PLL電路的兩個分頻電路(即，基準輸入分頻電路以及比較輸入分頻電路)的任意分頻數(shù)切換成不同的分頻數(shù)。通過該分頻數(shù)的切換，可以減小表觀上的分頻數(shù)，改善S/N比。另外，雖然對切換比較輸入分頻電路的分頻數(shù)的情況進行說明，但是也可以取而代之，對基準輸入分頻電路的分頻數(shù)進行切換。
圖1的時鐘生成系統(tǒng)，將第一頻率時鐘Fr1作為基準時鐘，產(chǎn)生與該第一頻率時鐘Fr1具有第一所定比例關系的第二頻率時鐘Fr2。在這里，第一頻率時鐘Fr1為27MHz，第二頻率時鐘Fr2為33.8688Mhz。
在圖1中，將作為基準時鐘的第一時鐘Fr1輸入到第一PLL電路10a，以輸出第一振蕩頻率信號135.4752MHz。由分頻器16a對第一振蕩頻率信號進行4分頻而得到第二頻率時鐘Fr2。
由第一基準分頻電路11a對輸入到PLL電路10a中的第一頻率時鐘Fr1進行25分頻。與以往一樣，若第一頻率時鐘Fr1的S/N比為80(dB)，則第一基準輸入時鐘P1的S/N比，在計算上80(dB)+20log25(dB)成為108(dB)。但是，被噪聲層的S/N所限，第一基準輸入時鐘P1的S/N比成為90(dB)。
第一相位比較器13a，輸入第一基準輸入時鐘P1和第二基準輸入時鐘P2，對這兩個輸入P1、P2的相位進行比較，并將其相位比較結果作為第一相位比較輸出而進行輸出。該第一相位比較器13a由對第一基準輸入時鐘P1和第一比較輸入時鐘P2的相位以及頻率進行比較的相位頻率比較部；和根據(jù)作為其結果而產(chǎn)生的上升信號以及下降信號，而用來使電容器充電(上升信號時)或者放電(下降信號時)的充電泵(charge pump)電路構成。
第一低通濾波器14a，使來自第一相位比較器13a的第一相位比較輸出低通。具體而言由電容器或者由電容器與電阻構成。
第一控制振蕩器15a，將第一低通濾波器14a的濾波輸出作為控制輸出，產(chǎn)生與第二頻率時鐘Fr2成一定比率的第一振蕩頻率信號。作為第一振蕩器15a，優(yōu)選根據(jù)控制輸入的電壓值來控制振蕩頻率的電壓控制振蕩器(VCO)。
用來得到第一比較輸入時鐘P2的分頻數(shù)切換型第一比較輸入分頻電路12a，根據(jù)來自第一分頻數(shù)控制電路20a的第一分頻數(shù)控制信號，以不同的分頻率，動態(tài)地對第一控制振蕩器15a的第一振蕩頻率信號進行分頻。
該第一比較輸入分頻電路12a，串聯(lián)設置分頻數(shù)固定的分頻電路12a-1和分頻數(shù)根據(jù)第一分頻數(shù)控制信號而進行切換的分頻數(shù)可變的分頻電路12a-2。分頻電路12a-1的分頻數(shù)為4，分頻電路12a-2的分頻數(shù)為31和32。另外，也可以用一個分頻數(shù)可變型分頻電路來構成第一比較輸入分頻電路12a。這時的分頻數(shù)可以是124和128。
以選擇16次分頻數(shù)(31)和選擇9次分頻數(shù)(32)的方式來進行分頻電路12a-2的分頻數(shù)的切換，以便可以從第一頻率時鐘Fr1(27MHz)得到第一振蕩頻率信號(135.4752MHz)。由此，分頻數(shù)的比與以往一樣成為3136/625。如果用公式對此進行表示，則成為下式3136/625＝[((4×31×16)/25)+((4×32×9)/25]×1/25＝125.44/2527MHz×125.44/25＝135.4752MHz
第一相位比較器13a的第一基準輸入時鐘P1與第一比較輸入時鐘P2中的S/N(dB)相等，為90(dB)。由于第一比較分頻電路12a的輸入成為只將第一比較輸入時鐘P2遞增125.44倍，故伴隨該倍增，S/N只降低了20log125.44(dB)。因此，第一比較輸入分頻電路12a的輸入，即第一振蕩頻率信號中的S/N(dB)是從第一比較輸入時鐘P2的90(dB)中減去20log125.44(dB)的值，成為48.2(dB)。該S/N比48.2(dB)與關聯(lián)技術相比十分高。
該第一分頻數(shù)控制信號由第一分頻數(shù)控制電路20a來形成。在第一分頻數(shù)控制電路20a中，第一FF電路21a將分頻電路12a-1的輸出時鐘(即，第一振蕩頻率信號的1/4的頻率)作為時鐘輸入，將分頻電路12a-2的輸出時鐘(即，第一比較輸入時鐘P2)作為數(shù)據(jù)輸入，并對輸出信號Q進行輸出。該第一FF電路21a，最好是D型FF電路。而且，在本發(fā)明中，其他的FF電路也一樣。
第一計數(shù)器22a是輸入第一FF電路21a的輸出信號Q，從初始值(比如0)到設定值(比如24)為止反復地進行計數(shù)，以輸出其計數(shù)值的循環(huán)型計數(shù)器。
第一譯碼器23a，產(chǎn)生對第一計數(shù)器22a的計數(shù)值進行過譯碼的第一譯碼輸出。該第一譯碼器23a，根據(jù)其輸入的計數(shù)值0～24，輸出16次高電平(H)，9次低電平(L)。最好進行譯碼，以使其高電平、低電平盡量分散，比如可以如下這樣地，H、H、L、H、H、L、H、H、L、H、H、L、H、H、L、H、H、L、H、H、L、H、H、L、L進行譯碼。
第二FF電路24a，將第一譯碼器23a的第一譯碼輸出(H/L)作為數(shù)據(jù)輸入，而將第一FF電路21a的輸出作為時鐘輸入，來輸出作為其輸出信號Q的高電平或者L電平的第一分頻數(shù)控制信號。將該第一分頻數(shù)控制信號供給到分頻電路12a-2。第一分頻數(shù)控制信號在高電平時選擇分頻數(shù)31，而在低電平時選擇分頻數(shù)32。
通過該分頻數(shù)的選擇(切換)，第一相位比較器13a的相位比較輸出每次都變動一點。但是，由于相位比較輸出的一點變動被第一低通濾波器14a吸收，故不會對第一控制振蕩器15a的振蕩頻率產(chǎn)生實質性影響。
另外，設有以各不相同的分頻數(shù)4、6、8、12對第一振蕩頻率信號135.4752MHz進行分頻的第一群的多個分頻器16a、17a、18a、19a。從這些第一群的多個分頻器16a、17a、18a、19a中，輸出包含第二頻率時鐘Fr2(S/N比60.2dB)以及與該第二頻率時鐘具有所定比例關系的多個時鐘22.5792MHz(S/N比63.7dB)、16.9344MHz(S/N比66.2dB)、11.2896MHz(S/N比69.7dB)的第二頻率系列的時鐘群Fr2s。
這樣，根據(jù)基準頻率時鐘27MHz，采用單一的PLL電路，而可以與噪聲層的S/N的限制無關地，以充分的S/N來生成第二基準頻率33.8688MHz系列的時鐘。
而且，將第一基準頻率時鐘27MHz作為基準時鐘進行輸入的時鐘生成系統(tǒng)，可以容易地得到低價且高性能的產(chǎn)生27MHz的水晶振蕩器，因此是優(yōu)選的。
圖2是采用本發(fā)明的第2實施例的PLL電路的時鐘生成系統(tǒng)的構成圖。該圖2，是將視頻用第一基準輸入時鐘27MHz作為基準時鐘而輸入，來產(chǎn)生音頻用(特別是DVD用)的第三基準頻率36.864MHz系列時鐘的時鐘生成系統(tǒng)。在該第2實施例的時鐘生成系統(tǒng)中，由于基本考慮方法與圖1的第1實施例同樣，故主要說明其不同的點。
當欲采用PLL電路從第一基準輸入時鐘27MHz得到第三基準頻率36.864MHz時，如圖5所說明的，為此而必需的分頻比為2048/375。由于沒有使該分頻比2048/375的各分頻數(shù)縮小的公約數(shù)，故振蕩頻率信號的S/N比降低。在該實施例中，也根據(jù)分頻數(shù)控制信號，將PLL電路的兩個分頻電路(即，基準輸入分頻電路以及比較輸入分頻電路)的任意分頻數(shù)動態(tài)地切換為不同的分頻數(shù)。根據(jù)該分頻數(shù)的切換，可以縮小表觀上的分頻數(shù)，改善S/N比。
圖2的時鐘生成系統(tǒng)，將第一頻率時鐘Fr1作為基準時鐘，來產(chǎn)生與該第一頻率時鐘Fr1具有第二所定比例關系的第三頻率時鐘Fr3。在這里，第一頻率時鐘Fr1是27MHz，第三頻率時鐘Fr3是36.864MHz。
在圖2中，將作為基準時鐘的第一頻率時鐘Fr1輸入到第二PLL電路10b，并輸出第二振蕩頻率信號147.456MHz。用分頻器16b對第二振蕩頻率信號進行4分頻，從而得到第三頻率時鐘Fr3。
用第二基準輸入分頻電路11b對輸入到PLL電路10b的第一頻率時鐘Fr1進行25分頻。與實施例1同樣，第二基準輸入時鐘P1的S/N比被噪聲層的S/N所限，成為90(dB)。
第二相位比較器13b，輸入第一基準輸入時鐘P1和第二基準輸入時鐘P2，并對這2個輸入P1、P2的相位進行比較，將該相位比較結果作為第二相位比較輸出而進行輸出。
第二低通濾波器14b使來自第二相位比較器13b的第一相位比較輸出低通。
第二控制振蕩器15b，將第二低通濾波器14b的濾波輸出作為控制輸入，產(chǎn)生與第三頻率時鐘Fr3成一定比例的第二振蕩頻率信號。
用來得到第二比較輸入時鐘P2的分頻數(shù)切換型的第二比較輸入分頻電路12b，根據(jù)來自第二分頻數(shù)控制電路20b的第二分頻數(shù)控制信號，以不同的分頻數(shù)，對第二控制振蕩器15b的第二振蕩頻率信號動態(tài)地進行分頻。
該第二比較輸入分頻電路12b，串聯(lián)設置分頻數(shù)固定的分頻電路12b-1和分頻數(shù)對應于第一分頻數(shù)控制信號而切換的分頻數(shù)可變的分頻電路12b-2。分頻電路12b-1的分頻數(shù)為4，分頻電路12b-2的分頻數(shù)為34和35。而且，也可以用一個分頻數(shù)可變型分頻電路來構成第二比較輸入分頻電路12b。這時的分頻數(shù)可以是136和140。
以選擇13次分頻數(shù)(34)和選擇2次分頻數(shù)(35)的方式來進行分頻電路12b-2的分頻數(shù)的切換，以便可以從第一頻率時鐘Fr1(27MHz)得到第二振蕩頻率信號(147.456MHz)。由此，分頻數(shù)的比與以往一樣，成為2048/375。如果用公式對此進行表示，則成為下式。
2048/375＝[((4×34×13)/25)+((4×35×2)/25]×1/15＝136.533/2527MHz×136.533/25＝147.456MHz第二相位比較器13b的第二基準輸入時鐘P1與第二比較輸入時鐘P2中的S/N(dB)相等，為90(dB)。由于第二比較分頻電路12b的輸入成為只將第二比較輸入時鐘P2遞增136.533倍，故伴隨該倍增，S/N只降低了20log136.533(dB)。因此，第二比較輸入分頻電路12b的輸入，即第二振蕩頻率信號中的S/N(dB)是從第二比較輸入時鐘P2的90(dB)中減去20log136.533(dB)，成為47.4(dB)。該S/N比47.4(dB)與關聯(lián)技術相比十分高。
該第二分頻數(shù)控制信號由第二分頻數(shù)控制電路20b來形成。在第二分頻數(shù)控制電路20b中，第三FF電路21b將分頻電路12b-1的輸出時鐘(即，第二振蕩頻率信號的1/4的頻率)作為時鐘輸入，將分頻電路12b-2的輸出時鐘(即，第二比較輸入時鐘P2)作為數(shù)據(jù)輸入，來對輸出信號Q進行輸出。
第二計數(shù)器22b是輸入第三FF電路21b的輸出信號Q，從初始值比如0到設定值比如14為止反復地計數(shù)，并輸出其計數(shù)值的循環(huán)型計數(shù)器。
第二譯碼器23b，產(chǎn)生對第二計數(shù)器22b的計數(shù)值進行過譯碼的第二譯碼輸出。該第二譯碼器23b，對應于其輸入的計數(shù)值0～14，輸出13次高電平(H)，2次低電平(L)。最好進行譯碼，以使其高電平、低電平盡量分散，比如可以如下這樣地H、H、H、H、H、H、H、L、H、H、H、H、H、H、L進行譯碼。
第四FF電路24b，將第二譯碼器23b的第二譯碼輸出作為數(shù)據(jù)輸入，而將第三FF電路21b的輸出作為時鐘輸入，作為其輸出信號Q，輸出作為H電平或者L電平的第二分頻數(shù)控制信號。將該第二分頻數(shù)控制信號供給到分頻電路12b-2。第二分頻數(shù)控制信號在高電平時選擇分頻數(shù)34，而在低電平時選擇分頻數(shù)35。
通過該分頻數(shù)的選擇(切換)，第二相位比較器13b的相位比較輸出每次都變動一點。但是，由于相位比較輸出的微小變動被第二低通濾波器14b吸收，故不會對第二控制振蕩器15b的振蕩頻率產(chǎn)生實質性影響。
另外，設有以各不相同的分頻數(shù)4、6、8、12對第二振蕩頻率信號147.456MHz進行分頻的第二群的多個分頻器16b、17b、18b、19b。從這些第二群的多個分頻器16b、17b、18b、19b中，輸出包含第三頻率時鐘Fr3(S/N比59.4dB)以及與該第三頻率時鐘具有所定比例關系的多個時鐘24.576MHz(S/N比63.0dB)、18.432MHz(S/N比65.4dB)、12.288MHz(S/N比69.0dB)的第三頻率系列的時鐘群Fr3s。
這樣，根據(jù)基準頻率時鐘27MHz，采用單一的PLL電路，可以與噪聲層的S/N的限制無關地，以充分的S/N來生成第三基準頻率36.864MHz系列的時鐘。
圖3是本發(fā)明的第3實施例的時鐘生成系統(tǒng)的構成圖。該圖3是將視頻用的第一基準頻率時鐘Fr1(27MHz)作為基準時鐘而輸入，來產(chǎn)生視頻用的第一基準頻率時鐘27MHz系列的時鐘Fr1s、音頻用(特別是CD用)的第二基準頻率時鐘33.8688MHz系列的時鐘Fr2s以及音頻用(特別是DVD用)的第三基準頻率時鐘36.864MHz系列的時鐘Fr3s的時鐘生成系統(tǒng)。
在圖3中，生成第二基準頻率33.8688MHz系列的時鐘Fr2s的系統(tǒng)和圖1的第1實施例相同，生成第三基準頻率36.8644MHz系列的時鐘Fr3s的系統(tǒng)和圖2的第2實施例相同。這些系統(tǒng)將第一基準頻率時鐘Fr1[27MHz]作為基準時鐘輸入，并附加了視頻用的第一基準頻率時鐘27MHz系列的時鐘Fr1s。
第一基準頻率時鐘27MHz系列的時鐘Fr1s，除了第一基準頻率時鐘Fr1以外，還包含用分頻數(shù)2的分頻器36c分頻的時鐘13.500MHz(S/N比86.0dB)。
在第3實施例中，根據(jù)基準頻率時鐘27MHz，采用兩個PLL電路，可以與噪聲層的S/N無關地，以充分的S/N來生成視頻用的第一基準頻率時鐘27MHz系列的時鐘Fr1s、音頻用(特別是CD用)的第二基準頻率時鐘33.8688MHz系列的時鐘Fr2s以及音頻用(特別是DVD用)的第三基準頻率時鐘36.864MHz系列的時鐘Fr3s。
圖4是將以上的本發(fā)明以及關聯(lián)技術的各頻率系列的各時鐘和S/N進行歸總來表示的圖。由圖4也可以看出，在本發(fā)明中，與關聯(lián)技術相比，可以得到S/N比顯著高的頻率時鐘。
權利要求
1.一種時鐘生成系統(tǒng)，其是至少產(chǎn)生第一頻率時鐘、與該第一頻率時鐘成第一規(guī)定比例關系的第二頻率時鐘、與所述第一頻率時鐘成第二規(guī)定比例關系的第三頻率時鐘的時鐘生成系統(tǒng)，其特征在于，具備作為分頻數(shù)切換型分頻電路的第一PLL電路，其中具有對第一基準頻率時鐘與第一比較輸入時鐘的相位進行比較，并將該比較結果作為第一相位比較輸出進行輸出的第一相位比較器；使該第一相位比較輸出低通的第一低通濾波器；將該第一低通濾波器的濾波輸出作為控制輸入，而用來產(chǎn)生與所述第二頻率時鐘成一定比例的第一振蕩頻率信號的第一控制振蕩器；對作為基準時鐘輸入的所述第一頻率時鐘進行分頻而得到所述第一基準輸入時鐘的第一基準輸入分頻電路；和對所述第一控制振蕩器的第一振蕩頻率信號進行分頻而得到所述第一比較輸入時鐘的第一比較輸入分頻電路，所述第一比較輸入分頻電路或者所述第一基準輸入分頻電路，根據(jù)第一分頻數(shù)控制信號，以不同的分頻數(shù)進行分頻；第一分頻數(shù)控制電路，其輸入對應于所述第一振蕩頻率信號的時鐘和所述第一比較輸入時鐘或所述第一基準輸入時鐘，產(chǎn)生使所述第一振蕩頻率信號與所述第二頻率時鐘成一定比例的頻率的所述第一分頻數(shù)控制信號，以用于對所述第一比較輸入分頻電路或所述第一基準輸入分頻電路的分頻數(shù)進行切換；作為分頻數(shù)切換型分頻電路的第二PLL電路，其中具有對第二基準頻率時鐘與第二比較輸入時鐘的相位進行比較，并將其比較結果作為第二相位比較輸出進行輸出的第二相位比較器；使該第二相位比較輸出低通的第二低通濾波器；將該第二低通濾波器的濾波輸出作為控制輸入，以用來產(chǎn)生與所述第三頻率時鐘成一定比例的第二振蕩頻率信號的第二控制振蕩器；對作為基準時鐘輸入的所述第一頻率時鐘進行分頻而得到所述第二基準輸入時鐘的第二基準輸入分頻電路；和對所述第二控制振蕩器的第二振蕩頻率信號進行分頻而得到所述第二比較輸入時鐘的第二比較輸入分頻電路，所述第二比較輸入分頻電路或者所述第二基準輸入分頻電路根據(jù)第二分頻數(shù)控制信號，以不同的分頻數(shù)進行分頻；第二分頻數(shù)控制電路，其輸入對應于所述第二振蕩頻率信號的時鐘和所述第二比較輸入時鐘或所述第二基準輸入時鐘，產(chǎn)生使所述第二振蕩頻率信號與所述第三頻率時鐘成一定比例頻率的所述第二分頻數(shù)控制信號，以用于對所述第二比較輸入分頻電路或所述第二基準輸入分頻電路的分頻數(shù)進行切換。
2.根據(jù)權利要求1所述的時鐘生成系統(tǒng)，其中，所述第二頻率時鐘，是以規(guī)定的分頻數(shù)對所述第一振蕩頻率信號進行分頻而得到的，所述第三頻率時鐘，是以規(guī)定分頻數(shù)對所述第二振蕩頻率信號進行分頻而得到的。
3.根據(jù)權利要求1所述的時鐘生成系統(tǒng)，其中，具有以各不相同的分頻數(shù)對所述第一振蕩頻率信號進行分頻的第一群的多個分頻器，從所述第一群的多個分頻器中輸出包含所述第二頻率時鐘以及與該第二頻率時鐘成規(guī)定比例關系的多個時鐘的第二頻率系列的時鐘群，具有以各不相同的分頻數(shù)對所述第二振蕩頻率信號進行分頻的第二群的多個分頻器，從所述第二群的多個分頻器中輸出包含所述第三頻率時鐘以及與該第三頻率時鐘成規(guī)定比例關系的多個時鐘的第三頻率系列的時鐘群，具有以規(guī)定分頻數(shù)對所述第一頻率時鐘進行分頻的至少一個分頻器，輸出包含第一頻率時鐘以及與來自所述一個分頻器的所述第一頻率時鐘成規(guī)定比例關系的至少一個時鐘的第一頻率系列的時鐘群。
4.根據(jù)權利要求1～3中任一項所述的時鐘生成系統(tǒng)，其中，所述第一頻率時鐘為27MHz，所述第二頻率時鐘為33.8688MHz，所述第三頻率時鐘為36.864MHz。
5.根據(jù)權利要求4所述的時鐘生成系統(tǒng)，其中，所述第一分頻數(shù)控制電路具有將對應于所述第一振蕩頻率信號的時鐘作為時鐘輸入，將所述第一比較輸入時鐘或所述第一基準輸入時鐘作為數(shù)據(jù)輸入的第一雙穩(wěn)態(tài)多諧振蕩(以下稱FF)電路；從初始值到設定值為止，反復對所述第一FF電路的輸出進行計數(shù)的第一計數(shù)器；產(chǎn)生對所述第一計數(shù)器的計數(shù)值進行過譯碼的第一譯碼輸出的第一譯碼器；和將所述第一譯碼輸出作為數(shù)據(jù)輸入，將所述第一FF電路的輸出作為時鐘輸入，而輸出所述第一分頻數(shù)控制信號的第二FF電路，所述第二分頻數(shù)控制電路具有將對應于所述第二振蕩頻率信號的時鐘作為時鐘輸入，將所述第二比較輸入時鐘或所述第二基準輸入時鐘作為數(shù)據(jù)輸入的第三FF電路；從初始值到設定值為止，反復對所述第三FF電路的輸出進行計數(shù)的第二計數(shù)器；產(chǎn)生對所述第二計數(shù)器的計數(shù)值進行譯碼的第二譯碼輸出的第二譯碼器；和將所述第二譯碼輸出作為數(shù)據(jù)輸入，將所述第三FF電路的輸出作為時鐘輸入，而輸出所述第二分頻數(shù)控制信號的第四FF電路。
6.根據(jù)權利要求1～3中任一項所述的時鐘生成系統(tǒng)，其中，所述第一分頻數(shù)控制電路具有將對應于所述第一振蕩頻率信號的時鐘作為時鐘輸入，將所述第一比較輸入時鐘或所述第一基準輸入時鐘作為數(shù)據(jù)輸入的第一雙穩(wěn)態(tài)多諧振蕩(以下稱FF)電路；從初始值到設定值為止，反復對所述第一FF電路的輸出進行計數(shù)的第一計數(shù)器；產(chǎn)生對所述第一計數(shù)器的計數(shù)值進行過譯碼的第一譯碼輸出的第一譯碼器；和將所述第一譯碼輸出作為數(shù)據(jù)輸入，將所述第一FF電路的輸出作為時鐘輸入，而輸出所述第一分頻數(shù)控制信號的第二FF電路，所述第二分頻數(shù)控制電路具有將對應于所述第二振蕩頻率信號的時鐘作為時鐘輸入，將所述第二比較輸入時鐘或所述第二基準輸入時鐘作為數(shù)據(jù)輸入的第三FF電路；從初始值到設定值為止，反復對所述第三FF電路的輸出進行計數(shù)的第二計數(shù)器；產(chǎn)生對所述第二計數(shù)器的計數(shù)值進行譯碼的第二譯碼輸出的第二譯碼器；和將所述第二譯碼輸出作為數(shù)據(jù)輸入，將所述第三FF電路的輸出作為時鐘輸入，而輸出所述第二分頻數(shù)控制信號的第四FF電路。
7.一種時鐘生成系統(tǒng)，其是根據(jù)第一頻率時鐘，產(chǎn)生與該第一頻率時鐘成規(guī)定比例關系的第二頻率時鐘的時鐘生成系統(tǒng)，其特征在于，具備作為分頻數(shù)切換型分頻電路的PLL電路，其中具有對基準頻率時鐘與比較輸入時鐘的相位進行比較，并將其比較結果作為相位比較輸出而進行輸出的相位比較器；使該相位比較輸出低通的低通濾波器；將該低通濾波器的濾波輸出作為控制輸入，以用來產(chǎn)生與所述第二頻率時鐘成一定比例的振蕩頻率信號的控制振蕩器；對作為基準時鐘輸入的所述第一頻率時鐘進行分頻而得到所述基準輸入時鐘的基準輸入分頻電路；對所述控制振蕩器的振蕩頻率信號進行分頻而得到所述比較輸入時鐘的比較輸入分頻電路，所述比較輸入分頻電路或者所述基準輸入分頻電路，根據(jù)分頻數(shù)控制信號，以不同的分頻數(shù)進行分頻；分頻數(shù)控制電路，其輸入對應于所述振蕩頻率信號的時鐘和所述比較輸入時鐘或所述基準輸入時鐘，產(chǎn)生使所述振蕩頻率信號與所述第二頻率時鐘成一定比例的頻率的所述分頻數(shù)控制信號，以用于對所述比較輸入分頻電路或所述基準輸入分頻電路的分頻數(shù)進行切換。
8.根據(jù)權利要求7所述的時鐘生成系統(tǒng)，其中，所述第一頻率時鐘為27MHz，所述第二頻率時鐘為33.8688MHz。
9.根據(jù)權利要求7所述的時鐘生成系統(tǒng)，其中，所述第一頻率時鐘為27MHz，所述第二頻率時鐘為33.864MHz。
10.根據(jù)權利要求7～9中任一項所述的時鐘生成系統(tǒng)，其中，所述分頻數(shù)控制電路，具有將對應于所述振蕩頻率信號的時鐘作為時鐘輸入，將所述比較輸入時鐘或所述基準輸入時鐘作為數(shù)據(jù)輸入的第一FF電路；從初始值到設定值為止，反復對所述第一FF電路的輸出進行計數(shù)的計數(shù)器；產(chǎn)生對所述計數(shù)器的計數(shù)值進行過譯碼的譯碼輸出的譯碼器；和將所述譯碼輸出作為數(shù)據(jù)輸入，將所述第一FF電路的輸出作為時鐘輸入，以輸出所述分頻數(shù)控制信號的第二FF電路。
全文摘要
本發(fā)明提供一種采用PLL電路，與噪聲層的S/N的限制無關地，以充分的S/N比得到與基準頻率時鐘成規(guī)定比例關系的其他基準頻率時鐘的時鐘生成系統(tǒng)。以基準時鐘分頻電路對基準頻率時鐘進行分頻，并作為相位比較器的基準輸入，以分頻數(shù)切換型的比較輸入分頻電路對控制振蕩器的振蕩頻率信號(對應于其它基準頻率時鐘)進行分頻，以作為相位比較器的比較輸入。根據(jù)使振蕩頻率信號成為與第一基準頻率時鐘成一定比例的頻率的分頻數(shù)控制信號來切換該比較輸入分頻電路的分頻數(shù)。由此，得到MPEG格式所必需的三個基準頻率時鐘，即27MHz系列、33.8688MHz系列、36.864MHz系列。
文檔編號H03L7/23GK1595805SQ20041007703
公開日2005年3月16日 申請日期2004年9月9日 優(yōu)先權日2003年9月12日
發(fā)明者藤原正勇 申請人:羅姆股份有限公司