專利名稱：在不顯著危及吞吐量性能的情況下增強(qiáng)逐次逼近型模數(shù)轉(zhuǎn)換器的信噪比的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模數(shù)轉(zhuǎn)換器(ADC)的設(shè)計(jì)，更具體地，涉及一種用于在不顯著危及吞吐量性能的情況下增加逐次逼近型模數(shù)轉(zhuǎn)換器(ADC)的信噪比(SNR)性能的方法和設(shè)備。
背景技術(shù)：
正如在本領(lǐng)域中已熟知的，模數(shù)轉(zhuǎn)換器(ADC)被用于生成代表一個(gè)模擬信號(hào)的信號(hào)大小的數(shù)字編碼序列。對(duì)于這樣的轉(zhuǎn)換，ADC通常采用逐次逼近原理(SAP)。因?yàn)橐粋€(gè)寄存器被用于存儲(chǔ)用于生成一個(gè)中間模擬信號(hào)的編碼，因此用SAP實(shí)現(xiàn)的ADC通常稱為SAR(逐次逼近寄存器)ADC。
在一個(gè)典型的基于SAP的實(shí)施方式中，一個(gè)數(shù)字編碼的每一位(數(shù)字編碼代表模擬信號(hào)的一個(gè)采樣)是在一個(gè)單次迭代中確定的，從最高位開始。為確定最高位，最高位被設(shè)為一個(gè)特定的邏輯值(例如1)，隨后的多個(gè)位設(shè)為另一邏輯值(0)，所產(chǎn)生的數(shù)字被轉(zhuǎn)換成中間模擬信號(hào)(通常使用ADC中包含的一個(gè)數(shù)模轉(zhuǎn)換器(DAC))。
假設(shè)特定的邏輯值等于1，則如果模擬信號(hào)的采樣的電壓低于所述中間模擬信號(hào)，則數(shù)字編碼的最高位的值被確定為等于0，否則等于1。次高位可被設(shè)為1(同時(shí)將最高位設(shè)為確定的值)，隨后的多個(gè)位設(shè)為0，所產(chǎn)生的數(shù)字被用于生成一個(gè)新的中間模擬信號(hào)。
新的中間模擬信號(hào)被用來與模擬信號(hào)的采樣相比較，以確定數(shù)字編碼的相應(yīng)的(次高)位。繼續(xù)此方法，直到數(shù)字編碼的所有位都被確定了?？梢砸孕枰某闃娱g隔生成代表一個(gè)模擬信號(hào)的其他數(shù)字信號(hào)。
通常感興趣的與ADC有關(guān)的一個(gè)參數(shù)是信噪比(SNR)。高SNR通常意味著生成的數(shù)字編碼比較不易受噪聲影響，而低SNR意味著數(shù)字編碼將會(huì)隨噪聲而改變。因此，在幾種情況下通常是希望有高SNR的。
這種噪聲的一個(gè)來源是由實(shí)現(xiàn)SAP方法的各元件(例如，晶體管)引起的信號(hào)成分。這樣引起的噪聲在性質(zhì)上通常是隨機(jī)，希望生成不被這種噪聲影響的數(shù)字編碼。
在現(xiàn)有的一個(gè)增加SNR的方法中，從一個(gè)輸入模擬信號(hào)的一部分生成多個(gè)臨時(shí)編碼來表示同一數(shù)字編碼，并且多個(gè)臨時(shí)編碼被平均以生成所述數(shù)字編碼。正如在本領(lǐng)域中熟知的那樣，平均通常有效地降低了信號(hào)成分。
這種方法的一個(gè)問題是由于生成多個(gè)臨時(shí)編碼，因此ADC的吞吐量可能降低。吞吐量通常是指在一個(gè)ADC的輸出處提供的數(shù)字編碼的數(shù)目。例如，如果一個(gè)ADC以1 MSPS(兆采樣每秒)的速率轉(zhuǎn)換模擬信號(hào)，并且兩個(gè)臨時(shí)編碼被平均以生成一個(gè)數(shù)字編碼，則ADC的吞吐量將降低為500 KSPS(千采樣每秒)。
通過使用更多個(gè)臨時(shí)編碼來生成每個(gè)數(shù)字編碼，一個(gè)ADC的SNR可進(jìn)一步增加。但是，ADC的吞吐量降低的倍數(shù)將等于所使用的臨時(shí)編碼的數(shù)目。至少在某些情況下，吞吐量性能的這種降低是不希望出現(xiàn)的。因此所需要的是一種在不嚴(yán)重降低逐次逼近型ADC的吞吐量性能的情況下提供高SNR的方法和設(shè)備。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面的一個(gè)逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)將一個(gè)輸入模擬信號(hào)的采樣轉(zhuǎn)換成一個(gè)精確的N位數(shù)字編碼。在一個(gè)實(shí)施方式中，SAR ADC包含一個(gè)比較器，它提供一個(gè)第一模擬信號(hào)與所述采樣的比較結(jié)果。一個(gè)數(shù)模轉(zhuǎn)換器(DAC)接收一個(gè)中間的N位值和一個(gè)中間的P位值，DAC根據(jù)中間的N位值和中間的P位值生成所述第一模擬信號(hào)。
一個(gè)SAR邏輯根據(jù)逐次逼近原理(SAP)通過在N次迭代每一次中發(fā)送中間N位值來確定一個(gè)第一N位數(shù)字編碼。然后SAR邏輯根據(jù)SAP通過在P次迭代每一次中發(fā)送中間P位值來確定一個(gè)第一P位數(shù)字編碼。用第一P位數(shù)字編碼校正第一N位數(shù)字編碼，以生成代表采樣的一個(gè)精確的N位數(shù)字編碼。
可意識(shí)到P位數(shù)字編碼表示采樣和由N位數(shù)字編碼代表的電壓之間的電壓差。這種電壓差反過來可反映在操作中在SAR ADC中內(nèi)部引入的噪聲。通過校正N位數(shù)字編碼，信噪比(SNR)增強(qiáng)了。通過采用少于N位來校正N位值，吞吐量性能的降低被最小化了?？赏ㄟ^生成多個(gè)P位數(shù)字編碼，根據(jù)所有P位編碼的一個(gè)平均值來校正第一N位值來進(jìn)一步增強(qiáng)ADC的SNR。
以下參考附圖詳細(xì)說明了本發(fā)明的其他特征和優(yōu)點(diǎn)，以及本發(fā)明的不同實(shí)施方式的結(jié)構(gòu)和操作。在附圖中，相同的參考數(shù)字通常表示同樣的、功能上相似的和/或結(jié)構(gòu)上相似的元件。一個(gè)元件首次出現(xiàn)的附圖由相應(yīng)的參考數(shù)字的最左位數(shù)字表示。


將參考在以下簡(jiǎn)要說明的

本發(fā)明。
圖1是描述一個(gè)逐次逼近模數(shù)轉(zhuǎn)換器(SAR ADC)的一個(gè)示例性實(shí)施方式的細(xì)節(jié)的框圖。
圖2A是描述在一個(gè)采樣階段中一個(gè)SAR ADC的操作細(xì)節(jié)的電路圖。
圖2B是描述在一個(gè)轉(zhuǎn)換階段中一個(gè)SAR ADC的細(xì)節(jié)的電路圖。
圖3是描述根據(jù)本發(fā)明的一個(gè)方面一種方法的流程圖，使用該方法可最小化吞吐量性能的降低，同時(shí)增強(qiáng)SAR ADC的輸出處的SNR。
圖4是描述由連接到包含在一個(gè)SAR ADC中的一個(gè)電容的一個(gè)開關(guān)生成的噪聲的細(xì)節(jié)的電路圖。
圖5和6是共同描述一個(gè)比較器中的噪聲源的細(xì)節(jié)的電路圖。
圖7是描述在SAR ADC中存在噪聲的情況下轉(zhuǎn)換后的值的一般分布。
圖8是描述根據(jù)本發(fā)明的一個(gè)方面的一個(gè)電容DAC的細(xì)節(jié)的電路圖。
圖9是描述在本發(fā)明的一個(gè)實(shí)施方式中的一個(gè)平均多個(gè)編碼的電路的細(xì)節(jié)的框圖。
圖10是描述可實(shí)現(xiàn)本發(fā)明的一個(gè)示例性系統(tǒng)的框圖。
具體實(shí)施例方式
1.概覽本發(fā)明的一個(gè)方面提高一個(gè)SAR ADC的SNR，同時(shí)減少吞吐量性能的降低(與以上部分中注意到的現(xiàn)有技術(shù)相比)。在一個(gè)實(shí)施方式中，SAR ADC將一個(gè)模擬信號(hào)的采樣轉(zhuǎn)換成一個(gè)N位數(shù)字編碼。然后ADC采樣由模擬信號(hào)的采樣和N位數(shù)字編碼代表的電壓之差，生成多個(gè)P位編碼(其中P小于N)。ADC根據(jù)平均多個(gè)P位編碼并將產(chǎn)生的平均值加到N位數(shù)字編碼來確定一個(gè)精確的數(shù)字編碼。此外，平均值也可用于在正和負(fù)方向校正N位數(shù)字編碼。
正如很容易意識(shí)到，平均可增強(qiáng)ADC的SNR，而只使用P位編碼(而不是N位編碼)可減少吞吐量性能的降低。從而，使用本發(fā)明的不同方面可提供高SNR以及高吞吐量性能的ADC。
以下參考用于說明的例子說明本發(fā)明的幾個(gè)方面。應(yīng)理解大量具體細(xì)節(jié)、關(guān)系和方法被提出以提供對(duì)本發(fā)明的完全理解。但是，本領(lǐng)域技術(shù)熟練者將容易意識(shí)到本發(fā)明可在沒有一個(gè)或多個(gè)具體細(xì)節(jié)，或者用其他方法等的情況下實(shí)現(xiàn)。在其他情況下，未詳細(xì)顯示已熟知的結(jié)構(gòu)或操作以避免遮蔽本發(fā)明。
2.SAR ADC圖1是描述SAR ADC 100的一個(gè)示例性實(shí)施方式的細(xì)節(jié)的框圖，其中可實(shí)現(xiàn)本發(fā)明的幾個(gè)方面。SAR ADC 100被顯示為包含比較器110、SAR邏輯120、數(shù)模轉(zhuǎn)換器(DAC)130。每個(gè)元件在下文詳細(xì)說明。
比較器110將路徑131上的一個(gè)中間模擬信號(hào)與路徑102上的一個(gè)電壓水平(Vmid等于Vdd/2)相比較，并且在路徑112上提供比較結(jié)果(迭代狀態(tài))。在一個(gè)實(shí)施方式中，如果路徑101上的一個(gè)模擬信號(hào)采樣大于對(duì)應(yīng)于中間數(shù)字值(在下文說明)的信號(hào)值，則結(jié)果等于一個(gè)邏輯值‘1’，否則結(jié)果等于一個(gè)邏輯值‘0’。比較器110可以以已知的方式實(shí)現(xiàn)。
DAC 130在第一次迭代之前采樣在路徑101上接收到的模擬信號(hào)。然后DAC 130在每次迭代(其中確定數(shù)字編碼的一位)中生成中間模擬信號(hào)131，其電壓大小等于(Vmid-Vinp+對(duì)應(yīng)于在路徑123上接收到的一個(gè)中間數(shù)字值的電壓大小)，其中Vinp表示采樣的模擬信號(hào)的大小。
SAR邏輯120通過與比較器110和DAC 130交互使用逐次逼近原理確定對(duì)應(yīng)于一個(gè)采樣(在路徑101上提供)的數(shù)字編碼。一般地，SAR邏輯120在每個(gè)迭代期間發(fā)送一個(gè)中間數(shù)字值，以確定一位，并且根據(jù)確定的位生成數(shù)字編碼。數(shù)字編碼在路徑199上提供。時(shí)鐘122控制每次迭代的持續(xù)時(shí)間。
本發(fā)明的一個(gè)方面使得能夠在保持高SNR的同時(shí)迅速確定數(shù)字編碼。這種特征是通過實(shí)現(xiàn)符合作為本發(fā)明的基礎(chǔ)的原理的SAR邏輯120和DAC 130實(shí)現(xiàn)的。通過理解示例性的現(xiàn)有實(shí)施方式中的DAC和SAR邏輯的操作，原理可變得更清楚。因此，首先參照?qǐng)D2A和2B說明現(xiàn)有DAC和SAR邏輯組合的操作。
3.現(xiàn)有DAC圖2A和2B是描述一個(gè)現(xiàn)有實(shí)施方式中分別處于采樣階段和轉(zhuǎn)換階段的一個(gè)DAC(參照路徑101、123和131描述)的細(xì)節(jié)的電路圖。正如所熟知的，輸入信號(hào)(在路徑101上)在采樣階段中被采樣，并且采樣在轉(zhuǎn)換階段的多次迭代中(每次迭代確定一位)被轉(zhuǎn)換為一個(gè)數(shù)字編碼。
繼續(xù)參照?qǐng)D2A，所示的DAC包含電容210-1至210-N，開關(guān)220-1至220-N和230。開關(guān)220-1至220-N和230在采樣階段是閉合的，使得路徑101上的模擬信號(hào)在電容上被采樣。
所有電容的一端(上板)連接到路徑102上的Vmid，每個(gè)電容的另一端(下板)通過一個(gè)對(duì)應(yīng)的開關(guān)連接到路徑101上的模擬信號(hào)的一個(gè)采樣。電容210-1至210-N通過采樣101和Vmid充電。電容上的總電荷代表路徑101上的模擬信號(hào)的采樣，由方程(1)給出Qc=Σi=1NCi*(Vmid-Vinp)]]>方程(1)其中Ci是第i個(gè)電容的電容量，N是電容的個(gè)數(shù)。Vinp是采樣的電壓大小，而‘*’表示一個(gè)乘法運(yùn)算符。然后如下文參照?qǐng)D2B所說明的，DAC在轉(zhuǎn)換階段中被操作。
圖2B是描述轉(zhuǎn)換階段中的(圖2A的)DAC的細(xì)節(jié)的電路圖。在轉(zhuǎn)換階段中，開關(guān)230打開，以使得電容的上板上的總電荷保持為(以上圖1的)Qc。通過開關(guān)220-1至220-N根據(jù)中間數(shù)字值的各位，電容的下板或者連接到路徑240上的Vref，或者在路徑250上接地。
如果電容的下板上的電壓改變了，則上板上的電壓也會(huì)以相同的方式改變，以保持電荷為Qc。由于開關(guān)220-1至220-N的操作，電容的下板上的電壓被路徑123上的中間數(shù)字值所控制。因此，中間數(shù)字值上的一個(gè)變化引起路徑131上的上板處的電壓(Vtop)的相似的變化。
這樣的變化可被一個(gè)SAR邏輯用來確定對(duì)應(yīng)于路徑101上接收到的采樣的數(shù)字編碼。現(xiàn)有SAR邏輯的一個(gè)實(shí)施方式的操作在以下更詳細(xì)地說明。
4.現(xiàn)有SAR邏輯SAR邏輯在一次對(duì)應(yīng)的迭代中根據(jù)由比較器110生成的一個(gè)比較結(jié)果確定一個(gè)N位數(shù)字編碼的每一位。如果比較器110的輸入處的差電壓(Vdiff)是正的，則比較結(jié)果依次是一個(gè)邏輯值，否則是另一個(gè)邏輯值。因此，為了理解SAR邏輯的操作，量化Vdiff是有幫助的。從而，以下首先參考方程(2)-(6)說明量化Vdiff的方式，接著根據(jù)方程說明SAR邏輯確定數(shù)字編碼的位的方式。
如上所述，在轉(zhuǎn)換階段上板的電荷保持為Qc。如果電容下板的電壓變化，則上板上的電壓也會(huì)以相同的方式變化，以保持電荷為Qc。例如，如果電容210-N(其電容量為CN)的下板通過開關(guān)220-N在路徑240上連接到Vref，所有其他電容在路徑250上接地，然后路徑131上的電荷(QN)由方程(2)給出。
QN=CN*(Vtop-Vref)+Σi=1N-1Ci*(Vtop)]]>方程(2)由于對(duì)于任何中間數(shù)字值123電容的上板上的電荷是恒定的(QC等于QN)，解方程(1)和(2)可使得上板的電壓(Vtop)由方程(3)給出。
Vtop=Vmid-Vinp+CN*(Vref)Σi=1NCi]]>方程(3)如果另一電容210-3(其電容量為C3)的也通過開關(guān)220-3連接到路徑240上的Vref，則Vtop由方程(4)給出。
Vtop=Vmid-Vinp+CN*(Vref)Σi=1NCi+C3*(Vref)Σi=1NCi]]>方程(4)從以上可觀察到上板的電壓(Vtop)與下板的電壓(Vref)成正比。因此，如果電容的電容量是二進(jìn)制加權(quán)的，對(duì)應(yīng)下板處的電壓的相同改變，Vtop也會(huì)二進(jìn)制加權(quán)地改變。因此，電容210-1至210-N的電容量被設(shè)計(jì)為分別等于C、2C、4C至2N-1C，以便在每個(gè)步驟中以二進(jìn)制加權(quán)的增量生成中間模擬信號(hào)。因此，路徑131上的上板的電壓由方程(5)給出。
Vtop=Vmid-Vinp+Σi=1Nbi(Vref)2i]]>方程(5)其中bi表示中間數(shù)字值中的位，b1是最高位(MSB)，bN是最低位(LSB)，b1至bN分別控制開關(guān)220-N至220-1。由于在轉(zhuǎn)換階段(Vmid-Vinp)不改變，則可從方程(5)中看出路徑131上的上板的電壓表示中間數(shù)字值。
所示比較器110分別在路徑131和102上接收電壓Vtop和Vmid，從而比較器110的輸入處的電壓之間的差(Vdiff)(等于(Vmid-Vtop))由方程(6)給出如下Vdiff=Vinp-Σi=1Nbi(Vref)2i]]>方程(6)比較器110比較Vdiff是否大于0，并且將比較結(jié)果作為輸出提供在路徑112上。在一個(gè)實(shí)施方式中，如果Vdiff大于0，則結(jié)果等于一個(gè)邏輯值‘1’，否則結(jié)果等于一個(gè)邏輯值‘0’。現(xiàn)有SAR邏輯使用比較結(jié)果確定數(shù)字編碼中的每一位的方法在以下說明。
現(xiàn)有SAR邏輯最初將中間數(shù)字值的MSB設(shè)為1，而將其他所有位設(shè)為0，以確定MSB。對(duì)應(yīng)于這樣一個(gè)中間數(shù)字值100...0的差電壓(來自方程(6))由方程(7)給出。
Vdiff=Vinp-(Vref)2]]>方程(7)比較器110在路徑112上提供方程(7)中Vdiff的比較結(jié)果。如果接收到一個(gè)為1的比較結(jié)果，則Vinp大于Vref/2，SAR邏輯確定MSB為‘1’。類似地，要確定中間數(shù)字值中的第K位，SAR邏輯最初將第K位設(shè)為1，并根據(jù)相應(yīng)的比較結(jié)果確定第K位。如果比較結(jié)果為1，則SAR邏輯確定第K位為1，否則SAR邏輯確定第K位為0。SAR邏輯以相同的方式確定一個(gè)N位數(shù)字編碼中的所有位。
但是，N位數(shù)字編碼中的一位或多位可能由于各種噪聲成分而被錯(cuò)誤地確定。正如在以上背景技術(shù)部分中所注意到的，通過平均可能從同一采樣生成的多個(gè)數(shù)字編碼可最小化噪聲的效果。但是，生成每個(gè)數(shù)字編碼的所有位可能將一個(gè)ADC的吞吐量性能降低到一個(gè)不可接受的低水平。如下文聯(lián)系圖3所進(jìn)一步詳細(xì)說明的，本發(fā)明的一個(gè)方面最小化了這種降低。
5.方法圖3是說明根據(jù)本發(fā)明的一個(gè)方面的一種方法的流程圖，用該方法可以在一個(gè)SAR ADC的輸出處提供高SNR的同時(shí)增加吞吐量。為了描述，參考圖1、2A和2B的系統(tǒng)說明了該方法。本發(fā)明的各方面也可以實(shí)現(xiàn)在其他環(huán)境中。本方法開始于步驟301，其中控制立即傳到步驟310。
在步驟310中，SAR ADC 100從在路徑101上接收到的一個(gè)模擬采樣生成一個(gè)N位數(shù)字編碼。SAR ADC 100可根據(jù)上述逐次逼近原理將模擬采樣轉(zhuǎn)換成N位數(shù)字編碼。
在步驟340中，SAR ADC 100采樣由模擬采樣和N位數(shù)字編碼所表示的電壓之差，生成P位編碼，其中P小于N。由于引入采樣信號(hào)集合中的變化的噪聲水平，N位數(shù)字編碼可能不能精確地代表模擬采樣，從而對(duì)于在步驟310中確定的一個(gè)固定的N位值，比較器110的輸入處的差電壓是變化的。因此，SAR ADC 100在不同時(shí)刻采樣差電壓生成多個(gè)P位編碼，由于噪聲的隨機(jī)性，每個(gè)P位編碼是不同的。
在步驟380中，SAR ADC 100從N位數(shù)字編碼和多個(gè)P位編碼確定一個(gè)精確的輸出數(shù)字編碼。在一個(gè)實(shí)施方式中，通過將多個(gè)P位編碼的平均值加到N位數(shù)字編碼中確定精確的輸出數(shù)字編碼。此外，在一個(gè)實(shí)施方式中，P位編碼只在正方向校正N位數(shù)字編碼。但是，在一個(gè)替換實(shí)施方式中(下文也將說明)，P位編碼可被實(shí)現(xiàn)為在正和負(fù)方向均執(zhí)行校正。然后本方法結(jié)束于步驟399。
由于多次確定少于N位(即，P位)，一個(gè)ADC的吞吐量性能不會(huì)大大降低。此外，每個(gè)P位集合精確地反映了在相應(yīng)的確定(P位和現(xiàn)有的N位)時(shí)間期間引入的誤差成分，從而最終的數(shù)字編碼可充分獨(dú)立于在轉(zhuǎn)換期間引入的噪聲成分。
正如可從上文中意識(shí)到的那樣，一個(gè)ADC的設(shè)計(jì)者可能需要確定P值。P一般由引入的噪聲程度以及所需要的容噪水平(SNR)所確定。因此，下文簡(jiǎn)要說明在模數(shù)轉(zhuǎn)換期間噪聲源。
6.噪聲源圖4、5和6說明了在本發(fā)明的一個(gè)實(shí)施方式中的一個(gè)SAR ADC中的各自的噪聲源。為了便于描述，參照?qǐng)D1、2A和2B說明了噪聲源。廣泛地說，噪聲成分是由于電容(210-1至210-N)，比較器110(由于有源元件和偏置存儲(chǔ)電容)，路徑240上的Vref以及量化噪聲等引起的。在下文中進(jìn)一步詳細(xì)說明每個(gè)噪聲成分。
圖4是描述由連接到一個(gè)電容的一個(gè)開關(guān)(例如，220-N)引入的噪聲的方式的模式電路圖。正如已熟知的，一個(gè)開關(guān)可由一個(gè)電阻表示。從而，電容210-N被顯示為連接到電阻420-N(表示開關(guān)220-N的阻抗)。如上所述，DAC 130被顯示為包含電容210-1至210-N，它們分別連接到開關(guān)220-1至220-N，它們可能引起KT/C噪聲，其中K是波爾茲曼常數(shù)，T是以開爾文為單位的溫度，而C是電容的電容值。因此，DAC 130中的每個(gè)電容開關(guān)組合可引起由KT/C量化的一個(gè)噪聲。
圖5和6是共同描述比較器110中的噪聲源的細(xì)節(jié)的電路圖。比較器110可用與偏置電容(510、520、530和540)串聯(lián)的多個(gè)運(yùn)算放大器(550、560和570)實(shí)現(xiàn)，如圖5所示。例如，運(yùn)算放大器550被顯示為分別在路徑551和552上連接到偏置電容510和520。如圖所示，每個(gè)運(yùn)算放大器可用一個(gè)電流源、多個(gè)晶體管(610、620)和電阻實(shí)現(xiàn)，運(yùn)算放大器550的詳細(xì)電路圖在圖6中顯示。
正如可意識(shí)到的那樣，偏置電容被用于平衡運(yùn)算放大器中的有源元件(即晶體管610和620)的制造中的非理想性。偏置電容可引起KT/C噪聲(所上文所注意到的)，有源元件可能引起熱噪聲，可以根據(jù)所使用的制造過程、電壓和溫度來以已知的方式量化它。這種噪聲一般降低SAR ADC的SNR。
一旦這樣的噪聲源被標(biāo)識(shí)和量化，P值(在以上圖3的步驟340中所注意到的)以及要生成的P位編碼的數(shù)目(Q)可按照下文所述的方式計(jì)算。
7.確定P和Q一個(gè)P位編碼中需要的位數(shù)以及要生成來降低噪聲的P位編碼的數(shù)目取決于一個(gè)SAR ADC中的各元件的設(shè)計(jì)參數(shù)。例如，由DAC 130中的采樣電容引起的KT/C噪聲取決于電容的電容量以及器件操作的溫度。由各種源引起的噪聲是根據(jù)設(shè)計(jì)參數(shù)確定的。
假定由Z噪聲源確定的噪聲方差由σ12、σ22、...σZ2表示，有效方差(σtot)是由每個(gè)方差的平方和的平方根確定的。σtot由方程(8)給出，而方差的平均值由以下方程(9)給出。
σtot=sqrt(Σj=1Zσj2)]]>方程(8)σavg2=σtot2Z]]>方程(9)其中sqrt表示平方根，而*是一個(gè)乘法運(yùn)算符。假定所有噪聲具有相同的方差σ，則平均方差由方程(10)給出σavg=σ/Z]]>方程(10)因此，可從上文觀察到通過使用Z(即Q)個(gè)數(shù)字編碼，總噪聲降低了 倍。設(shè)計(jì)者可根據(jù)以上提供的說明計(jì)算Φ，Z可根據(jù)所需的SNR計(jì)算。然后可根據(jù)噪聲的特征確定P值。在一個(gè)實(shí)施方式中，噪聲符合高斯分布。用這種屬性來確定P的方法在下文中說明。
圖7是一幅X軸為數(shù)字編碼(它可通過轉(zhuǎn)換同一模擬采樣以及引入的瞬時(shí)噪聲來生成)而Y軸是所期望的出現(xiàn)頻率的圖。正如相關(guān)技術(shù)中已熟知的，點(diǎn)710、720和730表示μ-3σtot、μ和μ+3σtot的值，其中μ表示嘗試最終生成的精確的無誤差值。
從以上分析中，可意識(shí)到嘗試獲得的值的范圍的總分布為6σtot。一個(gè)P位編碼中的位數(shù)(P)由方程(11)給出。
P＝Ceiling[log2(6*σtot)] 方程(11)其中取上限運(yùn)算(ceiling operation)是用于在log運(yùn)算的結(jié)果是個(gè)非整數(shù)的情況下將log運(yùn)算的結(jié)果化為下一個(gè)最大的整數(shù)。
應(yīng)意識(shí)到小于P的位數(shù)可被用于獲取較低的SNR。用這樣計(jì)算出來的P和Q值實(shí)現(xiàn)一個(gè)DAC和一個(gè)SAR邏輯的方式在下文中聯(lián)系例子一起說明。
8.電容DAC圖8是描述根據(jù)本發(fā)明的一個(gè)方面的一個(gè)電容DAC的細(xì)節(jié)的電路圖。為了便于描述，參照?qǐng)D1、2A和2B說明了電容DAC。電容DAC 130被顯示為包含電容810-1至810-N，和840-1至840-P，以及開關(guān)820-1至820-N，830，和850-1至850-P。‘P’表示在DAC中使用的附加位數(shù)或電容數(shù)。每個(gè)元件的操作在下文進(jìn)一步詳細(xì)說明。
電容810-1至810-N，以及相應(yīng)的開關(guān)820-1至820-N和830可以分別以與如圖2A和2B所示的電容210-1至210-N以及相應(yīng)的開關(guān)220-1至220-N和230的相似的方式操作，以確定一個(gè)N位數(shù)字編碼。在確定N位數(shù)字編碼后的差電壓Vdiff(如方程(6)所示)，由于不同噪聲的性質(zhì)而在不同的時(shí)刻變化。差電壓表示N位數(shù)字編碼中的誤差?！甈’個(gè)附加電容/位被用于在-2p-1*Vref/2N至2p-1*Vref/2N的范圍中采樣差電壓，如下文所述。
電容840-1至840-P分別串聯(lián)到開關(guān)850-1至850-P。一個(gè)電容和一個(gè)開關(guān)的串聯(lián)組合被并聯(lián)，然后它們分別與電容810-1至810-N和開關(guān)820-1至820-N的串聯(lián)組合并聯(lián)。所有開關(guān)都被顯示為由在路徑123上接收到的一個(gè)中間數(shù)字值(N位和P位的)控制。中間N位數(shù)字值控制開關(guān)820-1至820-N，而中間P位數(shù)字值控制開關(guān)850-1至850-P。所有電容的上板被顯示為連接到路徑131，在該路徑上提供了對(duì)應(yīng)于中間N位數(shù)字值和中間P位數(shù)字值的一個(gè)中間模擬信號(hào)，如下文所述。
電容840-1至840-P可被設(shè)計(jì)為電容量分別等于C、2C、4C至2P-1C。由于上述連接，P個(gè)電容向在路徑131上生成的Vtop添加了一個(gè)電壓，并且方程(5)可修改如下Vtop=Vmid-Vinp+Σi=1NbiVref2i+Σj=1PbjVref2j]]>方程(12)其中位bj一起形成中間P位數(shù)字值(它由SAR邏輯生成)。方程(6)的Vdiff相應(yīng)修改如下Vdiff=Vinp-Σi=1NbiVref2i-Σj=1PbjVref2j]]>方程(13)SAR邏輯120可被設(shè)計(jì)為同樣通過與比較器110和DAC 130接口通過逐次逼近原理將差電壓Vdiff轉(zhuǎn)換為P位數(shù)字值。從而，在確定了N位數(shù)字編碼之后，SAR邏輯120在每次迭代中逼近P位數(shù)字編碼中的每一位，并且在路徑123上將結(jié)果作為中間P位數(shù)字值提供。SAR邏輯120根據(jù)比較結(jié)果確定P位數(shù)字編碼中的相應(yīng)位。P位數(shù)字編碼中的所有位在P次迭代中確定，其中P小于N。
可注意到電容DAC 130也可用于根據(jù)需要通過只操作相應(yīng)的開關(guān)確定1、2、3...或P-1位編碼。例如，可通過只操作對(duì)應(yīng)于具有電容量C、2C和4C的電容來確定一個(gè)3位編碼。
可進(jìn)一步意識(shí)到可通過平均Q個(gè)P位數(shù)字編碼，并將平均值加到N位數(shù)字編碼以確定對(duì)應(yīng)于模擬信號(hào)的采樣的精確輸出的N位數(shù)字編碼，從而降低噪聲。確定多個(gè)P位編碼的平均值的方法在下文參照?qǐng)D9說明。
9.平均塊圖9是描述在本發(fā)明的一個(gè)實(shí)施方式中多個(gè)P位編碼被平均的框圖。平均塊900被顯示為包含序列發(fā)生器910、高速緩沖存儲(chǔ)器920、加法器930和960、移位器940、累加器950和舍位模塊970。平均塊900可在SAR邏輯120內(nèi)實(shí)現(xiàn)。下文詳細(xì)說明平均塊900的每個(gè)元件。
序列發(fā)生器910根據(jù)在路徑112上接收到的比較器輸出用逐次逼近原理(SAP)確定多個(gè)P位編碼中的每一位。序列發(fā)生器910在路徑902(包含在路徑123中)上提供中間的P位編碼，同時(shí)向DAC 130確定P位編碼中的每一位。一旦被確定后，在開始下一個(gè)P位編碼的確定之前將每個(gè)P位編碼在路徑912上提供。
高速緩沖存儲(chǔ)器920存儲(chǔ)在路徑912上接收到的每個(gè)P位編碼，用于將來處理。高速緩沖存儲(chǔ)器920使得在序列發(fā)生器910確定下一個(gè)P位編碼的同時(shí)，其他元件930至970運(yùn)算以將所確定的P位編碼(存儲(chǔ)在高速緩沖存儲(chǔ)器920中)加到先前確定的任何P位編碼。
加法器930將值0.5添加到每個(gè)P位編碼。結(jié)合舍位模塊970的運(yùn)算，這樣的加法使得除法的結(jié)果被近似到最近的整數(shù)。移位器940將每個(gè)數(shù)字向右移Log2Q位，以實(shí)現(xiàn)每個(gè)P位編碼被Q除。因此，可能需要將Q選擇為2的冪(即2、4、8、16等)。
累加器950和加法器960的回路運(yùn)算以累加(每個(gè)被Q除的P位編碼)的結(jié)果。因此，在對(duì)第一個(gè)P位編碼做加法之前累加器950可被重置為零。舍位模塊970舍去累加結(jié)果的分?jǐn)?shù)部分，以生成N位數(shù)字的校正因子。然后校正因子可被加到N位數(shù)字以生成精確的數(shù)字編碼。
從以上可見，SAR ADC首先將一個(gè)模擬信號(hào)的采樣轉(zhuǎn)換為相應(yīng)的N位數(shù)字編碼。電壓差Vdiff(在生成N位數(shù)字編碼后出現(xiàn))被采樣，并且相應(yīng)的數(shù)字編碼被提供為一個(gè)P位編碼。多個(gè)P位編碼被確定以解決噪聲的隨機(jī)性。圖9中的框圖可平均多個(gè)P位編碼以降低噪聲，并且平均后的值被加(加法器未被顯示)到N位數(shù)字編碼，以便在高SNR和增加吞吐量性能的情況下確定精確的輸出數(shù)字編碼。
上述方法的一個(gè)問題是校正總是以一個(gè)正數(shù)結(jié)束。但是，可能也需要一個(gè)負(fù)的校正。在下文中進(jìn)一步詳細(xì)說明實(shí)現(xiàn)正和負(fù)校正的方法。
10.負(fù)和正校正根據(jù)本發(fā)明的一個(gè)方面，序列發(fā)生器910(或者一般而言的SAR邏輯120)在采樣階段(以上參照?qǐng)D2A進(jìn)行了大體說明)提供一個(gè)P位編碼1000..00(即只有最高位(MSB)為1)。從而，參照?qǐng)D8，在采樣階段，電容810-1至810-N連接到輸入采樣，電容840-1至840-(P-1)接地，電容840-P連接到Vref。
由于在第一個(gè)N位被確定的同時(shí)電容840-P保持連接到Vref，因此第一個(gè)N位輸出等于在沒有P位DAC的情況下會(huì)確定的N位。但是，當(dāng)以后生成P位時(shí)，840-P不再連接到Vref，這降低了由DAC130提供的電壓。P位的每一個(gè)可根據(jù)SAP確定，而P位編碼的一個(gè)平均值可按上述方法生成。
一旦完成平均，則檢查平均值的MSB。如果MSB為1，則由(P-1)位表示的值被加到N位值以生成一個(gè)精確的輸出數(shù)字編碼。如果MSB為0，則從N位值中減去由(P-1)位表示的值?？赏ㄟ^生成(P-1)位的二進(jìn)制補(bǔ)碼(以N位的形式)，并將二進(jìn)制補(bǔ)碼形式加到N位值(數(shù)字編碼)來實(shí)現(xiàn)減法。
可以從數(shù)學(xué)上顯示，這種方法提供了一個(gè)在(-2P-1至(2P-1-1))范圍內(nèi)的有效的總校正(由于生成N位后DAC電壓的降低)。因此，根據(jù)本發(fā)明的一個(gè)方面，正和負(fù)校正都可以實(shí)現(xiàn)。上述方法可在多種系統(tǒng)中實(shí)現(xiàn)。參考一個(gè)示例性系統(tǒng)繼續(xù)進(jìn)行說明，在示例性系統(tǒng)中可實(shí)現(xiàn)本發(fā)明的不同方面。
11.示例性系統(tǒng)圖10是接收機(jī)系統(tǒng)1000的一個(gè)框圖，它描述了可實(shí)現(xiàn)本發(fā)明的一個(gè)示例性系統(tǒng)。為了便于描述，假定接收機(jī)系統(tǒng)1000對(duì)應(yīng)于一個(gè)全球定位系統(tǒng)(GPS)接收機(jī)。但是，本發(fā)明的方面可在其他通信系統(tǒng)(例如，移動(dòng)電話等)中實(shí)現(xiàn)。接收機(jī)系統(tǒng)1000被顯示為包含天線1001、模擬處理器1020、ADC1050、和處理單元1090。每個(gè)元件在下文中進(jìn)一步詳細(xì)說明。
天線1001可接收從衛(wèi)星等發(fā)射出來的多種信號(hào)。接收到的信號(hào)可在路徑1012上提供給模擬處理器1020，用于進(jìn)一步處理。模擬處理器1020可在接收到的信號(hào)上執(zhí)行諸如放大(或者如果需要的話衰減)、濾波、頻率轉(zhuǎn)換等任務(wù)，并在路徑1025上提供產(chǎn)生的信號(hào)。處理后的信號(hào)可在路徑1025上提供給ADC 1050。
ADC 1050將在路徑1025上接收到的模擬信號(hào)根據(jù)SAP轉(zhuǎn)換成一個(gè)相應(yīng)的數(shù)字值。數(shù)字值可在路徑1059上被提供給處理單元1090用于進(jìn)一步處理。ADC 1050可以以與圖1的ADC100相同的方式實(shí)現(xiàn)。處理單元1090接收恢復(fù)的數(shù)據(jù)，以提供多種用戶應(yīng)用(例如電話、數(shù)據(jù)應(yīng)用)。
從而，本發(fā)明的上述各種方面可被用于提供一個(gè)具有高信噪比同時(shí)增強(qiáng)吞吐量性能的逐次逼近型模數(shù)轉(zhuǎn)換器。
此外，可以在不背離本發(fā)明的各個(gè)方面的范圍和精神的情況下對(duì)上述實(shí)施方式/方法做出種種修改。例如，DAC被顯示為用電容實(shí)現(xiàn)，但是，正如本領(lǐng)域所熟知的，DAC可以以幾種其他的方式實(shí)現(xiàn)。
同樣地，即使上述說明是參考單端電路給出的，正如本領(lǐng)域技術(shù)熟練者通過閱讀此處給出的發(fā)明可以容易地看出的那樣，上述方法也可擴(kuò)展到差分電路。此外，雖然實(shí)施方式是參考高斯噪聲說明的，上述方法也可參考其他類型的噪聲實(shí)現(xiàn)。這些實(shí)施方式被預(yù)期為由本發(fā)明的各方面所覆蓋。
12.結(jié)論雖然以上已說明了本發(fā)明的多種實(shí)施方式，但是應(yīng)該理解給出它們只是為了舉例，而不是為了限制。從而，本發(fā)明的廣度或范圍不應(yīng)被上述任何示例性實(shí)施方式所限制，而只應(yīng)根據(jù)以下權(quán)利要求書及其等價(jià)物來定義。
權(quán)利要求
1.一種將一個(gè)模擬信號(hào)轉(zhuǎn)換成每一個(gè)為N位的精確的輸出數(shù)字編碼的方法，所述方法在一個(gè)模數(shù)轉(zhuǎn)換器(ADC)中執(zhí)行，所述方法包括接收所述模擬信號(hào)；將所述模擬信號(hào)的一個(gè)采樣轉(zhuǎn)換成一個(gè)N位數(shù)字編碼；生成所述采樣和由所述N位數(shù)字編碼所代表的一個(gè)電壓之間的一個(gè)差電壓；將所述差電壓轉(zhuǎn)換成一個(gè)P位數(shù)字編碼，其中P小于N；以及從所述N位數(shù)字編碼和所述P位數(shù)字編碼確定一個(gè)精確的輸出數(shù)字編碼。
2.權(quán)利要求1的方法，進(jìn)一步包括在多個(gè)時(shí)刻生成所述差電壓；執(zhí)行轉(zhuǎn)換所述差電壓一個(gè)相應(yīng)的次數(shù)，以生成相應(yīng)多個(gè)P位數(shù)字編碼；確定所述多個(gè)P位數(shù)字編碼的一個(gè)平均值；以及根據(jù)所述平均值和所述N位數(shù)字編碼執(zhí)行一個(gè)加法運(yùn)算，以生成所述精確的輸出數(shù)字編碼。
3.權(quán)利要求2的方法，其中所述P顯著小于所述N，所速差電壓由于所述ADC中的內(nèi)部噪聲而改變，并且P等于一個(gè)不小于[log2(6*σtot)]的整數(shù)，其中*表示一個(gè)乘法運(yùn)算，而σtot表示所述內(nèi)部噪聲的總量。
4.權(quán)利要求2的方法，其中所述ADC包括第一組N個(gè)電容和第二組P個(gè)電容，其中所述第一組電容根據(jù)逐次逼近原理(SAP)操作以確定所述N位數(shù)字編碼，之后所述第二組電容根據(jù)所述SAP操作以確定所述P位數(shù)字編碼，所述方法進(jìn)一步包括在一個(gè)抽樣階段在所述第一組電容上抽樣所述采樣，其中所述抽樣是在將所述采樣轉(zhuǎn)換成所述N位數(shù)字編碼之前執(zhí)行的；在所述抽樣階段，將包含在所述第二組電容中的一個(gè)第一電容連接到一個(gè)Vref參考電壓，并且將所述第二組電容的其他電容接地，其中所述第一電容對(duì)應(yīng)于所述P位數(shù)字編碼的一個(gè)最高位(MSB)；如果所述P位數(shù)字編碼的MSB是一個(gè)邏輯值，則將所述P位數(shù)字編碼除MSB外的所有位加到所述N位數(shù)字編碼；以及如果所述P位數(shù)字編碼的MSB是另一個(gè)邏輯值，則從所述N位數(shù)字編碼中減去所述P位數(shù)字編碼除MSB外的所有位。
5.將一個(gè)輸入模擬信號(hào)的一個(gè)采樣轉(zhuǎn)換成一個(gè)精確的N位數(shù)字編碼的一種逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)，所述SAR ADC包括一個(gè)比較器，該比較器提供一個(gè)第一模擬信號(hào)和所述采樣的一個(gè)比較結(jié)果；一個(gè)數(shù)模轉(zhuǎn)換器(DAC)，該DAC接收一個(gè)中間N位值和一個(gè)中間P位值，所述DAC根據(jù)所述中間N位值和所述中間P位值生成所述第一模擬信號(hào)；以及一個(gè)SAR邏輯，該SAR邏輯根據(jù)逐次逼近原理(SAP)通過在N次迭代的每一次迭代中發(fā)送所述中間N位值來確定一個(gè)第一N位數(shù)字編碼，然后所述SAR邏輯根據(jù)所述SAP通過在P次迭代的每一次迭代中發(fā)送所述中間P位值來生成一個(gè)第一P位數(shù)字編碼，其中所述第一N位數(shù)字編碼被用所述第一P位數(shù)字編碼校正，以生成所述精確的N位數(shù)字編碼。
6.權(quán)利要求5的設(shè)備，其中所述SAR邏輯確定包括所述第一P位數(shù)字編碼的多個(gè)P位數(shù)字編碼，所述多個(gè)P位數(shù)字編碼被平均以生成一個(gè)平均值，其中所述第一N位數(shù)字編碼被用所述平均值校正。
7.權(quán)利要求6的設(shè)備，其中所述DAC包括第一組N個(gè)電容，每個(gè)電容的電容值對(duì)應(yīng)于一個(gè)N位編碼的一個(gè)相應(yīng)位的一個(gè)權(quán)重；第一組N個(gè)開關(guān)，其中在所述SAP的一個(gè)抽樣階段，所述第一組開關(guān)中的每一個(gè)將所述第一組電容中的一個(gè)相應(yīng)電容連接到所述采樣，在所述SAP的一個(gè)轉(zhuǎn)換階段，所述第一組開關(guān)中的每一個(gè)根據(jù)所述中間N位值的一個(gè)相應(yīng)位將所述第一組電容中的一個(gè)相應(yīng)電容連接到地或者一個(gè)參考電壓；第二組P個(gè)電容，每個(gè)電容的電容值對(duì)應(yīng)于一個(gè)P位編碼的一個(gè)相應(yīng)位的一個(gè)權(quán)重，其中P小于N；以及第二組P個(gè)開關(guān)，所述第二組開關(guān)中的每一個(gè)根據(jù)所述中間P位值的一個(gè)相應(yīng)位將所述第二組電容中的一個(gè)相應(yīng)電容連接到地或者一個(gè)參考電壓。
8.權(quán)利要求7的設(shè)備，其中所述第一組電容和所述第二組電容中的每一個(gè)也通過一個(gè)第三開關(guān)連接到一個(gè)Vmid電壓，其中所述第三開關(guān)在所述抽樣階段處于閉合狀態(tài)，而在所述轉(zhuǎn)換階段處于打開狀態(tài)，其中一個(gè)等于以下電壓的中間模擬信號(hào)被所述DAC生成Vtop=Vmid-Vinp+Σi=1NbiVref2i+Σj=1PbjVref2j]]>其中Vref和Vinp表示所述參考電壓和所述采樣的電壓，而bi表示所述中間N位值的第i位，bj表示所述中間P位值的第j位。
9.權(quán)利要求8的設(shè)備，其中所述比較器將所述中間模擬信號(hào)與所述Vmid電壓進(jìn)行比較以生成所述比較結(jié)果。
10.權(quán)利要求9的設(shè)備，其中SAR邏輯在所述抽樣階段將所述P位數(shù)字編碼的一個(gè)最高位(MSB)設(shè)為1，并且如果所述平均值的MSB是一個(gè)邏輯值則將所述平均值除MSB外的所有位加到所述N位數(shù)字編碼，如果所述P位數(shù)字編碼的MSB是另一個(gè)邏輯值，則所述SAR邏輯從所述N位數(shù)字編碼中減去所述平均值的除MSB外的所有位。
11.權(quán)利要求10的設(shè)備，其中所述DAC包括多于P個(gè)開關(guān)的第二組開關(guān)，并且其中P是由在所述SAR ADC中內(nèi)部引起的噪聲確定的。
12.一種將一個(gè)模擬信號(hào)轉(zhuǎn)換為每一個(gè)為N位的精確的輸出數(shù)字編碼的逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)，所述SAR ADC包括用于接收所述模擬信號(hào)的裝置；用于將所述模擬信號(hào)的一個(gè)采樣轉(zhuǎn)換成一個(gè)N位數(shù)字編碼的裝置；用于生成所述采樣和由所述N位數(shù)字編碼表示的一個(gè)電壓之間的一個(gè)差電壓的裝置；用于將所述差電壓轉(zhuǎn)換成一個(gè)P位數(shù)字編碼的裝置，其中P小于N；以及用于從所述N位數(shù)字編碼和所述P位數(shù)字編碼確定一個(gè)精確的輸出數(shù)字編碼的裝置。
13.權(quán)利要求12的設(shè)備，進(jìn)一步包括用于在多個(gè)時(shí)刻生成所述差電壓的裝置，其中用于轉(zhuǎn)換所述差電壓的所述裝置轉(zhuǎn)換所述差電壓一個(gè)相應(yīng)的次數(shù)，以生成相應(yīng)多個(gè)P位數(shù)字編碼；用于確定所述多個(gè)P位數(shù)字編碼的一個(gè)平均值的裝置；以及用于根據(jù)所述平均值和所述N位數(shù)字編碼執(zhí)行一個(gè)加法運(yùn)算，以生成所述精確的輸出數(shù)字編碼的裝置。
14.權(quán)利要求13的設(shè)備，其中所述差電壓由于所述設(shè)備中的內(nèi)部噪聲而改變，并且所述加法運(yùn)算減輕了所述內(nèi)部噪聲在為所述精確的輸出數(shù)字編碼而生成的值中的影響。
15.權(quán)利要求13的設(shè)備，其中所述P顯著小于所述N，并且所述P等于一個(gè)不小于[log2(6*σtot)]的整數(shù)，其中*表示一個(gè)乘法運(yùn)算，而σtot表示所述內(nèi)部噪聲的總量。
16.權(quán)利要求15的設(shè)備，其中所述用于轉(zhuǎn)換一個(gè)采樣的裝置包括第一組N個(gè)電容和第二組P個(gè)電容，其中所述第一組電容根據(jù)逐次逼近原理(SAP)操作以確定所述N位數(shù)字編碼，之后所述第二組電容根據(jù)所述SAP操作以確定所述P位數(shù)字編碼，所述設(shè)備進(jìn)一步包括用于在一個(gè)抽樣階段在所述第一組電容上抽樣所述采樣的裝置，其中所述用于抽樣的裝置是在將所述采樣轉(zhuǎn)換成所述N位數(shù)字編碼之前執(zhí)行的；用于在所述抽樣階段將包含在所述第二組電容中的一個(gè)第一電容連接到一個(gè)Vref參考電壓并且將所述第二組電容的其他電容接地的裝置，其中所述第一電容對(duì)應(yīng)于所述P位數(shù)字編碼的一個(gè)最高位(MSB)；用于在所述P位數(shù)字編碼的MSB是一個(gè)邏輯值的情況下將所述P位數(shù)字編碼除MSB外的所有位加到所述N位數(shù)字編碼的裝置；以及用于在所述P位數(shù)字編碼的MSB是另一個(gè)邏輯值的情況下從所述N位數(shù)字編碼中減去所述P位數(shù)字編碼除MSB外的所有位的裝置。
全文摘要
當(dāng)將一個(gè)模擬信號(hào)轉(zhuǎn)換成N位數(shù)字編碼時(shí)，通過從同一模擬采樣生成多個(gè)N位編碼并平均N位編碼獲得高SNR(信噪比)。整個(gè)N位編碼只被確定一次，只生成多個(gè)P(P小于N)位編碼。多個(gè)P位編碼可被平均，并且N位編碼被根據(jù)平均值校正以生成一個(gè)精確的N位數(shù)字編碼。由于P可以遠(yuǎn)小于N，因此校正可在幾次迭代中實(shí)現(xiàn)，從而使得ADC(模數(shù)轉(zhuǎn)換器)能在具有高吞吐量性能的情況下被實(shí)現(xiàn)。由于校正，也能獲得高SNR。
文檔編號(hào)H03M1/06GK1599253SQ20041007970
公開日2005年3月23日 申請(qǐng)日期2004年9月17日 優(yōu)先權(quán)日2003年9月17日
發(fā)明者西澤羅曼·加納克羅曼, 基蘭·馬諾哈爾·戈德博爾, 蘇倫格拉那特·那格什 申請(qǐng)人:得州儀器公司