專(zhuān)利名稱(chēng)：一種對(duì)鎖相環(huán)中的壓控振蕩器進(jìn)行控制的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路中的鎖相環(huán)設(shè)計(jì)方法，特別是涉及一種對(duì)鎖相環(huán)中的壓控振蕩器進(jìn)行控制的方法。
背景技術(shù)：
鎖相技術(shù)雖然已提出近100年，但該技術(shù)不僅沒(méi)有被棄用，反而在電子系統(tǒng)中應(yīng)用日益廣泛，同時(shí)對(duì)性能的要求也越來(lái)越高。現(xiàn)在的鎖相環(huán)(PLL)芯片向著頻率高、頻帶寬、集成度大、功耗低、價(jià)格低廉、功能強(qiáng)大等方向發(fā)展。電子產(chǎn)品中使用的鎖相環(huán)具有多種結(jié)構(gòu)，其中，目前使用最為廣泛的是具有環(huán)形結(jié)構(gòu)的壓控振蕩器鎖相環(huán)。
鎖相環(huán)是一個(gè)閉環(huán)的相位控制系統(tǒng)。它的基本架構(gòu)如圖1所示，一般包括四個(gè)基本部件，鑒頻鑒相器(PFD)、環(huán)路濾波器(LPF)和壓控振蕩器(壓)、分頻器(N)。
隨著半導(dǎo)體工藝技術(shù)的發(fā)展，深亞微米CMOS工藝的出現(xiàn)，PLL的性能不斷提高，應(yīng)用范圍也不斷發(fā)展。但是深亞微米CMOS技術(shù)也導(dǎo)致低電源電壓的出現(xiàn)，這為模擬鎖相環(huán)設(shè)計(jì)帶來(lái)極大的挑戰(zhàn)。如何在低電壓、高頻率情況下，還能使鎖相環(huán)穩(wěn)定地工作是設(shè)計(jì)人員需要解決的問(wèn)題之一。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種對(duì)鎖相環(huán)中的壓控振蕩器進(jìn)行控制的方法，它可使鎖相環(huán)在低電壓、高頻率情況下穩(wěn)定工作。
為解決上述技術(shù)問(wèn)題，本發(fā)明的一種對(duì)鎖相環(huán)中的壓控振蕩器進(jìn)行控制的方法，采用差分結(jié)構(gòu)的壓控振蕩器延遲單元，四級(jí)組成環(huán)形振蕩器，再將其中一個(gè)壓控振蕩器延遲單元復(fù)制到環(huán)外，采用運(yùn)算放大器作為反饋控制，將差分輸入的一端置低電平，同時(shí)將對(duì)應(yīng)的延遲單元的最大擺幅輸出，再返回到運(yùn)算放大器的正輸入端，運(yùn)算放大器的輸出也將相應(yīng)提高，用該運(yùn)算放大器的輸出控制所述延遲單元的偏置電壓，同時(shí)該延遲單元的偏置電壓也控制環(huán)形振蕩器的偏置電壓同步實(shí)現(xiàn)對(duì)鎖相環(huán)振蕩環(huán)路的控制，所述延遲單元的偏置電壓隨著頻率的升高而變高，導(dǎo)致該延遲單元電流加大，使鎖相環(huán)工作在更高的頻段，且輸出擺幅可以有一定的增大。
采用本發(fā)明的方法，隨著振蕩頻率的提高，環(huán)行振蕩器的輸出擺幅會(huì)相應(yīng)的增大。實(shí)際設(shè)計(jì)中，將延遲單元的INN端接AVSS(P管差分輸入)，在一定頻率的控制電流下，延遲單元的單P管放大器的OUTN輸出將會(huì)達(dá)到最大值，將這個(gè)OUTN反饋到運(yùn)放OTA的正輸入端INP，由于運(yùn)放的高增益，它會(huì)迫使運(yùn)放的負(fù)輸入端INN接近或達(dá)到運(yùn)放INP相同的幅值，從而使延遲單元的INP和INN向兩邊相反的方向擺動(dòng)，更增大了壓控振蕩器的輸出擺幅。這個(gè)電路還通過(guò)運(yùn)放，將增大了的運(yùn)放正輸入端INP通過(guò)運(yùn)放提升輸出OUT的電壓幅度，再用這個(gè)運(yùn)放的OUT電壓去控制和調(diào)整延遲單元的振蕩控制電流BIASN，頻率越高，電流越大。通過(guò)這種設(shè)計(jì)方法使得整個(gè)環(huán)路實(shí)現(xiàn)頻率越高，振蕩器輸出擺幅越大，該設(shè)計(jì)方法為更細(xì)線(xiàn)寬的先進(jìn)工藝的模擬鎖相環(huán)提出了一種新的方法。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)地說(shuō)明圖1是現(xiàn)有的鎖相環(huán)結(jié)構(gòu)圖；圖2是應(yīng)用本發(fā)明的方法進(jìn)行擺幅控制的壓控振蕩器延遲單元結(jié)構(gòu)圖；圖3、4是應(yīng)用本發(fā)明的方法壓控振蕩器延遲單元擺幅測(cè)試結(jié)果；圖5是應(yīng)用本發(fā)明的方法鎖相環(huán)環(huán)路壓控振蕩器控制電壓工作情況結(jié)果。
具體實(shí)施例方式
壓控振蕩器的結(jié)構(gòu)關(guān)系是到整個(gè)PLL性能的關(guān)鍵模塊之。本發(fā)明采用差分結(jié)構(gòu)的壓控振蕩器延遲單元，由四級(jí)組成環(huán)形震蕩器。再將其中一個(gè)壓控振蕩器延遲單元復(fù)制到環(huán)外，如圖2所示，進(jìn)行壓控振蕩器延遲單元振蕩幅度的控制。
該壓控振蕩器采用電壓-電流轉(zhuǎn)換形式(V2I結(jié)構(gòu))，每個(gè)延遲單元是一種雙端輸入，雙端輸出的電路形式，采用運(yùn)算放大器作為反饋控制。具體實(shí)現(xiàn)方法是(結(jié)合圖2)，將差分輸入的一端(P管輸入)置低電平，同時(shí)將對(duì)應(yīng)的延遲單元的最大擺幅輸出，再返回到運(yùn)算放大器的正向輸入端，由于運(yùn)算放大器的高增益，運(yùn)算放大器的輸出也將相應(yīng)提高，用該運(yùn)算放大器的輸出去控制延遲單元的偏置電壓，同時(shí)該偏置電壓也控制環(huán)形振蕩器的偏置電壓以同步實(shí)現(xiàn)對(duì)鎖相環(huán)振蕩環(huán)路的控制。所述延遲單元的偏置電壓隨著頻率的升高而變高，從而導(dǎo)致延遲單元電流加大，使鎖相環(huán)工作在更高的頻段，且輸出擺幅可以有一定的增大。
實(shí)際設(shè)計(jì)電路的測(cè)試結(jié)果如圖3、4所示，對(duì)于單端，Vpump(Vc)為0.5V(結(jié)合圖3)和1.9V(結(jié)合圖4)時(shí)的擺幅分別為0.506V和0.680V，實(shí)際差分輸出是單端的二倍。再采用雙端變單端的電路，可將上述信號(hào)變?yōu)?.5V的滿(mǎn)幅輸出。
采用壓控振蕩器帶擺幅控制設(shè)計(jì)技術(shù)，設(shè)計(jì)了一套差分結(jié)構(gòu)的鎖相環(huán)，該鎖相環(huán)可以工作在25MHz-450MHz范圍，圖5給出了電荷泵控制電壓波形的變化以完整地觀察鎖相環(huán)整個(gè)環(huán)路工作的情況，可以看出PLL在近90us之后穩(wěn)定在1.7v上。
權(quán)利要求
1.一種對(duì)鎖相環(huán)中的壓控振蕩器進(jìn)行控制的方法，采用差分結(jié)構(gòu)的壓控振蕩器延遲單元，由四級(jí)組成環(huán)形振蕩器，其特征在于將其中一個(gè)壓控振蕩器延遲單元復(fù)制到環(huán)外，采用運(yùn)算放大器作為反饋控制，將差分輸入的一端置低電平，同時(shí)將對(duì)應(yīng)的延遲單元的最大擺幅輸出，再返回到運(yùn)算放大器的正向輸入端，運(yùn)算放大器的輸出也將相應(yīng)提高，用該運(yùn)算放大器的輸出控制所述延遲單元的偏置電壓，同時(shí)該延遲單元的偏置電壓也控制環(huán)形振蕩器的偏置電壓同步實(shí)現(xiàn)對(duì)鎖相環(huán)振蕩環(huán)路的控制，所述延遲單元的偏置電壓隨著頻率的升高而變高，導(dǎo)致該延遲單元電流加大，使鎖相環(huán)工作在更高的頻段，且輸出擺幅可以有一定的增大。
全文摘要
本發(fā)明公開(kāi)了一種對(duì)鎖相環(huán)中的壓控振蕩器進(jìn)行控制的方法，該方法將環(huán)行振蕩器中的一個(gè)單元復(fù)制到環(huán)外，采用反饋的形式加以控制，隨著頻率的不同自動(dòng)改變環(huán)行振蕩器中偏置電壓。它可使鎖相環(huán)在低電壓、高頻率情況下穩(wěn)定工作。適用于集成電路中的鎖相環(huán)。
文檔編號(hào)H03L7/08GK1780150SQ20041008451
公開(kāi)日2006年5月31日 申請(qǐng)日期2004年11月24日 優(yōu)先權(quán)日2004年11月24日
發(fā)明者朱紅衛(wèi), 溫建新, 童紅亮 申請(qǐng)人:上海華虹Nec電子有限公司