專利名稱：差動(dòng)放大電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種差動(dòng)放大器。更準(zhǔn)確地說，本發(fā)明主要涉及一種用于驅(qū)動(dòng)電容負(fù)載的被用于LCD驅(qū)動(dòng)器中的放大電路的差動(dòng)放大器。
背景技術(shù)：
現(xiàn)今，在TFT-LCD(薄膜晶體管液晶顯示器)領(lǐng)域存在著強(qiáng)烈要求更高的灰度的趨勢(shì)。也就是說，通常，260,000彩色顯示器(6比特64級(jí)灰度電平)能充分地滿足TFT-LCD領(lǐng)域的需求。不過，當(dāng)前，在TFT-LCD領(lǐng)域要求16,780,000彩色顯示器(8比特256級(jí)灰度電平)。此外，10比特1,024級(jí)灰度電平的顯示器也依不同的領(lǐng)域而有所需求。例如，在醫(yī)學(xué)領(lǐng)域中的X射線照片顯示器以及電視顯示器領(lǐng)域就需要象這樣的更高灰度的顯示器。當(dāng)實(shí)現(xiàn)這樣的更高灰度的顯示器時(shí)，LCD驅(qū)動(dòng)電路就會(huì)變得更加復(fù)雜。比如，在日本已公開專利申請(qǐng)(JP-P2001-34234A)中披露了這樣的LCD驅(qū)動(dòng)器。在此LCD驅(qū)動(dòng)器中，額外地，增加了驅(qū)動(dòng)電路的芯片面積，導(dǎo)致更高的成本。
圖1展示了傳統(tǒng)的LCD驅(qū)動(dòng)器的部分電路的方框圖，其中使用了具有兩個(gè)非反相輸入的運(yùn)算放大器?，F(xiàn)在參照?qǐng)D1，該傳統(tǒng)LCD驅(qū)動(dòng)器由鎖存地址選擇器101、鎖存電路102、n(n是大于1的整數(shù))個(gè)解碼器103以及n個(gè)運(yùn)算放大器104組成。這些運(yùn)算放大器104中的每一個(gè)都具有兩個(gè)非反相輸入，并組成電壓跟隨電路。
對(duì)應(yīng)于8位顯示數(shù)據(jù)的輸入數(shù)據(jù)D0到D8被提供給鎖存電路102。該鎖存電路102的輸出被提供給相應(yīng)的解碼器103。這些解碼器103中的每一個(gè)都具有兩個(gè)電壓輸出端(Vin1和Vin2)。各解碼103的兩個(gè)電壓輸出端傳來的電壓輸出(Vin1/Yin2)被提供給運(yùn)算放大器104中對(duì)應(yīng)的其中一個(gè)上。在此電路中，不將8位256級(jí)灰度的電壓提供給解碼器103，而將129級(jí)灰度(＝256/2+1)的電壓提供給解碼器103。在該相鄰兩電壓之間的電壓通過運(yùn)算放大器104以內(nèi)插得到，于是8位256級(jí)灰度電壓就作為該運(yùn)算放大器104的末級(jí)輸出而輸出。
圖2是展示如圖1所示的具有兩個(gè)非反相輸入的一個(gè)運(yùn)算放大器104的明確的電路配置的框圖。參照?qǐng)D2，該運(yùn)算放大器104中，在一個(gè)輸入側(cè)上組合了兩個(gè)MOS晶體管，并且依據(jù)這兩個(gè)輸入電壓(Vin1、Vin2)產(chǎn)生一個(gè)輸出(Vout)。當(dāng)該輸入電壓(Vin1和Vin2)等于相同的灰度電壓時(shí)(例如，Vin1＝Vin2＝V2)時(shí)，該輸出電壓(Vout)即為V2。當(dāng)該輸入電壓(Vin1和Vin2)是相鄰的灰度電壓時(shí)(例如，Vin1＝V0并且Vin2＝V2)，該輸出量(Vout)實(shí)質(zhì)上就等于由V0結(jié)合V2得到的中間電壓V1。
在如圖2所示的傳統(tǒng)驅(qū)動(dòng)電路中采用的二輸入放大器中，當(dāng)該二輸入端的電壓Vin1和Vin2之間的差異相對(duì)較小時(shí)，輸出電壓(Vout)可如下獲得Vout＝(Vin1+Vin2)/2不過，當(dāng)該二輸入端的電壓之間的差異變得很大時(shí)，與(Vin1+Vin2)/2的差異也會(huì)變得更大。
因而，需要一種高精度的而又不需復(fù)雜電路配置的驅(qū)動(dòng)電路。
銜接以上描述，在日本已公開專利申請(qǐng)(JP-P2001-313568，參見本現(xiàn)有示例的圖10)中披露了一個(gè)內(nèi)插類型的D-A轉(zhuǎn)換器。此傳統(tǒng)的實(shí)例被用于由產(chǎn)生大量參考電壓的參考電壓產(chǎn)生電路組成的TFT LCD驅(qū)動(dòng)器中。至少一個(gè)譯碼開關(guān)接收從該參考電壓產(chǎn)生電路傳來的大量參考電壓并根據(jù)大量的數(shù)字圖象信號(hào)的高比特位從這些大量的參考電壓中選擇兩個(gè)。一種路由交換器被連接到該譯碼開關(guān)上，并基于大量的數(shù)字圖象信號(hào)的低比特位產(chǎn)生第一和第二參考電壓。一個(gè)內(nèi)插緩存被連接到該路由交換器上并根據(jù)第一和第二參考電壓產(chǎn)生內(nèi)插模擬信號(hào)。
在日本已公開專利申請(qǐng)(JP-P2001-343948A)中也披露了一種LCD驅(qū)動(dòng)電路器。在此傳統(tǒng)實(shí)例中，一種灰度電壓產(chǎn)生電路產(chǎn)生大量的彼此具有不同的電壓電平的灰度電壓。
解碼器對(duì)輸入數(shù)據(jù)解碼并根據(jù)解碼結(jié)果從大量的灰度電壓中選擇出第一和第二灰度電壓。放大器根據(jù)該第一和第二灰度電壓產(chǎn)生驅(qū)動(dòng)電壓。該放大器由用于差動(dòng)對(duì)的第一晶體管、與第一晶體管相連接的用于差動(dòng)對(duì)的第二晶體管、與第二晶體管并聯(lián)的第三晶體管以及開關(guān)電路組成。該開關(guān)電路在第一狀態(tài)，其中第一灰度電壓被轉(zhuǎn)入第一晶體管和第二灰度電壓被轉(zhuǎn)入第二晶體管，以及第二狀態(tài)，其中第二灰度電壓被轉(zhuǎn)入第一晶體管和第一灰度電壓被轉(zhuǎn)入第二晶體管，之間的預(yù)定時(shí)期執(zhí)行開關(guān)操作。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種具有簡(jiǎn)單電路配置的高精度的LCD驅(qū)動(dòng)電路。
本發(fā)明的另一目的為提供一種運(yùn)算放大器，該運(yùn)算放大器具有二輸入端，并能正確地輸出被提供給該二輸入端的兩個(gè)不同電壓的平均電壓。
在本發(fā)明的一方面，差動(dòng)放大器電路包含第一差動(dòng)晶體管對(duì)、第二差動(dòng)晶體管對(duì)、加法器部件以及放大單元。第一差動(dòng)晶體管對(duì)接收第一和第二輸入信號(hào)，以及作為第三輸入信號(hào)的輸出信號(hào)，并且第二差動(dòng)晶體管對(duì)接收第一和第二輸入信號(hào)以及作為第四輸入信號(hào)的輸出信號(hào)。該加法器部件疊加第一差動(dòng)晶體管對(duì)傳來的第一輸出信號(hào)和第二差動(dòng)晶體管對(duì)傳來的第二輸出信號(hào)，該放大單元放大該加法器部件的相加總和信號(hào)輸出到第一和第二差動(dòng)晶體管對(duì)上。
這里，第一差動(dòng)晶體管對(duì)可以包含第一和第二P溝道晶體管，其具有共同相連的源極、分別接收第一和第二輸入信號(hào)的柵極以及共同相連的漏極；以及第三和第四P溝道晶體管，其具有共同與第一和第二P溝道晶體管的源極相連接的源極、共同接收輸出信號(hào)的柵極以及共同相連的漏極。第二差動(dòng)晶體管對(duì)可以包含第五和第六N溝道晶體管，其具有共同相連的源極、分別接收第一和第二輸入信號(hào)的柵極以及共同相連的漏極；以及第七和第八N溝道晶體管，其具有共同與第五和第六N溝道晶體管的源極相連接的源極、共同接收輸出信號(hào)的柵極、以及共同相連的漏極。第一輸出信號(hào)被分別從第一和第二P溝道晶體管的漏極和第三和第四P溝道晶體管的漏極輸出，而第二輸出信號(hào)被分別從第五和第六N溝道晶體管的漏極和第七和第八N溝道晶體管的漏極輸出。
此時(shí)，加法器部件可以包含第一到第三電流鏡像電路。第一電流鏡像電路與第一差動(dòng)晶體管對(duì)相連以接收第一輸出信號(hào)；第二電流鏡像電路與第二差動(dòng)晶體管對(duì)相連并輸出第二輸出信號(hào)的其中一個(gè)到第一電流鏡像電路的晶體管的其中一個(gè)上。第三電流鏡像電路與第二差動(dòng)晶體管對(duì)連接并輸出其它第二輸出信號(hào)到第一電流鏡像電路的其它晶體管上。
此外，該差動(dòng)放大器也可能包含第一和第二恒流源。此時(shí)，第一和第二P溝道晶體管彼此并聯(lián)并且第一和第二P溝道晶體管的源極與第一恒流源連接，而第一和第二P溝道晶體管的漏極共同與第一電流鏡像電路的晶體管的其中一個(gè)相連接以將第一輸出信號(hào)的其中一個(gè)輸出到第一電流鏡像電路的一個(gè)晶體管上。第三和第四P溝道晶體管彼此并聯(lián)并且第三和第四P溝道晶體管的源極與第一恒流源連接，而第三和第四P溝道晶體管的漏極共同與第一電流鏡像電路的其它晶體管相連接以將其它第一輸出信號(hào)輸出到第一電流鏡像電路其它晶體管上。第五和第六N溝道晶體管彼此并聯(lián)并且第五和第六N溝道晶體管的源極與第二恒流源連接，而第五和第六N溝道晶體管的漏極共同與第二電流鏡像電路的晶體管的其中一個(gè)相連接。第七和第八N溝道晶體管彼此并聯(lián)并且第七和第八N溝道晶體管的源極與第二恒流源連接，而第七和第八N溝道晶體管的漏極共同與第三電流鏡像電路的晶體管的其中一個(gè)相連接。第二輸出信號(hào)的其中一個(gè)由第二電流鏡像電路的其它晶體管提供到第一電流鏡像電路的其它晶體管上，而其它第二輸出信號(hào)由第三電流鏡像電路的其它晶體管提供到第一電流鏡像電路的一個(gè)晶體管上。
該加法器部件也可以包含第四和第五電流鏡像電路以及一種浮動(dòng)恒流源部件。該第四電流鏡像電路接收第二輸出信號(hào)，而第五電流鏡像電路接收第一輸出信號(hào)。該浮動(dòng)恒流源部件在第四和第五電流鏡像電路之間相連。放大單元基于第四電流鏡像電路傳來的第三輸出信號(hào)和第五電流鏡像電路傳來的第四輸出信號(hào)而被驅(qū)動(dòng)以輸出相加總和信號(hào)。
此時(shí)，第四和第五電流鏡像電路的每一個(gè)可以是共基共射串聯(lián)連接類型。
該浮動(dòng)恒流源部件也可以包含一個(gè)第一電流源部件，其包括并聯(lián)的一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管，并在第四電流鏡像電路的一側(cè)和第五電流鏡像電路的一側(cè)之間相連；以及一個(gè)第二電流源部件，其包括并聯(lián)的一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管，并在第四電流鏡像電路的另一側(cè)和第五電流鏡像電路的另一側(cè)之間相連。
該放大單元也可以包含串聯(lián)的一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管。輸出級(jí)電路的P溝道MOS晶體管和N溝道MOS晶體管接收作為相加總和信號(hào)的，分別為第四電流鏡像電路傳來的第三輸出信號(hào)和第五電流鏡像電路傳來的第四輸出信號(hào)，并且從該輸出級(jí)電路的P溝道MOS晶體管和N溝道MOS晶體管之間的一個(gè)結(jié)點(diǎn)輸出輸出信號(hào)。
該浮動(dòng)恒流源部件也可以包含一個(gè)第一電流源部件，其包括并聯(lián)的一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管，并在第四電流鏡像電路的一側(cè)和第五電流鏡像電路的一側(cè)之間相連。此時(shí)，該放大單元可以包含串聯(lián)的一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管。輸出級(jí)電路的P溝道MOS晶體管和N溝道MOS晶體管接收作為相加總和信號(hào)的，分別為第四電流鏡像電路傳來的第三輸出信號(hào)和第五電流鏡像電路傳來的第四輸出信號(hào)，并且從該輸出級(jí)電路的P溝道MOS晶體管和N溝道MOS晶體管之間的一個(gè)結(jié)點(diǎn)輸出輸出信號(hào)。
此外，從第一到第四的各個(gè)P溝道MOS晶體管的遷移率為μP，從第五到第八的各個(gè)N溝道MOS晶體管的遷移率為μN(yùn)，由此從第一到第四的各個(gè)P溝道MOS晶體管的柵極寬度W對(duì)于柵極長(zhǎng)度L的比率為WL|P]]>由此從第五到第八的各個(gè)N溝道MOS晶體管的柵極寬度W對(duì)于柵極長(zhǎng)度L的比率為WL|N]]>當(dāng)?shù)谝坏降谒牡母鱾€(gè)P溝道MOS晶體管以及第五到第八N溝道MOS晶體管的每單位區(qū)域的柵氧化膜電容為Co時(shí)，由下列等式指示的βP和βN滿足關(guān)系βP＝βNβP=WL|PμPCo]]>βN=WL|NμNCo]]>


圖1是展示傳統(tǒng)的LCD源驅(qū)動(dòng)器的電路配置的示意方框圖；圖2是展示一個(gè)應(yīng)用于LCD源驅(qū)動(dòng)器的傳統(tǒng)放大器的具體電路的實(shí)例的框圖；圖3是展示根據(jù)本發(fā)明的第一實(shí)施例的兩輸入放大器的電路圖；圖4是展示用于圖3中的二輸入放大器差動(dòng)級(jí)的具體電路實(shí)例的框圖；圖5是展示用于圖3的二輸入放大器差動(dòng)級(jí)的具體電路的另一個(gè)實(shí)例的框圖；圖6是展示圖4中顯示的二輸入放大器的輸入輸出特性的框圖；圖7是顯示圖5中展示的二輸入放大器的輸入輸出特性的框圖；圖8是顯示圖3中展示的二輸入放大器的輸入輸出特性的框圖；圖9是顯示根據(jù)本發(fā)明的第二實(shí)施例的一個(gè)二輸入放大器的電路圖；圖10是顯示用于圖9的二輸入放大器的電流加法器電路的具體電路的電路圖；以及圖11是顯示用于圖9的二輸入放大器的電流加法器電路的另一個(gè)具體電路的電路圖。
具體實(shí)施例方式
以下，將參照附圖詳細(xì)描述本發(fā)明的差動(dòng)放大器。
圖3是顯示具有二輸入端的運(yùn)算放大器的等效電路的電路配置的框圖。圖4是顯示圖3中展示的等效電路內(nèi)包含的PMOS(P溝道MOS)晶體管差動(dòng)放大器的具體電路配置的電路圖。圖5是顯示圖3中展示的等效電路內(nèi)包含的NMOS(N溝道MOS)晶體管差動(dòng)放大器的另一個(gè)具體電路配置的電路圖。
圖3中展示的運(yùn)算放大器通過組合圖4中展示的PMOS晶體管差動(dòng)放大器以及圖5中展示的NMOS晶體管差動(dòng)放大器來組成。為了容易理解本發(fā)明，將描述各PMOS晶體管差動(dòng)放大器以及NMOS晶體管差動(dòng)放大器的電路配置與操作。此外，還將描述結(jié)合NMOS晶體管差動(dòng)放大器和PMOS晶體管差動(dòng)放大器設(shè)置的一個(gè)等效電路。
參照?qǐng)D4，PMOS晶體管差動(dòng)放大器由一個(gè)源極式恒流源CC2、PMOS晶體管M1到M4以及NMOS晶體管M5和M6、以及一個(gè)放大單元A1組成。該P(yáng)MOS晶體管M1具有作為第一輸入端的柵極，而PMOS晶體管M3具有作為第二輸入端的柵極。PMOS晶體管M2具有作為反相輸入端的柵極，且PMOS晶體管M4具有作為反相輸入端的柵極。NMOS晶體管M5和NMOS晶體管M6組成一個(gè)起有效負(fù)載作用的電流鏡像電路，并且放大單元A1的一個(gè)輸入連接到該有效負(fù)載的一個(gè)輸出上。此外，PMOS晶體管M2和PMOS晶體管M4的柵極與該放大單元A1的輸出連接以組成一個(gè)電壓跟隨器電路。
更準(zhǔn)確地說，恒流源CC2的一端連接到電源電壓VDD上，并且此恒流源CC2提供一個(gè)電流IR。該恒流源CC2的另一端連接到PMOS晶體管M3和M1的源極。一個(gè)第一輸入電壓V1和一個(gè)第二輸入電壓V2被分別施加到PMOS晶體管M3的柵極，以及PMOS晶體管M1的柵極上。該P(yáng)MOS晶體管M3的漏極和PMOS晶體管M1的漏極被連接到NMOS晶體管M5的漏極上。該NMOS晶體管M5與NMOS晶體管M6結(jié)合組成一個(gè)電流反射鏡。該NMOS晶體管M5的特征被認(rèn)為與NMOS晶體管M6的特征一致。NMOS晶體管M5的源極和NMOS晶體管M6的源極被連接到地電壓上。NMOS晶體管M5的柵極和NMOS晶體管M6的柵極彼此相連，此外還連接到NMOS晶體管M5的漏極上。NMOS晶體管M6的漏極連接到PMOS晶體管M2的漏極以及PMOS晶體管M4漏極上。PMOS晶體管M2的源極和PMOS晶體管M4的源極連接到恒流源CC2上。PMOS晶體管M2的柵極和PMOS晶體管M4的柵極作為一個(gè)輸出VO連接到放大單元A1的輸出上。
PMOS晶體管M2和PMOS晶體管M4的特征被認(rèn)為與PMOS晶體管M3和PMOS晶體管M1的特征實(shí)質(zhì)上相同。具有如此電路配置的PMOS晶體管差動(dòng)放大器的輸出電壓VO處于電壓V1和電壓(V1+V2)之間的范圍。當(dāng)恒流源CC2流出電流IR時(shí)，PMOS晶體管M1和PMOS晶體管M3分別對(duì)應(yīng)于第一輸入電壓V1和第二輸入電壓V2流出電流I2p和電流I3p。電流I2p和電流I3p的總和等于電流IR/2并流過NMOS晶體管M5。由于NMOS晶體管M5和NMOS晶體管M6具有相同的特征并組成電流鏡像電路，電流IR/2流過NMOS晶體管M6。恒流源CC2供給電流IR/2到PMOS晶體管M2的源極和PMOS晶體管M4的源極上。如果PMOS晶體管M2和PMOS晶體管M4具有相同的特征，電流I1p將流過PMOS晶體管M2和PMOS晶體管M4。而且，如果流過PMOS晶體管M2的電流和流過PMOS晶體管M4的電流之和與流過PMOS晶體管M3的電流和流過PMOS晶體管M1的電流之和相符，電流I1將與電流I2和電流I3之間的平均電流相同。如果PMOS晶體管M2和PMOS晶體管M4的特征與PMOS晶體管M3和PMOS晶體管M1的特征相符，PMOS晶體管M2和M4的柵極上的電壓將實(shí)質(zhì)上等于第一輸入電壓V1和第二電壓V2之間的平均電壓，也就是同相電壓((V1+V2)/2)。
現(xiàn)在假定一個(gè)被應(yīng)用于非反相輸入端的電壓等于V1并且另一個(gè)被應(yīng)用于另一個(gè)非反相輸入端的電壓等于V2，該同相電壓被正確分析。此時(shí)，最終被輸出的電壓V0可以如下表示。也就是說，當(dāng)β=WLμCo---(1),]]>其中μ是MOS晶體管的遷移率，W是MOS晶體管的柵極寬度，L是MOS晶體管的柵極長(zhǎng)度，Co是柵氧化膜電容，最終輸出電壓Vo由下列等式(2)表示
Vo=V1+V22+-22I1β+(22I1β)2-(V1-V2)22---(2)]]>其中I1是流過各PMOS晶體管M2和PMOS晶體管M4的電流。
參照?qǐng)D5，類似于圖4中展示的PMOS晶體管差動(dòng)放大器，NMOS晶體管差動(dòng)放大器具有用于供給電流IR的恒流源CC1、NMOS晶體管M7到M10，以及PMOS晶體管M11和M12。
該恒流源CC1的一端連接到地電壓，而恒流源CC1向接地端供給電流IR。該恒流源CC1的另一端連接到NMOS晶體管M9到M10的源極。一個(gè)輸入電壓V1和一個(gè)第二輸入電壓V2被分別應(yīng)用于NMOS晶體管M9的柵極和NMOS晶體管M7的柵極上。NMOS晶體管M9的漏極和NMOS晶體管M7的漏極連接到PMOS晶體管M11的漏極上。PMOS晶體管M11連同PMOS晶體管M12組成一個(gè)電流鏡像電路。假定該P(yáng)MOS晶體管M11的特征與PMOS晶體管M12的特征相一致。PMOS晶體管M11的源極和PMOS晶體管M12的源極連接到供電電壓VDD上。PMOS晶體管M11的柵極和PMOS晶體管M12的柵極彼此相連，此外還連接到PMOS晶體管M11的漏極上。PMOS晶體管M12的漏極與NMOS晶體管M8的漏極和NMOS晶體管M10的漏極相連。NMOS晶體管M8的源極和NMOS晶體管M10的源極與恒流源CC1相連。放大單元A1的一個(gè)輸入與PMOS晶體管M12的漏極連接，并且該放大單元A1的一個(gè)輸出與保持在相同的輸出電壓VO的NMOS晶體管M8的柵極和NMOS晶體管M10的柵極相連。
假定NMOS晶體管M7到M10的特征實(shí)質(zhì)上彼此一致，并且假定PMOS晶體管M11的特征實(shí)質(zhì)上和PMOS晶體管M12的特征一致。此時(shí)，具有此種電路配置的NMOS晶體管差動(dòng)放大器的輸出電壓VO實(shí)質(zhì)上等于第一輸入電壓V1和第二輸入電壓V2之間的平均電壓，也就是同相電壓(V1+V2)/2)。NMOS晶體管M9和NMOS晶體管M7分別對(duì)應(yīng)于第一輸入電壓V1和第二輸入電壓V2流出電流I2N和電流I3N。電流IR/2等于電流I2N和電流I3N的總和，流過PMOS晶體管M11。由于PMOS晶體管M11和PMOS晶體管M12組成電流鏡像電路，與流過PMOS晶體管M11的電流相等的電流IR/2流過NMOS晶體管M8和NMOS晶體管M10。由于NMOS晶體管M8和NMOS晶體管M10具有相同的特征，電流I1N流過NMOS晶體管M8和NMOS晶體管M10。由于流過NMOS晶體管M8的電流和流過NMOS晶體管M10的電流之間的總和與流過NMOS晶體管M9的電流和流過NMOS晶體管M7的電流之間的總和一致，電流I1N與電流I2N和電流I3N之間的平均電流一致。此外，由于NMOS晶體管M8和NMOS晶體管M10的特征與NMOS晶體管M9和NMOS晶體管M7的特征相一致，NMOS晶體管M8和M10的柵極上的電壓實(shí)質(zhì)上等于第一輸入電壓V1和第二電壓V2的平均電壓，也就是，同相電壓((V1+V2)/2)。
換句話說，現(xiàn)在假定被應(yīng)用于一個(gè)非反相輸入端的電壓等于V1并且被應(yīng)用于另一個(gè)非反相輸入端的另一個(gè)電壓等于V2，最終從圖5中展示的NMOS晶體管差動(dòng)放大器輸出的電壓VO可由下列等式(3)表示Vo=V1+V22+22I1β-(22I1β)2-(V1-V2)22---(3)]]>其中β可由下列等式(1)表示，如同PMOS晶體管差動(dòng)放大器β=WLμCo---(1)]]>其中I1是流過各NMOS晶體管M8和NMOS晶體管M10的電流。
圖6是圖解PMOS晶體管差動(dòng)放大器的實(shí)際輸入輸出特性的框圖。參照?qǐng)D6，結(jié)合二輸入端的PMOS晶體管差分放大器的輸出電壓VO近似等于VO＝(V1+V2)/2。
當(dāng)二輸入端電壓V1和V2之差相對(duì)較小時(shí)。不過，當(dāng)該二輸入端電壓V1和V2之差變大時(shí)，從(V1+V2)/2得到的輸出電壓的誤差也會(huì)變大。
圖7是圖解NMOS晶體管差動(dòng)放大器的實(shí)際輸入輸出特性的框圖。參照?qǐng)D7，結(jié)合二輸入端的NMOS晶體管差動(dòng)放大器的輸出電壓VO近似等于VO＝(V1+V2)/2。
當(dāng)該二輸入端電壓V1和V2之差相對(duì)較小時(shí)。不過，當(dāng)該二輸入端電壓V1和V2之差變大時(shí)，從(V1+V2)/2得到的輸出電壓VO的誤差也會(huì)變大。
此外，當(dāng)比較圖6的輸入輸出特性和圖7的時(shí)，當(dāng)在該P(yáng)MOS晶體管差動(dòng)放大器和NMOS晶體管差動(dòng)放大器中的輸入電壓V1和V2之差變得很大時(shí)，可以發(fā)現(xiàn)彼此相反的誤差傾向。
現(xiàn)在參照?qǐng)D3，一個(gè)輸入級(jí)組成一個(gè)具有二非反相輸入的差動(dòng)放大器。圖3中展示的差動(dòng)放大電路由具有類似于上述PMOS晶體管差動(dòng)放大器那樣的電路配置的PMOS晶體管差動(dòng)級(jí)，和一個(gè)具有類似于上述NMOS晶體管差動(dòng)放大器那樣的電路配置的N差動(dòng)級(jí)組成，其間共享放大單元A1。
PMOS晶體管差動(dòng)級(jí)由恒流源CC1、四個(gè)PMOS晶體管M1到M4和兩個(gè)NMOS晶體管M5和M6組成。四個(gè)PMOS晶體管M1到M4的源極共同彼此相聯(lián)，并且恒流源CC1被插入到供電電壓VDD和這四個(gè)PMOS晶體管的漏極之間。PMOS晶體管M1和M3的漏極共同彼此相聯(lián)，并且PMOS晶體管M2和M4的漏極共同彼此相聯(lián)。NMOS晶體管M5和M6組成電流鏡像電路并起有效負(fù)載的作用。
NMOS晶體管差動(dòng)級(jí)由恒流源CC2、四個(gè)NMOS晶體管M7到M10以及第一和第二電流鏡像電路CM1和CM2組成。第一和第二電流鏡像電路CM1和CM2中的每一個(gè)都由PMOS晶體管M11和M12組成。第一電流鏡像電路中的PMOS晶體管M11的輸出與NMOS晶體管M7和M9連接，而PMOS晶體管M12的輸出與NMOS晶體管M6的漏極連接。而且，第二電流鏡像電路中的PMOS晶體管M11的輸出與NMOS晶體管M8和M10連接，而PMOS晶體管M12的輸出與NMOS晶體管M5的漏極連接。四個(gè)NMOS晶體管M7到M10的源極共同彼此相聯(lián)，而恒流源CC2被插入到地電壓和四個(gè)NMOS晶體管的漏極之間。NMOS晶體管M7和M9的源極共同彼此相聯(lián)，NMOS晶體管M8和M10的源極共同彼此相聯(lián)。在N差動(dòng)級(jí)中，電流鏡像電路CM1和電流鏡像電路CM2代替了電流鏡像電路M11和M12。電流鏡像電路CM1從一個(gè)輸出端供給電流IR/2到NMOS晶體管M7和M9上，而另一個(gè)輸出端連接到NMOS晶體管M6的漏極。此外，電流鏡像電路CM2從一個(gè)輸出端供給電流IR/2到NMOS晶體管M8和M10上，而另一個(gè)輸出端連接到NMOS晶體管M5的漏極。
此外，放大單元A1的輸出共同與NMOS晶體管M8的柵極和NMOS晶體管M10的柵極連接并共同與PMOS晶體管M2的柵極和PMOS晶體管M4的柵極連接，以組成一個(gè)電壓跟隨器電路。作為第一輸入端，NMOS晶體管M9的柵極和PMOS晶體管M3的柵極共同與第一輸入電壓V1相連接，并且作為第二輸入端，NMOS晶體管M7的柵極和PMOS晶體管M1的柵極共同與第二輸入電壓V2相連接。
NMOS晶體管M5的柵極連接到NMOS晶體管M6的柵極，而NMOS晶體管M5的柵極連接到NMOS晶體管M5的漏極上。NMOS晶體管M5和M6的源極連接到接地端GND。NMOS晶體管M5的漏極連接到PMOS晶體管M1和M3的漏極以及電流鏡像電路CM2上。NMOS晶體管M6的漏極連接到NMOS晶體管M2和M4的漏極、放大單元A1的輸入以及電流鏡像電路CM1上。
現(xiàn)在假定PMOS晶體管差動(dòng)級(jí)的共源極上的電壓為VMP，NMOS晶體管差動(dòng)級(jí)的共源極上的電壓為VMN，可進(jìn)行一個(gè)計(jì)算。參照?qǐng)D3，現(xiàn)假定流過各PMOS晶體管M2和PMOS晶體管M4的電流為I1P，流過PMOS晶體管M3的電流為I2P，流過PMOS晶體管M1的電流為I3P，電流I4P流過PMOS晶體管差動(dòng)級(jí)并由下列等式(4)表示為4I1P＝2I1P+I2P+I3P(4)。
此外，現(xiàn)假定流過各NMOS晶體管M8和NMOS晶體管M10的電流為I1N，流過NMOS晶體管M9的電流為I2N，并且流過NMOS晶體管M7的電流為I3N，則電流4I1N流過NMOS晶體管差動(dòng)級(jí)并由下列等式(5)表示為4I1N＝2I1N+I2N+I3N(5)。
此時(shí)，由于流過有效負(fù)載的電流彼此相等，可給出下列等式(6)I2P+I3P+2I1N＝I2N+I3N+2I1P(6)。
此時(shí)，假定PMOS晶體管內(nèi)的遷移率為μP，NMOS晶體管內(nèi)的遷移率為μN(yùn)，由此PMOS晶體管的柵極寬度W對(duì)于柵極長(zhǎng)度L的比率為WL|P]]>且由此NMOS晶體管的柵極寬度W對(duì)于柵極長(zhǎng)度L的比率為WL|N]]>當(dāng)各PMOS和NMOS晶體管的每單位面積的柵氧化膜電容等于Co時(shí)，通過使用由下列等式(7)和(8)表示的βP和βN進(jìn)行如下計(jì)算；βP=WL|PμPCO---(7),]]>βN=WL|NμNCO---(8).]]>
基于柵極到漏極電壓和漏電流之間的關(guān)系，假定PMOS晶體管差動(dòng)級(jí)內(nèi)的公共源到節(jié)點(diǎn)電壓為VMP，NMOS晶體管差動(dòng)級(jí)內(nèi)的公共源到節(jié)點(diǎn)電壓為VMN。此外，現(xiàn)假定PMOS晶體管的閾值電壓為VTP而NMOS晶體管的閾值電壓為VTN，流過相應(yīng)的晶體管的電流可以如下表示為I1P=βP2(VMP-VO-VTP)2---(9),]]>I2P=βP2(VMP-V1-VTP)2---(10),]]>I3P=βP2(VMP-V2-VTP)2---(11),]]>I1N=βN2(V0-VMN-VTN)2---(12),]]>I2N=βN2(V1-VMN-VTN)2---(13),]]>I3N=βN2(V2-VMN-VTN)2---(14).]]>如果上述等式(9)到(14)代入上述等式(6)，則可給出下列等式(15)βP2{(VMP-V1-VTP)2+(VMP-V2-VTP)2}+βN(V0-VMN-VTN)2]]>=βN2{(V1-VMN-VTN)2+(V2-VMN-VTN)2}+βP(VMP-V0-VTP)2---(15).]]>此時(shí)，基于柵極到源電壓VGS和漏電流(I1P、I1N)之間的關(guān)系，在PMOS溝道差動(dòng)級(jí)可滿足下列等式VMP-VTP=2I1PβP+VO]]>換句話說，可滿足下列等式(16)VGS=VMP-V0=2I1pβP+VTP---(16).]]>類似地，在NMOS溝道差動(dòng)級(jí)內(nèi)可滿足下列等式
VGS=VO-VMN=2I1NβN+VTN]]>換句話說，可滿足下列等式式(17)-VMN-VTN=2I1NβNV0---(17).]]>如果將這些等式(16)和(17)代入上述等式(15)，可得到下列等式(18)βP(2I1PβP+V0-V1)2+βP(2I1pβP+V0-V2)2+2βN2I1NβN]]>βN(V1+2I1NβN-V0)2+βN(V2+2I1PβP-V0)2+2βP2I1PβP-----(18).]]>展開等式(18)，可得到下列等式(19)2βPI1P(2V0-V1-V2)+βP{(V0-V1)2(V0-V2)2}]]>=22βNI1N(V1+V2-2V0)+βN{(V1-V0)2+(V2-V0)2}---(19).]]>在此等式(19)中，如果βP＝βN，也就是，WL|PμPC0=WL|NμNC0]]>WL|PμP=WL|NμN]]>那么在條件βP＝βN＝β下，下列等式可被滿足2β(2V0-V1-V2)(I1P+I1N)+β{(V0-V1)2+(V0-V2)2}]]>-β{(V1-V0)2+(V2-V0)2}=0]]>解此等式，可得到如下等式2V0-V1-V2＝0換句話說，VO由下列等式(20)表示
V0=V1+V22---(20).]]>因此，按照第一實(shí)施例中描述的差動(dòng)放大器，可輸出所希望的二輸入端電壓的一半電壓而不考慮流過PMOS晶體管差動(dòng)級(jí)的電流和通過NMOS晶體管差動(dòng)級(jí)的電流。
圖8是圖解圖3中展示的差動(dòng)放大器的輸入輸出特性的框圖。參照?qǐng)D8，可以很容易理解即使當(dāng)?shù)谝惠斎腚妷篤1和第二輸入電壓V2之差變得很大時(shí)，作為該差動(dòng)放大器的輸出電壓VO，隨著此第一實(shí)施例的二輸入端將輸出電壓(V1+V2)。
此外，如果βP不等于βN，可滿足下列等式2(2βPI1P-2βNI1N)(2Vo-V1-V2)+βP{2Vo2-2Vo(V1+V2)+V12+V22}]]>-βN{2Vo2-2Vo(V1-V2)+V12+V22}=0]]>展開此等式左邊，得到等式(21)2(βP-βN)V02-2V0{(βP-βN)(V1+V2)-2(2βPI1P-2βNI1N)}]]>+(βP-βN)(V12+V22)-2(2βPI1P-2βNI1N)(V1-V2)=0---(21).]]>對(duì)VO解此等式(21)，可得到如下等式(22)V0=V1+V22-(2βPI1P-2βNI1N)(βP-βN)]]>±16(2βPI1P-2βNI1N)2-4(βP-βN)2(V1-V2)24(βP-βN)---(22).]]>在此等式中，基于V1＝V2下的條件V1＝V2＝VO，上述等式(22)中的符號(hào)“加或減”變成加(+)。因此，此等式(22)可變換成下列等式(23)
V0=V1+V22-(2βPI1P-2βNI1N)(βP-βN)]]>+16(2βPI1P-2βNI1N)2-4(βP-βN)2(V1-V2)24(βP-βN)---(23).]]>當(dāng)NMOS晶體管差動(dòng)級(jí)和PMOS晶體管差動(dòng)級(jí)不平衡時(shí)，此等式(23)表達(dá)了一個(gè)等式，而且第二項(xiàng)和第三項(xiàng)形成了與期望值的一個(gè)誤差。
正如上述等式(23)所述，通過使用此第一實(shí)施例的差動(dòng)放大電路，二輸入端放大器的平均電壓的精度得到了可觀的改善，即使當(dāng)βP不等于βN時(shí)。
圖9是顯示根據(jù)本發(fā)明第二實(shí)施例的一個(gè)差動(dòng)放大器的電路配置的框圖?，F(xiàn)參照?qǐng)D9，第二實(shí)施例的差動(dòng)放大器由二輸入PMOS晶體管差動(dòng)級(jí)、二輸入NMOS晶體管差動(dòng)級(jí)、電流加法器電路以及放大單元A2組成。該二輸入PMOS晶體管差動(dòng)級(jí)由恒流源CC2和PMOS晶體管M1到M4組成，如同第一實(shí)施例中的PMOS晶體管差動(dòng)級(jí)。該二輸入NMOS晶體管差動(dòng)級(jí)由恒流源CC1和NMOS晶體管M7到M10組成，如同第一實(shí)施例中的NMOS晶體管差動(dòng)級(jí)。電流加法器電路將NMOS晶體管差動(dòng)級(jí)的輸出和PMOS晶體管差動(dòng)級(jí)的輸出相加，并將相加結(jié)果輸出到放大單元A2。放大單元A2的輸出共同連接到PMOS晶體管M2和M4以及NMOS晶體管M8和M10，由此構(gòu)成一個(gè)電壓跟隨器。
圖10是該電流加法器電路的一個(gè)具體電路圖?，F(xiàn)參照?qǐng)D10，電流加法器電路包括一個(gè)連接到正供電電壓VDD2的第四電流鏡像電路、連接到接地端GND的第五電流鏡像電路、以及第四和第五電流鏡像電路之間的第一和第二浮動(dòng)恒流源。此時(shí)，供電電壓是VDD2不過也可以是VDD。
第四電流鏡像電路是一個(gè)低壓共基共射連接電路的電流鏡像電路。第四電流鏡像電路包括PMOS晶體管M21到M24。該P(yáng)MOS晶體管M21和M22的源極連接到正電源VDD2上。PMOS晶體管M21的柵極連接到PMOS晶體管M22的柵極上，而PMOS晶體管M23的柵極連接到PMOS晶體管M24的柵極上。PMOS晶體管M21的漏極連接PMOS晶體管M23的源極，而PMOS晶體管M22的漏極連接PMOS晶體管M24的源極。PMOS晶體管M23的漏極連接PMOS晶體管M21的柵極。PMOS晶體管M23和M24的柵極連接到偏置端BP2上。PMOS晶體管M23的源極和PMOS晶體管M24的源極分別連接到NMOS晶體管M7和M9的漏極的公共結(jié)點(diǎn)以及NMOS晶體管M8和M10的漏極的公共結(jié)點(diǎn)上。偏置信號(hào)BP2及其后的偏置信號(hào)BN2在放大期間分別被設(shè)置成低電平和高電平。
第五電流鏡像電路是一個(gè)低壓共基共射連接電路的電流鏡像電路。第五電流鏡像電路包括NMOS晶體管M25到M28。NMOS晶體管M25和M26的源極連接到地電壓GND上。NMOS晶體管M25的柵極連接到NMOS晶體管M26的柵極上，而PMOS晶體管M27的柵極連接到NMOS晶體管M28的柵極上。NMOS晶體管M25的漏極連接NMOS晶體管M27的源極，而NMOS晶體管M26的漏極連接NMOS晶體管M28的源極。NMOS晶體管M27的漏極連接NMOS晶體管M25的柵極。NMOS晶體管M27和M28的柵極連接到偏置端BN2上。NMOS晶體管M27的源極和NMOS晶體管M28的源極分別連接到PMOS晶體管M2和M4的漏極的公共結(jié)點(diǎn)和PMOS晶體管M1和M3的漏極的公共結(jié)點(diǎn)上。
第一浮動(dòng)恒流源包括并聯(lián)的PMOS晶體管M30和NMOS晶體管M29。PMOS晶體管M30的源極和NMOS晶體管M29的漏極連接到PMOS晶體管M23的漏極上。PMOS晶體管M30的漏極和NMOS晶體管M29的源極還連接到NMOS晶體管M27的漏極上。PMOS晶體管M30的柵極和NMOS晶體管M29的柵極分別連接到偏置端BP3和BN3上。于是，基于在偏置端BP3和BN3上的信號(hào)，恒定電流從第四電流鏡像電路流向第五電流鏡像電路。
第二浮動(dòng)恒流源包括并聯(lián)的PMOS晶體管M32和NMOS晶體管M31。PMOS晶體管M32的源極和NMOS晶體管M31的漏極連接到PMOS晶體管M24的漏極上。PMOS晶體管M32的漏極和NMOS晶體管M31的源極還連接到NMOS晶體管M28的漏極上。PMOS晶體管M32的柵極和NMOS晶體管M31的柵極分別連接到偏置端BP3和BN3上。于是，基于在偏置端BP3和BN3上的信號(hào)，恒定電流從第四電流鏡像電路流向第五電流鏡像電路。
在此電流加法器電路中，PMOS晶體管M21的漏極和PMOS晶體管M23的源極之間的結(jié)點(diǎn)共同彼此相聯(lián)，并且PMOS晶體管M22的漏極和PMOS晶體管M24的源極之間的結(jié)點(diǎn)起到正向電流相加端的作用。此外，NMOS晶體管M25的漏極和NMOS晶體管M27的源極之間的結(jié)點(diǎn)共同還彼此相聯(lián)，并且NMOS晶體管M26的漏極和NMOS晶體管M28的源極之間的結(jié)點(diǎn)起到負(fù)電流相加端的作用。電容器C1和C2的串聯(lián)電路連接在PMOS晶體管M22的漏極和NMOS晶體管M28的漏極之間。電容器C1和C2之間的結(jié)點(diǎn)與一個(gè)輸出端OUT連接。
作為放大單元A2，一個(gè)輸出級(jí)電路包括一個(gè)串聯(lián)的PMOS晶體管M33和一個(gè)NMOS晶體管M34。PMOS晶體管M33的源極連接到正電源端VDD2上，NMOS晶體管M34的源極連接到負(fù)電源端GND上。NMOS晶體管M33的柵極連接到PMOS晶體管M24的漏極上作為第四電流鏡像電路的輸出，NMOS晶體管M34的柵極連接到NMOS晶體管M28的漏極上作為第五電流鏡像電路的輸出。PMOS晶體管M33和NMOS晶體管M34之間的結(jié)點(diǎn)與輸出端OUT連接。該輸出級(jí)電路組成一個(gè)所謂的AB類輸出電路，基于上述偏置端BP3和BN3之間的電壓會(huì)確定一個(gè)空載電流。
在此電流加法器電路中，連接到各個(gè)電流相加端的晶體管信號(hào)被彼此相加，并輸出相加結(jié)果到輸出端OUT。由于圖9中展示的差動(dòng)放大器具有圖10中展示的電流加法器電路，在有效負(fù)載中輸入電流并不是被彼此相加，而是分別處理。
在第二實(shí)施例中，執(zhí)行如下計(jì)算，現(xiàn)假定PMOS晶體管差動(dòng)級(jí)的公共源極上的電壓為VMP，且NMOS晶體管差動(dòng)級(jí)的公共源極上的電壓為VMN。
4I1P＝2I1P+I2P+I3P(4)4I1N＝2I1N+I2N+I3N(5)由于流過有效負(fù)載的電流彼此相等，可得到下列等式(24)和(25)I2P+I3P＝2I1N(24)I2N+I3N＝2I1P(25)即使等式(25)的左側(cè)被加到等式(24)的右側(cè)，且等式(25)的右側(cè)被加到等式(24)的左側(cè)，也可滿足下列等式(26)I2P+I3P+2I1N＝I2N+I3N+2I1P(26)。
很清楚等式(26)完全與第一實(shí)施例中的差動(dòng)放大器(也就是，在有效負(fù)載中將N溝道輸出加到P溝道輸出的差動(dòng)放大器)的等式(6)相同。這樣，計(jì)算結(jié)果就彼此相等。換句話說，圖9中展示的差動(dòng)放大器輸出二輸入端電壓的一個(gè)期望的半電壓。
此外，由于使用了本發(fā)明的電路配置，可以實(shí)現(xiàn)輸入滿幅度。在圖9中，為實(shí)現(xiàn)作為整個(gè)差動(dòng)放大器特征的滿幅度輸入，電流加法器電路的電路配置是很重要的?，F(xiàn)在將參照?qǐng)D9描述原因。首先，為實(shí)現(xiàn)滿幅度輸入，所有的輸入級(jí)晶體管M1到M4，或所有其他的晶體管M7到M10都要求進(jìn)入五極管區(qū)(也就是，飽和區(qū))。這是因?yàn)橄铝性?。也就是說，如果這些晶體管M1到M4，或M7到M10進(jìn)入三極管區(qū)，該晶體管的輸出電阻就會(huì)極度下降，并且該晶體管的互導(dǎo)gm也會(huì)下降，從而這些晶體管將不能執(zhí)行正常的差動(dòng)級(jí)晶體管操作。MOS晶體管進(jìn)入五極管區(qū)(飽和區(qū))時(shí)的條件通過下列等式(27)表示，現(xiàn)假定漏極到源極的電壓為VDS，柵極到源極電壓為VGS，且閾值電壓為VTVDS＞VGS-VT(27)。
此時(shí)，當(dāng)輸入電壓變成GND(零伏)的最小電壓時(shí)，PMOS晶體管M1到M4進(jìn)入五極管區(qū)(飽和區(qū))的條件為GND(零伏)的柵極電壓，這是由于這些PMOS晶體管的源極電壓變得等于VGS。另一方面，現(xiàn)假定漏極電壓等于VD，則源極到漏極電壓VDS可以用下式(28)表示VDS＝VGS-VD(28)。
基于上述等式(27)和等式(28)定義的條件，電流加法器電路需要被設(shè)計(jì)成能夠滿足下列等式VGS-VD＞VGS-VT，亦即VD＜VT(29)。
電壓VD是與MOS晶體管M1和M3的漏極、或MOS晶體管M2和M4的漏極相連的結(jié)點(diǎn)的電壓。基于此條件和上述等式(29)，電流加法器電路的輸入電壓必須被設(shè)置得低于或等于VT。現(xiàn)在，作為一個(gè)具體值，由于一般晶體管的閾值電壓VT近似為0.7V，按照等式(29)，電流加法器電路的輸入電壓需要低于或近似等于0.7V。
類似地，當(dāng)輸入電壓等于VDD的最大電勢(shì)時(shí)，NMOS晶體管M7到M10進(jìn)入五極管區(qū)域(飽和區(qū))的條件為VDD的柵極電壓。這樣，此時(shí)這些NMOS晶體管的源極電壓變成等于VDD-VGS。另一方面，現(xiàn)假定漏極電壓等于VD，源極到漏極電壓VDS可以用下式(30)表示VDS＝VD-(VDD-BGS)(30)。
基于上述等式(27)和等式(30)定義的條件，電流加法器電路需要被設(shè)計(jì)成能夠滿足下列等式VD-VDD+VGS＞VGS-VT，亦即VDD-VD＜VT(31)。
漏極電壓VD是連接到NMOS晶體管M7和M9的漏極、或NMOS晶體管M8和M10的漏極的結(jié)點(diǎn)的端電壓?；诖藯l件和上述等式(31)，電流加法器電路的輸入電壓必須被設(shè)置成高于或等于VDD-VT?，F(xiàn)在，作為具體值，輸入電壓要求被設(shè)置成高于或近似等于(VDD-0.7V)。圖9的電流加法器電路要求被設(shè)計(jì)成可滿足上述條件的那種方式。應(yīng)該注意的是能滿足該條件的電流加法器電路的一個(gè)實(shí)例是圖10中展示的電流加法器電路的電路配置。
接下來，現(xiàn)在將解釋為什么圖10的這個(gè)電流加法器電路可以滿足上述條件的理由。當(dāng)輸入電壓等于GND(零伏)時(shí)，該電流加法器電路的輸入端電壓即為NMOS晶體管M25和M26的漏極電壓VD(M25/M26)。現(xiàn)假定偏置端BN2的端電壓為VBN2而各NMOS晶體管M27和M28的柵極到源極電壓為VGS(M27/M28)，此漏極電壓VD(M25/M26)可以用下式(32)表示VD(M25/M26)＝VBN2-VGS(M27/M28)(32)。
此時(shí)，在一般的設(shè)計(jì)中，偏置端BN2的端電壓VBN2由MOS晶體管的柵極到源極電壓產(chǎn)生。這樣，上述等式(32)可作如下改變VD(M25/M26)＝VGS-VGS(M27/M28)＜0.7V(33)。
因此，等式(33)可滿足上述條件。類似地當(dāng)輸入電壓為VDD的最大電勢(shì)時(shí)，也可以滿足上述條件。因而，如果使用這樣的電路配置，就可以實(shí)現(xiàn)滿幅度輸入。于是，就可增加電源的使用效率，并且可以實(shí)現(xiàn)低電壓和低功耗。
圖11是顯示電流加法器電路的另一個(gè)具體電路的框圖?，F(xiàn)參照?qǐng)D11，將描述此電流加法器電路。圖11中展示的電流加法器電路由連接到正電源的第六電流鏡像電路、連接到接地端GND的第七電流鏡像電路，以及第三浮動(dòng)恒流源組成。此第六電流鏡像電路由PMOS晶體管M41和M42組成。PMOS晶體管M41的柵極連接到PMOS晶體管M42的柵極、以及PMOS晶體管M41的漏極上。PMOS晶體管M41和M42的源極也連接到正電源電壓VDD2上。PMOS晶體管M41和M42的漏極分別連接NMOS晶體管M7和M9的漏極結(jié)點(diǎn)以及NMOS晶體管M8和M10的漏極結(jié)點(diǎn)。
該第七電流鏡像電路由NMOS晶體管M43和M44組成。NMOS晶體管M43的柵極連接NMOS晶體管M44的柵極、以及NMOS晶體管M43的漏極。而且，NMOS晶體管M43和M44的源極也連接地電壓GND。NMOS晶體管M43和M44的漏極分別連接PMOS晶體管M2和M4的漏極結(jié)點(diǎn)以及PMOS晶體管M1和M3的漏極結(jié)點(diǎn)。
第三浮動(dòng)恒流源由并聯(lián)的PMOS晶體管M52和NMOS晶體管M51組成。PMOS晶體管M52的源極和NMOS晶體管M51的漏極共同連接NMOS晶體管M44的漏極。而且，PMOS晶體管M52的源極和NMOS晶體管M51的漏極共同連接PMOS晶體管M42的漏極。PMOS晶體管M52的柵極和NMOS晶體管M51的柵極分別與偏置端BP3和BN3連接。
在正電源電壓VDD2和地電壓GND之間提供有一個(gè)恒流源CC3、電容器C1和C2、以及恒流源CC4的串聯(lián)電路。恒流源CC3和電容器C1之間的結(jié)點(diǎn)與PMOS晶體管M42的漏極連接。恒流源CC4和電容器C2之間的結(jié)點(diǎn)與NMOS晶體管M44的漏極連接。電容器C1和C2之間的結(jié)點(diǎn)與輸出端OUT連接。
輸出級(jí)電路由在電源電壓VDD2和地電壓GND之間串聯(lián)的PMOS晶體管M53和NMOS晶體管M54組成。PMOS晶體管M53的柵極連接到PMOS晶體管M42的漏極和恒流源CC3和電容器C1之間的結(jié)點(diǎn)上。NMOS晶體管M54的柵極也連接到NMOS晶體管M44的漏極和恒流源CC4和電容器C2之間的結(jié)點(diǎn)上。PMOS晶體管M53和NMOS晶體管M54之間的結(jié)點(diǎn)與輸出端OUT連接。此輸出級(jí)電路組成一個(gè)所謂的AB類輸出電路，基于偏置端BP3和BN3之間的電壓確定一個(gè)空載電流。恒流源CC3流出與恒流源CC4流出的相同的電流，且可以和流過第三浮動(dòng)恒流源的電流相同。
在圖11中展示的此電流加法器電路中，電流消耗比較起圖10的電流加法器電路來變得很小。原因是MOS晶體管M29和M30的第一浮動(dòng)恒流源可以從圖11中的電流加法器電路中省略掉，以及在設(shè)計(jì)中流過晶體管M51/M52的電流通路的電流可以被降低到最小的電流值上。
如上所述，根據(jù)本發(fā)明，NMOS晶體管差動(dòng)放大器和PMOS晶體管差動(dòng)放大器彼此結(jié)合以消除相應(yīng)的差動(dòng)放大器中的誤差。于是，當(dāng)向二輸入端供給兩個(gè)不同的輸入電壓V1和V2時(shí)，平均電壓，也就是，((V1+V2)/2)可以被正確輸出。
權(quán)利要求
1.一個(gè)差動(dòng)放大器電路，包括接收第一和第二輸入信號(hào)和作為第三輸入信號(hào)的輸出信號(hào)的第一差動(dòng)晶體管對(duì)；接收所述第一和第二輸入信號(hào)以及作為第四輸入信號(hào)的所述輸出信號(hào)的第二差動(dòng)晶體管對(duì)；將來自所述第一差動(dòng)晶體管對(duì)的第一輸出信號(hào)和來自所述第二差動(dòng)晶體管對(duì)的第二輸出信號(hào)相加的加法器部件；以及將來自所述加法器部件的相加總和信號(hào)放大輸出到所述第一和第二差動(dòng)晶體管對(duì)的放大單元。
2.根據(jù)權(quán)利要求1的差動(dòng)放大器，其中所述第一差動(dòng)晶體管對(duì)包括第一和第二P溝道晶體管，其具有共同相連的源極、分別接收所述第一和第二輸入信號(hào)的柵極，以及共同相連的漏極；以及第三和第四P溝道晶體管，其具有共同與所述第一和第二P溝道晶體管的所述源極相連接的源極、共同接收所述輸出信號(hào)的柵極、以及共同相連的漏極，并且所述第二差動(dòng)晶體管對(duì)包括第五和第六N溝道晶體管，其具有共同相連的源極、分別接收所述第一和第二輸入信號(hào)的柵極，以及共同相連的漏極；以及第七和第八N溝道晶體管，其具有共同與所述第五和第六N溝道晶體管的所述源極相連接的源極、共同接收所述輸出信號(hào)的柵極、以及共同相連的漏極，所述第一輸出信號(hào)分別從所述第一和第二P溝道晶體管的所述漏極和所述第三和第四P溝道晶體管的所述漏極輸出，以及所述第二輸出信號(hào)分別從所述第五和第六N溝道晶體管的所述漏極和所述第七和第八N溝道晶體管的所述漏極輸出。
3.根據(jù)權(quán)利要求2的差動(dòng)放大器電路，其中所述加法器部件包括第一電流鏡像電路，其與所述第一差動(dòng)晶體管對(duì)相連接以接收所述第一輸出信號(hào)；第二電流鏡像電路，其與所述第二差動(dòng)晶體管對(duì)相連接并輸出所述第二輸出信號(hào)之一到所述第一電流鏡像電路的晶體管之一；以及第三電流鏡像電路，其與所述第二差動(dòng)晶體管對(duì)相連接并輸出其它所述第二輸出信號(hào)到所述第一電流鏡像電路的其它所述晶體管。
4.根據(jù)權(quán)利要求3的差動(dòng)放大器，還包括第一和第二恒流源，其中所述第一和第二P溝道晶體管彼此并聯(lián)而所述第一和第二P溝道晶體管的所述源極與所述第一恒流源連接，并且所述第一和第二P溝道晶體管的所述漏極共同與所述第一電流鏡像電路的晶體管之一相連接以輸出所述第一輸出信號(hào)之一到所述第一電流鏡像電路中的所述一個(gè)晶體管上，所述第三和第四P溝道晶體管彼此并聯(lián)且所述第三和第四晶體管的所述源極與所述第一恒流源連接，并且所述第三和第四晶體管的所述漏極共同與所述第一電流鏡像電路的其它晶體管相連接以輸出其它所述第一輸出信號(hào)到所述第一電流鏡像電路中的所述其它晶體管上，所述第五和第六N溝道晶體管彼此并聯(lián)且所述第五和第六N溝道晶體管的所述源極與所述第二恒流源連接，并且所述第五和第六N溝道晶體管的所述漏極共同與所述第二電流鏡像電路的晶體管之一相連接，以及所述第七和第八N溝道晶體管彼此并聯(lián)且所述第七和第八N溝道晶體管的所述源極與所述第二恒流源連接，并且所述第七和第八N溝道晶體管的所述漏極共同與所述第三電流鏡像電路的晶體管之一相連接，其中所述第二輸出信號(hào)之一是由所述第二電流鏡像電路的其它晶體管提供到所述第一電流鏡像電路的所述其它晶體管上的，以及其它所述第二輸出信號(hào)是由所述第三電流鏡像電路的其它晶體管提供到所述第一電流鏡像電路的所述一個(gè)晶體管上的。
5.根據(jù)權(quán)利要求1或2的差動(dòng)放大器電路，其中所述加法器部件包括接收所述第二輸出信號(hào)的第四電流鏡像電路；接收所述第一輸出信號(hào)的第五電流鏡像電路；以及連接在所述第四和第五電流鏡像電路之間的浮動(dòng)恒流源部件，所述放大單元基于來自所述第四電流鏡像電路的第三輸出信號(hào)和來自所述第五電流鏡像電路的第四輸出信號(hào)而被驅(qū)動(dòng)以輸出所述相加總和信號(hào)。
6.根據(jù)權(quán)利要求5的差動(dòng)放大器電路，其中所述各第四和第五電流鏡像電路為共基共射連接電路類型。
7.根據(jù)權(quán)利要求5的差動(dòng)放大器電路，其中所述浮動(dòng)恒流源部件包括第一電流源部件，其包括并聯(lián)的一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管并連接在所述第四電流鏡像電路的一側(cè)和所述第五電流鏡像電路的一側(cè)之間；以及第二電流源部件，其包括并聯(lián)的一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管并連接在所述第四電流鏡像電路的另一側(cè)和所述第五電流鏡像電路的另一側(cè)之間。
8.根據(jù)權(quán)利要求5的差動(dòng)放大器電路，其中所述放大單元包括串聯(lián)的一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管，所述輸出級(jí)電路的所述P溝道MOS晶體管和所述N溝道MOS晶體管接收作為所述相加總和信號(hào)的，分別來自所述第四電流鏡像電路的所述第三輸出信號(hào)和來自所述第五電流鏡像電路的所述第四輸出信號(hào)，并從所述輸出級(jí)電路的所述P溝道MOS晶體管和所述N溝道MOS晶體管之間的結(jié)點(diǎn)輸出所述輸出信號(hào)。
9.根據(jù)權(quán)利要求5的差動(dòng)放大器電路，其中所述浮動(dòng)恒流源部件包括第一電流源部件，其包括并聯(lián)的一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管并連接在所述第四電流鏡像電路的一側(cè)和所述第五電流鏡像電路的一側(cè)之間。
10.根據(jù)權(quán)利要求9的差動(dòng)放大器電路，其中所述放大單元包括串聯(lián)的一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管，所述輸出級(jí)電路的所述P溝道MOS晶體管和所述N溝道MOS晶體管接收作為所述相加總和信號(hào)的，分別來自所述第四電流鏡像電路的所述第三輸出信號(hào)和來自所述第五電流鏡像電路的所述第四輸出信號(hào)，并從所述輸出級(jí)電路的所述P溝道MOS晶體管和所述N溝道MOS晶體管之間的結(jié)點(diǎn)輸出所述輸出信號(hào)。
11.根據(jù)權(quán)利要求4的差動(dòng)放大器電路，其中每個(gè)所述第一到第四P溝道MOS晶體管的遷移率為μP，而所述各第五到第八N溝道MOS晶體管的遷移率為μN(yùn)，每個(gè)所述第一到第四P溝道MOS晶體管的柵極寬度W對(duì)于柵極長(zhǎng)度L的比率為WL|P]]>每個(gè)所述第五到第八N溝道MOS晶體管的柵極寬度W對(duì)于柵極長(zhǎng)度L的比率為WL|N]]>當(dāng)每個(gè)所述第一到第四P溝道MOS晶體管和所述第五到第八N溝道MOS晶體管的每單位面積的柵氧化膜電容為Co時(shí)，由下列等式指示的βP和βN滿足關(guān)系βP＝βNβP=WL|PμPCo]]>βN=WL|NμNCo.]]>
12.一種差動(dòng)放大電路，包括第一類型的第一差動(dòng)電路，其響應(yīng)于第一和第二輸入信號(hào)和輸出信號(hào)，以傳送第一節(jié)點(diǎn)和第二節(jié)點(diǎn)；第一電流鏡像電路，具有連接到所述第二節(jié)點(diǎn)的第一端；與所述第一類型互補(bǔ)的第二類型的第二差動(dòng)電路，其響應(yīng)所述第一和第二輸入信號(hào)和所述輸出信號(hào)，以傳送第三節(jié)點(diǎn)和第四節(jié)點(diǎn)；第二電流鏡像電路，具有連接到所述第三節(jié)點(diǎn)的第一端和連接到所述第二節(jié)點(diǎn)的第二端；第三電流鏡像電路，具有連接到所述第四節(jié)點(diǎn)的第一端和連接到所述第一節(jié)點(diǎn)的第二端；以及放大器，連接到所述第二節(jié)點(diǎn)以輸出所述輸出信號(hào)。
全文摘要
差動(dòng)放大器電路包括一個(gè)第一差動(dòng)晶體管對(duì)、一個(gè)第二差動(dòng)晶體管對(duì)、一個(gè)加法器部件和一個(gè)放大單元。第一差動(dòng)晶體管對(duì)接收第一和第二輸入信號(hào)以及作為第三輸入信號(hào)的輸出信號(hào)，而第二差動(dòng)晶體管對(duì)接收第一和第二輸入信號(hào)以及作為第四輸入信號(hào)的輸出信號(hào)。該加法器部件疊加第一差動(dòng)晶體管對(duì)傳來的第一輸出信號(hào)和第二差動(dòng)晶體管對(duì)傳來的第二輸出信號(hào)，該放大單元放大該加法器部件的相加總和信號(hào)以輸出到第一和第二差動(dòng)晶體管對(duì)上。
文檔編號(hào)H03F3/45GK1612467SQ20041008489
公開日2005年5月4日 申請(qǐng)日期2004年11月1日 優(yōu)先權(quán)日2003年10月31日
發(fā)明者西村浩一, 島谷淳 申請(qǐng)人:恩益禧電子股份有限公司