專利名稱：輸出電路、數(shù)字模擬電路和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及差動放大器和用它的顯示裝置。
背景技術(shù)：
近來，顯示裝置，廣泛地普及以薄型、輕量、低消耗電功率為特征的液晶顯示裝置(LED)，大量利用于便攜式電話機(移動電話、蜂窩式電話)和PDA(個人數(shù)字助理)、筆記本PC等的移動設(shè)備的顯示單元中?？墒亲罱壕э@示裝置的大畫面化和移動圖像對應(yīng)技術(shù)也提高了，也可以實現(xiàn)不僅移動用途的而且固定型的大畫面顯示裝置和大畫面液晶電視。作為這些液晶顯示裝置，利用可以高精細顯示的有源矩陣驅(qū)動方式的液晶顯示裝置。首先，我們參照圖26，概略地述說有源矩陣驅(qū)動方式的液晶顯示裝置的典型構(gòu)成。此外，在圖26中，用等效電路模式地表示與液晶顯示單元的1個像素連接的主要構(gòu)成。
一般，有源矩陣驅(qū)動方式的液晶顯示裝置的顯示單元960具有將透明的像素電極964和薄膜晶體管(TFT)963配置成矩陣狀的半導體基片(例如在彩色SXGA面板的情形中，1280×3像素列×1024像素行)、和在整個面上形成1個透明電極966的對置基片，使這2塊基片對置，在其間封入液晶的構(gòu)造。
通過由掃描信號控制持有開關(guān)功能的TFT963的接通、斷開，當TFT963接通時，將與圖像信號對應(yīng)的灰度電壓加到圖像電極964上，根據(jù)各圖像電極964和對置基片電極966之間的電位差，使液晶透過率變化，由液晶電容965在一定期間保持該電位差來顯示圖像。
在半導體基片上，將傳送向各像素電極964施加的多個電平電壓(灰度電壓)的數(shù)據(jù)線962和傳送掃描信號的掃描線961配置成網(wǎng)格狀(在上述彩色SXGA面板的情形中，數(shù)據(jù)線為1280×3條，掃描線為1024條)，掃描線961和數(shù)據(jù)線962，由于在相互的交叉部生成的電容和夾持在對置基板電極之間的液晶電容等，成為大的電容性負載。
此外，由柵極驅(qū)動器970向掃描線961供給掃描信號，又由數(shù)據(jù)驅(qū)動器980通過數(shù)據(jù)線962向各像素電極964供給灰度電壓。
在1幀期間(1/60秒)中進行并且在各掃描線中每1個像素行(每1行)順次地選擇1個畫面份數(shù)的數(shù)據(jù)改寫，在選擇期間內(nèi)，從各數(shù)據(jù)線供給灰度電壓。
此外，與柵極驅(qū)動器970可以供給至少2值的掃描信號相對，需要數(shù)據(jù)驅(qū)動器980用與灰度數(shù)相應(yīng)的多值電平的灰度電壓驅(qū)動數(shù)據(jù)線。因此，數(shù)據(jù)驅(qū)動器980的緩沖器單元要用可以輸出高精度電壓的差動放大器。
又，近來，在液晶顯示裝置中，隨著高畫質(zhì)化(多色化)的進展，提高了對至少26萬種顏色(RGB各6位的影像數(shù)據(jù))，進一步2680萬種顏色(RGB各8位的影像數(shù)據(jù))以上的需要。
因此，輸出與多位影像數(shù)據(jù)對應(yīng)的灰度電壓的數(shù)據(jù)驅(qū)動器，不僅要求極高精度的電壓輸出，而且成為增加處理影像數(shù)據(jù)的電路單元的元件數(shù)，增加數(shù)據(jù)驅(qū)動器LSI的芯片面積，導致高成本的主要原因。下面我們詳細說明這個問題。
圖27是表示圖26的數(shù)據(jù)驅(qū)動器980的構(gòu)成的圖，是用方框表示數(shù)據(jù)驅(qū)動器980的主要部分的圖。當參照圖27時，數(shù)據(jù)驅(qū)動器980具有包含鎖存地址選擇器981、鎖存器982、灰度電壓發(fā)生器983、解碼器984和緩沖器電路985的構(gòu)成。
鎖存地址選擇器981根據(jù)時鐘信號CLK，決定數(shù)據(jù)鎖存的定時。鎖存器982根據(jù)由鎖存地址選擇器981決定的時刻，鎖存影像數(shù)字數(shù)據(jù)，與STB信號(選通信號)相應(yīng)，將數(shù)據(jù)一齊輸出到各解碼器984。灰度電壓發(fā)生器983生成與影像數(shù)據(jù)對應(yīng)的灰度數(shù)的灰度電壓。解碼器984選擇并輸出1個與輸入數(shù)據(jù)對應(yīng)的灰度電壓。緩沖器電路985輸入從解碼器984輸出的灰度電壓，進行電流放大，作為輸出電壓Vout進行輸出。
例如，當輸入6位影像數(shù)據(jù)時，灰度數(shù)為64，灰度電壓產(chǎn)生電路983生成64級的灰度電壓。解碼器984具有從64級的灰度電壓選擇1個灰度電壓的電路構(gòu)成。
另一方面，當輸入8位影像數(shù)據(jù)時，灰度數(shù)為256，灰度電壓產(chǎn)生電路983生成256級的灰度電壓。解碼器984具有從256級的灰度電壓選擇1個灰度電壓的電路構(gòu)成。
這樣，當使影像數(shù)據(jù)多位化時，灰度電壓產(chǎn)生電路983和解碼器984的電路規(guī)模增大。例如當從6位增加到8位時，電路規(guī)模增大4倍以上。所以，由于影像數(shù)據(jù)的多位化，增加數(shù)據(jù)驅(qū)動器LSI的芯片面積，導致高成本。
與此相對，在后述專利文獻1和后述專利文獻2中提出了即便多位化也能夠?qū)?shù)據(jù)驅(qū)動器LSI的芯片面積的增加抑制到最小限度的構(gòu)成。圖28是后述專利文獻1提出的構(gòu)成的一例(與后述專利文獻1的第16圖對應(yīng))。
當參照圖28時，該數(shù)據(jù)驅(qū)動器的灰度電壓發(fā)生器電路986、解碼器987和緩沖器電路988的構(gòu)成與圖27所示的不同。圖28的灰度電壓產(chǎn)生電路986生成2個灰度的灰度電壓，將解碼器987的灰度電源線數(shù)減少到圖27的解碼器984的約1/2。解碼器987與影像數(shù)據(jù)相應(yīng)，選擇2個灰度電壓輸出到緩沖器電路988。緩沖器電路988能夠?qū)斎氲?個灰度電壓和2個灰度電壓中間的灰度電壓進行電流放大并輸出。
后述專利文獻1、2所述的構(gòu)成具備輸入2個灰度電壓輸出2個灰度電壓的一方及其中間電壓的緩沖器電路988，將解碼器987的灰度電源線數(shù)削減一半，削減解碼器987的電路規(guī)模，達到實現(xiàn)節(jié)省面積化即低成本化的目的。所以，對于影像數(shù)據(jù)信號的多位化，能夠多少抑制數(shù)據(jù)驅(qū)動器LSI的芯片面積的增加。
此外，作為適合于緩沖器電路988的差動放大器，提出了如后述專利文獻1的第5圖(B)和后述專利文獻2的第15圖所示的構(gòu)成。我們認為在后述專利文獻1的第5圖(B)所示的構(gòu)成中，差動對的輸出端成為二極管連接的電流反射鏡的輸入端，是作為差動放大器不起作用的構(gòu)成，但是從與后述專利文獻1關(guān)聯(lián)的后述專利文獻2的第15圖，推斷在后述專利文獻1、2中提出的差動放大器的代表性特征是備有如圖29所示的差動段910的差動放大器(根據(jù)本發(fā)明者的研討)。
當參照圖29時，表示了2個輸入的差動放大器的構(gòu)成，差動段910的特征是與成為第1差動對的各個晶體管901、902并聯(lián)地連接成為第2差動對的各個晶體管903、904，各差動對由共同的電流源907驅(qū)動。將各個灰度電壓Vp1、Vp2輸入到晶體管901、903的柵極，共同連接晶體管902、904的柵極并反饋輸入差動放大器的輸出Vn1。又，第1和第2差動對的輸出對分別與電流反射鏡905、906的輸入端和輸出端連接，進行與第1和第2差動對的共同輸出信號相應(yīng)的放大動作。
這樣構(gòu)成的差動放大器，·當電壓Vp1、Vp2為相同的輸入電壓時，輸出電壓Vn1與輸入電壓相等，·當電壓Vp1、Vp2不同時，輸出電壓Vn2成為電壓Vp1、Vp2的中間電壓。
我們已經(jīng)指出圖29所示的差動放大器存在著在輸出2個輸入電壓的中間電壓的情形中，當2個輸入值的電壓差大時，就不成為中間電壓，而偏移到2個輸入電壓的一方的電壓值附近那樣的課題(第1課題)(請參照專利文獻1的第13頁，段落 的記述)。
又，在液晶顯示裝置中，數(shù)據(jù)驅(qū)動器的輸出電壓特性如圖30(與專利文獻1的第20圖(b)對應(yīng))所示，在灰度數(shù)據(jù)的中間部分中灰度間的電位差小，而在灰度數(shù)據(jù)的低側(cè)和高側(cè)，灰度間的電位差大。
因此，在將圖29的差動放大器用于液晶顯示裝置的數(shù)據(jù)驅(qū)動器的輸出緩沖器電路的情形中，存在著只能夠適用于灰度數(shù)據(jù)的中間部分，而不能夠適用于灰度數(shù)據(jù)的中間部分以外的范圍那樣的課題(第2課題)。
因此，在專利文獻1中，作為液晶顯示裝置的數(shù)據(jù)驅(qū)動器，記述了如圖31(與專利文獻1的第21圖對應(yīng))所示的構(gòu)成。
圖31所示的數(shù)據(jù)驅(qū)動器，與圖28所示的數(shù)據(jù)驅(qū)動器比較，灰度電壓產(chǎn)生電路的構(gòu)成不同。在圖31所示的構(gòu)成中，在灰度電壓產(chǎn)生電路中，在與低側(cè)和高側(cè)的灰度數(shù)據(jù)對應(yīng)的灰度電壓中，對于每1個灰度，生成灰度電壓(V0、V1、V2、…、Vk和Vn、V(n+1)、…、V(m-1))，在與中間的灰度數(shù)據(jù)對應(yīng)的灰度電壓中，對于每2個灰度，生成灰度電壓(Vk、V(k+2)、V(k+4)、…、Vn)。
所以，在將圖29的差動放大器用于圖31所示的液晶顯示裝置的數(shù)據(jù)驅(qū)動器的輸出緩沖器電路988的情形中，能夠削減數(shù)據(jù)線數(shù)的比例低下。因此，存在著削減解碼器987的電路規(guī)模和削減數(shù)據(jù)驅(qū)動器LSI的面積的效果變小那樣的課題(第3課題)。
本發(fā)明者調(diào)查了專利文獻1等中揭示的圖29的差動放大器的特性，研討了圖29的差動放大器的課題，并說明如下。
圖32是用于說明由圖29的差動放大器輸出輸入電壓Vp1、Vp2的中間電壓Vn1時的作用的圖。下面，我們參照圖32進行說明。
令圖29的差動放大器的2個差動對(901、902)、(903、904)的各晶體管分別具有同一尺寸，在晶體管901、902、903、904中流動的電流分別為Ia、Ib、Ic、Id。在圖32中，表示了輸入電壓Vp1、Vp2在Vp1＜Vp2情形中的例子。圖32是表示漏—源極間電流Ids(縱軸)與對于電源VSS的電壓V(橫軸)的關(guān)系的圖，表示了晶體管901～904的特性曲線(Ids-Vg特性)。當用這種圖時，比較容易理解該放大器的作用。
關(guān)于2個差動對，因為與源極共同連接的晶體管尺寸也是相同的，所以2個差動對的各晶體管在圖32所示的共同的特性曲線上具有動作點。
而且，因為在電流反射鏡(905，906)的輸入端和輸出端中流動的電流相互相等，所以對于在2個差動對的各晶體管中流動的電流，下列公式(1)的關(guān)系成立。
Ia+Ic＝Ib+Id(1)又關(guān)于晶體管902、904，因為柵極、源極、漏極分別是共同的，所以下列公式(2)成立。
Ib＝Id (2)從上述2個關(guān)系式得到Ib、Id為2等分Ia和Ic的大小，與其對應(yīng)的電壓成為Vn1。
因為晶體管的特性曲線為2次曲線，所以從圖32可見，當電壓Vp1、Vp2的電壓差小時，因為特性曲線近似為直線，所以電壓Vn1成為Vp1、Vp2的2等分電壓(中間電壓)。
但是，隨著電壓Vp1、Vp2的電壓差變大，電壓Vn1向高電位側(cè)的電壓Vp2附近移動。
為了具體地確認這一點，由圖29所示的差動放大器產(chǎn)生的仿真結(jié)果(本發(fā)明者進行的仿真)如圖33所示。圖33是令輸入電壓Vp1一定，使Vp2在對Vp1的±0.5V的范圍內(nèi)變化時的輸出電壓Vn1的輸出特性。在圖中虛線是2等分電壓Vp1、Vp2的輸出期待值。
從圖33可見，在Vp2對于Vp1的±0.1V的范圍內(nèi)，電壓Vn1比較接近輸出期待值，但是在±0.5V的范圍內(nèi)，電壓Vn1從輸出期待值很大偏移，在2個輸入電壓Vp1、Vp2中，向電位的高側(cè)移動。
所以，在圖29的差動放大器中，存在著能夠輸出2個輸入電壓的中間電壓只限于2個輸入電壓的電位差非常小的情形那樣的課題。
下面，試著詳細分析圖28所示的數(shù)據(jù)驅(qū)動器的解碼器987。圖28的電壓發(fā)生器電路986生成2個灰度中的灰度電壓，將解碼器987的灰度電源線數(shù)減少到圖27所示的數(shù)據(jù)驅(qū)動器的解碼器984的灰度電源線數(shù)的約1/2。但是，可以看到因為構(gòu)成解碼器的晶體管數(shù)不怎么大幅度地減少，所以存在著節(jié)省面積效果低那樣的課題(根據(jù)本發(fā)明者的研討結(jié)果)。關(guān)于該課題，參照圖34、圖35說明4位數(shù)據(jù)輸入的解碼器987的情形。
圖34是表示圖28的解碼器987和緩沖器電路988的輸入輸出對應(yīng)關(guān)系的圖。在圖34中，對于17個輸出電平，設(shè)置2個灰度中的9個灰度電壓A～I，將解碼器987選擇的2個灰度電壓的組合表示為(Vp1、Vp2)的列。
例如關(guān)于第1電平，因為從緩沖器電路988輸出輸入電壓(灰度電壓)A，所以解碼器987選擇(A、A)作為輸入到緩沖器電路988的2個電壓(Vp1、Vp2)。
又例如關(guān)于第2電平，因為從緩沖器電路988輸出第1和第3電平的輸入電壓(灰度電壓)A和B的中間電壓，所以解碼器987選擇(A、B)作為輸入到緩沖器電路988的2個電壓(Vp1、Vp2)。
同樣地，決定與17個輸出電平對應(yīng)的(Vp1、Vp2)的組合。
而且在圖34中將1～16電平對應(yīng)賦予4位數(shù)據(jù)D3、D2、D1、D0。
這樣，在專利文獻1揭示的，選擇輸入2個灰度電壓輸出該2個灰度電壓的一方和它的中間電壓的方法中，需要輸出電平數(shù)加一個的電平數(shù)，輸入電壓數(shù)(灰度電壓)數(shù)需要輸出電平數(shù)的二分之一加一個。
圖35是選擇圖34的(Vp1、Vp2)的組合的解碼器987的n溝道晶體管構(gòu)成的具體例。將根據(jù)4位數(shù)據(jù)信號(D3、D2、D1、D0)及其反相信號(D3B、D2B、D1B、D0B)，從9個輸入電壓(灰度電壓)A～I選擇的灰度電壓輸出到輸出線(Vp1、Vp2)。此外，通過改換各位的數(shù)據(jù)信號及其反相信號的構(gòu)成能夠容易地實現(xiàn)p溝道晶體管構(gòu)成的解碼器。
在圖35所示的解碼器的構(gòu)成例中，表示追加位線(D1、D1B)，分成上位3位(D3、D2、D1)和低位2位(D1、D0)的構(gòu)成。又，上位(D3、D2、D1)的構(gòu)成是作為競賽(tournament)型晶體管數(shù)成為最小的構(gòu)成。在圖35所示的解碼器中，在上位3位(D3、D2、D1)中選擇2個灰度電壓，在低位2位(D1、D0)中選擇分別輸出到輸出線(Vp1、Vp2)的灰度電壓。這時的圖35的4位解碼器由9個輸入電壓(灰度電壓)、10條位線、30個晶體管(晶體管401～430)構(gòu)成。此外，也可以是分成高位2位(D3、D2)和低位2位(D1、D0)的構(gòu)成。即，形成在高位2位(D3、D2)中選擇3個灰度電壓，在低位2位(D1、D0)中從3個灰度電壓中選擇分別輸出到輸出線(Vp1、Vp2)的灰度電壓的構(gòu)成(未圖示)。但是，這時，必須追加灰度電源線進行構(gòu)成。
圖36表示為了與圖35的解碼器987比較，圖27的解碼器984的構(gòu)成(n溝道晶體管構(gòu)成)。
圖36所示的構(gòu)成是晶體管數(shù)最小的競賽型構(gòu)成，由16個輸入電壓(灰度電壓)、8條位線、30個晶體管(晶體管501～530)構(gòu)成。
當比較分別在圖35和圖36中所示的解碼器的構(gòu)成時，在圖35所示的構(gòu)成中，盡管輸入電壓(灰度電壓)數(shù)減少到約1/2，但是晶體管數(shù)相同。這與位數(shù)和解碼器的構(gòu)成有關(guān)多少有些不同，但是存在著專利文獻1揭示的圖28的解碼器987，一般地，構(gòu)成解碼器的晶體管數(shù)不怎么大幅度地減少，存在節(jié)省面積效果低那樣的課題。
對于上述課題，我們希望用于輸出緩沖器電路988的差動放大器能夠?qū)τ?個輸入電壓輸出3個以上的多值電壓電平，能夠在廣大的電壓范圍內(nèi)高精度地輸出各輸出電平。
專利文獻1特開2001-34234號公報(第5、20、21圖)；專利文獻2特開2001-343948號公報(第15圖)。

發(fā)明內(nèi)容
本發(fā)明要解決的課題是提供通過具備對于2個輸入電壓輸出最大4個的多值電壓電平的放大器，削減必要的輸入電壓數(shù)，并且削減晶體管數(shù)，達到節(jié)省面積的目的的輸出電路和數(shù)字模擬轉(zhuǎn)換電路。
又，本發(fā)明要解決的另一課題是通過用上述輸出電路，提供包含節(jié)省面積、低成本的數(shù)據(jù)驅(qū)動器和數(shù)據(jù)驅(qū)動器的顯示裝置。
為解決上述課題，有關(guān)本發(fā)明一方面的輸出電路，包括輸入電壓值相互不同的多個(m個)參照電壓，根據(jù)輸入的選擇信號，從上述m個參照電壓，選擇2個相同或不同的參照電壓供給第1、第2端子的選擇電路；和輸入供給上述第1、第2端子的電壓，從輸出端子輸出以預(yù)先確定的給定外分比將上述第1、第2端子的電壓外分得到的電壓的放大電路；可以輸出最大為m的2次方個的相互不同的電壓電平，按照輸入的上述選擇信號，輸出從m的2次方個電壓電平中選擇的電壓有關(guān)本發(fā)明另一方面的數(shù)字模擬轉(zhuǎn)換電路，包括輸入電壓值相互不同的多個(m個)參照電壓，將從數(shù)據(jù)輸入端子輸入的數(shù)字數(shù)據(jù)信號作為選擇信號，從上述m個參照電壓，選擇2個相同或不同的參照電壓，輸出到第1、第2端子的選擇電路、和輸入供給上述第1、第2端子的電壓，從輸出端子輸出以預(yù)先確定的給定外分比將上述第1、第2端子的電壓外分得到的電壓的放大電路，根據(jù)上述數(shù)字數(shù)據(jù)信號的值，可以輸出最大為m的2次方個的相互不同的電壓電平。
在與上述本發(fā)明有關(guān)的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為上述選擇電路輸入第1參照電壓A和第2參照電壓B，根據(jù)上述選擇信號，將第1、第2參照電壓A、B、第1、第1參照電壓A、A、第2、第2參照電壓B、B、第2、第1參照電壓B、A之中的任一對供給上述第1、第2端子，可以輸出最大為2的2次方個的相互不同的電壓電平。
在與上述本發(fā)明有關(guān)的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為具有上述外分比為1∶2，上述輸出電壓和上述第2端子的輸入電壓之和為上述第1端子的輸入電壓的2倍的關(guān)系，上述第1、第2參照電壓，在等間隔的第1到第4電平的電壓中，分別取第2、第3電平，在上述選擇電路中，輸出從通過選擇上述第1、第2參照電壓A、B對所得到的第1電平的輸出電壓，到通過選擇上述第2、第1參照電壓B、A對所得到的第4電平的輸出電壓的共計4個電平的電壓。
在與上述本發(fā)明有關(guān)的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為上述選擇電路輸入電壓值相互不同的第1到第4參照電壓A、B、C、D，根據(jù)上述選擇信號，將第1、第4參照電壓A、D、第1、第3參照電壓A、C、第2、第4參照電壓B、D、第2、第3參照電壓B、C、第1、第2參照電壓A、B、第1、第1參照電壓A、A、第2、第2參照電壓B、B、第2、第1參照電壓B、A、第3、第4參照電壓C、D、第3、第3參照電壓C、C、第4、第4參照電壓D、D、第4、第3參照電壓D、C、第3、第2參照電壓C、B、第3、第1參照電壓C、A、第4、第2參照電壓D、B、第4、第1參照電壓D、A之中的任一對供給上述第1、第2端子，可以輸出最大為4的2次方個的相互不同的電壓電平。
在與上述本發(fā)明有關(guān)的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為上述外分比為1∶2，上述輸出電壓和上述第2端子的輸入電壓之和為上述第1端子的輸入電壓的2倍，上述第1到第4參照電壓，在等間隔的第1到第16電平的電壓中，分別取第6、第7、第10、第11電平，在上述選擇電路中，輸出從通過選擇上述第1、第4參照電壓A、D對所得到的第1電平的輸出電壓，到通過選擇上述第4、第1參照電壓D、A對所得到的第16電平的輸出電壓的共計16個電平的電壓。
在有關(guān)本發(fā)明的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為將由從可以輸出的輸出電壓的下限到上限所規(guī)定的輸出電壓的電平分割成相互不重疊的多個區(qū)間，設(shè)置與各區(qū)間對應(yīng)的電壓電平相互不同的至少2個參照電壓，在上述區(qū)間中，根據(jù)上述多個(n個)參照電壓，輸出最大為n的2次方個電平的輸出電壓。此外，在不同的區(qū)間之間，也可以在可以輸出的電壓電平上發(fā)生重復(fù)。
在有關(guān)本發(fā)明的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為關(guān)于輸出電壓電平，相鄰的至少1組的電壓電平的間隔與其它相鄰的1組電壓電平的間隔不同。如果根據(jù)這種構(gòu)成，則能夠?qū)崿F(xiàn)增加輸入到選擇電路的參照電壓，γ特性補插等的所要的非線性的輸入輸出特性。具有給定輸入輸出特性。
在有關(guān)本發(fā)明的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為上述放大電路具有電容和差動放大器，并備有給出給予上述第1和第2端子的輸入電壓的差電壓作為上述電容的端子間電壓，在上述第1或第2端子的電壓的一方或另一方，加上或減去上述電容的端子間電壓，以輸出外分給予上述第1和上述第2端子的輸入電壓的電壓的方式進行控制的裝置。
在有關(guān)本發(fā)明的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為上述放大電路至少具有第1和第2輸入端子、輸出端子、輸入對的一方與上述第1輸入端子連接，另一方與上述輸出端子連接的第1差動對、輸入對的一方與上述第1輸入端子連接，另一方與上述第2輸入端子連接的第2差動對、將電流供給上述第1差動對的第1電流源、將電流供給上述第2差動對的第2電流源、與上述第1和第2差動對的輸出對連接的負載電路，至少使上述第1差動對的輸出對的一方與上述第2差動對的輸出對的一方的共同連接，并具有其輸入端與上述第1差動對的輸出對的一方和上述第2差動對的輸出對的一方的共同連接點連接，輸出端與上述輸出端子連接的放大段。
在有關(guān)本發(fā)明的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為上述選擇電路輸入電壓值相互不同的第1到第m(＝2K，但是K為預(yù)定正整數(shù))的參照電壓，根據(jù)上述選擇信號，選擇關(guān)于第1到第2K參照電壓的4K個組合的電壓對中的任一對，供給上述第1、第2端子，可以從上述輸出端子輸出最大4K個不同的電壓電平。
在有關(guān)本發(fā)明的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為上述外分比為1∶2，上述輸出電壓和上述第2端子的輸入電壓之和為上述第1端子的輸入電壓的2倍，選擇電路輸入電壓值相互不同的第1到第m(＝2K，但是K為預(yù)定正整數(shù))的參照電壓，上述第1到第2K參照電壓，在等間隔的第1到第4K的電平的電壓中，分別取{1+a×4(K-1)+b×4(K-2)+c×4(K-3)+……}的電平(但是，a、b、c、……取1、2，而且4的連乘項，當其值不到1(即，4(K-X)＜1，X為正數(shù))時，為0)，根據(jù)輸入的選擇信號(或數(shù)字數(shù)據(jù)信號)輸出從第1電平到第4K電平的共計4K個電平相互不同的電壓。
有關(guān)本發(fā)明又一方面的顯示裝置，包括上述輸出電路作為驅(qū)動數(shù)據(jù)線的驅(qū)動器。
有關(guān)本發(fā)明又一方面的輸出電路或數(shù)字模擬轉(zhuǎn)換電路，包括生成電壓值相互不同的(m×S)個參照電壓(但是，m、S為給定正整數(shù))、輸出端子、輸入上述(m×S)個參照電壓，根據(jù)成為預(yù)先決定在多位的數(shù)字數(shù)據(jù)信號中各個的位字段的第1、第2、第3位組的值，分別將從上述(m×S)個參照電壓選出的電壓輸出到第1和第2端子的至少1個解碼器塊、和輸入由上述解碼器塊供給上述第1和第2端子的電壓，從上述輸出端子輸出以給定外分比外分上述第1和第2端子電壓得到的電壓的放大電路，上述解碼器塊具有3段構(gòu)成的電路塊；作為第1段的電路塊，備有S個在輸入的上述(m×S)個參照電壓中，分別輸入每m個的參照電壓，根據(jù)上述第1位組的值，從上述m個參照電壓中選擇并輸出也包含重復(fù)的2個電壓的電路塊；作為第2段的電路塊，備有輸入在上述第1段的S個電路塊中分別選出的2個電壓的一方，根據(jù)上述第2位組的值，從輸入的S個電壓中選出并輸出1個電壓的電路塊、和輸入在上述第1段的S個電路塊中分別選出的2個電壓的另一方，根據(jù)上述第2位組的值，從輸入的S個電壓中選出并輸出1個電壓的電路塊；作為第3段的電路塊，備有1個以輸入由上述第2段的2個電路塊分別選擇輸出的電壓，根據(jù)上述第3位組的值，將輸入的2個電壓分別供給上述第1和第2端子，或者，加以截斷的方式進行控制的電路塊；根據(jù)上述第1到第3位組的信號值，從上述輸出端子輸出(m2×S)個相互不同的電壓電平中的任意1個。
在上述本發(fā)明中，也可以構(gòu)成為當上述第3位組的各位全部包含在上述第1位組和/或上述第2位組中時，省去上述第3段的電路塊，分別將上述第2段的2個電路塊的輸出供給上述第1和第2端子。
有關(guān)本發(fā)明又一方面的輸出電路或數(shù)字模擬轉(zhuǎn)換電路，包括生成電壓值相互不同的(m×S)個參照電壓(但是，m、S為給定正整數(shù))、輸出端子、輸入上述(m×S)個參照電壓，根據(jù)成為預(yù)先決定在多位的數(shù)字數(shù)據(jù)信號中各個的位字段的第1、第2、第3位組的值，分別將從上述(m×S)個參照電壓選出的電壓輸出到第1和第2端子的至少1個解碼器塊、輸入由上述解碼器塊供給上述第1和第2端子的電壓，從上述輸出端子輸出以給定外分比外分上述第1和第2端子電壓得到的電壓的放大電路，上述解碼器塊具有3段構(gòu)成的電路塊，作為第1段的電路塊，備有m個在輸入的上述(m×S)個參照電壓中，分別輸入每S個的參照電壓，根據(jù)上述第1位組的值，從上述S個參照電壓中選擇并輸出1個電壓的電路塊，作為第2段的電路塊，備有1個輸入在上述第1段的m個電路塊中分別選出的m個電壓，根據(jù)上述第2位組的值，從輸入的m個電壓中選出并輸出2個電壓的電路塊，作為第3段的電路塊，備有1個以輸入由上述第2段的電路塊選擇輸出的2個電壓，根據(jù)上述第3位組的值，將輸入的2個電壓分別供給上述第1和第2端子，或者，加以截斷的方式進行控制的電路塊，根據(jù)上述第1到第3位組的信號值，從上述輸出端子輸出(m2×S)個相互不同的電壓電平中的任意1個。
在本發(fā)明中，也可以構(gòu)成為進一步備有上述m值共同或不同的解碼器塊，在上述m值成為最大的解碼器塊中，當上述第3位組的各位全部包含在上述第1位組和/或上述第2位組中時，省去上述第3段的電路塊，將上述第2電路塊的輸出供給上述第1和第2端子。
有關(guān)本發(fā)明又一方面的輸出電路或數(shù)字模擬轉(zhuǎn)換電路中，也可以構(gòu)成為令上述m為2K(但是K為給定正整數(shù))，上述選擇電路(解碼器)具有根據(jù)成為上述選擇信號的第1到第2K信號的共計2K位的信號，選擇第1到第2K參照電壓輸出到上述第1、第2端子的構(gòu)成，備有從第1列到第K列的電路塊組，上述各電路塊具有4個輸入端子和2個輸出端子，由上述4個輸出端子接受電壓信號，從上述2個輸出端子輸出根據(jù)2位信號選擇的電壓信號，上述第1列由2的(K-1)次方個的上述電路塊構(gòu)成，2的(K-1)次方個的上述電路塊，分別，將上述第1到第2K參照電壓的各2個輸入到共同連接4個輸入端子的每2個端子的2個輸入端，根據(jù)上述第1、第2信號，分別選擇并輸出2個電壓信號，第F列(但是F為從2到K的正數(shù))由2的(K-F)次方個的上述電路塊構(gòu)成，上述2的(K-F)次方個的電路塊，分別，將第(F-1)列的各2個電路塊的輸出電壓信號輸入到4個輸入端子，根據(jù)第(2F-1)、第2F信號，分別選擇并輸出2個電壓信號，將上述第K列的電路塊組的2個輸出電壓信號輸出到上述第1、第2端子。
根據(jù)本發(fā)明，則能夠產(chǎn)生在用可以輸出2個輸入電壓及其外插電壓的共計4個電平的差動放大器的DAC中，對于輸入電壓數(shù)m，能夠輸出最大為m的2次方個的電壓電平那樣的效果。
根據(jù)本發(fā)明，則能夠產(chǎn)生輸出選擇地輸入上述差動放大器的2個輸入端子的2個輸入電壓的解碼器能夠大幅度地削減輸入電壓(灰度電源)數(shù)，并且也能夠大幅度地削減晶體管數(shù)，能夠?qū)崿F(xiàn)節(jié)省面積化那樣的效果。
根據(jù)本發(fā)明，則能夠產(chǎn)生通過用上述差動放大器和解碼器，可以制成節(jié)省面積的低成本的數(shù)據(jù)驅(qū)動器LSI，或者也可以實現(xiàn)包含數(shù)據(jù)驅(qū)動器的顯示裝置的低成本化和窄邊框化那樣的效果。


圖1是表示本發(fā)明一實施例的輸出電路構(gòu)成的圖。
圖2是說明本發(fā)明一實施例的放大器的外插動作的圖。
圖3是表示本發(fā)明一實施例的放大器構(gòu)成的一例的圖。
圖4(A)、(B)是用于說明本發(fā)明一實施例的放大器動作原理的圖。
圖5(A)是表示本發(fā)明一實施例的放大器構(gòu)成的另一例的圖，圖5(B)是表示開關(guān)接通、斷開控制的圖。
圖6(A)是表示本發(fā)明一實施例的放大器構(gòu)成的又一例的圖，圖5(B)是表示開關(guān)接通、斷開控制的圖。
圖7是表示本發(fā)明一實施例的2位DAC的輸入輸出電平的對應(yīng)關(guān)系的圖。
圖8是表示實現(xiàn)圖7的對應(yīng)關(guān)系的2位解碼器(Nch)的構(gòu)成例的圖。
圖9是表示本發(fā)明一實施例的DAC的輸出電壓波形的圖。
圖10是當可以輸入到圖1的放大電路13的輸入電壓數(shù)m為4個(m＝4)時的輸入輸出電平對應(yīng)圖的一例。
圖11是表示本發(fā)明另一實施例的4位DAC的輸入輸出電平的對應(yīng)關(guān)系的圖。
圖12表示實現(xiàn)圖11的對應(yīng)關(guān)系的4位解碼器(Nch)的構(gòu)成例的圖。
圖13是表示圖12的變形例的圖。
圖14是表示圖12的另一變形例的圖。
圖15是表示用圖12～圖14的解碼器和圖3的差動放大器的4位DAC的輸出波形的圖。
圖16是表示本發(fā)明另一實施例的6位DAC的輸入輸出電平的對應(yīng)關(guān)系的圖。
圖17表示實現(xiàn)圖16的對應(yīng)關(guān)系的6位解碼器(Nch)的構(gòu)成例的圖。
圖18是表示用圖17的解碼器和圖3的差動放大器的6位DAC的輸出波形的圖。
圖19表示當輸入電壓數(shù)m＝3時的輸入輸出電平的對應(yīng)關(guān)系一例的圖。
圖20是表示當輸入電壓數(shù)m＝3時的輸入輸出電平的對應(yīng)關(guān)系另一例的圖。
圖21是表示本發(fā)明另一實施例的5位DAC的輸入輸出電平的對應(yīng)關(guān)系一例的圖。
圖22是表示本發(fā)明另一實施例的5位DAC的輸入輸出電平的對應(yīng)關(guān)系另一例的圖。
圖23表示實現(xiàn)圖22的對應(yīng)關(guān)系的5位解碼器(Nch)的構(gòu)成例的圖。
圖24是表示用圖22的解碼器和圖3的差動放大器的5位DAC的輸出波形的圖。
圖25是表示本發(fā)明一實施例的數(shù)據(jù)驅(qū)動器構(gòu)成的圖。
圖26是表示有源矩陣型液晶顯示裝置的構(gòu)成的圖。
圖27是表示已有的數(shù)據(jù)驅(qū)動器構(gòu)成的圖。
圖28是表示專利文獻1所述的數(shù)據(jù)驅(qū)動器構(gòu)成的圖。
圖29是表示專利文獻1所述的差動放大器構(gòu)成(根據(jù)本發(fā)明者的推測)的圖。
圖30是表示數(shù)據(jù)驅(qū)動器的輸出電壓特性的圖。
圖31是表示專利文獻1所述的數(shù)據(jù)驅(qū)動器另一構(gòu)成的圖。
圖32是用于說明圖29的差動放大器的動作原理的圖。
圖33是表示圖32的差動放大器的輸入輸出特性(DC特性)的圖。
圖34是表示圖28的解碼器987、緩沖器電路988的輸入輸出對應(yīng)關(guān)系的圖。
圖35是表示圖28的解碼器987的構(gòu)成的圖。
圖36是表示圖27的解碼器984的構(gòu)成的圖。
圖37是表示在本實施例中用的灰度電壓產(chǎn)生電路的一構(gòu)成例的圖。
圖38是表示灰度數(shù)據(jù)和來自放大器的灰度電壓的關(guān)系的圖。
圖39是表示在本實施例中用的灰度電壓產(chǎn)生電路的另一構(gòu)成例的圖。
圖40是表示本發(fā)明另一實施例中的數(shù)據(jù)驅(qū)動器的構(gòu)成的圖。
圖41是表示本發(fā)明又一實施例中的數(shù)據(jù)驅(qū)動器的構(gòu)成的圖。
圖42是表示本發(fā)明另一實施例的DAC中的輸入輸出對應(yīng)關(guān)系的圖。
圖43是表示實現(xiàn)圖42的輸入輸出對應(yīng)關(guān)系的解碼器一構(gòu)成例的圖。
圖44表示實現(xiàn)圖42的輸入輸出對應(yīng)關(guān)系的解碼器另一構(gòu)成例的圖。
圖45是表示本發(fā)明又一實施例的選擇電路(解碼器)的構(gòu)成的圖。
圖46是表示圖45的電路塊的構(gòu)成的圖。
圖中3…輸出端子，5…電流反射鏡，6…放大段，7…電流控制電路，11…輸出電路，12…選擇電路(解碼器)，12A、12A1、12A2、12A3、12B、12B1、12B2、12B3…解碼器塊，13…放大器，14…灰度電壓產(chǎn)生電路，20…差動放大器，30…差動放大器，41、42、43…電路塊，51、52、53…電路塊，101～104…n溝道晶體管，111、112…p溝道晶體管，126、127…電流源，301～304…n溝道晶體管，401～430…n溝道晶體管，501～532…n溝道晶體管，601～656…n溝道晶體管，901～904…n溝道晶體管，905、906、908…p溝道晶體管，907、909…恒定電流源，960…顯示單元，962…薄膜晶體管，964…像素電極，966…對置基片電極，970…柵極驅(qū)動器，980…數(shù)據(jù)驅(qū)動器，981…鎖存地址選擇器，982…鎖存器，983、986…灰度電壓產(chǎn)生電路，T1、T2…輸入端子，SW1～SW6…開關(guān)。
具體實施例方式
對用于實施本發(fā)明的優(yōu)選方式進行說明。與本發(fā)明一實施方式有關(guān)的輸出電路11備有輸入電壓值相互不同的多個(m個)參照電壓，根據(jù)選擇信號，選擇并輸出2個電壓的選擇電路12、和從2個輸入端子輸入從上述選擇電路輸出的2個參照電壓，輸出根據(jù)上述2個輸入端子的電壓差外插的電壓的放大電路13。將該電路用作為數(shù)字模擬轉(zhuǎn)換電路，其采用數(shù)字數(shù)據(jù)信號作為選擇信號，輸出與數(shù)字數(shù)據(jù)信號對應(yīng)的電平的電壓。
如果根據(jù)本發(fā)明，則放大電路13只要是外插第1和第2輸入端子的電壓的構(gòu)成，可以采用任意構(gòu)成。例如具有第1、第2輸入端子，包括電容，其將第1、第2輸入端子的電壓的差電壓作為端子間電壓施加；和差動放大器，其根據(jù)上述第1和第2輸入端子電壓的一方和上述電容端子間的差電壓，輸出將第1、第2輸入端子的電壓外分得到的電壓。
或者，如果根據(jù)本發(fā)明一實施方式，則放大電路13具有第1和第2輸入端子T1、T2；輸出端子3；與上述第1和第2輸入端子連接的差動段；以及輸入端與上述差動段連接，輸出端與上述輸出端子連接的放大段6。上述差動段具有輸入對的一方與第1輸入端子T1連接，另一方與上述輸出端子3連接的第1差動對101、102；輸入對的一方與第1輸入端子T1連接，另一方與第2輸入端子T2連接的第2差動對103、104；將電流供給第1差動對101、102的第1電流源126；將電流供給第2差動對103、104的第2電流源127；和與第1和第2差動對的輸出對連接的負載電路111、112。使第1差動對101、102的輸出對的一方與第2差動對103、104的輸出對的一方共同連接，該共同連接點成為上述差動段的輸出端4。此外，也可以具有用差動放大段構(gòu)成放大段6，使差動輸入端與第1差動對101、102的輸出對和第2差動對103、104的輸出對的連接點連接的構(gòu)成。
如果根據(jù)本發(fā)明一實施方式，則選擇電路12能夠?qū)崿F(xiàn)輸入電壓值相互不同的第1參照電壓A和第2參照電壓B，根據(jù)選擇信號，將第1、第2參照電壓A、B、第1、第1參照電壓A、A、第2、第2參照電壓B、B、第2、第1參照電壓B、A之中的任一對供給上述第1、第2端子T1、T2，可以輸出最大為4個的相互不同的電壓電平的構(gòu)成。
該選擇電路12構(gòu)成為根據(jù)成為上述選擇信號的第1和第2信號D0、D1的共計2位選擇第1、第2參照電壓并輸出到上述第1、第2端子；并具有連接在第1參照電壓A和第2端子T2之間，將上述第1信號D0輸入到控制端子的第1開關(guān)302；連接在第1參照電壓A和上述第1端子T1之間，將上述第2信號的互補信號D1B輸入到控制端子的第2開關(guān)301；連接在第2參照電壓B和上述第1端子T1之間，將上述第2信號輸入到控制端子的第3開關(guān)303；和連接在第2參照電壓B和上述第2端子T2之間，將上述第1信號的互補信號D0B輸入到控制端子的第4開關(guān)304。
如果根據(jù)本發(fā)明一實施方式的輸出電路，則具有外分比為1∶2，輸出電壓Vout和第2端子的輸入電壓V(T2)之和為第1端子的輸入電壓V(T1)的2倍的關(guān)系。上述第1、第2參照電壓A、B，在等間隔的第1到第4電平的電壓中，分別取第2、第3電平，在選擇電路12中，輸出從通過選擇上述第1、第2參照電壓A、B對所得到的第1電平的輸出電壓，到通過選擇上述第2、第1參照電壓B、A對所得到的第4電平的輸出電壓的共計4個電平的電壓。
本發(fā)明，在另一實施方式中，上述選擇電路12也可以構(gòu)成為具有輸入電壓值相互不同的第1到第4參照電壓A、B、C、D，根據(jù)上述選擇信號，將(1)第1、第4參照電壓A、D、 (2)第1、第3參照電壓A、C、(3)第2、第4參照電壓B、D、 (4)第2、第3參照電壓B、C、(5)第1、第2參照電壓A、B、 (6)第1、第1參照電壓A，A、(7)第2、第2參照電壓B、B、 (8)第2、第1參照電壓B、A、(9)第3、第4參照電壓C、D、 (10)第3、第3參照電壓C，C、(11)第4、第4參照電壓D、D、 (12)第4、第3參照電壓D、C、(13)第3、第2參照電壓C、B、 (14)第3、第1參照電壓C、A、(15)第4、第2參照電壓D、B、 (16)第4、第1參照電壓D、A之中的任一對供給上述第1、第2端子，可以輸出最大為4的2次方個的相互不同的電壓電平。
在本實施方式中，選擇電路也可以構(gòu)成為根據(jù)成為選擇信號的第1到第4信號D0、D1、D2、D3的共計4位選擇第1到第4參照電壓A、B、C、D并輸出到第1、第2端子T1、T2，并具有連接在第1端子T1和第1參照電壓A的供給端子之間，分別將第2信號的互補信號D1B和第4信號的互補信號D3B輸入到控制端子的第1和第2開關(guān)401、402；連接在第2端子T2和第1參照電壓A的供給端子之間，分別將第1信號D0和第3信號D2輸入到控制端子的第3和第4開關(guān)403、404；連接在第1端子T1和第2參照電壓B的供給端子之間，分別將第2信號D1和第4信號的互補信號D3B輸入到控制端子的第5和第6開關(guān)405、406；連接在第2端子T2和第2參照電壓B的供給端子之間，分別將第1信號的互補信號D0B和第3信號D2輸入到控制端子的第7和第8開關(guān)407、408；連接在第1端子T1和第3參照電壓C的供給端子之間，分別將第2信號的互補信號D1B和第4信號D3輸入到控制端子的第9和第10開關(guān)409、410；連接在第2端子T2和第3參照電壓C的供給端子之間，分別將第1信號D0和第3信號的互補信號D2B輸入到控制端子的第11和第12開關(guān)411、412；連接在第1端子T1和第4參照電壓D的供給端子之間，分別將第2信號D1和第4信號D3輸入到控制端子的第13和第14開關(guān)413、414；和連接在第2端子T2和第4參照電壓D的供給端子之間，分別將第1信號的互補信號D0B和第3信號的互補信號D2B輸入到控制端子的第15和第16開關(guān)415、416。將第1信號共同輸入到控制端子的第3和第11開關(guān)403、411共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；將第1信號的互補信號共同輸入到控制端子的第7和第15開關(guān)403、411共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；將第2信號共同輸入到控制端子的第5和第13開關(guān)405、413共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；將第2信號的互補信號共同輸入到控制端子的第1和第9開關(guān)401、409共用1個開關(guān)，或者由2個開關(guān)構(gòu)成。當?shù)?和第11開關(guān)403、411、第7和第15開關(guān)407、415、第5和第13開關(guān)405、413、第1和第9開關(guān)401、409的各對全部由2個開關(guān)構(gòu)成時，形成如圖12所示的構(gòu)成(開關(guān)元件數(shù)為16)，當各對共用1個開關(guān)時，成為圖13所示的構(gòu)成(開關(guān)元件數(shù)為12)。
在本實施方式中，上述外分比為1∶2，上述輸出電壓和上述第2端子的輸入電壓之和為上述第1端子的輸入電壓的2倍，上述第1到第4參照電壓，在等間隔的第1到第16電平的電壓中，分別取第6、第7、第10、第11電平；在上述選擇電路中，輸出從通過選擇上述第1、第4參照電壓A、D對所得到的第1電平的輸出電壓，到通過選擇上述第4、第1參照電壓D、A對所得到的第16電平的輸出電壓的共計16個電平的電壓。
在本發(fā)明另一實施方式中，也可以構(gòu)成為關(guān)于可以輸出最大為m的2次方個(m2)以下的電壓電平，相鄰的至少1組的電壓電平的間隔，與其它相鄰的1組電壓電平的間隔不同，具有非線性的輸入輸出特性。
在本發(fā)明另一實施方式中，也可以構(gòu)成為將由從可以輸出的輸出電壓的下限到上限規(guī)定的輸出電壓范圍分割成相互不重疊的多個區(qū)間，在上述各區(qū)間，設(shè)置與各區(qū)間對應(yīng)的電壓電平相互不同的至少2個參照電壓，在該區(qū)間中，根據(jù)上述多個(n個)參照電壓，輸出最大為n的2次方個電平的輸出電壓。在本實施方式中，也可以構(gòu)成為在與其它區(qū)間之間，設(shè)置包含與可以輸出的電壓電平的一部分重疊的電壓電平的區(qū)間。
例如根據(jù)本發(fā)明的實施方式，則也可以構(gòu)成為將最大為2的5次方個電平的輸出電壓分割成第1到第5區(qū)間(也稱為“塊”)，將第1到第12參照電壓A1，B1，A2，B2，A3、B3、C3、D3、A4、B4、A5、B5供給上述選擇電路12；第1區(qū)間由第1到第4電平構(gòu)成，選擇上述第1、第2參照電壓A1、B1，從放大電路13輸出；第2區(qū)間由第5到第8電平構(gòu)成，通過選擇上述第3、第4參照電壓A2、B2，從上述放大電路輸出；上述第3區(qū)間由第9到第24電平構(gòu)成，通過選擇上述第5到第8參照電壓A3、B3、C3、D3，從上述放大電路輸出；上述第4區(qū)間由第25到第28電平構(gòu)成，通過選擇上述第9、第10參照電壓A4、B4，從上述放大電路輸出；上述第5區(qū)間由第29到第32電平構(gòu)成，通過選擇上述第11、第12參照電壓A5、B5，從上述放大電路輸出的構(gòu)成。在本實施方式中可以通過增加參照電壓的個數(shù)實現(xiàn)所要的輸入輸出特性(非線性的輸入輸出特性)。
如果根據(jù)有關(guān)本發(fā)明的顯示裝置的一實施方式，則上述選擇電路12構(gòu)成解碼器電路，接受來自生成多個電壓電平的灰度電壓產(chǎn)生電路14的多個電壓電平作為上述多個參照電壓，輸入數(shù)字影像數(shù)據(jù)作為上述選擇信號，上述放大電路12構(gòu)成接受解碼器電路的輸出驅(qū)動數(shù)據(jù)線的驅(qū)動電路。
實施例下面，我們參照附圖詳細說明本發(fā)明的實施例。圖1是用于說明與本發(fā)明一實施例有關(guān)的輸出電路構(gòu)成的圖。參照圖1，輸出電路11輸入m個不同的參照電壓，根據(jù)選擇信號，可以輸出最大為m的2次方個的電壓電平，輸出從中選擇的電壓。輸出電路11包含選擇電路12和放大電路13，選擇電路12能夠輸入m個不同的參照電壓，根據(jù)選擇信號，將最大為m的2次方個的組合電壓輸出到2個端子T1、T2。
放大電路13對于輸出到端子T1、T2的2個電壓V(T1)、V(T2)，輸出根據(jù)它們的電壓差的外插電壓。
圖1的輸出電路11，當選擇信號是多位的數(shù)字數(shù)據(jù)信號時，能夠用作DAC(數(shù)字/模擬轉(zhuǎn)換器)，相對于可以輸出的電壓電平數(shù)，可以是減少輸入電壓數(shù)，節(jié)省面積的構(gòu)成。作為多個(m個)參照電壓，優(yōu)選供給恒定電壓，從在第1、第2電壓(基準電壓)間串聯(lián)設(shè)置的分壓用的電阻串(未圖示)的抽頭，或者從接受該抽頭中的分壓電壓的電壓跟隨器等的輸出端進行供給。
圖2是表示圖1所示的放大電路13的輸入輸出特性的輸入輸出電平對應(yīng)關(guān)系的圖。圖1的放大電路13，當將2個輸入電壓選擇地輸入到端子T1、T2時，能夠輸出與2個輸入電壓相等的電壓和外插2個輸入電壓的電壓的共計4個的電壓。
在圖2中，對于2個輸入電壓A、B，圖1的放大電路13能夠輸出Vo1～Vo4的4個電壓電平。當令輸入到輸入端子T1、T2的電壓分別為V(T1)、V(T2)，和由V(T1)、V(T2)輸入的電壓不同時((V(T1)、V(T2))＝(A、B)或(B、A))，圖1的放大電路13的輸出成為輸入電壓A、B的外插電壓(Vo1或Vo4)，當輸入到V(T1)、V(T2)的電壓相等時((V(T1)、V(T2))＝(A、A)或(B、B))，圖1的放大電路13的輸出成為與輸入電壓相等的電壓(Vo2或Vo3)。此外，關(guān)于由V(T1)、V(T2)輸入的電壓相等時，放大電路13的輸出等于輸入電壓的情形，也可以考慮因為這時的2個輸入電壓的電壓差為零，所以根據(jù)電位差為零將與輸入電壓相等的輸出電壓作為外插電壓。
圖3是表示成為具有圖2的輸入輸出特性的圖1的放大電路13的一具體例的差動放大器的構(gòu)成的圖。本實施例的差動放大器是能夠輸出輸入到輸入端子T1、T2的電壓的外差電壓的差動放大器。
圖3所示的差動放大器具有源極共同連接，由第1電流源126驅(qū)動的n溝道晶體管101、102構(gòu)成的第1差動對；源極共同連接，由第2電流源127驅(qū)動的n溝道晶體管103、104構(gòu)成的第2差動對；晶體管101和103的漏極共同連接，晶體管102和104的漏極共同連接，與由p溝道晶體管111、112構(gòu)成的電流反射鏡電路5的輸入端(p溝道晶體管111的漏極)和輸出端(p溝道晶體管112的漏極)連接。
構(gòu)成第1差動對的一方晶體管101的柵極與輸入端子T1連接，另一方晶體管102的柵極與輸出端子3連接。晶體管101、102的柵極成為差動電路的輸入對的非反相輸入和反相輸入。
構(gòu)成第2差動對的一方晶體管103的柵極與輸入端子T1共同連接，另一方晶體管104的柵極與輸入端子T2連接。
又，放大段6連接在成為負載電路5的電流反射鏡電路的輸出端子(晶體管112的漏極)和輸出端子3之間，起著接受電流反射鏡電路5的輸出信號進行放大的作用。圖3所示的構(gòu)成是輸出端子3與第1差動對101、102反饋連接的差動放大器。
當然，成為負載電路5的電流反射鏡電路既可以是任意的構(gòu)成，也可以是級聯(lián)(cascade)型2段縱向?qū)盈B等的構(gòu)成。
放大段6可以是起著接受電流反射鏡電路5的輸出信號進行放大的作用，將其輸出給予輸出端子3的任意構(gòu)成。此外，當然，放大段6也可以由具有差動放大對成為負載電路5的電流反射鏡電路的輸入端子與輸出端子連接，輸出與輸出端子3連接的差動放大器構(gòu)成。
此外，在形成負載電路5的電流反射鏡電路的輸出端(晶體管112的漏極)和放大段6之間沒有固定的電流流動。
圖3所示的差動放大器，當選擇地將2個輸入電壓輸入到輸入端子T1、T2時，能夠輸出與2個輸入電壓相等的電壓和外插2個輸入電壓的電壓的共計4個電壓。圖3所示的差動放大器，通過選擇地將2個輸入電壓輸入到2個端子T1、T2，能夠輸出2個輸入電壓和外插(外分)該電壓的電壓的共計4個電壓電平。而且，在圖3中，當令晶體管101～104具有同一尺寸，并設(shè)定2個電流源中流動的電流I1、I2也相等時，外插(外分)輸出電壓成為將輸入到端子T1、T2的電壓V(T1)、V(T2)外分成1比2的電壓。
其次，我們參照圖4(A)、圖4(B)說明圖3所示的差動放大器的作用。此外，當說明圖4(A)、(B)的作用時，在圖3中，令晶體管101～104具有同一尺寸(同一特性)，并設(shè)定2個電流源126、127中流動的電流I1、I2也相等。
圖4(A)、圖4(B)，分別是說明V(T1)＜V(T2)、V(T1)＞V(T2)時的作用的圖。在圖4(A)、圖4(B)中，在漏—源極間電流Ids與電壓V的關(guān)系圖中，表示了晶體管101、102的特性曲線1和晶體管103、104的特性曲線2。各個晶體管的動作點存在于各條特性曲線上。此外，通過個別地改變2個差動對的各個源極電位，2條特性曲線只在橫軸方向偏移。當用這種圖時，容易理解電路的作用原理。
當令與晶體管101、102、103、104的各個動作點a、b、c、d對應(yīng)的電流(漏—源極間電流)分別為Ia、Ib、Ic、Id時，將上述各晶體管中流動的電流表示為Ia、Ib、Ic、Id。圖3構(gòu)成中的各晶體管的電流關(guān)系，關(guān)于2個差動對(101、102)、(103、104)，下列公式(3)、(4)成立。
Ia+Ic＝I1 (3)Ic+Id＝I2 (4)又，從在構(gòu)成負載電路5的電流反射鏡電路的輸入輸出對中流動的電流相等，下列公式(5)成立。
Ia+Ic＝Ib+Id (5)此外，電流反射鏡電路5的輸出端(晶體管112的漏極)只將電壓信號給予放大段6，在放大段6之間沒有穩(wěn)定的電流流動。
又設(shè)恒定電流源106、107的電流I1、I2為I1＝I2(6)解上述關(guān)系式，導出下列公式(7)。
Ia＝Id，Ib＝Ic(7)這時，在圖4(A)中，圖3所示的差動放大器的輸出電壓Vout成為以1比2將電壓V(T1)和V(T2)外分到低電壓一側(cè)的電壓，在圖4(B)中，輸出電壓Vout成為以1比2將電壓V(T1)和V(T2)外分到高電壓一側(cè)的電壓。
此外，外分比的定義是作為絕對值|Vout-V(T1)|與絕對值|Vout-V(T2)|的比率。下面我們說明上述外分比的理由。
晶體管101、103的動作點a、c，對于圖4(A)和圖4(B)的橫軸V，共同具有V＝V(T1)。所以，連接晶體管101～104的特性曲線上的4個動作點的圖形成為平行四邊形。而且，因為平行四邊形的邊ad和邊bc相等，所以輸出電壓Vout成為對電壓V(T1)、V(T2)的外插(外分)電壓，如下列公式(8)表示的那樣，輸出電壓Vout和電壓V(T2)的中間電壓成為電壓V(T1)。
V(T1)＝{Vout+V(T2)}/2 (8)即，在圖4(A)、(B)中，Vout成為由下列公式(9)規(guī)定的外插(外分)電壓。
Vout＝V(T1)+{V(T1)-V(T2)} (9)此外，這種外插(外分)作用，在公式(3)～(6)的條件下，如果2個差動對的各晶體管101、102、103、104相對地具有同一尺寸(同一特性)，則與該尺寸的絕對值無關(guān)地成立。
另一方面，輸入到端子T1、T2電壓V(T1)、V(T2)的電壓差在預(yù)定范圍內(nèi)也與電壓差無關(guān)地成立。但是，在該電壓差的范圍中存在上限。下面，我們說明電壓V(T1)、V(T2)的可能范圍。
如從圖4(A)、圖4(B)可以看到的那樣，當V(T1)和V(T2)是不同的電壓時，在2個差動對的各個配對晶體管之間流動的電流不同，如果增加V(T1)和V(T2)的電壓差，則在同一差動對之間流動的電流差也增加。但是，因為同一差動對(101、102)、(103、104)之間的合計電流由I1或I2規(guī)定，所以當進一步擴大V(T1)和V(T2)的電壓差時，差動對的配對晶體管的一方成為沒有電流流動的斷開狀態(tài)。在圖4(A)中，動作點b、c的晶體管102、103、在圖4(B)中，動作點a、d的晶體管101、104成為斷開狀態(tài)。
因此，在上面說明的各動作點中的電流關(guān)系式不成立，圖3的差動放大器不能夠輸出正確的外插電壓。這樣，在電壓V(T1)、V(T2)的電壓差范圍中存在上限，該范圍與晶體管101、102、103、104的特性曲線和電流I1、I2的設(shè)定有關(guān)。
其次，我們說明V(T1)＝V(T2)的情形。當V(T1)＝V(T2)時，在圖3的差動放大器中，輸入到差動對103、104的輸入對的電壓相等。另一方面，輸入到差動對101、102的輸入對的電壓為V(T1)和Vout，由于差動放大器的作用形成成為Vout＝V(T1)的穩(wěn)定狀態(tài)。所以，當V(T1)＝V(T2)時，圖3的差動放大器的輸出電壓Vout與輸入電壓V(T1)相等。
如以上那樣，圖3的差動放大器，如圖2所示，通過將2個輸入電壓選擇地輸入到端子T1、T2，能夠輸出2個輸入電壓和外插(外分)這2個輸入電壓的電壓的共計4個電壓電平。
而且，在圖3所示的構(gòu)成中，當令晶體管101～104具有同一尺寸，并設(shè)定2個電流源中流動的電流I1、I2也相等時，外插(外分)輸出電壓成為將輸入到端子T1、T2的電壓V(T1)、V(T2)外分成1比2的電壓。
此外，圖3是表示圖1的放大電路13的一具體例的圖，但是更一般地，也可以是對于具有輸入對的一方成為輸入端子而另一方與輸出端子反饋連接的第1差動對、和驅(qū)動上述差動對的第1電流源的電壓跟隨器型放大電路，共同連接差動對，與該第1差動對和上述第1電流源并聯(lián)，附加第2差動對和第2電流源的放大電路。而且，使該第2差動對的輸入對的一方與輸入端子連接，作為第1端子，另一方與第2端子連接。此外，第1和第2差動對由同一特性的晶體管構(gòu)成，第1和第2電流源也流動同一電流。這種放大電路也與圖3所示的差動放大器同樣，能夠用于圖1的放大電路13。
圖5、圖6是表示具有圖2的輸入輸出特性的圖1的放大電路13的另一具體例的圖。這些放大電路13是將輸入到端子T1、T2的電壓的電位差暫時保持在電容C1或C2中，利用它輸出外插電壓的差動放大器。
在圖5(A)中，表示差動放大器的構(gòu)成的一例，圖5(B)表示第1到第3開關(guān)SW1、SW2、SW3的1個輸出期間中的接通、斷開控制狀態(tài)。第1端子T1與OP放大器等的差動放大器20的非反相輸入端子(+)連接；備有一端與差動放大器20的反相輸入端子(-)連接，另一端與輸出端子Vout連接的開關(guān)SW3；一端與差動放大器20的反相輸入端子連接，另一端與電容C1的一端連接的開關(guān)SW2；和一端與第2端子T2連接，另一端與電容C1和開關(guān)SW2的連接點連接的開關(guān)SW1；電容C1連接在開關(guān)SW1、SW2的連接點和輸出端子Vout之間。
參照圖5(B)，當在期間t1，使開關(guān)SW2斷開，開關(guān)SW1、SW3接通時，使電壓跟隨器構(gòu)成的差動放大器20的輸出端子電壓Vout作為非反相輸入端子(+)的端子電壓V(T1)，將電壓V(T1)加到與輸出端子連接的電容C1的一端。又因為將第2端子T2的電壓V(T2)加到電容C1的另一端(開關(guān)SW1、SW2的連接點)上，所以以輸出端子一側(cè)為基準的電容C1的端子間電壓成為ΔV＝V(T2)-V(T1)(10)接著，當在期間t2，使開關(guān)SW2接通，開關(guān)SW1、SW3斷開時，形成使電容C1連接在差動放大器20的輸出端子和反相輸入端子(-)之間的電路構(gòu)成，在反相輸入端子(-)上施加電壓(Vout+ΔV)。又，因為當非反相輸入端子(+)和反相輸入端子(-)各自的所加電壓相等時電壓跟隨器構(gòu)成的差動放大器20成為穩(wěn)定狀態(tài)，所以下列公式(11)的關(guān)系成立。
V(T1)＝(Vout+ΔV)(11)用上述ΔV的關(guān)系式，關(guān)于V(T1)的解成為V(T1)＝{Vout+V(T2)}/2(12)輸出電壓Vout和電壓V(T2)的中間電壓成為電壓V(T1)。即，輸出電壓Vout成為將第1端子電壓V(T1)和第2端子電壓V(T2)外分成1比2的電壓。而且，當?shù)?端子電壓V(T1)比第2端子電壓V(T2)低(V(T1)＜V(T2))時，將輸出端子電壓Vout外插到比第1端子電壓V(T1)低的電位一側(cè)，當?shù)?端子電壓V(T1)比第2端子電壓V(T2)高(V(T1)＞V(T2))時，將輸出端子電壓Vout外插到比第1端子電壓V(T1)高的電位一側(cè)。
在圖6(A)中，表示差動放大器的另一構(gòu)成例，圖6(B)表示第4到第6開關(guān)SW4、SW5、SW6的1個輸出期間中的接通、斷開控制狀態(tài)。在圖6(A)中，包括一端與端子T1連接而另一端與OP放大器等的差動放大器20的非反相輸入端子(+)連接的開關(guān)SW6；一端與端子T1連接而另一端與電容C2的一端連接的開關(guān)SW5；和一端與端子T2連接而另一端與電容C2的一端連接的開關(guān)SW4；電容C2的另一端與非反相輸入端子(+)連接；輸出端子與反相輸入端子(-)連接。
如圖6(B)所示，當在期間t1，使開關(guān)SW5斷開，開關(guān)SW4、SW6分別接通時，在非反相輸入端子(+)上施加第1端子T1的電壓V(T1)，在電容C2的一端(開關(guān)SW4、SW5的連接點)上施加第2端子T2的電壓V(T2)，以非反相輸入端子(+)一側(cè)為基準的電容C2的端子間電壓成為
ΔV＝V(T2)-V(T1) (13)接著，當在期間t2，使開關(guān)SW5接通，開關(guān)SW4、SW6分別斷開時，形成使電容C2連接在端子T1和反相輸入端子(-)之間的電路構(gòu)成，在非反相輸入端子(+)上施加電壓{V(T1)-ΔV}。所以，將非反相輸入端子(+)的電壓輸出到電壓跟隨器構(gòu)成的差動放大器20的輸出端子電壓Vout上，下列公式(14)的關(guān)系成立。
Vout＝V(T1)-ΔV) (14)用上述ΔV的關(guān)系式，關(guān)于V(T1)的解成為V(T1)＝{Vout+V(T2)}/2(15)輸出電壓Vout和電壓V(T2)的中間電壓成為電壓V(T1)。即，輸出電壓Vout成為將第1端子電壓V(T1)和第2端子電壓V(T2)外分成1比2的電壓。而且，當?shù)?端子電壓V(T1)比第2端子電壓V(T2)低(V(T1)＜V(T2))時，將輸出端子電壓Vout外插到比第1端子電壓V(T1)低的電位一側(cè)，當?shù)?端子電壓V(T1)比第2端子電壓V(T2)高(V(T1)＞V(T2))時，將輸出端子電壓Vout外插到比第1端子電壓V(T1)高的電位一側(cè)。
在圖5、圖6中，都通過選擇地將2個輸入電壓輸入到端子T1、T2，能夠輸出2個輸入電壓和外插(外分)這2個輸入電壓的電壓的共計4個電壓電平，滿足圖2的輸入輸出特性。
而且，即便關(guān)于圖5、圖6所示的構(gòu)成的放大電路，外插(外分)輸出電壓也成為將輸入到端子T1、T2的電壓V(T1)、V(T2)外分成1比2的電壓。
下面，我們說明用具有圖2的輸入輸出特性的放大電路13的DAC(數(shù)字/模擬轉(zhuǎn)換器)。放大電路13不限于圖3、圖5、圖6的構(gòu)成，能夠應(yīng)用于在十分廣大的輸入輸出范圍中，具有圖2的輸入輸出特性的任意放大器。
首先，我們說明選擇2個輸入電壓A、B并輸入到第1、第2輸入端子T1、T2，輸出4個電壓電平Vo1～Vo4的DAC。
圖7是表示由2位數(shù)據(jù)D1、D0控制到2個輸入電壓A、B的輸入端子T1、T2的4個輸入控制(選擇)的2位數(shù)據(jù)輸入DAC的輸入輸出對應(yīng)關(guān)系的圖。輸出電平的對應(yīng)關(guān)系的圖。將輸入電壓A、B分別設(shè)定在等間隔的第1到第4的電壓電平中的第2和第3電壓電平上。
圖8是表示能夠?qū)崿F(xiàn)圖7的控制的2位解碼器(Nch)的電路構(gòu)成的一例的圖。參照圖8，該解碼器電路備有分別連接在電壓A(電壓A的供給端子)和端子T1、T2之間，分別將數(shù)據(jù)位信號D1B、D0輸入到控制端子的晶體管開關(guān)301、302、和分別連接在電壓B(電壓B的供給端子)和端子T1、T2之間，分別將數(shù)據(jù)位信號D1、D0B輸入到控制端子的晶體管開關(guān)303、304，當(D1、D0)＝(0、0)、(0、1)、(1、0)、(1、1)時，接通的晶體管對成為(301、304)、(301、302)、(303、304)、(302、303)，如圖7所示，將(A、B)、(A、A)、(B、B)、(B、A)傳達給端子T1、T2。
圖8所示的解碼器只由2個輸入電壓和4個晶體管構(gòu)成。一般的2位解碼器(Nch)需要4個輸入電壓和至少6個晶體管，即便與此比較，圖8的解碼器也具有非常簡潔的構(gòu)成。此外，各位信號D1、D0及其反相信號的順序可以是任意的。又，關(guān)于Pch解碼器，雖然沒有圖示，但是通過在Nch解碼器中反相并輸入數(shù)字數(shù)據(jù)的構(gòu)成(將DX作為DXB，將DXB作為DX(圖7中X＝0、1))，能夠簡單地實現(xiàn)它。
圖9是表示用圖8所示的解碼器電路和圖3的差動放大器的2位DAC的輸出電壓波形的圖。圖9是在一定期間內(nèi)順次改變2位數(shù)據(jù)D1、D0時的端子T1、T2的電壓V(T1)、V(T2)和差動放大器的輸出電壓Vout的輸出波形。對于輸入電壓A、B，令A(yù)＝5V、B＝5.1V，設(shè)定0.1V的電壓差。從圖9，可以確認根據(jù)2位數(shù)據(jù)，可以高精度地輸出0.1V間隔的4個電平(4.9V、5.0V、5.1V、5.2V)。
下面，我們說明有關(guān)本發(fā)明的4位DAC的實施例。當放大電路13即便給予端子T1、T2的2個輸入電壓的電壓差大也可以高精度地進行輸出時，通過不僅外插最接近電平間的輸入電壓，而且也進行與2個相鄰和3個相鄰的輸入電壓的外插，可以擴展輸出電平。利用該原理，可以進行最大輸入電壓數(shù)的2次方個的輸出。但是優(yōu)選，放大電路13能夠輸出將輸入到端子T1、T2的電壓V(T1)、V(T2)外分成1比2的外插(外分)電壓。
圖10是表示當可以輸入到圖1的放大電路13的輸入電壓數(shù)m為4個(m＝4)時的輸入輸出電平對應(yīng)的一例的圖。
如圖10所示，通過將4個輸入電壓(A、B、C、D)選擇輸入到輸入端子T1、T2，能夠輸出最大輸入電壓數(shù)m＝4的2次方個的16個電壓電平Vo1～Vo16。而且，當放大電路13具有輸出將輸入到端子T1、T2的電壓V(T1)、V(T2)外分成1比2的外插(外分)電壓的構(gòu)成時，能夠使16個輸出電壓等間隔。但是，將這時的輸入電壓A、B、C、D設(shè)定在第6(Vo6)、第7(Vo7)和第10(Vo10)、第11(Vo11)的電壓電平。
圖11是表示4位DAC的輸入輸出特性的輸出電平對應(yīng)關(guān)系的圖。參照圖11，說明將4個輸入電壓A、B、C、D選擇輸入到輸入端子T1、T2，輸出4個輸入電壓的2次方個的16個電壓電平的DAC。根據(jù)4位數(shù)據(jù)D3、D2、D1、D0控制4個輸入電壓A、B、C、D的到輸入端子T1、T2的16種輸入選擇。此外，圖11的電平編號能夠與圖10的電壓電平Vo1～Vo16對應(yīng)。又，放大電路13輸出將輸入到端子T1、T2的電壓V(T1)、V(T2)外分成1比2的外插(外分)電壓，能夠使16個輸出電壓等間隔。
然后將第1到第4參照電壓A、B、C、D設(shè)定在第6、第7、第10、第11電平上，選擇電路12，根據(jù)4位的選擇信號D3、D2、D1、D0，能夠?qū)?1)第1、第4參照電壓A、D；(2)第1、第3參照電壓A、C；(3)第2、第4參照電壓B、D；(4)第2、第3參照電壓B、C；(5)第1、第2參照電壓A、B(6)第1、第1參照電壓A，A；(7)第2、第2參照電壓B、B；(8)第2、第1參照電壓B、A；(9)第3、第4參照電壓C、D；(10)第3、第3參照電壓C，C；(11)第4、第4參照電壓D、D；(12)第4、第3參照電壓D、C；(13)第3、第2參照電壓C、B；
(14)第3、第1參照電壓C、A；(15)第4、第2參照電壓D、B；(16)第4、第1參照電壓D、A；這些對之中的任一對供給放大電路13的第1、第2端子T1、T2。而且，當放大電路13的外分比為1∶2時，第1端子電壓V(T1)的2倍等于第2端子電壓V(T2)和輸出電壓Vout之和，可以輸出第1到第16的電壓電平。
圖12是表示實現(xiàn)圖11例示的控制的4位解碼器(Nch)的構(gòu)成的一例的圖。包括連接在第1參照電壓A(電平6)和第1端子T1之間，分別將D1的互補信號D1B和D3的互補信號D3B輸入到控制端子的第1和第2開關(guān)401、402；連接在第1參照電壓A和第2端子T2之間，分別將D0和D2輸入到控制端子的第3和第4開關(guān)403、404；連接在第2參照電壓B(電平7)和第1端子T1之間，分別將D1和D3B輸入到控制端子的第5和第6開關(guān)405、406；連接在第2參照電壓B和第2端子T2之間，分別將D0的互補信號D0B和D2輸入到控制端子的第7和第8開關(guān)407、408；連接在第3參照電壓C(電平10)和第1端子T1之間，分別將D1B和D3輸入到控制端子的第9和第10開關(guān)409、410；連接在第3參照電壓C和第2端子T2之間，分別將D0和D2B輸入到控制端子的第11和第12開關(guān)411、412；連接在第4參照電壓D(電平11)和第1端子T1之間，分別將D1和D3輸入到控制端子的第13和第14開關(guān)413、414；和連接在第4參照電壓D和第2端子T2之間，分別將D0B和D2B輸入到控制端子的第15和第16開關(guān)415、416。圖12能夠由4個輸入電壓和16個晶體管401～416構(gòu)成。此外，各個位信號D3、D2、D1、D0及其反相信號的順序可以是任意的。
圖13是表示圖12的變更例的圖。參照圖13，在該解碼器中，形成通過分成高位2位信號D3、D2和低位2位信號D1、D0，使低位2位對于高位2位共有化削減晶體管數(shù)的構(gòu)成。
參照圖13，該解碼電路(選擇電路)包括連接在第1參照電壓A和第1端子T1之間，分別將D1B和D3B輸入到控制端子的第1和第2開關(guān)401、402；連接在第1參照電壓A和第2端子T2之間，分別將D0和D2輸入到控制端子的第3和第4開關(guān)403、404；連接在第2參照電壓B和第1端子T1之間，分別將D1和D3B輸入到控制端子的第5和第6開關(guān)405、406；連接在第2參照電壓B和第2端子T2之間，分別將D0B和D2輸入到控制端子的第7和第8開關(guān)407、408；連接在第3參照電壓C與第1和第2開關(guān)401、402的連接點之間，將D3輸入到控制端子的第9開關(guān)409；連接在第3參照電壓C與第3和第4開關(guān)403、404的連接點之間，將D2B輸入到控制端子的第10開關(guān)410；連接在第4參照電壓D與第5和第6開關(guān)405、406的連接點之間，將D3輸入到控制端子的第11開關(guān)411；連接在第4參照電壓D與第7和第8開關(guān)407、408的連接點之間，將D2B輸入到控制端子的第12開關(guān)412。這時，晶體管為401～412的共計12個。
圖14是表示圖12的另一變更例的圖。形成通過分成高位2位信號D3、D2和低位2位信號D1、D0，使高位2位對于低位2位共有化削減晶體管數(shù)的構(gòu)成。參照圖14，該解碼電路(選擇電路)包括連接在第1參照電壓A和第1端子T1之間，分別將D1B和D3B輸入到控制端子的第1和第2開關(guān)401、402；連接在第1參照電壓A和第2端子T2之間，分別將D0和D2輸入到控制端子的第3和第4開關(guān)403、404；連接在第2參照電壓B與上述第1和第2開關(guān)401、402的連接點之間，將D1輸入到控制端子的第5開關(guān)405；連接在上述第2參照電壓B與上述第3和第4開關(guān)403、404的連接點之間，將D0B輸入到控制端子的第6開關(guān)406；連接在上述第3參照電壓C和上述第1端子T1之間，分別將D1B和D3輸入到控制端子的第7和第8開關(guān)407、408；連接在上述第3參照電壓C和上述第2端子T2之間，分別將D0和D2B輸入到控制端子的第9和第10開關(guān)409、410；連接在上述第4參照電壓D與上述第7和第8開關(guān)407、408的連接點之間，將D1輸入到控制端子的第11開關(guān)411；和連接在上述第4參照電壓D與上述第9和第10開關(guān)409、410的連接點之間，將D0B輸入到控制端子的第12開關(guān)412。這時，晶體管數(shù)也為12個。
這樣，作為解碼器的電路構(gòu)成，可以具有各種不同的構(gòu)成，與構(gòu)成有關(guān)晶體管數(shù)也具有若干不同。但是，任一種構(gòu)成也可以是通過分別將D1B和D3B輸入到控制端子的2個開關(guān)連接第1參照電壓A(電壓A的供給端子)和第1端子T1之間；通過分別將D0和D2輸入到控制端子的2個開關(guān)連接第1參照電壓A和第2端子T2之間；通過分別將D1和D3B輸入到控制端子的2個開關(guān)連接第2參照電壓B(電壓B的供給端子)和第1端子T1之間；通過分別將D0B和D2輸入到控制端子的2個開關(guān)連接第2參照電壓和第2端子T2之間；通過分別將D1B和D3輸入到控制端子的2個開關(guān)連接第3參照電壓C和第1端子T1之間；通過分別將D0和D2B輸入到控制端子的2個開關(guān)連接第3參照電壓C和第2端子T2之間；通過分別將D1和D3輸入到控制端子的2個開關(guān)連接第4參照電壓D和第1端子T1之間；通過分別將D0B和D2B輸入到控制端子的2個開關(guān)連接第4參照電壓D和第2端子T2之間。在下面的解碼器的說明中，我們以晶體管數(shù)比較少的代表性的構(gòu)成為例進行說明。此外，與參照圖12到圖14說明的4位解碼器的變更例同樣，即便在下面說明的本發(fā)明的多位解碼器的代表性的構(gòu)成中，在給定參照電壓和給定端子(T1或T2)之間，通過將選擇用的信號輸入到控制端子的多個開關(guān)進行連接的構(gòu)成也可以成為相同的變更例。
關(guān)于同樣的4位解碼器，當與圖35、圖36所示的構(gòu)成比較時，圖12～圖14不僅能夠削減輸入電壓數(shù)(參照電壓的個數(shù))，而且構(gòu)成解碼器電路的晶體管數(shù)，相對于圖35、圖36的30個，在圖13、圖14所示的構(gòu)成中，也只有少量的12個，這樣一來大幅度地削減了晶體管數(shù)，節(jié)省面積效果比圖35和圖36的構(gòu)成高。
即便關(guān)于4位以上的數(shù)據(jù)輸入的解碼器，同樣，可以說節(jié)省面積效果高。所以，通過應(yīng)用本發(fā)明，能夠使解碼器大幅度地簡潔化，可以節(jié)省面積。
圖15是表示用圖12到圖14所示的解碼器電路作為圖1的選擇電路12，用圖3所示的差動放大器作為圖1的放大電路13的4位DAC的輸出電壓波形的圖。圖15是在一定期間順次改變4位數(shù)據(jù)D3、D2、D1、D0時的端子T1、T2的電壓V(T1)、V(T2)和放大器輸出電壓Vout的輸出波形。輸入電壓A、B、C、D分別為5V、5.02V、5.08V、5.1V，按鄰接電平間的電壓差20mV進行設(shè)定。從圖15能夠確認與從(0、0、0、0)到(1、1、1、1)的4位數(shù)據(jù)相應(yīng)，能夠高精度地輸出從4.9V到5.2V，20mV間隔的16個電平。
下面，作為本發(fā)明的另一實施例，我們說明6位DAC的構(gòu)成。圖16是表示本實施例的6位DAC的輸入輸出特性的輸入輸出電平對應(yīng)關(guān)系的圖。在該例中，我們說明將8個輸入電壓A、B、C、D、E、F、G、H中的2個(包含同一電壓的情形)選擇輸入到輸入端子T1、T2，輸出8個輸入電壓的2次方個的64個電壓電平的DAC。由6位數(shù)據(jù)D5、D4、D3、D2、D1、D0控制8個輸入電壓A、B、C、D、E、F、G、H的到輸入端子T1、T2的64種輸入選擇。此外，放大電路13，當能夠輸出將輸入到端子T1、T2的電壓V(T1)、V(T2)外分成1比2的外插(外分)電壓時，能夠使64個輸出電壓等間隔。又，將這時的輸入電壓A、B、C、D、E、F、G、H設(shè)定在第22、第23、第26、第27和第38、第39、第42、第43電壓電平上。
當使8個參照電壓A～H為第22、第23、第26、第27、第38、第39、第42、第43電平時，選擇電路(解碼器電路)12，根據(jù)6位的數(shù)據(jù)信號(選擇信號)，能夠?qū)?1)第1、第8參照電壓A、H、 (2)第1、第7參照電壓A、G、(3)第2、第8參照電壓B、H、 (4)第2、第7參照電壓B、G、(5)第1、第6參照電壓A、F、 (6)第1、第5參照電壓A、E、(7)第2、第6參照電壓B、F、 (8)第2、第5參照電壓B、E、(9)第3、第8參照電壓C、H、 (10)第3、第7參照電壓C、G、(11)第4、第8參照電壓D、H、 (12)第4、第7參照電壓D、G、(13)第3、第6參照電壓C、F、 (14)第3、第5參照電壓C、E、(15)第4、第6參照電壓D、F、 (16)第4、第5參照電壓D、E、(17)第1、第4參照電壓A、D、 (18)第1、第3參照電壓A、C、(19)第2、第4參照電壓B、D、 (20)第2、第3參照電壓B、C、(21)第1、第2參照電壓A、B、 (22)第1、第1參照電壓A，A、(23)第2、第2參照電壓B、B、 (24)第2、第1參照電壓B、A、(25)第3、第4參照電壓C、D、 (26)第3、第3參照電壓C，C、(27)第4、第4參照電壓D、D、 (28)第4、第3參照電壓D、C、(29)第3、第2參照電壓C、B、 (30)第3、第1參照電壓C、A、
(31)第4、第2參照電壓D、B、 (32)第4、第1參照電壓D、A、(33)第5、第8參照電壓E、H、 (34)第5、第7參照電壓E、G、(35)第6、第8參照電壓F、H、 (36)第6、第7參照電壓F、G、(37)第5、第6參照電壓E、F、 (38)第5、第5參照電壓E、E、(39)第6、第6參照電壓F、F、 (40)第6、第5參照電壓F、E、(41)第7、第8參照電壓G、H、 (42)第7、第7參照電壓G、G、(43)第8、第8參照電壓H、H、 (44)第8、第7參照電壓H、G、(45)第7、第6參照電壓G、F、 (46)第7、第5參照電壓G、E、(47)第8、第6參照電壓H、F、 (48)第8、第5參照電壓H、E、(49)第5、第4參照電壓E、D、 (50)第5、第3參照電壓E、C、(51)第6、第4參照電壓F、D、 (52)第6、第3參照電壓F、C、(53)第5、第2參照電壓E、B、 (54)第5、第1參照電壓E、A、(55)第6、第2參照電壓F、B、 (56)第6、第1參照電壓F、A、(57)第7、第4參照電壓G、D、 (58)第7、第3參照電壓G、C、(59)第8、第4參照電壓H、D、 (60)第8、第3參照電壓H、C、(61)第7、第2參照電壓G、B、 (62)第7、第1參照電壓G、A、(63)第8、第2參照電壓H、B、 (64)第8、第1參照電壓H、A、這些對之中的任一對供給放大電路13的第1、第2端子T1、T2。而且，當放大電路13的外分比為1∶2時，第1端子電壓的V(T1)的2倍等于第2端子電壓V(T2)和輸出壓Vout之和，可以輸出第1到第64的電壓電平。
圖17是能夠?qū)崿F(xiàn)圖16的控制的6位解碼器(Nch)的構(gòu)成例。圖16是通過分成高位4位D5、D4、D3、D2和低位2位D1、D0，相對于低位2位共有高位2位削減晶體管數(shù)的構(gòu)成。
參照圖17，該解碼器電路包括連接在第1參照電壓A(電壓A的供給端子)和第1端子T1之間、分別將D1B、D3B和D5B輸入到控制端子的第1到第3開關(guān)501～503；連接在第1參照電壓A和第2端子T3之間、分別將D0、D2和D4輸入到控制端子的第4到第6開關(guān)504～506；連接在第2參照電壓B(電壓B的供給端子)與第1和第2開關(guān)501、502的連接點之間、將D1輸入到控制端子的第7開關(guān)507；連接在第2參照電壓B與上述第4和第5開關(guān)504、505的連接點之間，將D0B輸入到控制端子的第8開關(guān)508；連接在第3參照電壓C(電壓C的供給端子)和第1端子T1之間、分別將D1B、D3和D5B輸入到控制端子的第9到第11開關(guān)509～511；連接在第3參照電壓C和第2端子T2之間、分別將D0、D2B和D4輸入到控制端子的第12到第14開關(guān)512～514；連接在第4參照電壓D(電壓D的供給端子)與上述第9和第10開關(guān)509、510的連接點之間、將D1輸入到控制端子的第15開關(guān)515；連接在第4參照電壓D與第12和第13開關(guān)512、513的連接點之間、將D0B輸入到控制端子的第16開關(guān)516；連接在第5參照電壓E和第1端子T1之間、分別將D1B、D3B和D5輸入到控制端子的第17到第19開關(guān)517～519；連接在第5參照電壓E和第2端子T2之間、分別將D0、D2和D4B輸入到控制端子的第20到第22開關(guān)520～522；連接在第6參照電壓F與上述第17和第18開關(guān)517、518的連接點之間、將D1輸入到控制端子的第23開關(guān)523；連接在第6參照電壓F與上述第20和第21開關(guān)520、521的連接點之間、將D0B輸入到控制端子的第24開關(guān)524；連接第7參照電壓G和第1端子T1之間、分別將D1B、D3和D5輸入到控制端子的第25到第27開關(guān)525～527；連接在第7參照電壓G和第2端子T2之間、分別將D0、D2B和D4B輸入到控制端子的第28到第30開關(guān)528～530；連接在第8參照電壓H與第25和第26開關(guān)525、526的連接點之間、將D1輸入到控制端子的第31開關(guān)531；和連接在第8參照電壓H與上述第28和第29開關(guān)528、529的連接點之間、將D0B輸入到控制端子的第32開關(guān)532。圖17能夠由8個輸入電壓和32個晶體管501～532構(gòu)成。所以，如果用本發(fā)明，則能夠使解碼器大幅度地簡潔化，可以節(jié)省面積。此外，各位信號D5、D4、D3、D2、D1、D0及其反相信號的順序可以是任意的。又，如果通過在給定參照電壓和給定端子(T1或T2)之間將給定信號輸入到控制端子的多個開關(guān)進行連接的構(gòu)成與圖17相同，則可以進行任意的變更。
圖18是表示用圖17所示的解碼器電路作為圖1的選擇電路12，用圖3所示的差動放大器作為圖1的放大電路13的6位DAC的輸出電壓波形的圖。在圖18中表示在一定期間順次改變6位數(shù)據(jù)D5、D4、D3、D2、D1、D0時的端子T1、T2的電壓V(T1)、V(T2)和放大器輸出電壓Vout的輸出電壓波形。輸入電壓A、B、C、D、E、F、G、H分別為5.22V、5.23V、5.26V、5.27V、5.38V、5.39V、5.42V、5.43V，設(shè)定在鄰接電平間的電壓差10mV上。從圖18能夠確認與6位數(shù)據(jù)相應(yīng)，能夠高精度地輸出從5.01V到5.64V，10mV間隔的64個電平。
以上，我們說明了在2、4、6位的數(shù)據(jù)輸入的DAC中，輸出輸入電壓數(shù)的2次方個的電壓電平的情形。此外，輸入電壓數(shù)m可以是任意的，但是當輸出等間隔的電壓電平時，輸入電壓數(shù)m可以設(shè)定為m＝2、4、8等的2的連乘個(m＝2的K次方，K為大于等于1的整數(shù))。這時，對于輸入電壓數(shù)(2K個)的2次方個(＝4K個)的連續(xù)輸出電平(第1～4K電平)，將各輸入電壓設(shè)定在由下列公式(16)給出的順序的電平上。
{1+a×4(K-1)+b×4(K-2)+c×4(K-3)+…}(16)在公式(16)中，系數(shù)a、b、c、……為1、2，4的連乘項，當其值不到1(即，4(K-X)＜1，X為正數(shù))時，為0。
例如，當K＝1時，輸入電壓數(shù)m成為m＝2K＝2，2個輸入電壓，在連續(xù)的4個輸出電平(1電平～4電平)中，成為{1+a}電平(a＝1、2)。即，如圖7所示，輸入電壓A、B成為電平2、3。
又，當K＝2時，輸入電壓數(shù)m成為m＝2K＝4，4個輸入電壓，在連續(xù)的16個輸出電平(1電平～4電平)中，成為{1+a×4+b}電平(a、b＝1、2)。即，如圖11所示，4個輸入電壓A、B、C、D成為電平6(a＝b＝1)、電平7(a＝1、b＝2)、電平10(a＝2、b＝1)、電平11(a＝2、b＝2)。
當K＝3時，輸入電壓數(shù)m成為m＝2K＝8，8個輸入電壓，在連續(xù)的64個輸出電平中，成為{1+a×42+b×4+c}電平(a、b、c＝1、2)，分別與系數(shù)的3個組(a、b、c)＝(1、1、1)、(1、1、2)、(1、2、1)、(1、2、2)、(2、1、1)、(2、1、2)、(2、2、1)、(2、2、2)對應(yīng)的電平22、23、26、27、38、39、42、43成為圖16所示的輸入電壓A～H。
即，與2、4、6位的數(shù)據(jù)輸入的DAC(圖7、圖11、圖16)的各個輸入電壓的設(shè)定一致。
此外，即便是2的連乘個以外的輸入電壓數(shù)，其2次方個的輸出也是可以的，但是規(guī)則的輸出電平的設(shè)定稍微困難一些。下面我們說明輸入電壓數(shù)m＝3的情形。
圖19、圖20是輸入電壓數(shù)m＝3時的實施例，表示2種輸入輸出電平對應(yīng)關(guān)系的圖。在圖19中，以對于3個輸入電壓A、B、C，得到輸入電壓數(shù)的2次方個的9個輸出電平的方式，設(shè)定輸入電壓。
上述選擇電路，將第1到第3參照電壓A，B，C作為Vo4、Vo5、Vo7，根據(jù)選擇信號，能夠?qū)?1)第1、第3參照電壓A、C、(2)第2、第3參照電壓B、C、(3)第1、第2參照電壓A、B、(4)第1、第1參照電壓A，A、(5)第2、第2參照電壓B、B、(6)第2、第1參照電壓B、A、(7)第3、第3參照電壓C，C、(8)第3、第2參照電壓C、B、(9)第3、第1參照電壓C、A、這些對之中的任一對供給放大電路13的第1、第2端子T1、T2。9個輸出電壓電平Vo1～Vo9，在等間隔的13個電平中，與電平1、3、4、5、6、7、9、12、13對應(yīng)。即，在相鄰電壓電平對的間隔中，存在與其它相鄰電壓電平對的間隔不同的間隔，9個電壓電平不是等間隔的。即，這時，DAC的輸入輸出特性不是線性的。此外，為了得到9個不同的輸出電壓電平Vo1～Vo9的3個輸入電壓A、B、C的設(shè)定也可以是在圖19以外各種各樣的，但是都不能夠得到等間隔的輸出電平。
另一方面，在圖20中，對于輸入電壓A、B、C，以輸出電平成為等間隔的方式設(shè)定3個輸入電壓。選擇電路12，將輸入電壓A、B、C作為Vo3、Vo4、Vo5，根據(jù)選擇信號，能夠向第1、第2端子T1、T2供給(1)第1、第3參照電壓A、C、(2)第1、第2參照電壓A、B、(3)第1、第1參照電壓A、A或第2、第3參照電壓B、C、(4)第2、第2參照電壓B、B、(5)第3、第3參照電壓C，C或第2、第1參照電壓B、A、
(6)第3、第2參照電壓C、B、(7)第3、第1參照電壓C、A、這些對。這時，因為重復(fù)輸出輸出電平Vo3和Vo5(V(T1)、V(T2))的組，所以只能夠得到比輸入電壓數(shù)3的2次方個(9個)少2個的7個輸出電平。如以上那樣，在輸入電壓數(shù)m不是2的連乘個的情形中，要得到等間隔的輸出電壓電平時，該輸出電壓電平數(shù)比輸入電壓數(shù)的2次方個少。
下面，作為本發(fā)明又一實施例，我們說明用于液晶驅(qū)動器的DAC(數(shù)字模擬轉(zhuǎn)換電路)。液晶驅(qū)動器用的DAC需要與γ曲線相應(yīng)地調(diào)節(jié)灰度電壓的間隔。γ曲線在中間灰度大致是直線，但是在最高位灰度附近和最低位灰度附近斜率發(fā)生變化(請參照圖25的說明)。因此，在液晶驅(qū)動器用的DAC中，最好將上面說明的輸入電壓數(shù)為2、4、8等的各解碼器組合起來使用。作為其具體例，下面我們說明5位數(shù)據(jù)輸入32位輸出的DAC。
圖21是表示本發(fā)明的實施例的DAC中的輸入輸出對應(yīng)關(guān)系的圖，是表示輸入5位數(shù)據(jù)D4、D3、D2、D1、D0，輸出32個電壓電平的DAC的輸入輸出對應(yīng)關(guān)系的圖。在該例中，關(guān)于第1～32電壓電平(輸出范圍)，分成第1～4(第1區(qū)間)、第5～8(第2區(qū)間)、第9～24(第3區(qū)間)、第25～28(第4區(qū)間)和第29～32(第5區(qū)間)這樣5個區(qū)間，在各個區(qū)間中，能夠個別地設(shè)定鄰接灰度間的電壓差(在各區(qū)間內(nèi)等間隔)。在該實施例中，輸入到選擇電路1 2的參照電壓為12個，將第1到第12參照電壓A1、B1、A2、B2、A3、B3、C3、D3、A4、B4、A5、B5，如圖21所示，分別設(shè)定在第2、第3、第6、第7、第14、第15、第18、第19、第26、第27、第30、第31電平上。
圖1的選擇電路12，根據(jù)5位的選擇信號，能夠?qū)?1)第1、第2參照電壓A1、B1、(2)第1、第1參照電壓A1、A1、(3)第2、第2參照電壓B1、B1、(4)第2、第1參照電壓B1、A1、(5)第3、第4參照電壓A2、B2、(6)第3、第3參照電壓A2、A2、
(7)第4、第4參照電壓B2、B2、(8)第4、第3參照電壓B2、A2、(9)第5、第8參照電壓A3、D3、(10)第5、第7參照電壓A3、C3、(11)第6、第8參照電壓B3、D3、(12)第6、第7參照電壓B3、C3、(13)第5、第6參照電壓A3、B3、(14)第5、第5參照電壓A3、A3、(15)第6、第6參照電壓B3、B3、(16)第6、第5參照電壓B3、A3、(17)第7、第8參照電壓C3、D3、(18)第7、第7參照電壓C3、C3、(19)第8、第8參照電壓D3、D3、(20)第8、第7參照電壓D3、C3、(21)第7、第6參照電壓C3、B3、(22)第7、第5參照電壓C3、A3、(23)第8、第6參照電壓D3、B3、(24)第8、第5參照電壓D3、A3、(25)第9、第10參照電壓A4、B4、(26)第9、第9參照電壓A4、A4、(27)第10、第10參照電壓B4、B4、(28)第10、第9參照電壓B4、A4、(29)第11、第12參照電壓A5、B5、(30)第11、第11參照電壓A5、A5、(31)第12、第12參照電壓B5、B5、(32)第12、第11參照電壓B5、A5、這些對之中的任一對供給上述放大電路13的第1、第2端子T1、T2。而且，當放大電路13的外分比為1∶2時，第1端子電壓V(T1)的2倍等于第2端子電壓V(T2)和輸出電壓Vout之和，可以輸出第1到第32的電壓電平。
所以，在圖21中，表示輸入輸出變換特性的DAC形成，對于端子T1、T2，在輸入電壓A1、B1的輸入控制中輸出第1～4(第1區(qū)間)的4個電壓電平，在輸入電壓A2、B2的輸入控制中輸出第5～8(第2區(qū)間)的4個電壓電平，在輸入電壓A3、B3、C3、D3的輸入控制中輸出第9～24(第3區(qū)間)的16個電壓電平，在輸入電壓A4、B4的輸入控制中輸出第25～28(第4區(qū)間)的4個電壓電平，在輸入電壓A5、B5的輸入控制中輸出第29～32(第5區(qū)間)的4個電壓電平的構(gòu)成。
即，圖21所示的構(gòu)成是通過將輸入電壓(參照電壓)的個數(shù)為2，輸入電壓(參照電壓)的個數(shù)為4的輸入控制組合起來構(gòu)成的DAC。
圖22是表示圖21的變形例的圖，是與圖20相同，表示輸入5位數(shù)據(jù)D4、D3、D2、D1、D0，輸出32個電壓電平的DAC的輸入輸出對應(yīng)關(guān)系的圖。這里，分成第1～4(第1區(qū)間)、第5～16(第2區(qū)間)、第17～28(第3區(qū)間)和第29～32(第4區(qū)間)的4個區(qū)間，在各個區(qū)間中，能夠個別地設(shè)定鄰接灰度間的電壓差(在各區(qū)間內(nèi)等間隔)。
在該實施例中，輸入到選擇電路12的參照電壓為12個，將第1到第12參照電壓A1、B1、A2、B2、C2、D2、A3、B3、C3、D3、A4、B4，設(shè)定在第2、第3、第6、第7、第10、第11、第22、第23、第26、第27、第30、第31電平上。
圖1所示的選擇電路12，根據(jù)5位的選擇信號，能夠?qū)?1)第1、第2參照電壓A1、B1、(2)第1、第1參照電壓A1、A1、(3)第2、第2參照電壓B1、B1、(4)第2、第1參照電壓B1、A1、(5)第3、第4參照電壓A2、B2、(6)第3、第3參照電壓A2、A2、(7)第4、第4參照電壓B2、B2、(8)第4、第3參照電壓B2、A2、(9)第5、第6參照電壓C2、D2、(10)第5、第5參照電壓C2、C2、(11)第6、第6參照電壓D2、D2、
(12)第6、第5參照電壓D2、C2、(13)第5、第4參照電壓C2、B2、(14)第5、第3參照電壓C2、A2、(15)第6、第4參照電壓D2、B2、(16)第6、第3參照電壓D2、A2、(17)第7、第10參照電壓A3、D3、(18)第7、第9參照電壓A3、C3、(19)第8、第10參照電壓B3、D3、(20)第8、第9參照電壓B3、C3、(21)第7、第8參照電壓A3、B3、(22)第7、第7參照電壓A3、A3、(23)第8、第8參照電壓B3、B3、(24)第8、第7參照電壓B3、A3、(25)第9、第10參照電壓C3、D3、(26)第9、第9參照電壓C3、C3、(27)第10、第10參照電壓D3、D3、(28)第10、第9參照電壓D3、C3、(29)第11、第12參照電壓A4、B4、(30)第11、第11參照電壓A4、A4、(31)第12、第12參照電壓B4、B4、(32)第12、第11參照電壓B4、A4、這些對之中的任一對供給上述放大電路13的第1、第2端子T1、T2。而且，當放大電路13的外分比為1∶2時，第1端子電壓V(T1)的2倍等于第2端子電壓V(T2)和輸出電壓Vout之和，可以輸出第1到第32電壓電平。
所以，在圖22中表示輸入輸出對應(yīng)關(guān)系的DAC形成，對于端子T1、T2，在輸入電壓A1、B1的輸入控制中輸出第1～4(第1區(qū)間)的4個電壓電平，在輸入電壓A2、B2、C2、D2的輸入控制中輸出第5～16(第2區(qū)間)的12個電壓電平，在輸入電壓A3、B3、C3、D3的輸入控制中輸出第17～28(第3區(qū)間)的12個電壓電平，在輸入電壓A4、B4的輸入控制中輸出第29～32(第4區(qū)間)的4個電壓電平的構(gòu)成。即，圖22也是將輸入電壓數(shù)2和4的輸入控制組合起來構(gòu)成的DAC。
此外，在圖22所示的例子中，在第1、第2參照電壓A1、B1的輸入控制中選擇第1～4電壓電平，但是也可以通過第3到第6參照電壓A2、B2、C2、D2的輸入控制選擇它們。
但是，如圖22所示，在本實施例中，以第1～4電壓電平(第1區(qū)間)和第5～16電壓電平(第2區(qū)間)能夠個別地設(shè)定鄰接灰度間的電壓差的方式，設(shè)置第1、第2參照電壓A1、B1，根據(jù)它們輸出第1～4電壓電平。
這樣，在本實施例中，在將多個輸入控制組合起來進行構(gòu)成的情形中，也可以用與鄰接灰度間的電壓差的設(shè)定相應(yīng)，各自的一部分輸出電壓電平重疊的方式進行構(gòu)成。
以上，表示了能夠調(diào)整輸出電壓電平間的電壓差的5位數(shù)據(jù)輸入DAC的具體例，但是它不限于圖21和圖22所示的例子，能夠通過多個輸入控制的各種組合實現(xiàn)最佳構(gòu)成。
圖23是能夠?qū)崿F(xiàn)圖22的控制的5位解碼器(Nch)的構(gòu)成例。圖23形成通過分成高位3位D4、D3、D2和低位2位D1、D0，使高位3位對于低位2位共有化，削減晶體管數(shù)的構(gòu)成。
參照圖23，該解碼器電路包括連接在第1參照電壓A1和第1端子T1之間、分別將D1B、D2B、D3B和D4B輸入到控制端子的第1到第4開關(guān)601～604；連接在第1參照電壓A1和第2端子T2之間、分別將D0、D2B、D3B和D4B輸入到控制端子的第5到第8開關(guān)605～608；連接在第2參照電壓B1與第1和第2開關(guān)601、602的連接點之間、將D1輸入到控制端子的第9開關(guān)609；連接在第2參照電壓B1與第5和第6開關(guān)605、606的連接點之間，將D0B輸入到控制端子的第10開關(guān)610；連接在第3參照電壓A2和第1端子T1之間、分別將D1B、D2、D3B和D4B輸入到控制端子的第11到第14開關(guān)611～614；連接在第3參照電壓A2和第2端子T2之間、分別將D0、D2和D4B輸入到控制端子的第15到第17開關(guān)615～617；連接在第4參照電壓B2與第11和第12開關(guān)611、612的連接點之間、將第2信號D1輸入到控制端子的第18開關(guān)618；連接在第4參照電壓B2與第15和第16開關(guān)615、616的連接點之間、將D0B輸入到控制端子的第19開關(guān)619；連接在第5參照電壓C2和第1端子T1之間、分別將D1B、D3和D4B輸入到控制端子的第20到第22開關(guān)620～622；連接在第5參照電壓C2和第2端子T2之間、分別將D0、D2B、D3和D4B輸入到控制端子的第23到第26開關(guān)623～626；連接在第6參照電壓D2與第20和第21開關(guān)620、621的連接點之間、將D1輸入到控制端子的第27開關(guān)627；連接在第6參照電壓D2與第23和第24開關(guān)623、624的連接點之間、將D0B輸入到控制端子的第28開關(guān)628；連接在第7參照電壓A3和第1端子T1之間、分別將D1B、D3B和D4輸入到控制端子的第29到第31開關(guān)629～631；連接在第7參照電壓A3和第2端子T2之間、分別將D0、D2、D3B和D4輸入到控制端子的第32到第35開關(guān)632～635；連接在第8參照電壓B3與第29和第30開關(guān)629、630的連接點之間、將D1輸入到控制端子的第36開關(guān)636；連接在第8參照電壓B3與第32和第33開關(guān)632、633的連接點之間、將D0B輸入到控制端子的第37開關(guān)637；連接在第9參照電壓C3和第1端子T1之間、分別將D1B、D2B、D3和D4輸入到控制端子的第38到第41開關(guān)638～641；連接在第9參照電壓C3和上述第2端子T2之間、分別將D0、D2B和D4輸入到控制端子的第42到第44開關(guān)642～644；連接在第10參照電壓D3與第38和第39開關(guān)638、639的連接點之間、將D1輸入到控制端子的第45開關(guān)645；連接在第10參照電壓D3與第42和第43開關(guān)642、643的連接點之間、將D0B輸入到控制端子的第46開關(guān)646；連接在第11參照電壓A4和第1端子T1之間、分別將D1B、D2、D3和D4輸入到控制端子的第47到第50開關(guān)647～650；連接在第11參照電壓A4和第2端子T2之間、分別將D0、D2、D3和D4輸入到控制端子的第51到第54開關(guān)651～654；連接在第12參照電壓B4與第47和第48開關(guān)647、648的連接點之間、將D1輸入到控制端子的第55開關(guān)655；和連接在第12參照電壓B4與第47和第48開關(guān)647、648的連接點之間、將D0B輸入到控制端子的第56開關(guān)656。即，圖23所示的解碼器能夠由12個輸入電壓和56個晶體管構(gòu)成。
采用本發(fā)明，能夠構(gòu)成與γ曲線一致的解碼器，該構(gòu)成可以比較簡潔并節(jié)省面積。此外，各位信號D4、D3、D2、D1、D0及其反相信號的順序可以是任意的。又，如果通過在給定參照電壓和給定端子(T1或T2)之間將給定信號輸入到控制端子的多個開關(guān)進行連接的構(gòu)成與圖23相同，則可以進行任意的變更。
圖24是表示用圖23的解碼器電路作為圖1的選擇電路12，用圖3的差動放大器作為放大電路13的5位DAC的輸出波形的圖。在圖24中表示在一定期間順次改變5位數(shù)據(jù)D4、D3、D2、D1、D0時的端子T1、T2的電壓V(T1)、V(T2)和放大器輸出電壓Vout的輸出電壓波形。輸入電壓A1、B1、A2、B2、C2、D2、A3、B3、C3、D3、A4、B4，令A(yù)1＝4.58V、B1＝4.64V和A4＝5.34V、B4＝5.4V，將第1～4(第1區(qū)間)和第29～32(第4區(qū)間)的鄰接灰度間的電壓差設(shè)定在60mV上，令A(yù)2＝4.78V、B2＝4.8V、C2＝4.86V、D2＝4.88V和A3＝5.1V、B3＝5.12V、C3＝5.18V、D3＝5.2V，將第5～16(第2區(qū)間)和第17～28(第3區(qū)間)的鄰接灰度間的電壓差設(shè)定在20mV上。從圖24，能夠確認在第4和第5電壓電平間(第1區(qū)間和第2區(qū)間的分界線)和第28和第29電壓電平間(第3區(qū)間和第4區(qū)間的分界線)上灰度電壓的間隔發(fā)生變化，能夠調(diào)節(jié)灰度電壓的間隔。如以上那樣，通過組合并使用多個輸入控制，可以實現(xiàn)與γ曲線一致的DAC的最佳設(shè)計。所以本發(fā)明的DAC可以具有與γ曲線一致的構(gòu)成，能夠減少輸入電壓(灰度電壓)數(shù)和構(gòu)成解碼器的晶體管數(shù)，實現(xiàn)節(jié)省面積的DAC。
圖25是將本發(fā)明應(yīng)用于圖28和圖31的數(shù)據(jù)驅(qū)動器的構(gòu)成。參照圖25，在上述實施例中構(gòu)成解碼器12和放大器(放大電路)13。在圖28和圖31的數(shù)據(jù)驅(qū)動器中，能夠使在多個解碼器987中共同的灰度電源數(shù)對于DAC整體或中間灰度的部分減少一半，但是在如圖25所示的構(gòu)成中，如上述實施例中說明的那樣，能夠?qū)τ贒AC整體或中間灰度的部分進一步大幅度地削減灰度電源線數(shù)。又，因為也能夠比圖28和圖31的解碼器987更多地削減構(gòu)成這時的解碼器12的晶體管數(shù)，所以節(jié)省面積的效果更大。又，在灰度電壓產(chǎn)生電路14中，生成上述各實施例的參照電壓。所以，即便在灰度電壓產(chǎn)生電路14中，也能夠大幅度地削減生成的電壓數(shù)。
圖37是表示數(shù)據(jù)驅(qū)動器的灰度電壓產(chǎn)生電路(請參照圖25的14)的構(gòu)成的一例的圖。該灰度電壓產(chǎn)生電路作為向表示圖22和圖24中的輸入輸出對應(yīng)關(guān)系和輸出波形的DAC供給多個參照電壓A1、B1～A4、B4的電路是適合的。如圖37所示，兩端具有在電源(基準電壓)VR1、VR2之間由以串聯(lián)方式連接的多個電阻R構(gòu)成的電阻串，可以從各電阻元件間的連接抽頭，取出到圖1或圖25的解碼器12的輸入電壓A1、B1～A4、B4。在圖37所示的例子中，設(shè)置用于調(diào)整對于圖22的第1區(qū)間、第2～3區(qū)間、第4區(qū)間中各個設(shè)定的輸出灰度電壓間的電壓差的2個外部端子，從外部向各個外部端子供給與上述多個參照電壓不同的電壓VG1、VG2。
圖38是表示將圖24表示為灰度數(shù)據(jù)(橫軸)和輸出灰度電壓(縱軸)的關(guān)系的曲線圖。如圖38所示，鄰接灰度間的電壓差在2個地方(第1區(qū)間和第2區(qū)間的分界線與第3區(qū)間和第4區(qū)間的分界線)發(fā)生變化。即輸入輸出特性(即對于從輸入“00000”到“11111”的輸出電壓)不是直線而具有2個曲折部分。在圖38的曲折部分(鄰接灰度間的電壓差發(fā)生變化的點)的電壓上，設(shè)定加在外部端子上的電壓VG1、VG2(請參照圖37)。這樣，當設(shè)定電壓VG1、VG2時，在液晶顯示裝置中，通過調(diào)整電壓VG1、VG2的電壓值，能夠以最適合于液晶的γ特性的方式，調(diào)整灰度數(shù)據(jù)(圖38的橫軸)和輸出灰度電壓(圖38的縱軸)的關(guān)系。
此外，不用輸入輸出特性的曲折部分電壓VG1、VG2，通過從外部端子供給到圖25的解碼器12的輸入電壓A1、B1～A4、B4的一部分，也可以調(diào)整灰度數(shù)據(jù)和輸出灰度電壓的關(guān)系，但是這時，以使鄰接灰度間的電壓差的變化點一致的方式進行調(diào)整一般地說是困難的。其理由是因為對于輸入灰度電壓的微小變化，使輸出灰度電壓與外分比相應(yīng)地發(fā)生大的變化的調(diào)整是困難的，又需要同時調(diào)整多個輸入電壓的緣故。
與此相對，如果根據(jù)圖37所示的構(gòu)成，則使鄰接灰度間的電壓差的變化點為從外部端子供給的電壓VG1、VG2，與電壓VG1、VG2相應(yīng)由電組串的電阻比決定輸入灰度電壓。因此，在鄰接灰度間的電壓差的變化點，輸出灰度電壓不發(fā)生偏移，從而能夠保持γ補償?shù)木?，使調(diào)整變得容易了。
圖39是表示圖37所示的灰度電壓產(chǎn)生電路14的變形例的圖，由電壓跟隨器構(gòu)成的運算放大器30放大從電阻串的抽頭取出的電壓，作為到解碼器12的灰度電壓進行輸出。該灰度電壓產(chǎn)生電路，例如圖5和圖6所示，當應(yīng)用于輸入電容大的放大器時，效果很好。
此外，上述灰度電壓產(chǎn)生電路14也可以具有將它的一部分或全部設(shè)置在數(shù)據(jù)驅(qū)動器外部的構(gòu)成。又，灰度間的電壓差的變化點(圖38的曲折部分)的數(shù)目為多數(shù)時，如圖37和圖39所示，也可以具有與全部變化點對應(yīng)，備有外部端子，代替將對應(yīng)的電壓供給全部外部端子，與一部分變化點對應(yīng)地將外部電壓供給全部外部端子的構(gòu)成。此外，通過內(nèi)置圖37所示的電路，從m個抽頭取出m個電壓，供給圖1的選擇電路12作為m個參照電壓，用圖3等所示的電路構(gòu)成放大器13，也可以構(gòu)成DAC。
以上，我們說明了有關(guān)本發(fā)明的差動放大器和用它的DAC的實施例，但是有關(guān)本發(fā)明的差動放大器和DAC不僅是在硅基片上形成的LSI電路，而且也可以具有置換成在玻璃和塑料等絕緣性基片上形成的沒有背柵的薄膜晶體管的構(gòu)成。
又，能夠?qū)⒂糜嘘P(guān)本發(fā)明的差動放大器和DAC的數(shù)據(jù)驅(qū)動器用作圖26所示的液晶顯示裝置的數(shù)據(jù)驅(qū)動器980。備有有關(guān)本發(fā)明的差動放大器和DAC的數(shù)據(jù)驅(qū)動器980通過減小解碼器面積可以達到低成本化，也能夠?qū)崿F(xiàn)采用它的液晶顯示裝置的低成本化。此外，圖26所示的液晶顯示裝置也可以具有個別地形成數(shù)據(jù)驅(qū)動器980作為硅LSI與顯示單元960連接的構(gòu)成，或者，也可以在玻璃基片等的絕緣性基片上用多晶硅TFT(薄膜晶體管)等，形成電路，一體地形成顯示單元960。特別是當一體地形成數(shù)據(jù)驅(qū)動器和顯示單元時，根據(jù)本發(fā)明通過減小數(shù)據(jù)驅(qū)動器的面積，也可以實現(xiàn)窄邊框化(縮短顯示單元960的外周和基片外周的寬度)。
也包含其它方式，即便對于這種顯示裝置的數(shù)據(jù)驅(qū)動器中的任何一個，通過應(yīng)用有關(guān)本發(fā)明的差動放大器和DAC，也能夠促進顯示裝置的低成本化和窄邊框化。例如，與液晶顯示裝置同樣，即便對于通過將多值電平的電壓信號輸出到數(shù)據(jù)線進行顯示的有源矩陣驅(qū)動方式的有機EL顯示器等的顯示裝置，顯然也能夠應(yīng)用有關(guān)本發(fā)明的差動放大器。
上述實施例中說明的差動放大器是由MOS晶體管構(gòu)成的。在液晶顯示裝置的驅(qū)動電路中，也可以用例如由多晶硅形成的MOS晶體管(TFT)進行構(gòu)成。又，在上述實施例中，表示了應(yīng)用于集成電路的例子，顯然也可以應(yīng)用于分立元件構(gòu)成。
下面，進一步對本說明書發(fā)明內(nèi)容中的有關(guān)的數(shù)字模擬轉(zhuǎn)換電路進行說明。在有關(guān)本發(fā)明的數(shù)字模擬轉(zhuǎn)換電路中，當輸入電壓數(shù)m為2的連乘個(m＝2K，K為正數(shù))，輸出電壓為4K個時，用于選擇輸出電壓的數(shù)字數(shù)據(jù)信號最小為2K位。從因為能夠由作為二進數(shù)的數(shù)字數(shù)據(jù)選擇的數(shù)由2的位數(shù)次方規(guī)定，即，2的2K次方成為4K(4的K次方)，與上述輸出電壓數(shù)對應(yīng)，也能夠容易地理解這一點。此外，在上述實施例中，在圖8、圖12～圖14、圖17中說明了數(shù)字數(shù)據(jù)信號為2、4、6位時的解碼器構(gòu)成例，下面，我們說明數(shù)字數(shù)據(jù)信號擴展到2K位(K為正數(shù))的情形。圖45是表示數(shù)字數(shù)據(jù)信號為2K位的本實施例的解碼器(選擇電路)的構(gòu)成的圖。
參照圖45，該解碼器具有根據(jù)2K位的數(shù)字數(shù)據(jù)信號選擇2的K次方(2K)個的輸入電壓V(1)、V(2)、V(3)、…、V(2K)，輸出到端子T1、T2的解碼器構(gòu)成。圖45的解碼器由從第1列到第K列的電路塊組構(gòu)成，各電路塊組由單個或多個電路塊61構(gòu)成。電路塊61具有在4個輸入端子11～14接受電壓信號，通過2個輸出端子O1、O2輸出根據(jù)2位信號選擇的電壓信號的構(gòu)成。
第1列的電路塊組由2的(K-1)次方個電路塊61構(gòu)成。這時，各電路塊61，分別共同連接4個輸入端子的I1和I2以及I3和I4，將第1到第2K的參照電壓(V(1)～V(2K))的各2個輸入到它的2個輸入端。而且，在各電路塊61中，根據(jù)數(shù)字數(shù)據(jù)信號的第1、第2位信號D0、D1選擇輸入的2個參照電壓，作為2個輸出電壓信號輸出到端子O1、O2。
第2列電路塊組由2的(K-2)次方個電路塊61構(gòu)成。這時，各電路塊61，分別將第1列電路塊組的各2個電路塊61的輸出電壓信號(共計4個)輸入到4個輸入端子I1～I4。而且在各電路塊61中，根據(jù)數(shù)字數(shù)據(jù)信號的第3、第4位信號D2、D3選擇輸入的4個電壓信號，作為2個輸出電壓信號輸出到端子O1、O2。
下面，也同樣地構(gòu)成第3列以后的電路塊組。此外，當用變量F說明時，第F列(F為從3到K-1的正數(shù))的電路塊組由2的(K-F)次方個電路塊61構(gòu)成。這時，各電路塊61，分別，將第(F-1)列的電路塊組的各2個電路塊61的輸出電壓信號(共計4個)輸入到4個輸入端子I1～I4。而且在各電路塊61中，根據(jù)數(shù)字數(shù)據(jù)信號的第(2F-1)、第(2F)位信號D(2F-2)、D(2F-1)選擇輸入的4個電壓信號，作為2個輸出電壓信號輸出到端子O1、O2。
第K列電路塊組由1個電路塊61構(gòu)成。這時，電路塊61將第(K-1)列的電路塊組的2個電路塊61的輸出電壓信號(共計4個)輸入到4個輸入端子I1～I4。而且在各電路塊61中，根據(jù)數(shù)字數(shù)據(jù)信號的第(2K-1)、第(2K)位信號D(2K-2)、D(2K-1)選擇輸入的4個電壓信號，通過端子O1、O2作為2個輸出電壓信號分別輸出到端子T1、T2。
特別是，當K＝1時，成為只有上述第1列的電路塊組的構(gòu)成，由1個電路塊61構(gòu)成。這時，電路塊61具有輸入第1、第2參照電壓V(1)、V(2)，根據(jù)第1、第2位信號D0、D1進行選擇，作為2個輸出電壓信號，通過端子O1、O2分別輸出到端子T1、T2的構(gòu)成。此外，電路塊61能夠用圖46的構(gòu)成。
圖46的電路塊61是2位解碼器(Nch)的構(gòu)成例。參照圖46，該解碼器由連接在端子I3、I1與端子O1之間，分別將數(shù)據(jù)位信號DY及其反相信號DYB輸入到控制端子的晶體管開關(guān)703、701；和連接在端子I2、I4與端子O2之間，分別將數(shù)據(jù)位信號DX及其反相信號DXB輸入到控制端子的晶體管開關(guān)702、704構(gòu)成。此外關(guān)于信號DX、DY，使DY具有比DX高位的位。
在圖45的解碼器中作為電路塊61，用圖46的構(gòu)成，當K＝1時，成為與圖8等同的構(gòu)成，當K＝2時，成為與圖14等同的構(gòu)成。即，圖45所示的構(gòu)成是一個用節(jié)省元件數(shù)實現(xiàn)本發(fā)明的解碼器的解碼器構(gòu)成。
又，在上述實施例中，作為解碼器的構(gòu)成例，表示了圖8、圖12、圖13、圖14、圖17、圖23，說明了即便是具有相同功能的解碼器，也存在與該構(gòu)成有關(guān)，晶體管數(shù)不同的情形。又，我們也說明了能夠在分別多組組合并使用在上面說明了的輸入電壓數(shù)m為2、4、8等的2的連乘個中，m值相同的解碼器和m值不同的解碼器的情形。特別是，當輸出電壓數(shù)非常多時，與解碼器如何構(gòu)成有關(guān)，晶體管數(shù)也有很大不同，很大地左右著解碼器的面積。因此下面，我們說明當輸出電壓數(shù)非常多時的解碼器構(gòu)成與晶體管數(shù)關(guān)系。
圖40和圖41是用于說明適合于本發(fā)明的2個不同的解碼器的構(gòu)成的圖，是表示圖25所示的數(shù)據(jù)驅(qū)動器的灰度電壓產(chǎn)生電路14和1個輸出份數(shù)的解碼器12和放大器13的構(gòu)成的圖。
解碼器12，作為1個輸出份數(shù)的解碼器全體或其一部分，備有S個具有輸入電壓數(shù)m和與其對應(yīng)的m2個輸出電壓電平的區(qū)間(m2個輸出區(qū)間)。將這S個輸出區(qū)間作為解碼器塊12A(圖40)、解碼器塊12B(圖41)。此外，為了容易說明起見，在S個輸出區(qū)間中，沒有圖22那樣的輸出電壓電平的重復(fù)。即，圖40的解碼器塊12A的輸入電壓為(m×S)個，與其對應(yīng)的輸出電壓電平為(m2×S)個。圖41的解碼器塊12B的輸入電壓也為(m×S)個，與其對應(yīng)的輸出電壓電平也為(m2×S)個。
又，在解碼器塊12A中，輸入位組L、M、N。也在解碼器塊12B中，輸入位組L、M、N。
位組L、M、N也從輸入到解碼器12的數(shù)字數(shù)據(jù)中，包含重復(fù)地分配選擇所需的位。又，參照圖40，由灰度電壓產(chǎn)生電路14生成(m×S)個輸入電壓，輸入到解碼器塊12A。參照圖41，由灰度電壓產(chǎn)生電路14生成(m×S)個輸入電壓，輸入到解碼器塊12B。
在圖40、圖41中，放大器13放大并輸出以1∶2的外分比將輸出到端子T1、T2的電壓外分得到的電壓。放大器13具有圖3、圖5、圖6所示的構(gòu)成。
首先，我們說明圖40的解碼器塊12A的構(gòu)成。解碼器塊12A由輸入位組L的第1～第S電路塊41、輸入位組M的第1和第2電路塊42和輸入位組M的電路塊43構(gòu)成。在解碼器塊12A中，第1～第S電路塊41，根據(jù)位組L，從各個區(qū)間內(nèi)的m個輸入電壓中選擇也包含重復(fù)的2個電壓。
第1電路塊42輸入由第1～第S電路塊41中的各個選出的2個電壓的一方電壓(共計S個)，第2電路塊42輸入由第1～第S電路塊41中的各個選出的2個電壓的另一方電壓(共計S個)，第1和第2電路塊42，根據(jù)位組M，分別從S個輸入電壓中選擇某個區(qū)間的1個電壓。這時，位組M成為從解碼器塊12A的S個區(qū)間，挑選上述某1個區(qū)間的位。
電路塊43輸入由第1和第2電路塊42中的各個選出的電壓(共計2個)，根據(jù)位組N，挑選解碼器塊12A的S個區(qū)間及其以外的區(qū)間，位組N，當選擇S個區(qū)間時，分別將2個輸入電壓輸出到端子T1、T2。
此外，作為電路塊41，與輸入電壓數(shù)m相應(yīng)，能夠用作為上述實施例說明了的圖8、圖12到圖14、圖17、圖45等的構(gòu)成。又，作為電路塊42，能夠用圖36的競賽型解碼器等，也可以與輸入電壓數(shù)相應(yīng)地進行最佳化。
圖40的解碼器12的構(gòu)成與晶體管數(shù)的關(guān)系當1個區(qū)間的輸入電壓數(shù)m大，區(qū)間數(shù)S小時，形成晶體管數(shù)比較少的解碼器構(gòu)成。這是因為電路塊41的輸入電壓數(shù)m越大，電路塊41的元件效率(對于已有等同電路的元件削減率)就越高。
下面，我們說明圖41的解碼器塊12B的構(gòu)成。解碼器塊12B由輸入位組M的第1～第m電路塊52、輸入位組L的電路塊51和輸入位組N的電路塊53構(gòu)成。在解碼器塊12B中，第1～第m電路塊52首先從S個的各個區(qū)間輸入?yún)^(qū)間內(nèi)同一順序的輸入電壓(共計S個)，根據(jù)位組M，分別從S個輸入電壓中選擇某個區(qū)間的1個電壓。這時，位組M成為從解碼器塊12B的S個區(qū)間中，選擇上述某個區(qū)間的位。
電路塊51輸出由第1～第m電路塊52中的各個選出的電壓(共計m個)，根據(jù)位組L，從m個輸入電壓，選擇也包含重復(fù)的2個電壓。
進一步，電路塊53輸入由電路塊51選出的電壓(共計2個)，根據(jù)位組N，挑選解碼器塊12B的S個區(qū)間及其以外的區(qū)間，位組N，當選擇S個區(qū)間時，分別將2個輸入電壓輸出到端子T1、T2。
此外，作為電路塊51，與輸入電壓數(shù)m相應(yīng)，能夠用圖8、圖12～圖14、圖17、圖45等的構(gòu)成。又，作為電路塊52，能夠用圖36的競賽型解碼器等，也可以與輸入電壓數(shù)相應(yīng)地進行最佳化。
圖41的解碼器12的構(gòu)成與晶體管數(shù)的關(guān)系當1個區(qū)間的輸入電壓數(shù)m大，區(qū)間數(shù)S小時，也成為晶體管數(shù)比較少的解碼器構(gòu)成。這是因為電路塊51的輸入電壓數(shù)m越大，電路塊51的元件效率就越高。
以上，我們說明了圖40和圖41中的解碼器塊12A和12B的2個構(gòu)成例，我們希望對于各個構(gòu)成，解碼器塊內(nèi)的(m2×S)個輸出電壓電平都是連續(xù)的輸出電壓電平。
如果，當輸出電壓電平在區(qū)間與區(qū)間之間成為非連續(xù)時，則也可以將它們分成每個連續(xù)的區(qū)間，構(gòu)成解碼器塊。
又，解碼器塊內(nèi)的各區(qū)間能夠?qū)τ诿總€區(qū)間個別地設(shè)定鄰接電壓電平間的電壓差(在區(qū)間內(nèi)等間隔)。
又，分別在圖40和圖41中表示的例子中，我們說明了與某個m值對應(yīng)的解碼器塊12A和解碼器塊12B的構(gòu)成，但是當解碼器12具有m個不同的區(qū)間時，希望對于每個m值構(gòu)成解碼器塊。
又，在圖40的解碼器塊12A中，當位組N的各個位全都包含在位組L和M中時，也可以省略電路塊43。這是因為在位組L和M中，已經(jīng)在解碼器塊之間進行了挑選。
又，在圖41的解碼器塊12B中，當解碼器12整體具有多個m值不同的解碼器塊時，在m成為最大的解碼器塊中，當它的位組N的各個位全都包含在位組L和M中時，也可以省略電路塊53。
能夠在m成為最大的解碼器塊以外省略電路塊53的理由是因為在m為最小的解碼器塊中，存在著當省略電路塊53時，在電路塊51中，發(fā)生無意圖的端子T1、T2的短路，產(chǎn)生誤輸出的可能性。
下面，通過表示出具體例更詳細說明圖40和圖41的解碼器12的構(gòu)成。
圖42是表示本發(fā)明的實施例的DAC中的輸入輸出對應(yīng)關(guān)系的圖。雖然沒有特別的限制，但是在圖42所示的例子中，表示輸入8位數(shù)據(jù)D7～D0，與數(shù)據(jù)相應(yīng)地輸出256個電壓電平的8位DAC的輸入輸出對應(yīng)關(guān)系。電平1～256表示從有關(guān)本發(fā)明的放大器13輸出的輸出電壓電平，輸入電壓表示由灰度電壓產(chǎn)生電路14生成，輸入到解碼器12的電壓。又，輸入電壓與給定輸出電壓電平對應(yīng)，在對應(yīng)的輸出電壓電平的編號前附加記號V進行表示。又V(T1)、V(T2)表示在本實施例的解碼器(選擇電路)中與8位數(shù)據(jù)D7～D0相應(yīng)地分別選擇輸出到端子T1、T2的電壓。而且，輸出電壓電平表示由放大器13以1∶2的外分比將分別輸出到端子T1、T2的電壓V(T1)、V(T2)外分得到的電壓。
在本實施例中，由輸入電壓數(shù)為2、輸出電壓電平數(shù)為4的區(qū)間(4個輸出區(qū)間；m＝2)和輸入電壓數(shù)為4、輸出電壓電平數(shù)為16的區(qū)間(16個輸出區(qū)間；m＝4)這樣2類構(gòu)成256個輸出電平(灰度電平)。
第1～32電壓電平由4個輸出區(qū)間×8個構(gòu)成，第33～224電壓電平由16個輸出區(qū)間×12個構(gòu)成，第225～256電壓電平由4個輸出區(qū)間×8個構(gòu)成。
輸入到解碼器12的輸入電壓，在4個輸出區(qū)間中，具有各區(qū)間的第2第3電壓電平，在16個輸出區(qū)間中，具有各區(qū)間的第6、第7、第10、第11電壓電平。對于256個的輸出電平，輸入電壓合計為80個。
此外，在圖42中，在制作圖面時省略了從第97到第176的電壓電平，但是根據(jù)規(guī)律性，是容易理解的。
圖43是根據(jù)圖40構(gòu)成實現(xiàn)圖42的輸入輸出對應(yīng)關(guān)系的解碼器12的例子。在圖43中，也與圖40同樣，表示圖25所示的數(shù)據(jù)驅(qū)動器的灰度電壓產(chǎn)生電路14、1個輸出份數(shù)的解碼器12和放大器13的構(gòu)成。
在圖43中，解碼器12由解碼器塊12A1、12A2、12A3這樣3個解碼器塊構(gòu)成。
分別地，解碼器塊12A1是負責與第1～32電壓電平對應(yīng)的4個輸出區(qū)間的8個分數(shù)的解碼器塊，解碼器塊12A2是負責與第225～256電壓電平對應(yīng)的4個輸出區(qū)間8個份數(shù)的解碼器塊，解碼器塊12A3是負責與第33～224電壓電平對應(yīng)的16個輸出區(qū)間12個份數(shù)的解碼器塊。
此外，因為將4個輸出區(qū)間分成2個連續(xù)的區(qū)間，所以通過分成每個連續(xù)的區(qū)間構(gòu)成解碼器塊。
又，位組L、M、N，從輸入到解碼器12的1個輸出份數(shù)的8位數(shù)據(jù)D7～D0中，分配選擇所需的位也包含重復(fù)。此外，8位數(shù)據(jù)D7～D0中的各個位與它們的反相信號D7B～D0B成對，但是在圖中省略了反相信號。
下面，我們說明圖43的各解碼器塊。解碼器塊12A1是與第1～32電壓電平對應(yīng)的4個輸出區(qū)間8個份數(shù)的解碼器塊，在圖40的解碼器塊12A中，形成m＝2、S＝8的構(gòu)成。所以，解碼器塊12A1由第1～8電路塊41a、第1和第2電路塊42a、電路塊43a構(gòu)成。
在解碼器塊12A1中，關(guān)于第1～8電路塊41a，在第1電路塊41a中，輸入與第1～4電壓電平對應(yīng)的區(qū)間的輸入電壓V002和V003，在第2電路塊41a中，輸入與第5～8電壓電平對應(yīng)的區(qū)間的輸入電壓V006和V007，下面，直到第8電路塊41a都同樣地進行。
而且，在各電路塊41a中，根據(jù)位組L，從各個區(qū)間的2個輸入電壓中，選擇也包含重復(fù)的2個電壓。所以，位組L可以是2位，能夠是8位數(shù)據(jù)中的2位數(shù)據(jù)(D1、D0)。此外，各電路塊41a具有與圖7同樣的輸入輸出對應(yīng)關(guān)系，能夠用圖8的構(gòu)成等。
又，關(guān)于第1和第2電路塊42a，將由第1～第8電路塊41a中的各個選出的2個電壓的一方電壓(共計8個)輸入到第1電路塊42a，將由第1～第8電路塊41a中的各個選出的2個電壓的另一方電壓(共計8個)輸出到第2電路塊42a。
而且，在第1和第2電路塊42a中，根據(jù)位組M，分別從8個輸入電壓中，選擇輸出某個區(qū)間的1個電壓。這時，位組M成為從解碼器塊12A1的8個區(qū)間挑選上述某個區(qū)間的位。所以，位組M可以是3位，能夠是8位數(shù)據(jù)中的3位數(shù)據(jù)D4、D3、D2。此外，各電路塊42a能夠最佳化地使用圖36那樣的競賽型的構(gòu)成等。
又，電路塊43a輸入由第1和第2電路塊42a中的各個選出的電壓(共計2個)。而且，在電路塊43a中，根據(jù)位組N，挑選解碼器塊12A1(與第1～32電壓電平對應(yīng)的區(qū)間)及其以外的區(qū)間，位組N，當選擇解碼器塊12A1時，分別將2個輸入電壓輸出到端子T1、T2。
在圖42中，能夠用D7、D6、D5的3位挑選解碼器塊12A1的區(qū)間及其以外的區(qū)間，位組N成為8位數(shù)據(jù)中的3位數(shù)據(jù)D7、D6、D5。
而且，當(D7、D6、D5)＝(0、0、0)時，電路塊43a分別將2個輸入電壓輸出到端子T1、T2，當(0、0、0)以外時，不輸出到端子T1、T2。
下面，我們說明解碼器塊12A2。解碼器塊12A2是與第225～256電壓電平對應(yīng)的4個輸出區(qū)間8個份數(shù)的解碼器塊，能夠具有與解碼器塊12A1同樣的構(gòu)成。
關(guān)于輸入的位組L、M、N，也進行與解碼器塊12A1同樣的分配。
解碼器塊12A2與解碼器塊12A1的不同點只是到解碼器塊的輸入電壓和由在電路塊43a中的位數(shù)據(jù)D7、D6、D5產(chǎn)生的挑選內(nèi)容。當具體地述說不同點時，關(guān)于輸入電壓，在解碼器塊12A2的第1電路塊41a中，輸入與第225～228電壓電平對應(yīng)的區(qū)間的輸入電壓V226和V227，在第2電路塊41a中，輸入與第229～232電壓電平對應(yīng)的區(qū)間的輸入電壓V230和V231，下面，直到第8電路塊41a都同樣地進行。又，從圖42可見，由在電路塊43a中的位數(shù)據(jù)D7、D6、D5產(chǎn)生的挑選內(nèi)容，當(D7、D6、D5)＝(1、1、1)時，電路塊43a分別將2個輸入電壓輸出到端子T1、T2，當(1、1、1)以外時，不輸出到端子T1、T2。
下面，我們說明解碼器塊12A3。解碼器塊12A3是與第33～224電壓電平對應(yīng)的16個輸出區(qū)間12個份數(shù)的解碼器塊，在圖40的解碼器塊12A中，成為m＝4、S＝12的構(gòu)成。
所以，解碼器塊12A3由第1～第12電路塊41b、第1和第2電路塊42b、電路塊43b構(gòu)成。
在解碼器塊12A3中，關(guān)于第1～第12電路塊41b，在第1電路塊41b中，輸入與第33～48電壓電平對應(yīng)的區(qū)間的4個輸入電壓V038、V039、V042和V043，在第2電路塊41b中，輸入與第49～64電壓電平對應(yīng)的區(qū)間的4個輸入電壓V054、V055、V058和V059，下面同樣地，在第12電路塊41中，輸入與第209～224電壓電平對應(yīng)的區(qū)間的4個輸入電壓V214、V215、V218和V219。
而且，在各電路塊41b中，根據(jù)位組L，從各區(qū)間的4個輸入電壓選擇輸出也包含重復(fù)的2個電壓。所以，位組L可以是4位，能夠是8位數(shù)據(jù)中的4位數(shù)據(jù)D3、D2、D1、D0。此外，各電路塊41b具有與圖11同樣的輸入輸出對應(yīng)關(guān)系，能夠用圖12～圖14的構(gòu)成等。
又，關(guān)于第1和第2電路塊42b，將由第1～第12電路塊41b中的各個選出的2個電壓的一方電壓(共計12個)輸入到第1電路塊42b，將由第1～第12電路塊41b中的各個選出的2個電壓的另一方電壓(共計12個)輸入到第2電路塊42b。
而且，在各電路塊42b中，根據(jù)位組M，分別從12個輸入電壓中選擇輸出某個區(qū)間的1個電壓。這時，位組M成為從解碼器塊12A3的12個區(qū)間，挑選上述某個區(qū)間的位。所以，位組M需要4位，成為8位數(shù)據(jù)中的4位數(shù)據(jù)D7、D6、D5、D4。此外，各電路塊42b能夠最佳化地使用圖36那樣的競賽型的構(gòu)成等。
又，電路塊43b輸入由2個電路塊42b中的各個選出的電壓(共計2個)。而且，在電路塊43b中，根據(jù)位組N，挑選解碼器塊12A3(與第33～224電壓電平對應(yīng)的區(qū)間)及其以外的區(qū)間，位組N，當選擇解碼器塊12A3時，分別將2個輸入電壓輸出到端子T1、T2。
在圖43所示的例子中，能夠用(D7、D6、D5)的3位進行解碼器塊12A3及其以外的挑選，位組N成為8位數(shù)據(jù)中的3位數(shù)據(jù)D7、D6、D5。
而且，當3位數(shù)據(jù)(D7、D6、D5)＝(0、0、0)、 (1、1、1、)以外時，選擇解碼器塊12A3，電路塊43b分別將2個輸入電壓輸出到端子T1、T2。
此外，在圖43中，能夠省略電路塊43b，也可以形成分別將由2個電路塊42b中的各個選出的電壓(共計2個)輸出到端子T1、T2的構(gòu)成。這是因為輸入到電路塊43b的3位數(shù)據(jù)D7、D6、D5包含在輸入到電路塊42b的4位數(shù)據(jù)D7、D6、D5、D4中，在電路塊42b中，已經(jīng)進行了解碼器塊12A3及其以外的挑選。
圖44是根據(jù)圖41構(gòu)成實現(xiàn)圖42的輸入輸出對應(yīng)關(guān)系的另一解碼器12的例子。
在圖44中，也與圖41同樣，表示圖25所示的數(shù)據(jù)驅(qū)動器的灰度電壓產(chǎn)生電路14、1個輸出份數(shù)的解碼器12和放大器13的構(gòu)成。
在圖44中，解碼器12由與第1～32電壓電平對應(yīng)的4個輸出區(qū)間8個份數(shù)的解碼器塊12B1、與第225～256電壓電平對應(yīng)的4個輸出區(qū)間8個份數(shù)的解碼器塊12B2、與第33～224電壓電平對應(yīng)的16個輸出區(qū)間12個份數(shù)的解碼器塊12B3這樣3個解碼器塊構(gòu)成。此外，4個輸出區(qū)間，與圖43同樣，匯集成1個地由2個解碼器塊12B1、12B2構(gòu)成連續(xù)的區(qū)間。
又，位組L、M、N，從輸入到解碼器12的1個輸出份數(shù)的8位數(shù)據(jù)D7～D0中，分配選擇所需的位也包含重復(fù)。
此外，8位數(shù)據(jù)D7～D0中的各個位與它們的反相信號D7B～D0B成對，但是在圖中省略了反相信號。
下面，我們說明圖44的各解碼器塊。解碼器塊12B1是與第1～32電壓電平對應(yīng)的4個輸出區(qū)間8個份數(shù)的解碼器塊，在圖41的解碼器塊12B中形成m＝2、S＝8的構(gòu)成。所以，解碼器塊12B1由第1和第2電路塊52a、電路塊51a、電路塊53a構(gòu)成。
在解碼器塊12B1中，關(guān)于第1和第2電路塊52a，在第1電路塊52a中，輸入8個各區(qū)間的區(qū)間內(nèi)的第2電壓電平的輸入電壓V002、V006、…、V030(共計8個)，在第2電路塊52a中，輸入8個各區(qū)間的區(qū)間內(nèi)的第3電壓電平的輸入電壓V003、V007、…、V031(共計8個)。
而且，在各電路塊52a中，根據(jù)位組M，分別從8個輸入電壓中選擇輸出某個區(qū)間的1個電壓。這時，位組M成為從解碼器塊12B的8個區(qū)間挑選上述某個區(qū)間的位。所以，位組M可以是3位，能夠是8位數(shù)據(jù)中的3位數(shù)據(jù)D4、D3、D2。此外，各電路塊52a能夠最佳化地使用圖36那樣的競賽型的構(gòu)成等。
又，電路塊51a輸入由第1和第2電路塊52a的各個選出的電壓(共計2個)。而且，在電路塊51a中，根據(jù)位組L，從2個輸入電壓選擇輸出也包含重復(fù)的2個電壓。所以，位組L可以是2位，能夠是8位數(shù)據(jù)中的2位數(shù)據(jù)D1、D0。此外，電路塊51a具有與圖7同樣的輸入輸出對應(yīng)關(guān)系，能夠用圖8的構(gòu)成等。
又，電路塊53a輸入由電路塊51a選出的2個電壓。而且，在電路塊53a中，根據(jù)位組N，挑選解碼器塊12B1(與第1～32電壓電平對應(yīng)的區(qū)間)及其以外的區(qū)間，位組N，當選擇解碼器塊12B1時，分別將2個輸入電壓輸出到端子T1、T2。
在圖42中，能夠用(D7、D6、D5)的3位挑選解碼器塊12B1的區(qū)間及其以外的區(qū)間，位組N成為8位數(shù)據(jù)中的3位數(shù)據(jù)D7、D6、D5。
而且，當(D7、D6、D5)＝(0、0、0)時，電路塊53a分別將2個輸入電壓輸出到端子T1、T2，當(0、0、0)以外時，電路塊53a不輸出到端子T1、T2。
下面，我們說明解碼器塊12B2。解碼器塊12B2是與第225～256電壓電平對應(yīng)的4個輸出區(qū)間8個份數(shù)的解碼器塊，能夠具有與解碼器塊12B1同樣的構(gòu)成。關(guān)于輸入位組L、M、N，也進行與解碼器塊12B1同樣的分配。
解碼器塊12B2和解碼器塊12B1只是到解碼器塊的輸入電壓和由在電路塊53a中的3位數(shù)據(jù)D7、D6、D5產(chǎn)生的挑選內(nèi)容不同。當具體地述說它們的不同點時，關(guān)于在解碼器塊12B2中的輸入電壓，在第1電路塊52a中，輸入解碼器塊12B2的各區(qū)間的區(qū)間內(nèi)的第2電壓電平的輸入電壓V226、V230、….、V254的共計8個，在第2電路塊52a中，輸入解碼器塊12B2的各區(qū)間的區(qū)間內(nèi)的第3電壓電平的輸入電壓V227、V231、…、V255的共計8個。
又，從圖42可見，由在電路塊53a中的3位數(shù)據(jù)D7、D6、D5產(chǎn)生的挑選內(nèi)容，當(D7、D6、D5)＝(1、1、1)時，電路塊53a分別將2個輸入電壓輸出到端子T1、T2，當(1、1、1)以外時，不輸出到端子T1、T2。
下面，我們說明解碼器塊12B3。解碼器塊12B3是與第33～224電壓電平對應(yīng)的16個輸出區(qū)間12個份數(shù)的解碼器塊，在圖41的解碼器塊12B中，形成m＝4、S＝12的構(gòu)成。所以，解碼器塊12B3由第1～第4電路塊52b、電路塊51b、電路塊53b構(gòu)成。
關(guān)于解碼器塊12B3的第1～第4電路塊52b，在第1電路塊52b中，輸入12個各區(qū)間的區(qū)間內(nèi)的第6電壓電平的輸入電壓V038、V054、…、V214(共計12個)，在第2電路塊52b中，輸入12個各區(qū)間的區(qū)間內(nèi)的第7電壓電平的輸入電壓V039、V055、…、V215(共計12個)，在第3電路塊52b中，輸入12個各區(qū)間的區(qū)間內(nèi)的第10電壓電平的輸入電壓V024、V058、…、V218(共計12個)，在第4電路塊52b中，輸入12個各區(qū)間的區(qū)間內(nèi)的第11電壓電平的輸入電壓V043、V059、…、V219(共計12個)。而且，在各電路塊52b中，根據(jù)位組M，分別選擇輸出12個輸入電壓中的某個區(qū)間的電壓(1個)。
這時，位組M成為從解碼器塊12B3的12個區(qū)間挑選上述某個區(qū)間的位。所以，位組M需要4位，成為8位數(shù)據(jù)中的4位數(shù)據(jù)D7、D6、D5、D4。此外，各電路塊52b能夠最佳化地使用圖36那樣的競賽型的構(gòu)成等。
又，電路塊51b輸入由第1～第4電路塊52b選出的電壓(共計4個)。
而且，在電路塊51b中，根據(jù)位組L，從4個輸入電壓中選擇輸出也包含重復(fù)的2個電壓。所以，位組L可以是4位，能夠是8位數(shù)據(jù)中的4位數(shù)據(jù)D3、D2、D1、D0。此外，各電路塊51b具有與圖11同樣的輸入輸出對應(yīng)關(guān)系，能夠用圖12到圖14的構(gòu)成等。
又，電路塊53b輸入由電路塊51b選擇的2個電壓。而且，在電路塊53b中，根據(jù)位組N，挑選解碼器塊12B3(與第33～224電壓電平對應(yīng)的區(qū)間)及其以外的區(qū)間，位組N，當選擇解碼器塊12B3時，分別將2個輸入電壓輸出到端子T1、T2。
在本實施例中，根據(jù)圖43，能夠用(D7、D6、D5)的3位挑選解碼器塊12B3的區(qū)間及其以外的區(qū)間，位組N成為8位數(shù)據(jù)中的3位數(shù)據(jù)D7、D6、D5。而且，當(D7、D6、D5)＝(0、0、0)、(1、1、1、)以外時，電路塊53b分別將2個輸入電壓輸出到端子T1、T2。
此外，在圖44所示的構(gòu)成中，能夠省略電路塊53b。即，也可以形成分別將由電路塊51b的各個選出的2個電壓輸出到端子T1、T2的構(gòu)成。這是因為解碼器塊12B1、12B2、12B3分別與m＝2、2、4對應(yīng)，在m成為最大的解碼器塊12B3中，輸入到電路塊53b的3位數(shù)據(jù)D7、D6、D5包含在輸入到電路塊52b的4位數(shù)據(jù)D7、D6、D5、D4中。因此，即便省略電路塊53b，在電路塊52b中，已經(jīng)進行了解碼器塊12B3及其以外的挑選，并且在m最小的解碼器塊12B1或解碼器塊12B2的電路塊51a中，能夠防止發(fā)生無意圖的端子T1、T2間的短路。
下面說明在解碼器塊12B1或解碼器塊12B2的電路塊51a中無意圖的端子T1、T2間的短路。此外，為了容易說明起見，在圖44中，假定可以省略輸入位組N的電路塊53a、53b。
這時，電路塊51a、51b的2個輸出端子分別與端子T1、T2直接連接。這里，作為電路塊51a，能夠用圖8的構(gòu)成，電路塊51b能夠分別用圖12～圖14的構(gòu)成。存在著在圖8中由于2位數(shù)據(jù)D1、D0，在圖12～圖15中由于4位數(shù)據(jù)D3、D2、D1、D0的值，端子T1、T2發(fā)生短路的情形。
參照圖42，在解碼器塊12B1或12B2中，當2位數(shù)據(jù)(D1，D0)＝(0，1)、(1，0)時，在電路塊51a中端子T1和T2發(fā)生短路。
另一方面，在解碼器塊12B3中，當4位數(shù)據(jù)D3、D2、D1、D0＝(0，1，0，1)、(0，1，1，0)、(1，0，0，1)、(1，0，1，0)時，在電路塊51b中端子T1和T2發(fā)生短路。
因此，在解碼器塊12B3中，也存在著當上述以外的4位數(shù)據(jù)D3、D2、D1、D0的值時，由解碼器塊12B1或解碼器塊12B2引起的端子T1和T2的短路，發(fā)生誤輸出的情形。
另一方面，在解碼器塊12B1或解碼器塊12B2中，不產(chǎn)生由解碼器塊12B3引起的端子T1和T2短路導致的誤輸出。這是因為在電路塊51b中，當端子T1和T2發(fā)生短路時，在電路塊51a中，也形成端子T1和T2發(fā)生短路的條件。
所以，當具有多個m值不同的解碼器塊時，為了防止由端子T1和T2的短路引起的誤輸出，可以省略輸入m成為最大的解碼器塊的位組N的電路塊，但是需要設(shè)置輸入除此以外的解碼器塊的位組N的電路塊。
下面，我們說明圖43、圖44所示的構(gòu)成中的元件數(shù)。
在圖43、圖44中，在作為電路塊41a、51a，用圖8的構(gòu)成(晶體管數(shù)4)，作為電路塊41b、51b，用圖13或圖14的構(gòu)成(晶體管數(shù)12)，作為電路塊42a、52a，用8個輸入的競賽型解碼器(晶體管數(shù)14)，作為電路塊42b、52b，用12個輸入的經(jīng)過最佳化的競賽型解碼器(晶體管數(shù)24)的情形中，圖43的解碼器12的晶體管數(shù)成為276，圖44的解碼器12的晶體管數(shù)成為184。
與區(qū)間的設(shè)定有關(guān)，解碼器的元件數(shù)不同，但是如也可以從上述元件數(shù)的比較表明的那樣，一般地說，圖44的解碼器12構(gòu)成，與圖43的解碼器構(gòu)成比較，晶體管數(shù)少，能夠節(jié)省面積。
以上，我們按照上述實施例說明了本發(fā)明，但是本發(fā)明不僅僅限定于上述實施例，在本專利的權(quán)利要求書的各權(quán)利要求項的發(fā)明范圍內(nèi)包含所述領(lǐng)域技術(shù)人員能夠產(chǎn)生的各種變形、修正，這是不言而喻的。
權(quán)利要求
1.一種輸出電路，其特征在于，包括選擇電路，其輸入電壓值相互不同的多個、即m個參照電壓，根據(jù)輸入的選擇信號，從所述m個參照電壓中選擇相同或不同的2個參照電壓，向第1、第2端子供給；和放大電路，其輸入向所述第1、第2端子供給的電壓，從輸出端子輸出以給定外分比將所述第1、第2端子的電壓外分得到的電壓；根據(jù)輸入的所述選擇信號，可以從所述輸出端子輸出最大為m的2次方個的相互不同的電壓電平。
2.一種數(shù)字模擬轉(zhuǎn)換電路，其特征在于，包括選擇電路，其輸入電壓值相互不同的多個、即m個參照電壓，將從數(shù)據(jù)輸入端子輸入的數(shù)字數(shù)據(jù)信號作為選擇信號，從所述m個參照電壓中選擇相同或不同的2個參照電壓，輸出到第1、第2端子；和放大電路，其輸入向所述第1、第2端子供給的電壓，從輸出端子輸出以給定外分比將所述第1、第2端子的電壓外分得到的電壓；根據(jù)所述數(shù)字數(shù)據(jù)信號的值，可以從所述輸出端子輸出最大為m的2次方個的相互不同的電壓電平。
3.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述選擇電路，輸入電壓值相互不同的第1參照電壓(A)和第2參照電壓(B)，根據(jù)所述選擇信號，將第1、第2參照電壓(A、B)、第1、第1參照電壓(A、A)、第2、第2參照電壓(B、B)、第2、第1參照電壓(B、A)、之中的任一對供給所述第1、第2端子，可以從所述輸出端子輸出最大為4個的相互不同的電壓電平。
4.根據(jù)權(quán)利要求3所述的輸出電路，其特征在于，所述選擇電路，構(gòu)成為根據(jù)成為所述選擇信號的第1和第2信號的共計2位選擇所述第1、第2參照電壓并輸出到所述第1、第2端子，包括第1開關(guān)，其連接在所述第1參照電壓和所述第2端子之間，將所述第1信號輸入到控制端子；第2開關(guān)，其連接在所述第1參照電壓和所述第1端子之間，將所述第2信號的互補信號輸入到控制端子；第3開關(guān)，其連接在所述第2參照電壓和所述第1端子之間，將所述第2信號輸入到控制端子；和第4開關(guān)，其連接在所述第2參照電壓和所述第2端子之間，將所述第1信號的互補信號輸入到控制端子。
5.根據(jù)權(quán)利要求3所述的輸出電路，其特征在于，具有所述外分比為1∶2，所述輸出電壓和所述第2端子的輸入電壓之和為所述第1端子的輸入電壓的2倍的關(guān)系；所述第1、第2參照電壓，在等間隔的第1～第4電平的電壓中，分別取第2、第3電平；在所述選擇電路中，輸出從通過選擇所述第1、第2參照電壓(A、B)對所得到的第1電平的輸出電壓，到通過選擇所述第2、第1參照電壓(B、A)對所得到的第4電平的輸出電壓的共計4個電平的電壓。
6.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述選擇電路，輸入電壓值相互不同的第1到第4參照電壓(A、B、C、D)，根據(jù)所述選擇信號，將第1、第4參照電壓(A、D)、第1、第3參照電壓(A、C)、第2、第4參照電壓(B、D)、第2、第3參照電壓(B、C)、第1、第2參照電壓(A、B)、第1、第1參照電壓(A、A)、第2、第2參照電壓(B、B)、第2、第1參照電壓(B、A)、第3、第4參照電壓(C、D)、第3、第3參照電壓(C、C)、第4、第4參照電壓(D、D)、第4、第3參照電壓(D、C)、第3、第2參照電壓(C、B)、第3、第1參照電壓(C、A)、第4、第2參照電壓(D、B)、第4、第1參照電壓(D、A)、之中的任一對供給所述第1、第2端子，可以從所述輸出端子輸出最大為4的2次方個的相互不同的電壓電平。
7.根據(jù)權(quán)利要求6所述的輸出電路，其特征在于，所述選擇電路，構(gòu)成為根據(jù)成為所述選擇信號的第1到第4信號的共計4位選擇所述第1到第4參照電壓，并輸出到所述第1、第2端子；包括多個開關(guān)，其控制所述第1到第4參照電壓的供給端子中的各個端子和所述第1、第2端子中的各個端子之間的連接；所述第1參照電壓的供給端子，通過將所述第2信號的互補信號和所述第4信號的互補信號分別輸入到各自控制端子的2個開關(guān)，與所述第1端子連接；所述第1參照電壓的供給端子，通過將所述第1信號和所述第3信號分別輸入到各自控制端子的2個開關(guān)，與所述第2端子連接；所述第2參照電壓的供給端子，通過將所述第2信號和所述第4信號的互補信號分別輸入到各自控制端子的2個開關(guān)，與所述第1端子連接；所述第2參照電壓的供給端子，通過將所述第1信號的互補信號和所述第3信號分別輸入到各自控制端子的2個開關(guān)，與所述第2端子連接；所述第3參照電壓的供給端子，通過將所述第2信號的互補信號和所述第4信號分別輸入到各自控制端子的2個開關(guān)，與所述第1端子連接；所述第3參照電壓的供給端子，通過將所述第1信號和所述第3信號的互補信號分別輸入到各自控制端子的2個開關(guān)，與所述第2端子連接；所述第4參照電壓的供給端子，通過將所述第2信號和所述第4信號分別輸入到各自控制端子的2個開關(guān)，與所述第1端子連接；所述第4參照電壓的供給端子，通過將所述第1信號的互補信號和所述第3信號的互補信號分別輸入到各自控制端子的2個開關(guān)，與所述第2端子連接；
8.根據(jù)權(quán)利要求6所述的輸出電路，其特征在于，所述選擇電路，構(gòu)成為根據(jù)成為所述選擇信號的第1到第4信號的共計4位選擇所述第1到第4參照電壓，并輸出到所述第1、第2端子；包括第1和第2開關(guān)，其連接在所述第1端子和所述第1參照電壓的供給端子之間，將所述第2信號的互補信號和所述第4信號的互補信號分別輸入到各自控制端子；第3和第4開關(guān)，其連接在所述第2端子和所述第1參照電壓的供給端子之間，將所述第1信號和所述第3信號分別輸入到各自控制端子；第5和第6開關(guān)，其連接在所述第1端子和所述第2參照電壓的供給端子之間，將所述第2信號和所述第4信號的互補信號分別輸入到各自控制端子；第7和第8開關(guān)，其連接在所述第2端子和所述第2參照電壓的供給端子之間，將所述第1信號的互補信號和所述第3信號分別輸入到各自控制端子；第9和第10開關(guān)，其連接在所述第1端子和所述第3參照電壓的供給端子之間，將所述第2信號的互補信號和所述第4信號分別輸入到各自控制端子；第11和第12開關(guān)，其連接在所述第2端子和所述第3參照電壓的供給端子之間，將所述第1信號和所述第3信號的互補信號分別輸入到各自控制端子；第13和第14開關(guān)，其連接在所述第1端子和所述第4參照電壓的供給端子之間，將所述第2信號和所述第4信號分別輸入到各自控制端子；和第15和第16開關(guān)，其連接在所述第2端子和所述第4參照電壓的供給端子之間，將所述第1信號的互補信號和所述第3信號的互補信號分別輸入到各自控制端子；將所述第1信號共同輸入到控制端子的所述第3和第11開關(guān)，共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；將所述第1信號的互補信號共同輸入到控制端子的所述第7和第15開關(guān)，共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；將所述第2信號共同輸入到控制端子的所述第5和第13開關(guān)，共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；將所述第2信號的互補信號共同輸入到控制端子的所述第1和第9開關(guān)，共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；
9.根據(jù)權(quán)利要求6所述的輸出電路，其特征在于，所述選擇電路，構(gòu)成為根據(jù)成為所述選擇信號的第1到第4信號的共計4位選擇所述第1到第4參照電壓，并輸出到所述第1、第2端子；包括第1和第2開關(guān)，其連接在所述第1端子和所述第1參照電壓的供給端子之間，將所述第2信號的互補信號和所述第4信號的互補信號分別輸入到各自控制端子；第3和第4開關(guān)，其連接在所述第2端子和所述第1參照電壓的供給端子之間，將所述第1信號和所述第3信號分別輸入到各自控制端子；第5和第6開關(guān)，其連接在所述第1端子和所述第2參照電壓的供給端子之間，將所述第2信號和所述第4信號的互補信號分別輸入到各自控制端子；第7和第8開關(guān)，其連接在所述第2端子和所述第2參照電壓的供給端子之間，將所述第1信號的互補信號和所述第3信號分別輸入到各自控制端子；第9開關(guān)，其連接在所述第1和第2開關(guān)的連接點、與所述第3參照電壓的供給端子之間，將所述第4信號輸入到控制端子；第10開關(guān)，其連接在所述第3和第4開關(guān)的連接點、與所述第3參照電壓的供給端子之間，將所述第3信號的互補信號輸入到控制端子；第11開關(guān)，其連接在所述第5和第6開關(guān)的連接點、與所述第4參照電壓的供給端子之間，將所述第4信號輸入到控制端子；和第12開關(guān)，其連接在所述第7和第8開關(guān)的連接點、與所述第4參照電壓的供給端子之間，將所述第3信號的互補信號輸入到控制端子。
10.根據(jù)權(quán)利要求6所述的輸出電路，其特征在于，所述選擇電路，構(gòu)成為根據(jù)成為所述選擇信號的第1到第4信號的共計4位選擇所述第1到第4參照電壓，并輸出到所述第1、第2端子；包括第1和第2開關(guān)，其連接在所述第1參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號和所述第4信號的互補信號分別輸入到各自控制端子；第3和第4開關(guān)，其連接在所述第1參照電壓的供給端子和所述第2端子之間，將所述第1信號和所述第3信號分別輸入到各自控制端子；第5開關(guān)，其連接在所述第2參照電壓的供給端子、與所述第1和第2開關(guān)的連接點之間，將所述第2信號輸入到控制端子；第6開關(guān)，其連接在所述第2參照電壓的供給端子、與所述第3和第4開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子；第7和第8開關(guān)，其連接在所述第3參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號和所述第4信號分別輸入到各自控制端子；第9和第10開關(guān)，其連接在所述第3參照電壓的供給端子和所述第2端子之間，將所述第1信號和所述第3信號的互補信號分別輸入到各自控制端子；第11開關(guān)，其連接在所述第4參照電壓的供給端子、與所述第7和第8開關(guān)的連接點之間，將所述第2信號輸入到控制端子；第12開關(guān)，其連接在所述第4參照電壓的供給端子、與所述第9和第10開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子。
11.根據(jù)權(quán)利要求6所述的輸出電路，其特征在于，所述外分比為1∶2，所述輸出電壓和所述第2端子的輸入電壓之和為所述第1端子的輸入電壓的2倍；所述第1到第4參照電壓，在等間隔的第1～第16電平的電壓中，分別取第6、第7、第10、第11電平；在所述選擇電路中，輸出從通過選擇所述第1、第4參照電壓(A、D)對所得到的第1電平的輸出電壓，到通過選擇所述第4、第1參照電壓(D、A)對所得到的第16電平的輸出電壓的共計16個電平的電壓。
12.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于所述選擇電路，輸入電壓值相互不同的第1到第8參照電壓(A、B、C、D、E、F、G、H)，根據(jù)所述選擇信號，將第1、第8參照電壓(A、H)、第1、第7參照電壓(A、G)、第2、第8參照電壓(B、H)、第2、第7參照電壓(B、G)、第1、第6參照電壓(A、F)、第1、第5參照電壓(A、E)、第2、第6參照電壓(B、F)、第2、第5參照電壓(B、E)、第3、第8參照電壓(C、H)、第3、第7參照電壓(C、G)、第4、第8參照電壓(D、H)第4、第7參照電壓(D、G)、第3、第6參照電壓(C、F)、第3、第5參照電壓(C、E)、第4、第6參照電壓(D、F)、第4、第5參照電壓(D、E)、第1、第4參照電壓(A、D)、第1、第3參照電壓(A、C)、第2、第4參照電壓(B、D)、第2、第3參照電壓(B、C)、第1、第2參照電壓(A、B)、第1、第1參照電壓(A、A)、第2、第2參照電壓(B、B)、第2、第1參照電壓(B、A)、第3、第4參照電壓(C、D)、第3、第3參照電壓(C、C)、第4、第4參照電壓(D、D)、第4、第3參照電壓(D、C)、第3、第2參照電壓(C、B)、第3、第1參照電壓(C、A)、第4、第2參照電壓(D、B)、第4、第1參照電壓(D、A)、第5、第8參照電壓(E、H)、第5、第7參照電壓(E、G)、第6、第8參照電壓(F、H)、第6、第7參照電壓(F、G)、第5、第6參照電壓(E、F)、第5、第5參照電壓(E、E)、第6、第6參照電壓(F、F)、第6、第5參照電壓(F、E)、第7、第8參照電壓(G、H)、第7、第7參照電壓(G、G)、第8、第8參照電壓(H、H)、第8、第7參照電壓(H、G)、第7、第6參照電壓(G、F)、第7、第5參照電壓(G、E)、第8、第6參照電壓(H、F)、第8、第5參照電壓(H、E)、第5、第4參照電壓(E、D)、第5、第3參照電壓(E、C)、第6、第4參照電壓(F、D)、第6、第3參照電壓(F、C)、第5、第2參照電壓(E、B)、第5、第1參照電壓(E、A)、第6、第2參照電壓(F、B)、第6、第1參照電壓(F、A)、第7、第4參照電壓(G、D)、第7、第3參照電壓(G、C)、第8、第4參照電壓(H、D)、第8、第3參照電壓(H、C)、第7、第2參照電壓(G、B)、第7、第1參照電壓(G、A)、第8、第2參照電壓(H、B)、第8、第1參照電壓(H、A)、之中的任一對供給所述第1、第2端子，可以從所述輸出端子輸出最大為8的2次方個的相互不同的電壓電平。
13.根據(jù)權(quán)利要求12所述的輸出電路，其特征在于，所述選擇電路，構(gòu)成為根據(jù)成為所述選擇信號的第1到第6信號的共計6位選擇所述第1到第8參照電壓，并輸出到所述第1、第2端子；包括多個開關(guān)，其控制所述第1到第8參照電壓的供給端子中的各個端子與所述第1、第2端子中的各個端子之間的連接；所述第1參照電壓的供給端子，通過將所述第2信號的互補信號、所述第4信號的互補信號和所述第6信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第1參照電壓的供給端子，通過將所述第1信號、所述第3信號和所述第5信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第2參照電壓的供給端子，通過將所述第2信號、所述第4信號的互補信號和所述第6信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第2參照電壓的供給端子，通過將所述第1信號的互補信號、所述第3信號和所述第5信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第3參照電壓的供給端子，通過將所述第2信號的互補信號、所述第4信號和所述第6信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第3參照電壓的供給端子，通過將所述第1信號、所述第3信號的互補信號和所述第5信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第4參照電壓的供給端子，通過將所述第2信號、所述第4信號和所述第6信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第4參照電壓的供給端子，通過將所述第1信號的互補信號、所述第3信號的互補信號和所述第5信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第5參照電壓的供給端子，通過將所述第2信號的互補信號、所述第4信號的互補信號和所述第6信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第5參照電壓的供給端子，通過將所述第1信號、所述第3信號和所述第5信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第6參照電壓的供給端子，通過將所述第2信號、所述第4信號的互補信號和所述第6信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第6參照電壓的供給端子，通過將所述第1信號的互補信號、所述第3信號和所述第5信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第7參照電壓的供給端子，通過將所述第2信號的互補信號、所述第4信號和所述第6信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第7參照電壓的供給端子，通過將所述第1信號、所述第3信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第8參照電壓的供給端子，通過將所述第2信號、所述第4信號和所述第6信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第8參照電壓的供給端子，通過將所述第1信號的互補信號、所述第3信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接。
14.根據(jù)權(quán)利要求12所述的輸出電路，其特征在于，所述選擇電路，構(gòu)成為根據(jù)成為所述選擇信號的第1到第6信號的共計6位的信號選擇所述第1到第8參照電壓，并輸出到所述第1、第2端子；包括第1到第3開關(guān)，其連接在所述第1參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號的互補信號和所述第6信號的互補信號分別輸入到各自控制端子；第4到第6開關(guān)，其連接在所述第1參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號和所述第5信號分別輸入到各自控制端子；第7到第9開關(guān)，其連接在所述第2參照電壓的供給端子和所述第1端子之間，將所述第2信號、所述第4信號的互補信號和所述第6信號的互補信號分別輸入到各自控制端子；第10到第12開關(guān)，其連接在所述第2參照電壓的供給端子和所述第2端子之間，將所述第1信號的互補信號、所述第3信號和所述第5信號分別輸入到各自控制端子；第13到第15開關(guān)，其連接在所述第3參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號和所述第6信號的互補信號分別輸入到各自控制端子；第16到第18開關(guān)，其連接在所述第3參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號的互補信號和所述第5信號分別輸入到各自控制端子；第19到第21開關(guān)，其連接在所述第4參照電壓的供給端子和所述第1端子之間，將所述第2信號、所述第4信號和所述第6信號的互補信號分別輸入到各自控制端子；第22到第24開關(guān)，其連接在所述第4參照電壓的供給端子和所述第2端子之間，將所述第1信號的互補信號、所述第3信號的互補信號和所述第5信號分別輸入到各自控制端子；第25到第27開關(guān)，其連接在所述第5參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號的互補信號和所述第6信號分別輸入到各自控制端子；第28到第30開關(guān)，其連接在所述第5參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號和所述第5信號的互補信號分別輸入到各自控制端子；第31到第33開關(guān)，其連接在所述第6參照電壓的供給端子和所述第1端子之間，將所述第2信號、所述第4信號的互補信號和所述第6信號分別輸入到各自控制端子；第34到第36開關(guān)，其連接在所述第6參照電壓的供給端子和所述第2端子之間，將所述第1信號的互補信號、所述第3信號和所述第5信號的互補信號分別輸入到各自控制端子；第37到第39開關(guān)，其連接在所述第7參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號和所述第6信號分別輸入到各自控制端子；第40到第42開關(guān)，其連接在所述第7參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第43到第45開關(guān)，其連接在所述第8參照電壓的供給端子和所述第1端子之間，將所述第2信號、所述第4信號和所述第6信號分別輸入到各自控制端子；和第46到第48開關(guān)，其連接在所述第8參照電壓的供給端子和所述第2端子之間，將所述第1信號的互補信號、所述第3信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；對于將所述第3信號共同輸入到控制端子的開關(guān)，(a1)所述第5和第11開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；(a2)所述第29和第3 5開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；對于將所述第3信號的互補信號共同輸入到控制端子的開關(guān)，(a3)所述第17和第23開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；(a4)所述第41和第47開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；對于將所述第4信號共同輸入到控制端子的開關(guān)，(a5)所述第14和第20開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；(a6)所述第38和第44開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；對于將所述第4信號的互補信號共同輸入到控制端子的開關(guān)，(a7)所述第2和第8開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；(a8)所述第26和第32開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；對于將所述第5信號共同輸入到控制端子的開關(guān)，(a9)所述第6和第12開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；(a10)所述第18和第24開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；對于將所述第5信號的互補信號共同輸入到控制端子的開關(guān)，(a11)所述第30和第36開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；(a12)所述第42和第48開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；對于將所述第6信號共同輸入到控制端子的開關(guān)，(a13)所述第27和第33開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；(a14)所述第39和第45開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；對于將所述第6信號的互補信號共同輸入到控制端子的開關(guān)，(a15)所述第3和第9開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成；(a16)所述第15和第21開關(guān)共用1個開關(guān)，或是由2個開關(guān)構(gòu)成。
15.根據(jù)權(quán)利要求12所述的輸出電路，其特征在于，所述選擇電路，構(gòu)成為根據(jù)成為所述選擇信號的第1到第6信號的共計6位的信號選擇所述第1到第8參照電壓，并輸出到所述第1、第2端子；包括第1到第3開關(guān)，其連接在所述第1參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號的互補信號和所述第6信號的互補信號分別輸入到各自控制端子；第4到第6開關(guān)，其連接在所述第1參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號和所述第5信號分別輸入到各自控制端子；第7開關(guān)，其連接在所述第2參照電壓的供給端子、與所述第1和第2開關(guān)的連接點之間，將所述第2信號輸入到控制端子；第8開關(guān)，其連接在所述第2參照電壓的供給端子、與所述第4和第5開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子；第9到第11開關(guān)，其連接在所述第3參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號和所述第6信號的互補信號分別輸入到各自控制端子；第12到第14開關(guān)，其連接在所述第3參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號的互補信號和所述第5信號分別輸入到各自控制端子；第15開關(guān)，其連接在所述第4參照電壓的供給端子、與所述第9和第10開關(guān)的連接點之間，將所述第2信號輸入到控制端子；第16開關(guān)，其連接在所述第4參照電壓的供給端子、與所述第12和第13開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子；第17到第19開關(guān)，其連接在所述第5參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號的互補信號和所述第6信號分別輸入到各自控制端子；第20到第22開關(guān)，其連接在所述第5參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號和所述第5信號的互補信號分別輸入到各自控制端子；第23開關(guān)，其連接在所述第6參照電壓的供給端子、與所述第17和第18開關(guān)的連接點之間，將所述第2信號輸入到控制端子；第24開關(guān)，其連接在所述第6參照電壓的供給端子、與所述第20和第21開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子；第25到第27開關(guān)，其連接在所述第7參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號和所述第6信號分別輸入到各自控制端子；第28到第30開關(guān)，其連接在所述7參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第31開關(guān)，其連接在所述第8參照電壓的供給端子、與所述第25和第26開關(guān)的連接點之間，將所述第2信號輸入到控制端子；和第32開關(guān)，其連接在所述第2參照電壓的供給端子、與所述第28和第29開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子。
16.根據(jù)權(quán)利要求12所述的輸出電路，其特征在于，所述外分比為1∶2，所述輸出電壓和所述第2端子的輸入電壓之和為所述第1端子的輸入電壓的2倍；所述第1到第8的參照電壓，在等間隔的第1到第64電平的電壓中，分別取第22、第23、第26、第27、第38、第39、第42、第43電平；在所述選擇電路中，輸出從通過選擇所述第1、第8參照電壓(A、H)對所得到的從第1電平的輸出電壓，到通過選擇所述第8、第1參照電壓(H、A)對所得到的第64電平的輸出電壓的共計64個電平的電壓。
17.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述選擇電路，輸入電壓值相互不同的第1到第3參照電壓(A、B、C)，根據(jù)所述選擇信號，將第1、第3參照電壓(A、C)、第2、第3參照電壓(B、C)、第1、第2參照電壓(A、B)、第1、第1參照電壓(A、A)、第2、第2參照電壓(B、B)、第2、第1參照電壓(B、A)、第3、第3參照電壓(C、C)、第3、第2參照電壓(C、B)、第3、第1參照電壓(C、A)、之中的任一對供給所述第1、第2端子，可以從所述輸出端子輸出最大為3的2次方個的相互不同的電壓電平。
18.根據(jù)權(quán)利要求17所述的輸出電路，其特征在于所述外分比為1∶2，所述輸出電壓和所述第2端子的輸入電壓之和為所述第1端子的輸入電壓的2倍；所述第1到第3的參照電壓，在等間隔的第1到第13電平的電壓中，分別取第5、第6、第9電平；在所述選擇電路中，輸出從通過選擇所述第1、第3參照電壓(A、C)對所得到的第1電平的輸出電壓，到通過選擇所述第3、第1參照電壓(C、A)對所得到的第13電平的第1、第3到第7、第9、第12、第13電平的輸出電壓的共計9個電平的電壓。
19.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述選擇電路，輸入電壓值相互不同的第1到第3參照電壓(A、B、C)，根據(jù)所述選擇信號，將第1、第3參照電壓(A、C)、第1、第2參照電壓(A、B)、第1、第1參照電壓(A、A)或第2、第3參照電壓(B、C)、第2、第2參照電壓(B、B)、第3、第3參照電壓(C、C)或第2、第1參照電壓(B、A)第3、第2參照電壓(C、B)、第3、第1參照電壓(C、A)、之中的任一對供給所述第1、第2端子，可以從所述輸出端子輸出最大為7個的相互不同的電壓電平。
20.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，將由從可以輸出的輸出電壓的下限到上限所規(guī)定的輸出電壓范圍，分割成相互不重疊的多個區(qū)間；在所述各區(qū)間中，與每個區(qū)間對應(yīng)設(shè)置電壓電平相互不同的至少2個參照電壓；在所述區(qū)間中，根據(jù)所述多個、即n個參照電壓，輸出最大為n的2次方個電平的輸出電壓。
21.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，關(guān)于最大為m的2次方個以下的可以輸出的電壓電平，相鄰至少1組的電壓電平的間隔與其它相鄰1組的電壓電平的間隔不同。
22.根據(jù)權(quán)利要求20所述的輸出電路，其特征在于，在與其它區(qū)間之間，設(shè)置包含與可以輸出的電壓電平的一部分相互重疊的電壓電平的區(qū)間。
23.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，將最大為2的5次方個電平的輸出電壓分割成第1到第5區(qū)間；向所述選擇電路供給第1到第12參照電壓；所述第1區(qū)間由第1到第4電平構(gòu)成，通過選擇所述第1、第2參照電壓，由所述放大電路輸出；所述第2區(qū)間由第5到第8電平構(gòu)成，通過選擇所述第3、第4參照電壓，由所述放大電路輸出；所述第3區(qū)間由第9到第24電平構(gòu)成，通過選擇所述第5到第8參照電壓，由所述放大電路輸出；所述第4區(qū)間由第25到第28電平構(gòu)成，通過選擇所述第9、第10參照電壓，由所述放大電路輸出；所述第5區(qū)間由第29到第32電平構(gòu)成，通過選擇所述第11、第12參照電壓，由所述放大電路輸出。
24.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述選擇電路，輸入電壓值相互不同的第1到第12參照電壓(A1、B1、A2、B2、A3、B3、C3、D3、A4、B4、A5、B5)，根據(jù)所述選擇信號，將第1、第2參照電壓(A1、B1)、第1、第1參照電壓(A1、A1)、第2、第2參照電壓(B1、B1)、第2、第1參照電壓(B1、A1)、第3、第4參照電壓(A2、B2)、第3、第3參照電壓(A2、A2)、第4、第4參照電壓(B2、B2)、第4、第3參照電壓(B2、A2)、第5、第8參照電壓(A3、D3)、第5、第7參照電壓(A3、C3)、第6、第8參照電壓(B3、D3)、第6、第7參照電壓(B3、C3)、第5、第6參照電壓(A3、B3)、第5、第5參照電壓(A3、A3)、第6、第6參照電壓(B3、B3)、第6、第5參照電壓(B3、A3)、第7、第8參照電壓(C3、D3)、第7、第7參照電壓(C3、C3)、第8、第8參照電壓(D3、D3)、第8、第7參照電壓(D3、C3)、第7、第6參照電壓(C3、B3)、第7、第5參照電壓(C3、A3)、第8、第6參照電壓(D3、B3)、第8、第5參照電壓(D3、A3)、第9、第10參照電壓(A4、B4)、第9、第9參照電壓(A4、A4)、第10、第10參照電壓(B4、B4)、第10、第9參照電壓(B4、A4)、第11、第12參照電壓(A5、B5)、第11、第11參照電壓(A5、A5)、第12、第12參照電壓(B5、B5)、第12、第11參照電壓(B5、A5)、之中的任一對供給所述第1、第2端子，可以從所述輸出端子輸出最大為32個的相互不同的電壓電平。
25.根據(jù)權(quán)利要求24所述的輸出電路，其特征在于，所述外分比為1∶2，所述輸出電壓和所述第2端子的輸入電壓之和為所述第1端子的輸入電壓的2倍；使所述第1到第12的參照電壓分別為在相互不同的第1到第32電平的電壓中的第2、第3、第6、第7、第14、第15、第18、第19、第26、第27、第30、第31電平。
26.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，將最大為2的5次方個電平的輸出電壓分割成第1到第4區(qū)間；向所述選擇電路供給第1到第12參照電壓；所述第1區(qū)間由第1到第4電平構(gòu)成，通過選擇所述第1、第2參照電壓，從所述放大電路輸出；所述第2區(qū)間由第5到第16電平構(gòu)成，通過選擇所述第3到第6參照電壓，從所述放大電路輸出；所述第3區(qū)間由第17到第28電平構(gòu)成，通過選擇所述第7到第10參照電壓，從所述放大電路輸出；所述第4區(qū)間由第29到第32電平構(gòu)成，通過選擇所述第11、第12參照電壓，從所述放大電路輸出。
27.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述選擇電路，輸入電壓值相互不同的第1到第12參照電壓(A1、B1、A2、B2、C2、D2、A3、B3、C3、D3、A4、B4)，根據(jù)所述選擇信號，將第1、第2參照電壓(A1、B1)、第1、第1參照電壓(A1、A1)、第2、第2參照電壓(B1、B1)、第2、第1參照電壓(B1、A1)、第3、第4參照電壓(A2、B2)、第3、第3參照電壓(A2、A2)、第4、第4參照電壓(B2、B2)、第4、第3參照電壓(B2、A2)、第5、第6參照電壓(C2、D2)、第5、第5參照電壓(C2、C2)、第6、第6參照電壓(D2、D2)、第6、第5參照電壓(D2、C2)、第5、第4參照電壓(C2、B2)、第5、第3參照電壓(C2、A2)、第6、第4參照電壓(D2、B2)、第6、第3參照電壓(D2、A2)、第7、第10參照電壓(A3、D3)、第7、第9參照電壓(A3、C3)、第8、第10參照電壓(B3、D3)、第8、第9參照電壓(B3、C3)、第7、第8參照電壓(A3、B3)、第7、第7參照電壓(A3、A3)、第8、第8參照電壓(B3、B3)、第8、第7參照電壓(B3、A3)、第9、第10參照電壓(C3、D3)、第9、第9參照電壓(C3、C3)、第10、第10參照電壓(D3、D3)、第10、第9參照電壓(D3、C3)、第11、第12參照電壓(A4、B4)、第11、第11參照電壓(A4、A4)、第12、第12參照電壓(B4、B4)、第12、第11參照電壓(B4、A4)、之中的任一對供給所述第1、第2端子，可以從所述輸出端子輸出最大為32個的相互不同的電壓電平。
28.根據(jù)權(quán)利要求27所述的輸出電路，其特征在于，所述外分比為1∶2，所述輸出電壓和所述第2端子的輸入電壓之和為所述第1端子的輸入電壓的2倍；使所述第1到第12的參照電壓分別為在相互不同的第1到第32電平的電壓中的第2、第3、第6、第7、第10、第11、第22、第23、第26、第27、第30、第31電平。
29.根據(jù)權(quán)利要求27所述的輸出電路，其特征在于，所述選擇電路，輸入所述第1到第12參照電壓，作為選擇信號輸入由第1到第5信號構(gòu)成的5位信號；具有多個開關(guān)，其控制在所述第1到第12參照電壓的供給端子中的各個端子和所述第1、第2端子中的各個端子之間的連接；所述第1參照電壓的供給端子，通過將所述第2信號的互補信號、所述第3信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子的4個開關(guān)，與所述第1端子連接；所述第1參照電壓的供給端子，通過將所述第1信號、所述第3信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子的4個開關(guān)，與所述第2端子連接；所述第2參照電壓的供給端子，通過將所述第2信號、所述第3信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子的4個開關(guān)，與所述第1端子連接；所述第2參照電壓的供給端子，通過將所述第1信號的互補信號、所述第3信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子的4個開關(guān)，與所述第2端子連接；所述第3參照電壓的供給端子，通過將所述第2信號的互補信號、所述第3信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子的4個開關(guān)，與所述第1端子連接；所述第3參照電壓的供給端子，通過將所述第1信號、所述第3信號和所述第5信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第4參照電壓的供給端子，通過將所述第2信號、所述第3信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子的4個開關(guān)，與所述第1端子連接；所述第4參照電壓的供給端子，通過將所述第1信號的互補信號、所述第3信號和所述第5信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第5參照電壓的供給端子，通過將所述第2信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第5參照電壓的供給端子，通過將所述第1信號、所述第3信號的互補信號、所述第4信號和所述第5信號的互補信號分別輸入到各自控制端子的4個開關(guān)，與所述第2端子連接；所述第6參照電壓的供給端子，通過將所述第2信號、所述第4信號和所述第5信號的互補信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第6參照電壓的供給端子，通過將所述第1信號的互補信號、所述第3信號的互補信號、所述第4信號和所述第5信號的互補信號分別輸入到各自控制端子的4個開關(guān)，與所述第2端子連接；所述第7參照電壓的供給端子，通過將所述第2信號的互補信號、所述第4信號的互補信號和所述第5信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第7參照電壓的供給端子，通過將所述第1信號、所述第3信號、所述第4信號的互補信號和所述第5信號分別輸入到各自控制端子的4個開關(guān)，與所述第2端子連接；所述第8參照電壓的供給端子，通過將所述第2信號、所述第4信號的互補信號和所述第5信號分別輸入到各自控制端子的3個開關(guān)，與所述第1端子連接；所述第8參照電壓的供給端子，通過將所述第1信號的互補信號、所述第3信號、所述第4信號的互補信號和所述第5信號分別輸入到各自控制端子的4個開關(guān)，與所述第2端子連接；所述第9參照電壓的供給端子，通過將所述第2信號的互補信號、所述第3信號的互補信號、所述第4信號和所述第5信號分別輸入到各自控制端子的4個開關(guān)，與所述第1端子連接；所述第9參照電壓的供給端子，通過將所述第1信號、所述第3信號的互補信號和所述第5信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第10參照電壓的供給端子，通過將所述第2信號、所述第3信號的互補信號、所述第4信號和所述第5信號分別輸入到各自控制端子的4個開關(guān)，與所述第1端子連接；所述第10參照電壓的供給端子，通過將所述第1信號的互補信號、所述第3信號的互補信號和所述第5信號分別輸入到各自控制端子的3個開關(guān)，與所述第2端子連接；所述第11參照電壓的供給端子，通過將所述第2信號的互補信號、所述第3信號、所述第4信號和所述第5信號分別輸入到各自控制端子的4個開關(guān)，與所述第1端子連接；所述第11參照電壓的供給端子，通過將所述第1信號、所述第3信號、所述第4信號和所述第5信號分別輸入到各自控制端子的4個開關(guān)，與所述第2端子連接；所述第12參照電壓的供給端子，通過將所述第2信號、所述第3信號、所述第4信號和所述第5信號分別輸入到各自控制端子的4個開關(guān)，與所述第1端子連接；所述第12參照電壓的供給端子，通過將所述第1信號的互補信號、所述第3信號、所述第4信號和所述第5信號分別輸入到各自控制端子的4個開關(guān)，與所述第2端子連接。
30.根據(jù)權(quán)利要求27所述的輸出電路，其特征在于，所述選擇電路，輸入所述第1到第12參照電壓，作為所述選擇信號輸入由第1到第5信號構(gòu)成的5位信號；包括第1到第4開關(guān)，其連接在所述第1參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第3信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第5到第8開關(guān)，其連接在所述第1參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第9到第12開關(guān)，其連接在所述第2參照電壓的供給端子和所述第1端子之間，將所述第2信號、所述第3信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第13到第16開關(guān)，其連接在所述第2參照電壓的供給端子和所述第2端子之間，將所述第1信號的互補信號、所述第3信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第17到第20開關(guān)，其連接在所述第3參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第3信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第21到第23開關(guān)，其連接在所述第3參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號和所述第5信號的互補信號分別輸入到各自控制端子；第24到第27開關(guān)，其連接在所述第4參照電壓的供給端子和所述第1端子之間，將所述第2信號、所述第3信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第28到第30開關(guān)，其連接在所述第4參照電壓的供給端子和所述第2端子之間，將所述第1信號的互補信號、所述第3信號和所述第5信號的互補信號分別輸入到各自控制端子；第31到第33開關(guān)，其連接在所述第5參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號和所述第5信號的互補信號分別輸入到各自控制端子；第34到第37開關(guān)，其連接在所述第5參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號的互補信號、所述第4信號和所述第5信號的互補信號分別輸入到各自控制端子；第38到第40開關(guān)，其連接在所述第6參照電壓的供給端子和所述第1端子之間，將所述第2信號、所述第4信號和所述第5信號的互補信號分別輸入到各自控制端子；第41到第44開關(guān)，其連接在所述第6參照電壓的供給端子和所述第2端子之間，將所述第1信號的互補信號、所述第3信號的互補信號、所述第4信號和所述第5信號的互補信號分別輸入到各自控制端子；第45到第47開關(guān)，其連接在所述第7參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號的互補信號和所述第5信號分別輸入到各自控制端子；第48到第51開關(guān)，其連接在所述第7參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號、所述第4信號的互補信號和所述第5信號分別輸入到各自控制端子；第52到第54開關(guān)，其連接在所述第8參照電壓的供給端子和所述第1端子之間，將所述第2信號、所述第4信號的互補信號和所述第5信號分別輸入到各自控制端子；第55到第58開關(guān)，其連接在所述第8參照電壓的供給端子和所述第2端子之間，將所述第1信號的互補信號、所述第3信號、所述第4信號的互補信號和所述第5信號分別輸入到各自控制端子；第59到第62開關(guān)，其連接在所述第9參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第3信號的互補信號、所述第4信號和所述第5信號分別輸入到各自控制端子；第63到第65開關(guān)，其連接在所述第9參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號的互補信號和所述第5信號分別輸入到各自控制端子；第66到第69開關(guān)，其連接在所述第10參照電壓的供給端子和所述第1端子之間，將所述第2信號、所述第3信號的互補信號、所述第4信號和所述第5信號分別輸入到各自控制端子；第70到第72開關(guān)，其連接在所述第10參照電壓的供給端子和所述第2端子之間，將所述第1信號的互補信號、所述第3信號的互補信號和0所述第5信號分別輸入到各自控制端子；第73到第76開關(guān)，其連接在所述第11參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第3信號、所述第4信號和所述第5信號分別輸入到各自控制端子；第77到第80開關(guān)，其連接在所述第11參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號、所述第4信號和所述第5信號分別輸入到各自控制端子；第81到第84開關(guān)，其連接在所述第12參照電壓的供給端子和所述第1端子之間，將所述第2信號、所述第3信號、所述第4信號和所述第5信號分別輸入到各自控制端子；和第85到第88開關(guān)，其連接在所述第12參照電壓的供給端子和所述第2端子之間，將所述第1信號的互補信號、所述第3信號、所述第4信號和所述第5信號分別輸入到各自控制端子；對于將所述第3信號輸入到控制端子的開關(guān)，(a1)所述第18和第25開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a2)所述第22和第29開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a3)所述第49和第56開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a4)所述第74和第82開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a5)所述第78和第86開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；對于將所述第3信號的互補信號輸入到控制端子的開關(guān)，(a6)所述第2和第10開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a7)所述第6和第14開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a8)所述第35和第42開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a9)所述第60和第67開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a10)所述第64和第71開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；對于將所述第4信號輸入到控制端子的開關(guān)，(a11)所述第32和第39開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a12)所述第36和第43開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a13)所述第61和第68開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a14)所述第75和第83開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a15)所述第79和第87開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；對于將所述第4信號的互補信號輸入到控制端子的開關(guān)，(a16)所述第3和第11開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a17)所述第7和第15開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a18)所述第19和第26開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a19)所述第46和第53開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a20)所述第50和第57開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；對于將所述第5信號輸入到控制端子的開關(guān)，(a21)所述第47和第54開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a22)所述第52和第58開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a23)所述第62和第69開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a24)所述第65和第72開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a25)所述第76和第84開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a26)所述第80和第88開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；對于將所述第5信號的互補信號輸入到控制端子的開關(guān)，(a27)所述第4和第12開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a28)所述第8和第16開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a29)所述第20和第27開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a30)所述第23和第30開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a31)所述第33和第40開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；(a32)所述第37和第44開關(guān)共用1個開關(guān)，或者由2個開關(guān)構(gòu)成；
31.根據(jù)權(quán)利要求27所述的輸出電路，其特征在于，所述選擇電路，輸入所述第1到第12參照電壓，作為所述選擇信號輸入由第1到第5信號構(gòu)成的5位信號；包括第1到第4開關(guān)，其連接在所述第1參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第3信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第5到第8開關(guān)，其連接在所述第1參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號的互補信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第9開關(guān)，其連接在所述第2參照電壓的供給端子、與所述第1和第2開關(guān)的連接點之間，將所述第2信號輸入到控制端子；第10開關(guān)，其連接在所述第2參照電壓的供給端子、與所述第5和第6開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子；第11到第14開關(guān)，其連接在所述第3參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第3信號、所述第4信號的互補信號和所述第5信號的互補信號分別輸入到各自控制端子；第15到第17開關(guān)，其連接在所述第3參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號和所述第5信號的互補信號分別輸入到各自控制端子；第18開關(guān)，其連接在所述第4參照電壓的供給端子、與所述第11和第12開關(guān)的連接點之間，將所述第2信號輸入到控制端子；第19開關(guān)，其連接在所述第4參照電壓的供給端子、與所述第15和第16開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子；第20到第22開關(guān)，其連接在所述第5參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號和所述第5信號的互補信號分別輸入到各自控制端子；第23到第26開關(guān)，其連接在所述第5參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號的互補信號、所述第4信號和所述第5信號的互補信號分別輸入到各自控制端子；第27開關(guān)，其連接在所述第6參照電壓的供給端子、與所述第20和第21開關(guān)的連接點之間，將所述第2信號輸入到控制端子；第28開關(guān)，其連接在所述第6參照電壓的供給端子、與所述第23和第24開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子；第29到第31開關(guān)，其連接在所述第7參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第4信號的互補信號和所述第5信號分別輸入到各自控制端子；第32到第35開關(guān)，其連接在所述第7參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號、所述第4信號的互補信號和所述第5信號分別輸入到各自控制端子；第36開關(guān)，其連接在所述第8參照電壓的供給端子、與所述第29和第30開關(guān)的連接點之間，將所述第2信號輸入到控制端子；第37開關(guān)，其連接在所述第8參照電壓的供給端子、與所述第32和第33開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子；第38到第41開關(guān)，其連接在所述第9參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第3信號的互補信號、所述第4信號和所述第5信號分別輸入到各自控制端子；第42到第44開關(guān)，其連接在所述第9參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號的互補信號和所述第5信號分別輸入到各自控制端子；第45開關(guān)，其連接在所述第10參照電壓的供給端子、與所述第38和第39開關(guān)的連接點之間，將所述第2信號輸入到控制端子；第46開關(guān)，其連接在所述第10參照電壓的供給端子、與所述第42和第43開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子；第47到第50開關(guān)，其連接在所述第11參照電壓的供給端子和所述第1端子之間，將所述第2信號的互補信號、所述第3信號、所述第4信號和所述第5信號分別輸入到各自控制端子；第51到第54開關(guān)，其連接在所述第11參照電壓的供給端子和所述第2端子之間，將所述第1信號、所述第3信號、所述第4信號和所述第5信號分別輸入到各自控制端子；第55開關(guān)，其連接在所述第12參照電壓的供給端子、與所述第47和第48開關(guān)的連接點之間，將所述第2信號輸入到控制端子；和第56開關(guān)，其連接在所述第12參照電壓的供給端子、與所述第51和第52開關(guān)的連接點之間，將所述第1信號的互補信號輸入到控制端子。
32.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述放大電路具有電容和差動放大器；并具有按如下進行控制的裝置，給出向所述第1和第2端子給予的輸入電壓的差電壓作為所述電容的端子間電壓，在所述第1或第2端子的電壓的一方或另一方，加上或減去所述電容的端子間電壓，以輸出將給予所述第1和所述第2端子的輸入電壓外分后的電壓。
33.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述放大電路備有電容、差動放大器、第1到第3開關(guān)元件；所述差動放大器的非反相輸入端子與所述第1端子連接；所述第1開關(guān)元件連接在所述第2端子和所述電容的一端之間；所述電容的另一端與所述差動放大器的輸出端子連接；所述第2開關(guān)元件連接在所述電容的一端和所述差動放大器的反相輸入端子之間；所述第3開關(guān)元件連接在所述差動放大器的反相輸入端子和所述輸出端子之間；在所述第2開關(guān)元件斷開，并且所述第1和第3開關(guān)元件接通期間，在所述電容端子之間施加所述第1端子和所述第2端子的電壓的差電壓；在所述第2開關(guān)元件接通，并且所述第1和第3開關(guān)元件斷開期間，從所述輸出端子，輸出將給予所述第1端子和所述第2端子的輸入電壓外分后的電壓。
34.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述放大電路備有電容、差動放大器、第1到第3開關(guān)元件；所述差動放大器的輸出端子與反相輸入端子反饋連接；所述第1開關(guān)元件的一端與所述第2端子連接；所述第2和第3開關(guān)元件的一端與所述第1端子共同連接；所述第1和第2開關(guān)元件的另一端與所述電容的一端共同連接；所述電容的另一端和所述第3開關(guān)元件的另一端與所述差動放大器的非反相輸入端子共同連接；在所述第2開關(guān)元件斷開，并且所述第1和第3開關(guān)元件接通期間，在所述電容的端子之間施加所述第1端子和所述第2端子的電壓的差電壓；在所述第2開關(guān)元件接通，并且所述第1和第3開關(guān)元件斷開期間，從所述輸出端子，輸出將給予所述第1端子和所述第2端子的輸入電壓外分后的電壓。
35.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述放大電路具有差動放大電路，其至少備有一個差動對，所述一個差動對的輸入對的一方與輸入端子連接，另一方與輸出端子反饋連接；還包含其它差動對，其設(shè)置與所述輸入端子不同的另外的輸入端子，輸出對與所述一個差動對的輸出對共同連接，輸入對的一方與所述輸入端子連接，另一方與所述另外的輸入端子連接。
36.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述放大電路至少具有第1和第2輸入端子；輸出端子；第1差動對，其輸入對的一方與所述第1輸入端子連接，另一方與所述輸出端子連接；第2差動對，其輸入對的一方與所述第1輸入端子連接，另一方與所述第2輸入端子連接；第1電流源，其向所述第1差動對供給電流；第2電流源，其向所述第2差動對供給電流；和負載電路，其與所述第1和第2差動對的輸出對連接；至少所述第1差動對的輸出對的一方與所述第2差動對的輸出對的一方共同連接；具有放大段，其輸入端與所述第1差動對的輸出對的一方和所述第2差動對的輸出對的一方的共同連接點連接，輸出端與所述輸出端子連接。
37.根據(jù)權(quán)利要求36所述的輸出電路，其特征在于，所述放大段由差動放大段構(gòu)成，其第1、第2輸入端連接在所述第1差動對的輸出對的一方與所述第2差動對的輸出對的一方的共同連接點、和所述第1差動對的輸出對的另一方與所述第2差動對的輸出對的另一方的共同連接點上，輸出端與所述輸出端子連接。
38.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述選擇電路，輸入電壓值相互不同的第1到第m參照電壓，其中m＝2K，即2的K次方，K為給定正整數(shù)；根據(jù)所述選擇信號，選擇關(guān)于所述第1到第2K參照電壓的4K，即4的K次方個的組合的電壓對之中的任一對，供給所述第1、第2端子，可以從所述輸出端子輸出最大4K個不同的電壓電平。
39.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述外分比為1∶2，所述輸出電壓和所述第2端子的輸入電壓之和為所述第1端子的輸入電壓的2倍；所述選擇電路，輸入電壓值相互不同的第1到第m參照電壓，其中m＝2K，即2的K次方，K為給定正整數(shù)；所述第1到第2K參照電壓，在等間隔的第1到第4K，即4的K次方的電平的電壓中，分別取第{1+a×4(K-1)+b×4(K-2)+c×4(K-3)+…}個電平，式中，a、b、c、…取1、2，而且當4的連乘項的值不到1，即4(K-X)＜1，X為正數(shù)時，取0；根據(jù)所述選擇信號，從所述輸出端子輸出從第1電平到第4K電平的共計4K個相互不同的電平電壓。
40.一種數(shù)據(jù)驅(qū)動器，根據(jù)所輸入的數(shù)據(jù)信號驅(qū)動數(shù)據(jù)線，其特征在于，包括權(quán)利要求1、3到39中任一項所述的所述輸出電路；將所述數(shù)據(jù)信號用于輸入到所述選擇電路的所述選擇信號。
41.一種顯示裝置用的數(shù)據(jù)驅(qū)動器，包括生成多個電壓電平的灰度電壓產(chǎn)生電路、根據(jù)影像數(shù)據(jù)輸出從所述多個電壓電平選出的至少2個電壓的解碼器電路、和輸入從所述解碼器塊輸出的電壓并從輸出端子輸出與所述影像數(shù)據(jù)對應(yīng)的電壓的放大器，其特征在于，包括權(quán)利要求1、3到39中任一項所述的輸出電路；所述解碼器由所述輸出電路的所述選擇電路構(gòu)成，所述選擇電路接受來自所述灰度電壓產(chǎn)生電路的多個電壓電平作為所述多個參照電壓，輸入所述影像數(shù)據(jù)作為所述選擇信號；從輸出端子輸出與所述影像數(shù)據(jù)對應(yīng)的電壓的放大器由所述輸出電路的放大電路構(gòu)成。
42.根據(jù)權(quán)利要求41所述的顯示裝置用的數(shù)據(jù)驅(qū)動器，其特征在于，所述灰度電壓產(chǎn)生電路包含在第1、第2電壓供給端子之間連接的電阻串，在所述電阻串的電阻連接點中，包含從外部供給與所述多個參照電壓不同的電壓的端子。
43.一種顯示裝置，其特征在于，包括在一個方向上相互平行地延伸的多條數(shù)據(jù)線、在與所述一個方向垂直的方向上相互平行地延伸的多條掃描線、和在所述多條數(shù)據(jù)線和所述多條掃描線的交叉部配置成矩陣狀的多個像素電極；具有多個晶體管，其與所述多個像素電極中的每一個對應(yīng)，漏極和源極的一方與對應(yīng)的所述像素電極連接，所述漏極和源極的另一方與對應(yīng)的所述數(shù)據(jù)線連接，柵極與對應(yīng)的所述掃描線連接；包括分別向所述多條掃描線供給掃描信號的柵極驅(qū)動器、和分別向所述多條數(shù)據(jù)線供給與輸入數(shù)據(jù)對應(yīng)的灰度信號的數(shù)據(jù)驅(qū)動器；所述數(shù)據(jù)驅(qū)動器由權(quán)利要求41或42所述的所述顯示裝置用的數(shù)據(jù)驅(qū)動器構(gòu)成。
44.根據(jù)權(quán)利要求2所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，將由從可以輸出的輸出電壓的下限到上限規(guī)定的輸出電壓范圍，分割成相互不重疊的多個區(qū)間；在所述各區(qū)間，設(shè)置與各區(qū)間對應(yīng)的電壓電平相互不同的至少2個參照電壓；在所述區(qū)間中，根據(jù)所述多個，即n個參照電壓，輸出最大為n的2次方個電平的輸出電壓。
45.根據(jù)權(quán)利要求44所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，在與其它區(qū)間之間，設(shè)置包含與可以輸出的電壓電平的一部分相互重疊的區(qū)間。
46.根據(jù)權(quán)利要求2所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，關(guān)于最大為m的2次方個以下的可以輸出的電壓電平，相鄰至少1組的電壓電平的間隔與其它相鄰1組電壓電平的間隔不同，具有給定輸入輸出特性。
47.根據(jù)權(quán)利要求2所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，所述放大電路具有差動放大電路，其至少備有一個差動對，所述一個差動對的輸入對的一方與輸入端子連接，另一方與輸出端子反饋連接；還包含其它差動對，其設(shè)置與所述輸入端子不同的另外的輸入端子，輸出對與所述一個差動對的輸出對共同連接，輸入對的一方與所述輸入端子連接，另一方與所述另外的輸入端子連接。
48.根據(jù)權(quán)利要求2所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，所述放大電路至少具有第1和第2輸入端子；輸出端子；第1差動對，其輸入對的一方與所述第1輸入端子連接，另一方與所述輸出端子連接；第2差動對，其輸入對的一方與所述第1輸入端子連接，另一方與所述第2輸入端子連接；第1電流源，其向所述第1差動對供給電流；第2電流源，其向所述第2差動對供給電流；和負載電路，其與所述第1和第2差動對的輸出對連接；至少所述第1差動對的輸出對的一方與所述第2差動對的輸出對的一方共同連接；具有放大段，其輸入端與所述第1差動對的輸出對的一方和所述第2差動對的輸出對的一方的共同連接點連接，輸出端與所述輸出端子連接。
49.一種數(shù)字模擬轉(zhuǎn)換電路，其特征在于，包括權(quán)利要求3到39中任一項所述的輸出電路；將從數(shù)據(jù)輸入端子輸入的數(shù)據(jù)輸入信號作為所述選擇信號輸入到所述選擇電路，從所述放大電路輸出與從最大為m的2次方個的相互不同的電壓電平中，輸入的所述數(shù)字輸入信號對應(yīng)的輸出電壓。
50.根據(jù)權(quán)利要求49所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，所述多個參照電壓，由連接在相互不同的電壓電平的1、第2電壓供給端子之間的電阻串生成。
51.根據(jù)權(quán)利要求50所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，在所述電阻串的電阻連接點中，包含從外部供給與所述多個參照電壓不同的電壓的端子。
52.根據(jù)權(quán)利要求2所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，所述選擇電路，輸入電壓值相互不同的第1到第m參照電壓，其中m＝2K，即2的K次方，K為給定正整數(shù)；根據(jù)輸入的所述數(shù)字數(shù)據(jù)信號，選擇關(guān)于所述第1到第2K參照電壓的4K，即4的K次方個的組合的電壓對之中的任一對，供給所述第1、第2端子，可以從所述輸出端子輸出最大4K個不同的電壓電平。
53.根據(jù)權(quán)利要求2所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，所述外分比為1∶2，所述輸出電壓和所述第2端子的輸入電壓之和為所述第1端子的輸入電壓的2倍；所述選擇電路，輸入電壓值相互不同的第1到第m參照電壓，其中m＝2K，即2的K次方，K為給定正整數(shù)；所述第1到第2K參照電壓，在等間隔的第1到第4K，即4的K次方的電平的電壓中，分別取第{1+a×4(K-1)+b×4(K-2)+c×4(K-3)+…}個電平，式中，a、b、c、…取1、2，而且當4的連乘項的值不到1，即4(K-X)＜1，X為正數(shù)時，取0；根據(jù)輸入的所述數(shù)字數(shù)據(jù)信號，從所述輸出端子輸出從第1電平到第4K電平的共計4K個相互不同的電平電壓。
54.一種數(shù)字模擬轉(zhuǎn)換電路，其特征在于，包括生成電壓值相互不同的(m×S)個參照電壓，其中m、S為給定正整數(shù)的電路；輸出端子；至少1個解碼器塊，其輸入所述(m×S)個參照電壓和多位的數(shù)字數(shù)據(jù)信號，根據(jù)成為預(yù)先決定所述數(shù)字數(shù)據(jù)信號中各個的位字段的第1、第2、第3位組的值，分別將從所述(m×S)個參照電壓中向第1和第2端子輸出所選出的電壓；和放大電路，其輸入由所述解碼器塊供給所述第1和第2端子的電壓，從所述輸出端子輸出以預(yù)先確定的給定外分比將所述第1和第2端子電壓外分得到的電壓；所述解碼器塊具有3段構(gòu)成的電路塊；所述第1段備有S個在輸入的所述(m×S)個參照電壓中，分別輸入每m個的參照電壓，根據(jù)所述第1位組的值，從所述m個參照電壓中選擇并輸出也包含重復(fù)的2個電壓的電路塊；所述第2段備有輸入在所述第1段的S個電路塊中分別選出的2個電壓的一方，根據(jù)所述第2位組的值，從輸入的S個電壓中選出并輸出1個電壓的電路塊；和輸入在所述第1段的S個電路塊中分別選出的2個電壓的另一方，根據(jù)所述第2位組的值，從輸入的S個電壓中選出并輸出1個電壓的電路塊；所述第3段備有1個以輸入由所述第2段的2個電路塊分別選擇輸出的電壓，根據(jù)所述第3位組的值，將輸入的2個電壓分別供給所述第1和第2端子，或者，加以截斷的方式進行控制的電路塊；根據(jù)所述第1到第3位組的信號值，從所述輸出端子輸出(m2×S)個相互不同的電壓電平中的任意1個。
55.根據(jù)權(quán)利要求54所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，構(gòu)成為當所述第3位組的的各個位，全部包含在所述第1位組和/或所述第2位組中時，省去所述第3段的電路塊，分別將所述第2段的2個電路塊的輸出供給所述第1和第2端子。
56.一種數(shù)字模擬轉(zhuǎn)換電路，其特征在于生成電壓值相互不同的(m×S)個參照電壓，其中m、S為給定正整數(shù)的電路；輸出端子；至少1個解碼器塊，其輸入所述(m×S)個參照電壓和多位的數(shù)字數(shù)據(jù)信號，根據(jù)成為預(yù)先決定所述數(shù)字數(shù)據(jù)信號中各個的位字段的第1、第2、第3位組的值，分別將從所述(m×S)個參照電壓中向第1和第2端子輸出所選出的電壓；和放大電路，其輸入由所述解碼器塊供給所述第1和第2端子的電壓，從所述輸出端子輸出以預(yù)先確定的給定外分比將所述第1和第2端子電壓外分得到的電壓；所述解碼器塊具有3段構(gòu)成的電路塊；所述第1段備有m個在輸入的所述(m×S)個參照電壓中，分別輸入每S個的參照電壓，根據(jù)所述第1位組的值，從所述S個參照電壓中選擇并輸出1個電壓的電路塊；所述第2段備有1個輸入在所述第1段的m個電路塊中選出的m個電壓，根據(jù)所述第2位組的值，從輸入的m個電壓中選出并輸出2個電壓的電路塊；所述第3段備有1個以輸入由所述第2段的電路塊選擇輸出的電壓，根據(jù)所述第3位組的值，將輸入的2個電壓分別供給所述第1和第2端子，或者，加以截斷的方式進行控制的電路塊；根據(jù)所述第1到第3位組的信號值，從所述輸出端子輸出(m2×S)個相互不同的電壓電平中的任意1個。
57.根據(jù)權(quán)利要求56所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，進一步備有所述m值共同或不同的解碼器塊；在所述m值成為最大的解碼器塊中，當所述第3位組的各位全部包含在所述第1位組和/或所述第2位組中時，省去所述第3段的電路塊，分別將所述第2電路塊的輸出供給所述第1和第2端子。
58.一種數(shù)字模擬轉(zhuǎn)換電路，其特征在于，包括分別由權(quán)利要求54所述的解碼器塊構(gòu)成的第1到第3解碼器塊；所述數(shù)字數(shù)據(jù)信號由8位數(shù)字數(shù)據(jù)信號(D7、D6、D5、D4、D3、D2、D1、D0)構(gòu)成；所述第1和第2解碼器塊共同令所述m為2，所述S為8，分別輸入16個參照電壓，分別將所述第1、第2、第3位組作為所述8位的數(shù)字數(shù)據(jù)信號(D7、D6、D5、D4、D3、D2、D1、D0)中的(D1、D0)、(D4、D3、D2)、(D7、D6、D5)；所述第3解碼器塊令所述m為4，所述S為12，輸入48個參照電壓，分別將所述第1、第2、第3位組作為所述8位的數(shù)字數(shù)據(jù)信號(D7、D6、D5、D4、D3、D2、D1、D0)中的(D3、D2、D1、D0)、(D7、D6、D5、D4)、(D7、D6、D5)；所述第1到第3解碼器塊中各個的2個輸出的一方與所述第1端子共同連接；所述第1到第3解碼器塊中各個的2個輸出的另一方與所述第2端子共同連接；根據(jù)所述8位的數(shù)字數(shù)據(jù)信號，可以從所述輸出端子輸出256個相互不同的電壓電平中的任意1個。
59.根據(jù)權(quán)利要求58所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，省略所述第3解碼器塊的所述第3段的電路塊，使所述2個第2段的電路塊的輸出分別與所述第1和第2端子連接。
60.一種數(shù)字模擬轉(zhuǎn)換電路，其特征在于，包括分別由權(quán)利要求56所述的解碼器塊構(gòu)成的第1到第3解碼器塊；所述數(shù)字數(shù)據(jù)信號由8位數(shù)字數(shù)據(jù)信號(D7、D6、D5、D4、D3、D2、D1、D0)構(gòu)成；所述第1和第2解碼器塊共同令所述m為2，所述S為8，分別輸入16個參照電壓，分別將所述第1、第2、第3位組作為所述8位的數(shù)字數(shù)據(jù)信號(D7、D6、D5、D4、D3、D2、D1、D0)中的(D4、D3、D2)、(D1、D0)、(D7、D6、D5)；所述第3解碼器塊令所述m為4，所述S為12，輸入48個參照電壓，分別將所述第1、第2、第3位組作為所述8位的數(shù)字數(shù)據(jù)信號(D7、D6、D5、D4、D3、D2、D1、D0)中的(D7、D6、D5、D4)、(D3、D2、D1、D0)、(D7，D6、D5)；所述第1到第3解碼器塊中各個的2個輸出的一方與所述第1端子共同連接；所述第1到第3解碼器塊中各個的2個輸出的另一方與所述第2端子共同連接；根據(jù)所述8位的數(shù)字數(shù)據(jù)信號，可以從所述輸出端子輸出256個相互不同的電壓電平中的任意1個。
61.根據(jù)權(quán)利要求60所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，省略所述第3解碼器塊的所述第3段的電路塊，分別將所述第2段的電路塊的2個輸出與所述第1和第2端子連接。
62.根據(jù)權(quán)利要求54到61中任一項所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，所述外分比為1∶2。
63.一種顯示裝置，其特征在于，包括包含根據(jù)權(quán)利要求54到62中任一項所述的所述數(shù)字模擬轉(zhuǎn)換電路的數(shù)據(jù)驅(qū)動器；和顯示面板；根據(jù)所述數(shù)據(jù)驅(qū)動器的輸出信號，驅(qū)動所述顯示面板的數(shù)據(jù)線。
64.一種輸出電路，其特征在于，包括輸入電壓值相互不同的(m×S)個參照電壓的多個端子，其中m、S為給定正整數(shù)；輸出端子；選擇電路，其輸入所述(m×S)個參照電壓和多位的數(shù)字數(shù)據(jù)信號，根據(jù)成為預(yù)先決定所述數(shù)字數(shù)據(jù)信號中各個的位字段的第1、第2、第3位組的值，分別將從所述(m×S)個參照電壓選出的電壓輸出到第1和第2端子；和放大電路，其輸入由所述解碼器塊供給所述第1和第2端子的電壓，從所述輸出端子輸出以預(yù)先確定的給定外分比將所述第1和第2端子電壓外分得到的電壓；所述選擇電路具有3段構(gòu)成的電路塊；所述第1段備有S個在輸入的所述(m×S)個參照電壓中，分別輸入每m個的參照電壓，根據(jù)所述第1位組的值，從所述m個參照電壓中選擇并輸出也包含重復(fù)的2個電壓的電路塊；所述第2段備有輸入在所述第1段的S個電路塊中分別選出的2個電壓的一方，根據(jù)所述第2位組的值，從輸入的S個電壓中選出并輸出1個電壓的電路塊；和輸入在所述第1段的S個電路塊中分別選出的2個電壓的另一方，根據(jù)所述第2位組的值，從輸入的S個電壓中選擇并輸出1個電壓的電路塊；所述第3段備有1個以輸入由所述第2段的2個電路塊分別選擇輸出的電壓，根據(jù)所述第3位組的值，將輸入的2個電壓分別供給所述第1和第2端子，或者，加以截斷的方式進行控制的電路塊；根據(jù)與所述第1到第3位組的信號值，從所述輸出端子輸出(m2×S)個相互不同的電壓電平中的任意1個。
65.根據(jù)權(quán)利要求64所述的輸出電路，其特征在于，構(gòu)成為當所述第3位組的各位，全部包含在所述第1位組和/或第2位組中時，省去所述第3段的電路塊，分別將所述第2段的2個電路塊的輸出供給所述第1和第2端子。
66.一種輸出電路，其特征在于，包括輸入電壓值相互不同的(m×S)個參照電壓的多個端子，其中m、S為給定正整數(shù)；輸出端子；選擇電路，其輸入所述(m×S)個參照電壓和多位的數(shù)字數(shù)據(jù)信號，根據(jù)成為預(yù)先決定所述數(shù)字數(shù)據(jù)信號中各個的位字段的第1、第2、第3位組的值，分別將從所述(m×S)個參照電壓選出的電壓輸出到第1和第2端子；和放大電路，其輸入由所述解碼器塊供給所述第1和第2端子的電壓，從所述輸出端子輸出以預(yù)先確定的給定外分比將所述第1和第2端子電壓外分得到的電壓；所述選擇電路具有3段構(gòu)成的電路塊；所述第1段備有m個在輸入的所述(m×S)個參照電壓中，分別輸入每S個的參照電壓，根據(jù)所述第1位組的值，從所述S個參照電壓中選擇并輸出1個電壓的電路塊；所述第2段備有1個輸入在所述第1段的m個電路塊中選出的m個電壓，根據(jù)所述第2位組的值，從輸入的m個電壓中選擇并輸出2個電壓的電路塊；所述第3段備有1個以輸入由所述第2段的電路塊選擇輸出的2個電壓，根據(jù)所述第3位組的值，將輸入的2個電壓分別供給所述第1和第2端子，或者，加以截斷的方式進行控制的電路塊；根據(jù)所述第1到第3位組的信號值，從所述輸出端子輸出(m2×S)個相互不同的電壓電平中的任意1個。
67.根據(jù)權(quán)利要求66所述的輸出電路，其特征在于，包括所述m值共同或不同的多個選擇電路；在所述m值成為最大的選擇電路中，當所述第3位組的各位全部包含在所述第1位組和/或所述第2位組中時，省去所述第3段的電路塊，分別將來自所述第2電路塊的2個輸出供給所述第1和第2端子。
68.根據(jù)權(quán)利要求64到67中任一項所述的輸出電路，其特征在于，所述外分比為1∶2。
69.一種數(shù)據(jù)驅(qū)動器，根據(jù)所輸入的數(shù)據(jù)信號驅(qū)動數(shù)據(jù)線，其特征在于，包括生成電壓值相互不同的多個參照電壓的灰度電壓產(chǎn)生電路；和權(quán)利要求64到68中任何一項所述的所述輸出電路；將所述數(shù)據(jù)信號用于輸入到所述選擇電路的所述數(shù)字數(shù)據(jù)信號。
70.一種顯示裝置，其特征在于，包括在一個方向上相互平行地延伸的多條數(shù)據(jù)線、在與所述一個方向正交的方向上相互平行地延伸的多條掃描線、和在所述多條數(shù)據(jù)線和所述多條掃描線的交叉部配置成為矩陣狀的多個像素電極；具有多個晶體管，其與所述多個像素電極中的每一個對應(yīng)，漏極和源極的一方與對應(yīng)的所述像素電極連接，所述漏極和源極的另一方與對應(yīng)的所述數(shù)據(jù)線連接，柵極與對應(yīng)的所述掃描線連接；包括分別向所述多條掃描線供給掃描信號的柵極驅(qū)動器；和分別向所述多條數(shù)據(jù)線供給與輸入數(shù)據(jù)對應(yīng)的灰度信號的數(shù)據(jù)驅(qū)動器；所述數(shù)據(jù)驅(qū)動器由權(quán)利要求69所述的數(shù)據(jù)驅(qū)動器構(gòu)成。
71.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于，所述m為2K，其中K為給定正整數(shù)；所述選擇電路構(gòu)成為，根據(jù)成為所述選擇信號的第1到第2K信號的共計2K位的信號，選擇第1到第2K參照電壓輸出到所述第1、第2端子；備有從第1列到第K列的電路塊組，所述各電路塊具有4個輸入端子和2個輸出端子，由所述4個輸出端子接受電壓信號，從所述2個輸出端子輸出根據(jù)2位信號選擇的電壓信號；所述第1列由2的(K-1)次方個的所述電路塊構(gòu)成，2的(K-1)次方個的所述電路塊，分別將所述第1到第2K參照電壓的各2個輸入到共同連接4個輸入端子的每2個端子的2個輸入端，根據(jù)所述第1、第2信號，分別選擇并輸出2個電壓信號；第F列由2的(K-F)次方個的所述電路塊構(gòu)成，所述2的(K-F)次方個的電路塊，分別，將第(F-1)列的各2個電路塊的輸出電壓信號輸入到4個輸入端子，根據(jù)第(2F-1)、第2F信號，分別選擇并輸出2個電壓信號，F(xiàn)為從2到K的正數(shù)；將所述第K列的電路塊組的2個輸出電壓信號輸出到所述第1、第2端子。
72.根據(jù)權(quán)利要求71所述的輸出電路，其特征在于，所述電路塊，對于所述4個輸入端子、即第1到第4輸入端子和所述2個輸出端子、即第1和第2輸出端子，具有分別插入所述第1和第3輸入端子與所述第1輸出端子之間，根據(jù)所述2個位信號的一方的信號進行接通、斷開控制的2個開關(guān)；和分別插入所述第2和第4輸入端子與所述第2輸出端子之間，根據(jù)所述2個位信號的另一方的信號分別進行接通、斷開控制的2個開關(guān)。
73.根據(jù)權(quán)利要求2所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，所述m為2K，其中K為給定正整數(shù)；所述選擇電路構(gòu)成為，根據(jù)成為所述選擇信號的第1到第2K信號的共計2K位的信號，選擇第1到第2K參照電壓輸出到所述第1、第2端子；備有從第1列到第K列的電路塊組，所述各電路塊具有4個輸入端子和2個輸出端子，由所述4個輸出端子接受電壓信號，從所述2個輸出端子輸出根據(jù)2位信號選擇的電壓信號；所述第1列由2的(K-1)次方個的所述電路塊構(gòu)成，2的(K-1)次方個的所述電路塊，分別將所述第1到第2K參照電壓的各2個輸入到共同連接4個輸入端子的每2個端子的2個輸入端，根據(jù)所述第1、第2信號，分別選擇并輸出2個電壓信號；第F列由2的(K-F)次方個的所述電路塊構(gòu)成，所述2的(K-F)次方個的電路塊，分別，將第(F-1)列的各2個電路塊的輸出電壓信號輸入到4個輸入端子，根據(jù)第(2F-1)、第2F信號，分別選擇并輸出2個電壓信號，F(xiàn)為從2到K的正數(shù)；將所述第K列的電路塊組的2個輸出電壓信號輸出到所述第1、第2端子。
74.根據(jù)權(quán)利要求73所述的數(shù)字模擬轉(zhuǎn)換電路，其特征在于，所述電路塊，對于所述4個輸入端子、即第1到第4輸入端子和所述2個輸出端子、即第1和第2輸出端子，具有分別插入所述第1和第3輸入端子與所述第1輸出端子之間，根據(jù)所述2個位信號的一方的信號進行接通、斷開控制的2個開關(guān)；和分別插入所述第2和第4輸入端子與所述第2輸出端子之間，根據(jù)所述2個位信號的另一方的信號分別進行接通、斷開控制的2個開關(guān)。
75.一種顯示裝置，其特征在于，包括包含權(quán)利要求73或74所述的所述數(shù)字模擬轉(zhuǎn)換電路的數(shù)據(jù)驅(qū)動器；和顯示面板；根據(jù)所述數(shù)據(jù)驅(qū)動器的輸出信號，驅(qū)動所述顯示面板的數(shù)據(jù)線。
全文摘要
本發(fā)明提供一種輸出電路，包括選擇電路(12)，其輸入電壓值相互不同的多個(m個)參照電壓，根據(jù)選擇信號，選擇并輸出2個電壓；和放大器(13)，其從2個輸入端子(T1、T2)輸入從選擇電路(12)輸出的2個參照電壓，輸出根據(jù)2個輸入端子電壓(V(T1))、(V(T2))外插的輸出電壓。這樣，可以削減必要的輸入電壓數(shù)，并且削減晶體管數(shù)，達到節(jié)省面積的目的。本發(fā)明同時還提供一種數(shù)字模擬轉(zhuǎn)換電路以及顯示裝置。
文檔編號H03M1/00GK1612002SQ20041008790
公開日2005年5月4日 申請日期2004年10月27日 優(yōu)先權(quán)日2003年10月27日
發(fā)明者土弘 申請人:日本電氣株式會社, 恩益禧電子股份有限公司