專利名稱：降低傳播延遲以及工藝和溫度對緩沖器影響的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使溫度和制造工藝對緩沖器的延遲的影響最小化，同時提供快速的緩沖電路傳播延遲。
背景技術(shù)：
使用底板互連布置可構(gòu)建許多電子系統(tǒng)，底板互連布置用于在特定系統(tǒng)中共享各種功能中的信息和數(shù)據(jù)。由于系統(tǒng)和底板互連任意地分散和/或匯總多個不同的系統(tǒng)，所以互連線阻抗負載是不可控的。在這樣的系統(tǒng)中，高速邊沿可使系統(tǒng)出現(xiàn)錯誤。不受控制的終端阻抗不匹配，并且互連傳輸線的線長度產(chǎn)生具有高壓擺動的延長激振，其可以干擾邏輯功能。而且，高速邊沿將容性地耦合至其它信號線而出現(xiàn)錯誤，并且在阻抗異常導(dǎo)致電流突然改變時，信號線中的磁性耦合也可以產(chǎn)生邏輯錯誤。這些麻煩的快速邊沿使得必須使用緩慢邊沿，緩慢邊沿使運行狀態(tài)變得較慢。
底板通常用于與高速微處理器系統(tǒng)、大容量存儲器、高速緩沖存儲器、通信系統(tǒng)、顯示器、鍵盤、打印機以及在這樣的系統(tǒng)中的其它典型外部設(shè)備互連。高速邊沿會在這樣的系統(tǒng)中產(chǎn)生問題。
設(shè)計驅(qū)動底板的緩沖器具有慢的回轉(zhuǎn)速率(skew rate)，以便減少上述的問題。此外，設(shè)計溫度補償?shù)木彌_器，但是這樣的設(shè)計忽略了緩沖電路延遲以及電源變化和工藝變化的影響。
美國專利No.6,437,622給出了通過提供緩慢邊沿所了解的情形，緩慢邊沿是溫度補償?shù)模沟镁徛呇仉S溫度變化改變較小。通過使輸出MOS晶體管P1和N1的柵極“電流缺乏”來獲得該緩慢邊沿。通過緩慢地驅(qū)動?xùn)艠O，輸出邊沿相應(yīng)地變慢。從美國專利No.6,437,622中獲得的具有創(chuàng)造性的圖1顯示了該設(shè)計。此處的電流源緩慢地驅(qū)動晶體管P1和N1的柵極，或者使其缺少電流。在此設(shè)計中，根據(jù)溫度來調(diào)整柵極電流，以補償驅(qū)動晶體管P1和N1的回轉(zhuǎn)速率的變化。在較高的溫度下則提供更多的柵極電流。
圖2顯示了圖1的緩沖電路的輸出。在這樣的設(shè)計中，相對于工藝電壓和溫度而具有1納秒或更長的傳播延遲差是很普通的。圖2顯示了4個極限PVT條件的輸出波形，4個極限條件包括角落(幾個參數(shù)的共同極限)工藝條件、低VCC、高VCC和極限溫度。軌跡20相對于軌跡22顯示了溫度從110℃變到-40℃所引起的變化。軌跡20相對于軌跡24顯示了從“快”到“慢”工藝同時Vcc從+3.45V變到+3.15V所引起的變化。軌跡26顯示了在+3.15V、-40℃以及慢工藝時的軌跡。圖4顯示了使用創(chuàng)造性電路的相同參數(shù)變化，其中圖2中的1納秒的延遲降低到小于0.1納秒的延遲40。
圖1的輸出晶體管P1和N1表現(xiàn)出必須在晶體管響應(yīng)之前到達閾值電壓。低的電流將必然緩慢地驅(qū)動?xùn)艠O，使得在晶體管開始響應(yīng)之前產(chǎn)生電路延遲。在實際的設(shè)計中，較高的溫度使得輸出驅(qū)動MOS晶體管變?nèi)?，并且當電源變化和芯片制造變化組合作用時，可能產(chǎn)生幾納秒的延遲。
但是在已知的設(shè)計中，緩沖器的延遲過大，并且相對于溫度以及制造工藝中隨時間自然產(chǎn)生的變化是不可控的。
本發(fā)明的目的是相對于改變運行狀態(tài)和制造變化使得緩沖器延遲及其變化最小化。

發(fā)明內(nèi)容
針對前面背景技術(shù)中的論述，本發(fā)明提供一種緩沖電路以及用于驅(qū)動輸出信號的方法，其中輸出驅(qū)動晶體管限定控制輸入端，優(yōu)選地為MOS晶體管的柵極，控制輸入端響應(yīng)輸入邏輯信號在正方向和負方向上被緩慢驅(qū)動，由此在緩沖器輸出端產(chǎn)生緩慢邊沿。本發(fā)明還提供了在正邏輯變換和負邏輯變換開始時觸發(fā)的兩種極性的電流脈沖。電流脈沖僅持續(xù)足夠用于超過任何閾值的時間，其中在緩沖電路輸出開始對控制輸入信號起反應(yīng)之前必須超過閾值。優(yōu)選地，通過由邏輯輸入信號觸發(fā)的單觸發(fā)定時電路來提供脈沖。單觸發(fā)的定時輸出激活開關(guān)，從而將高電平電流源連接到緩沖電路的控制輸入端。
在優(yōu)選實施例中，能夠設(shè)計單觸發(fā)定時脈沖，以補償溫度、工藝和電源變化，使得緩沖電路延遲在這樣的變化下基本保持恒定。通常，單觸發(fā)定時脈沖將隨著溫度上升、減慢的晶體管制造工藝以及較低的電源電壓而變得更長。
包括計算機或處理系統(tǒng)通信、存儲器和任何其它的虛擬數(shù)字系統(tǒng)的數(shù)字系統(tǒng)實施本發(fā)明將會發(fā)現(xiàn)很多優(yōu)點。
本領(lǐng)域技術(shù)人員將意識到，盡管參照示意性實施例、附圖和使用的方法進行下面詳細的說明，但是本發(fā)明并不傾向于限制在這些實施例和使用的方法中。而且，本發(fā)明的范圍是寬的，其僅由后附權(quán)利要求中的敘述來限定。


本發(fā)明說明書參照下面的附圖，其中圖1是現(xiàn)有技術(shù)的緩沖電路的示意圖；圖2是顯示現(xiàn)有技術(shù)的緩沖電路的延遲變化的時序圖；圖3是顯示本發(fā)明實施例的示意性結(jié)構(gòu)圖；圖4是顯示本發(fā)明中延遲隨溫度和工藝變化而變化的時序圖；圖5是單觸發(fā)脈沖和輸出晶體管的柵極電壓的時序圖；圖6是圖3的更詳細的示意圖。
具體實施例方式
圖3示意性地顯示了本發(fā)明的一個實施例。該方法在與現(xiàn)有技術(shù)的圖1中電流源相同的方向上在輸出晶體管的柵極上提供短的“拖動”或拉動。該拉動驅(qū)動?xùn)艠O迅速上升至輸出晶體管閾值以便對抗如果只有低電流用于驅(qū)動?xùn)艠O時將出現(xiàn)的延遲。如果該拉動限制在僅僅超過閾值，例如最初在柵極上的幾百毫伏，則該拉動將不影響緩慢輸出邊沿。在通過這些最初的幾百毫伏的轉(zhuǎn)換之后，低的電流源10和20持續(xù)地緩慢驅(qū)動?xùn)艠O，由此產(chǎn)生預(yù)期的緩慢輸出邊沿。該邊沿轉(zhuǎn)換主要取決于此最后的驅(qū)動，因此維持了緩慢邊沿。上述拉動在不使用本發(fā)明的情況下將出現(xiàn)輸出移動之前即啟動了輸出移動，因此在不影響該邊沿轉(zhuǎn)換速率的情況下降低了延遲。
仍然參照圖3，單觸發(fā)脈沖交替地導(dǎo)通晶體管20和22。二極管30和32限制了當晶體管20和22導(dǎo)通時輸出晶體管38的柵極34上的電壓擺動。能夠調(diào)節(jié)二極管兩端壓降的大小以配合輸出晶體管38的閾值，使得單觸發(fā)驅(qū)動基本上超過輸出晶體管的閾值。此外，單觸發(fā)脈寬的設(shè)計能夠結(jié)合考慮溫度，當溫度升高時輸出晶體管驅(qū)動變?nèi)?，則該脈沖將提供增加的較強的初始脈沖以便對抗弱化的晶體管。用于提供隨溫度增加的脈寬的單觸發(fā)設(shè)計在本領(lǐng)域是公知的。這樣的設(shè)計可以結(jié)合時序電容器，其數(shù)值隨溫度增加，或者驅(qū)動該電容器的電流源可以隨溫度下降。在任一或組合的情況下，脈寬將隨著溫度的增加而變長。
工藝變化減慢的工藝變化通常產(chǎn)生較高的電阻和較低的驅(qū)動電流。在這樣減慢的工藝中，單觸發(fā)延遲電路將產(chǎn)生較長的脈寬，其將補償減慢的工藝對其它電路部件的影響。
圖4與圖2的軌跡對比，顯示維持了緩慢輸出邊沿，但是隨溫度、電壓和芯片制造工藝變化具有小于大約0.1納秒的延遲40。使用-40℃至85℃范圍的工業(yè)溫度作為判斷溫度變化的標準，電源變化范圍為3.3V的±5％。工藝變化不容易被標準化或量化，但是通常效仿閾值電壓較高、電流驅(qū)動較低并且電阻增加的“緩慢的”工藝。
圖5顯示了單觸發(fā)定時脈沖和柵極電壓。此處，在脈寬50期間柵極電壓迅速降低52，直到到達輸出晶體管的閾值為止。然后僅通過低的電流源驅(qū)動?xùn)艠O，產(chǎn)生緩慢邊沿54和緩慢輸出邊沿。
圖6是本發(fā)明優(yōu)選實施例的代表性示意圖。此處，輸入信號50驅(qū)動、激活或觸發(fā)兩個單觸發(fā)52和54，單觸發(fā)52和54在輸入信號的正邊沿和負邊沿上產(chǎn)生脈沖。輸入信號的負邊沿由導(dǎo)通PMOS 64的單觸發(fā)52引發(fā)負脈沖。PMOS 64經(jīng)過二極管連接的晶體管70驅(qū)動輸出晶體管72的柵極75迅速升高。調(diào)整所述二極管連接的PMOS 70的尺寸以便提供與輸出晶體管72的閾值一致的壓降。輸入信號也驅(qū)動MOS晶體管56和58的級聯(lián)反相器組。當輸入信號降低時，其導(dǎo)通PMOS 56，PMOS 56將電流源PMOS 60連接到柵極75。當來自晶體管64的較高的電流脈沖耗盡時，來自晶體管60的電流持續(xù)驅(qū)動?xùn)艠O75升高。晶體管60被配置成提供低值電流，以緩慢驅(qū)動?xùn)艠O75，從而提供緩慢邊沿的輸出信號80。
當輸入信號升高時，單觸發(fā)54提供導(dǎo)通NMOS 66的正脈沖，其經(jīng)過二極管連接的NMOS 68的壓降驅(qū)動?xùn)艠O75降低。當該脈沖耗盡時，經(jīng)由導(dǎo)通的NMOS 58由NMOS 62的電流源提供的低電平電流持續(xù)驅(qū)動?xùn)艠O75降低。此動作再次更緩慢地關(guān)閉輸出晶體管72，以便在輸出信號80提供緩慢邊沿。在圖6的具體電路中，升高輸出信號也將取決于連接到輸出80的電阻器82和電容器C1的RC時間常數(shù)。
盡管使用MOS晶體管來說明本發(fā)明，但是該同樣的發(fā)明方法能夠有利的用于雙極晶體管或結(jié)合了MOS與雙極型電路的電路。本領(lǐng)域技術(shù)人員將能夠使用其它的工藝來實施本發(fā)明。
如上所述，本領(lǐng)域技術(shù)人員能夠改變二極管連接的晶體管的尺寸以提供其它的壓降。
應(yīng)當理解，上述的實施例在此作為示例給出，可能對其進行許多的變化和修改。因此，應(yīng)如后附權(quán)利要求所限定的那樣來寬泛地理解本發(fā)明。
權(quán)利要求
1.一種緩沖電路，包括具有控制輸入端的輸出驅(qū)動晶體管，相反極性的第一和第二低值電流源，第一開關(guān)，在導(dǎo)通時將第一低值電流源連接到控制輸入端，第二開關(guān)，在導(dǎo)通時將第二低值電流源連接到控制輸入端，相反極性的第一和第二高值脈沖電流源，兩個所述的脈沖電流源都連接到控制輸入端，其中第一脈沖電流源與第一低值電流源極性相同，第二脈沖電流源與第二低值電流源極性相同，輸入信號，具有第一開關(guān)導(dǎo)通的第一狀態(tài)，以及第二開關(guān)導(dǎo)通的第二狀態(tài)，由輸入信號的邊沿轉(zhuǎn)換激活的定時電路，該定時電路具有用于激活兩個所述高值脈沖電流源的輸出，其中第一開關(guān)和第一高值脈沖電流源基本上同時導(dǎo)通，第二開關(guān)和第二高值脈沖電流源基本上同時導(dǎo)通。
2.如權(quán)利要求1所述的緩沖電路，其中輸出晶體管是MOSFET，控制輸入端是MOSFET柵極。
3.如權(quán)利要求1所述的緩沖電路，其中第一高值脈沖電流源包括第三高值電流源，和第三開關(guān)，在導(dǎo)通時將第三電流源連接到控制輸入端，其中第二高值脈沖電流源包括第四高值電流源，和第四開關(guān)，在導(dǎo)通時將第四電流源連接到控制輸入端。
4.如權(quán)利要求3所述的緩沖電路，其中定時電路包括短暫導(dǎo)通第三開關(guān)的第一單觸發(fā)定時電路和短暫導(dǎo)通第四開關(guān)的第二單觸發(fā)定時電路。
5.如權(quán)利要求1所述的緩沖電路，其中定時電路用于補償溫度、工藝和電源電壓變化，其中緩沖電路延遲在這樣的變化下基本上維持恒定。
6.一種方法，包括以下步驟提供具有控制輸入端的輸出晶體管，將相反極性的第一和第二低值電流源連接到控制輸入端，將相反極性的第一和第二高值脈沖電流源連接到控制輸入端，其中第一高值脈沖電流源與第一低值電流源極性相同，第二高值脈沖電流源與第二低值電流源極性相同，提供輸入信號，該輸入信號具有第一開關(guān)導(dǎo)通的第一狀態(tài)以及第二開關(guān)導(dǎo)通的第二狀態(tài)，由輸入信號的邊沿轉(zhuǎn)換激活定時電路，并從該定時電路提供用于觸發(fā)兩個所述高值脈沖電流源的輸出，其中第一低值電流源的連接和第一高值脈沖電流源的觸發(fā)基本上同時出現(xiàn)，第二低值電流源的連接和第二高值脈沖電流源的觸發(fā)基本上同時出現(xiàn)。
7.如權(quán)利要求6所述的方法，其中輸出晶體管是MOSFET，控制輸入端是MOSFET柵極。
8.如權(quán)利要求6所述的方法，其中連接所述第一高值脈沖電流源的步驟包括以下步驟提供第三高值電流源，經(jīng)過第三開關(guān)將第三電流源連接到控制輸入端，其中連接所述第二高值脈沖電流源的步驟包括以下步驟提供第四高值電流源，和經(jīng)過第四開關(guān)將第四電流源連接到控制輸入端。
9如權(quán)利要求8所述的方法，進一步包括以下步驟短暫導(dǎo)通第三開關(guān)，和短暫導(dǎo)通第二開關(guān)。
10.如權(quán)利要求6所述的方法，其中激活所述定時電路的步驟補償溫度、工藝和電源電壓變化，其中緩沖電路延遲在這樣的變化下基本上維持恒定。
全文摘要
公開了一種具有緩慢輸出邊沿的緩沖電路。從單觸發(fā)定時電路驅(qū)動脈沖的高值電流源，以便將電流的脈沖注入到緩沖器輸出MOSFET的控制柵極，從而加速啟動輸出MOSFET的導(dǎo)通或截止。當導(dǎo)通和截止的開始到達時，低值電流源持續(xù)驅(qū)動輸出MOSFET的柵極。在一個實施例中，從輸入信號的上升沿和下降沿產(chǎn)生單觸發(fā)。高值電流脈沖的作用是通過緩沖器降低延遲。此外，能夠?qū)⒚}寬設(shè)計為溫度敏感、電源電壓敏感，以便在出現(xiàn)溫度、電源電壓和工藝變化時維持緩沖電路延遲基本不變。
文檔編號H03K19/01GK1806388SQ200480016448
公開日2006年7月19日 申請日期2004年6月10日 優(yōu)先權(quán)日2003年6月12日
發(fā)明者克里斯蒂安·克里因, 詹姆斯·J·麥克唐那二世 申請人:快捷半導(dǎo)體有限公司