專利名稱：回轉(zhuǎn)率控制的輸出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種輸出電路，特別是涉及一種回轉(zhuǎn)率(slew rate)控制的輸出電路。
背景技術(shù)：
像個(gè)人電腦這樣的電子裝置通常包括多數(shù)個(gè)積體電路(IC)或半導(dǎo)體晶片，這些IC晶片通過例如共用匯流排來互相溝通。每個(gè)IC晶片有一個(gè)輸出電路(亦稱為輸出緩沖器)，用以驅(qū)動(dòng)訊號(hào)從IC晶片到匯流排上，或者驅(qū)動(dòng)訊號(hào)從IC晶片直接到一個(gè)或更多的其他IC晶片。輸出電路切換一個(gè)信號(hào)(例如從邏輯低電位到邏輯高電位)的速度稱為輸出電路的回轉(zhuǎn)率(slewrate)，一般以每單位時(shí)間內(nèi)有多少伏特為單位。為了確保IC晶片與相關(guān)匯流排之間的電路速度相容，使用在IC晶片上的輸出電路一般必須具有一特定范圍的回轉(zhuǎn)率。如果輸出電路不符合回轉(zhuǎn)率規(guī)格，它的主IC晶片可能無法在特定頻率下操作，并且可能與其他晶片或裝置不能相容。上升與下降回轉(zhuǎn)率對(duì)稱的程度亦可能影響此相容性。再者，如果回轉(zhuǎn)率太高，輸出信號(hào)可能會(huì)引入原本不存在的雜訊。因此，對(duì)于輸出驅(qū)動(dòng)器而言，保持特定的上升與下降回轉(zhuǎn)率是重要的。
輸出電路的回轉(zhuǎn)率會(huì)隨著制造過程、工作電壓、工作溫度以及輸出端的外部負(fù)載電容的變動(dòng)(variations)而跟著改變。隨著IC晶片的物理尺寸變得更小，控制像晶片中晶體管回轉(zhuǎn)率這樣的工作特性變得更加困難。在半導(dǎo)體晶片制造中的制程變動(dòng)可能會(huì)使得具有相同設(shè)計(jì)的晶體管卻有不同的特性。例如，晶體管提供的電流量會(huì)影響它的回轉(zhuǎn)率，而此電流量與許多因素有關(guān)，包括晶體管尺寸、閘-源極電壓以及有關(guān)制造的參數(shù)。雖然晶體管尺寸和閘-源極電壓能夠被控制得很好，但是因?yàn)楝F(xiàn)有摻雜(doping)技術(shù)和其他制造技術(shù)的不完美，制造過程特性一般還是會(huì)在晶體管之間變化。因此，具有相同設(shè)計(jì)與相同特定工作特性的輸出電路可能會(huì)不如預(yù)期地操作在不同的速度，并且可能有不合規(guī)格要求的回轉(zhuǎn)率。
此外，晶體管的工作特性也會(huì)隨著溫度的改變而變化。當(dāng)IC晶片變熱時(shí)，晶體管工作較緩慢，相反地，當(dāng)IC晶片變冷時(shí)，晶體管工作較為迅速。因此，普通的輸出電路不希望回轉(zhuǎn)率隨溫度而變化。輸出驅(qū)動(dòng)器的工作溫度的變化可能使得這些輸出驅(qū)動(dòng)器的回轉(zhuǎn)率偏移原本特定的回轉(zhuǎn)率。
因此，需要一個(gè)改進(jìn)的輸出電路，不論制程、電壓和溫度(簡(jiǎn)稱為PVT)如何變動(dòng)，仍保持著特定的以及較對(duì)稱的回轉(zhuǎn)率。
由此可見，上述現(xiàn)有的輸出電路仍存在有諸多的缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決輸出電路存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長(zhǎng)久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的輸出電路存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型的回轉(zhuǎn)率控制的輸出電路，能夠改進(jìn)一般現(xiàn)有的輸出電路，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的輸出電路存在的缺陷，而提供一種新的回轉(zhuǎn)率控制的輸出電路，所要解決的技術(shù)問題是使其不論制程、電壓和溫度如何變動(dòng)，仍保持著特定的以及對(duì)稱的回轉(zhuǎn)率(slew rate)，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。
本發(fā)明的另一目的在于，提供一種回轉(zhuǎn)率控制的輸出電路，所要解決的技術(shù)問題是使其輸出節(jié)點(diǎn)上的輸出電壓的回轉(zhuǎn)率并不會(huì)隨制程、電壓以及溫度變動(dòng)(variations)而有明顯的變化，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種輸出電路，其包括一輸入節(jié)點(diǎn)；一輸出節(jié)點(diǎn)；一第一輸出晶體管以及一第二輸出晶體管串聯(lián)耦接；一第一回轉(zhuǎn)率(slew rate)控制電路，耦接于該第一輸出晶體管以及一第一電源端之間，是配置用以提供可變阻值；以及一第二回轉(zhuǎn)率控制電路，耦接于該第二輸出晶體管以及一第二電源端之間，是配置用以提供可變阻值；其中，該輸入節(jié)點(diǎn)耦接至該第一輸出晶體管的閘極以及該第二輸出晶體管的閘極，該輸出節(jié)點(diǎn)耦接至該第一輸出晶體管與該第二輸出晶體管的共用節(jié)點(diǎn)(common node)。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的輸出電路，其更包括一輸出電阻，耦接至該輸出節(jié)點(diǎn)以及該第一輸出晶體管與該第二輸出晶體管的共用節(jié)點(diǎn)。
前述的輸出電路，更包括一第一電容，耦接至該第二電源端以及該第一輸出晶體管與該第一回轉(zhuǎn)率控制電路的共用節(jié)點(diǎn)；以及一第二電容，耦接至該第二電源端以及該第二輸出晶體管與該第二回轉(zhuǎn)率控制電路的共用節(jié)點(diǎn)。
前述的輸出電路，其中所述的第一回轉(zhuǎn)率控制電路包括一第一可變電阻，其中該第一可變電阻的阻值是回應(yīng)來自一第一偏壓電路的一第一偏壓訊號(hào)；以及該第二回轉(zhuǎn)率控制電路包括一第二可變電阻，其中該第二可變電阻的阻值是回應(yīng)來自一第二偏壓電路的一第二偏壓訊號(hào)。
前述的輸出電路，其中所述的第一可變電阻包括一第一電阻以及一第一控制晶體管并聯(lián)耦接，其中該第一控制晶體管的閘極耦接至該第一偏壓電路的一第一偏壓訊號(hào)節(jié)點(diǎn)；以及該第二可變電阻包括一第二電阻以及一第二控制晶體管并聯(lián)耦接，其中該第二控制晶體管的閘極耦接至該第二偏壓電路的一第二偏壓訊號(hào)節(jié)點(diǎn)。
前述的輸出電路，其中所述的該第一輸出晶體管以及該第一控制晶體管皆是PMOS晶體管，而該第二輸出晶體管以及該第二控制晶體管皆是NMOS晶體管。
前述的輸出電路，其中所述的第一偏壓電路包括一第一偏壓晶體管以及一第二偏壓晶體管串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第一偏壓訊號(hào)節(jié)點(diǎn)耦接至該第一偏壓晶體管的閘極、該第二偏壓晶體管的閘極以及該第一偏壓晶體管與該第二偏壓晶體管的共用節(jié)點(diǎn)；該第二偏壓電路包括一第三偏壓晶體管以及一第四偏壓晶體管串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第二偏壓訊號(hào)節(jié)點(diǎn)耦接至該第三偏壓晶體管的閘極、該第四偏壓晶體管的閘極以及該第三偏壓晶體管與該第四偏壓晶體管的共用節(jié)點(diǎn)；以及該第一偏壓晶體管的電氣特性以及該第三偏壓晶體管的電氣特性實(shí)質(zhì)上皆與該第一輸出晶體管的電氣特性相同，而該第二偏壓晶體管的電氣特性以及該第四偏壓晶體管的電氣特性實(shí)質(zhì)上皆與該第二輸出晶體管的電氣特性相同。
前述的輸出電路，其中所述的第一輸出晶體管、該第一控制晶體管、該第一偏壓晶體管以及該第三偏壓晶體管皆是PMOS晶體管，而該第二輸出晶體管、該第二控制晶體管、該第二偏壓晶體管以及該第四偏壓晶體管皆是NMOS晶體管。
前述的輸出電路，其中所述的第一偏壓電路包括一第一偏壓可變電阻、一第一偏壓晶體管、一第一偏壓運(yùn)算放大器以及一上升回轉(zhuǎn)率控制電阻；該第一偏壓可變電阻的第一端耦接至該第一電源端，該第一偏壓可變電阻的第二端耦接至該第一偏壓晶體管的第一端，該第一偏壓晶體管的第二端耦接至該第一偏壓運(yùn)算放大器的正輸入端以及該上升回轉(zhuǎn)率控制電阻的第一端，該上升回轉(zhuǎn)率控制電阻的第二端耦接至該第二電源端，該第一偏壓晶體管的閘極耦接至該第二電源端，該第一偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第一偏壓運(yùn)算放大器的輸出端耦接至該第一偏壓可變電阻的調(diào)整端以及該第一偏壓訊號(hào)節(jié)點(diǎn)；該第二偏壓電路包括一第二偏壓可變電阻、一第二偏壓晶體管、一第二偏壓運(yùn)算放大器以及一下降回轉(zhuǎn)率控制電阻；以及該下降回轉(zhuǎn)率控制電阻的第一端耦接至該第一電源端，該下降回轉(zhuǎn)率控制電阻的第二端耦接至該第二偏壓運(yùn)算放大器的正輸入端以及該第二偏壓晶體管的第一端，該第二偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第二偏壓晶體管的第二端耦接至該第二偏壓可變電阻的第一端，該第二偏壓晶體管的閘極耦接至該第一電源端，該第二偏壓可變電阻的第二端耦接至該第二電源端，該第二偏壓可變電阻的調(diào)整端耦接至該第二偏壓運(yùn)算放大器的輸出端以及該第二偏壓訊號(hào)節(jié)點(diǎn)；其中，該第一偏壓可變電阻以及該第一偏壓晶體管分別與該第一回轉(zhuǎn)率控制電路的該第一可變電阻以及該第一輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該第二偏壓可變電阻以及該第二偏壓晶體管分別與該第二回轉(zhuǎn)率控制電路的該第二可變電阻以及該第二輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該上升回轉(zhuǎn)率控制電阻與該下降回轉(zhuǎn)率控制電阻具有實(shí)質(zhì)上相同的阻抗。
前述的輸出電路，其中所述的第一偏壓電路包括一第一偏壓電阻、一第一調(diào)整晶體管、一第一偏壓晶體管、一第一偏壓運(yùn)算放大器以及一上升回轉(zhuǎn)率控制電阻，其中該第一偏壓電阻以及該第一調(diào)整晶體管并聯(lián)耦接形成一第一偏壓可變電阻；該第一偏壓電阻、該第一偏壓晶體管以及該上升回轉(zhuǎn)率控制電阻串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第一偏壓運(yùn)算放大器的正輸入端耦接至該第一偏壓晶體管與該上升回轉(zhuǎn)率控制電阻的共用節(jié)點(diǎn)，該第一偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第一偏壓運(yùn)算放大器的輸出端耦接至該第一調(diào)整晶體管的閘極以及該第一偏壓訊號(hào)節(jié)點(diǎn)；該第二偏壓電路包括一第二偏壓電阻、一第二調(diào)整晶體管、一第二偏壓晶體管、一第二偏壓運(yùn)算放大器以及一下降回轉(zhuǎn)率控制電阻，其中該第二偏壓電阻以及該第二調(diào)整晶體管并聯(lián)耦接形成一第二偏壓可變電阻；以及該下降回轉(zhuǎn)率控制電阻、該第二偏壓晶體管以及該第二偏壓電阻串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第二偏壓運(yùn)算放大器的正輸入端耦接至該下降回轉(zhuǎn)率控制電阻與該第二偏壓晶體管的共用節(jié)點(diǎn)，該第二偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第二偏壓運(yùn)算放大器的輸出端耦接至該第二調(diào)整晶體管的閘極以及該第二偏壓訊號(hào)節(jié)點(diǎn)；其中，該第一偏壓可變電阻以及該第一偏壓晶體管分別與該第一回轉(zhuǎn)率控制電路的該第一可變電阻以及該第一輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該第二偏壓可變電阻以及該第二偏壓晶體管分別與該第二回轉(zhuǎn)率控制電路的該第二可變電阻以及該第二輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該上升回轉(zhuǎn)率控制電阻與該下降回轉(zhuǎn)率控制電阻具有實(shí)質(zhì)上相同的阻抗。
前述的輸出電路，其中所述的第一可變電阻包括一第一控制晶體管以及一第二控制晶體管并聯(lián)耦接，該第一控制晶體管的第一端耦接至該第二控制晶體管的第一端以及該第一電源端，該第一控制晶體管的第二端耦接至該第二控制晶體管的第二端、該第一控制晶體管的閘極以及該第一輸出晶體管，該第二控制晶體管的閘極耦接至該第一偏壓電路的一第一偏壓訊號(hào)節(jié)點(diǎn)；以及該第二可變電阻包括一第三控制晶體管以及一第四控制晶體管并聯(lián)耦接，該第三控制晶體管的第一端耦接至該第四控制晶體管的第一端、該第三控制晶體管的閘極以及該第二輸出晶體管，該第三控制晶體管的第二端耦接至該第四控制晶體管的第二端以及該第二電源端，該第四控制晶體管的閘極耦接至該第二偏壓電路的一第二偏壓訊號(hào)節(jié)點(diǎn)。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種輸出電路，其包括一輸入節(jié)點(diǎn)以及一輸入互補(bǔ)節(jié)點(diǎn)；一輸出節(jié)點(diǎn)以及一輸出互補(bǔ)節(jié)點(diǎn)；一第一輸出晶體管以及一第二輸出晶體管串聯(lián)耦接；一第三輸出晶體管以及一第四輸出晶體管串聯(lián)耦接；一第一回轉(zhuǎn)率控制(slew rate)電路，耦接于一第一電源端以及該第一輸出晶體管與該第三輸出晶體管的共用節(jié)點(diǎn)(common node)之間，是配置用以提供可變阻值；以及一第二回轉(zhuǎn)率控制電路，耦接于一第二電源端以及該第二輸出晶體管與該第四輸出晶體管的共用節(jié)點(diǎn)之間，是配置用以提供可變阻值；其中，該輸入節(jié)點(diǎn)耦接至該第一輸出晶體管的閘極以及該第二輸出晶體管的閘極，該輸出節(jié)點(diǎn)耦接至該第一輸出晶體管與該第二輸出晶體管的共用節(jié)點(diǎn)，該輸入互補(bǔ)節(jié)點(diǎn)耦接至該第三輸出晶體管的閘極以及該第四輸出晶體管的閘極，該輸出互補(bǔ)節(jié)點(diǎn)耦接至該第三輸出晶體管與該第四輸出晶體管的共用節(jié)點(diǎn)。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的輸出電路，其更包括一第一輸出電阻，耦接至該輸出節(jié)點(diǎn)以及該第一輸出晶體管與該第二輸出晶體管的共用節(jié)點(diǎn)；以及一第二輸出電阻，耦接至該輸出互補(bǔ)節(jié)點(diǎn)以及該第三輸出晶體管與該第四輸出晶體管的共用節(jié)點(diǎn)。
前述的輸出電路，其更包括一第一電容，耦接至該第二電源端以及該第一輸出晶體管、該第三輸出晶體管與該第一回轉(zhuǎn)率控制電路的共用節(jié)點(diǎn)；以及一第二電容，耦接至該第二電源端以及該第二輸出晶體管、該第四輸出晶體管與該第二回轉(zhuǎn)率控制電路的共用節(jié)點(diǎn)。
前述的輸出電路，其中所述的第一回轉(zhuǎn)率控制電路包括一第一可變電阻，其中該第一可變電阻的阻值是回應(yīng)來自一第一偏壓電路的一第一偏壓訊號(hào)；以及該第二回轉(zhuǎn)率控制電路包括一第二可變電阻，其中該第二可變電阻的阻值是回應(yīng)來自一第二偏壓電路的一第二偏壓訊號(hào)。
前述的輸出電路，其中所述的第一可變電阻包括一第一電阻以及一第一控制晶體管并聯(lián)耦接，其中該第一控制晶體管的閘極耦接至該第一偏壓電路的一第一偏壓訊號(hào)節(jié)點(diǎn)；以及該第二可變電阻包括一第二電阻以及一第二控制晶體管并聯(lián)耦接，其中該第二控制晶體管的閘極耦接至該第二偏壓電路的一第二偏壓訊號(hào)節(jié)點(diǎn)。
前述的輸出電路，其中所述的第一輸出晶體管以及該第一控制晶體管皆是PMOS晶體管，而該第二輸出晶體管以及該第二控制晶體管皆是NMOS晶體管。
前述的輸出電路，其中所述的第一偏壓電路包括一第一偏壓晶體管以及一第二偏壓晶體管串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第一偏壓訊號(hào)節(jié)點(diǎn)耦接至該第一偏壓晶體管的閘極、該第二偏壓晶體管的閘極以及該第一偏壓晶體管與該第二偏壓晶體管的共用節(jié)點(diǎn)；該第二偏壓電路包括一第三偏壓晶體管以及一第四偏壓晶體管串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第二偏壓訊號(hào)節(jié)點(diǎn)耦接至該第三偏壓晶體管的閘極、該第四偏壓晶體管的閘極以及該第三偏壓晶體管與該第四偏壓晶體管的共用節(jié)點(diǎn)；以及該第一偏壓晶體管的電氣特性以及該第三偏壓晶體管的電氣特性實(shí)質(zhì)上皆與該第一輸出晶體管的電氣特性相同，而該第二偏壓晶體管的電氣特性以及該第四偏壓晶體管的電氣特性實(shí)質(zhì)上皆與該第二輸出晶體管的電氣特性相同。
前述的輸出電路，其中所述的第一輸出晶體管、該第一控制晶體管、該第一偏壓晶體管以及該第三偏壓晶體管皆是PMOS晶體管，而該第二輸出晶體管、該第二控制晶體管、該第二偏壓晶體管以及該第四偏壓晶體管皆是NMOS晶體管。
前述的輸出電路，其中所述的第一偏壓電路包括一第一偏壓可變電阻、一第一偏壓晶體管、一第一偏壓運(yùn)算放大器以及一上升回轉(zhuǎn)率控制電阻；該第一偏壓可變電阻的第一端耦接至該第一電源端，該第一偏壓可變電阻的第二端耦接至該第一偏壓晶體管的第一端，該第一偏壓晶體管的第二端耦接至該第一偏壓運(yùn)算放大器的正輸入端以及該上升回轉(zhuǎn)率控制電阻的第一端，該上升回轉(zhuǎn)率控制電阻的第二端耦接至該第二電源端，該第一偏壓晶體管的閘極耦接至該第二電源端，該第一偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第一偏壓運(yùn)算放大器的輸出端耦接至該第一偏壓可變電阻的調(diào)整端以及該第一偏壓訊號(hào)節(jié)點(diǎn)；該第二偏壓電路包括一第二偏壓可變電阻、一第二偏壓晶體管、一第二偏壓運(yùn)算放大器以及一下降回轉(zhuǎn)率控制電阻；以及該下降回轉(zhuǎn)率控制電阻的第一端耦接至該第一電源端，該下降回轉(zhuǎn)率控制電阻的第二端耦接至該第二偏壓運(yùn)算放大器的正輸入端以及該第二偏壓晶體管的第一端，該第二偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第二偏壓晶體管的第二端耦接至該第二偏壓可變電阻的第一端，該第二偏壓晶體管的閘極耦接至該第一電源端，該第二偏壓可變電阻的第二端耦接至該第二電源端，該第二偏壓可變電阻的調(diào)整端耦接至該第二偏壓運(yùn)算放大器的輸出端以及該第二偏壓訊號(hào)節(jié)點(diǎn)；其中，該第一偏壓可變電阻以及該第一偏壓晶體管分別與該第一回轉(zhuǎn)率控制電路的該第一可變電阻以及該第一輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該第二偏壓可變電阻以及該第二偏壓晶體管分別與該第二回轉(zhuǎn)率控制電路的該第二可變電阻以及該第二輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該上升回轉(zhuǎn)率控制電阻與該下降回轉(zhuǎn)率控制電阻具有實(shí)質(zhì)上相同的阻抗。
前述的輸出電路，其中所述的第一偏壓電路包括一第一偏壓電阻、一第一調(diào)整晶體管、一第一偏壓晶體管、一第一偏壓運(yùn)算放大器以及一上升回轉(zhuǎn)率控制電阻，其中該第一偏壓電阻以及該第一調(diào)整晶體管并聯(lián)耦接形成一第一偏壓可變電阻；該第一偏壓電阻、該第一偏壓晶體管以及該上升回轉(zhuǎn)率控制電阻串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第一偏壓運(yùn)算放大器的正輸入端耦接至該第一偏壓晶體管與該上升回轉(zhuǎn)率控制電阻的共用節(jié)點(diǎn)，該第一偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第一偏壓運(yùn)算放大器的輸出端耦接至該第一調(diào)整晶體管的閘極以及該第一偏壓訊號(hào)節(jié)點(diǎn)；該第二偏壓電路包括一第二偏壓電阻、一第二調(diào)整晶體管、一第二偏壓晶體管、一第二偏壓運(yùn)算放大器以及一下降回轉(zhuǎn)率控制電阻，其中該第二偏壓電阻以及該第二調(diào)整晶體管并聯(lián)耦接形成一第二偏壓可變電阻；以及該下降回轉(zhuǎn)率控制電阻、該第二偏壓晶體管以及該第二偏壓電阻串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第二偏壓運(yùn)算放大器的正輸入端耦接至該下降回轉(zhuǎn)率控制電阻與該第二偏壓晶體管的共用節(jié)點(diǎn)，該第二偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第二偏壓運(yùn)算放大器的輸出端耦接至該第二調(diào)整晶體管的閘極以及該第二偏壓訊號(hào)節(jié)點(diǎn)；其中，該第一偏壓可變電阻以及該第一偏壓晶體管分別與該第一回轉(zhuǎn)率控制電路的該第一可變電阻以及該第一輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該第二偏壓可變電阻以及該第二偏壓晶體管分別與該第二回轉(zhuǎn)率控制電路的該第二可變電阻以及該第二輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該上升回轉(zhuǎn)率控制電阻與該下降回轉(zhuǎn)率控制電阻具有實(shí)質(zhì)上相同的阻抗。
前述的輸出電路，其中所述的該第一可變電阻包括一第一控制晶體管以及一第二控制晶體管并聯(lián)耦接，該第一控制晶體管的第一端耦接至該第二控制晶體管的第一端以及該第一電源端，該第一控制晶體管的第二端耦接至該第二控制晶體管的第二端、該第一控制晶體管的閘極以及該第一輸出晶體管，該第二控制晶體管的閘極耦接至該第一偏壓電路的一第一偏壓訊號(hào)節(jié)點(diǎn)；以及該第二可變電阻包括一第三控制晶體管以及一第四控制晶體管并聯(lián)耦接，該第三控制晶體管的第一端耦接至該第四控制晶體管的第一端、該第三控制晶體管的閘極以及該第二輸出晶體管，該第三控制晶體管的第二端耦接至該第四控制晶體管的第二端以及該第二電源端，該第四控制晶體管的閘極耦接至該第二偏壓電路的一第二偏壓訊號(hào)節(jié)點(diǎn)。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種輸出電路，包括一輸入節(jié)點(diǎn)、一輸出節(jié)點(diǎn)、一第一輸出晶體管、一第二輸出晶體管、一第一回轉(zhuǎn)率控制電路以及一第二回轉(zhuǎn)率控制電路。該第一輸出晶體管以及該第二輸出晶體管串聯(lián)耦接。該第一回轉(zhuǎn)率控制電路耦接于該第一輸出晶體管以及該第一電源端之間。該第二回轉(zhuǎn)率控制電路耦接于該第二輸出晶體管以及該第二電源端之間。該輸入節(jié)點(diǎn)耦接至該第一輸出晶體管的閘極以及該第二輸出晶體管的閘極。該輸出節(jié)點(diǎn)耦接至該第一輸出晶體管與該第二輸出晶體管的共用節(jié)點(diǎn)(commonnode)。
借由上述技術(shù)方案，本發(fā)明至少具有下列優(yōu)點(diǎn)本發(fā)明回轉(zhuǎn)率控制的輸出電路，其不論制程、電壓和溫度如何變動(dòng)，仍保持著特定的以及對(duì)稱的回轉(zhuǎn)率(slew rate)，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的回轉(zhuǎn)率控制的輸出電路，其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計(jì)公開發(fā)表或使用而確屬創(chuàng)新，其不論在結(jié)構(gòu)上或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的輸出電路具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說明如后。


圖1是本發(fā)明中輸出電路的一個(gè)較佳實(shí)施例的電路圖。
圖2是本發(fā)明中輸出電路的另一個(gè)較佳實(shí)施例的電路圖。
圖3是圖2所示的輸出電路的電路圖，其中可變電阻包括一個(gè)電阻以及一個(gè)晶體管并聯(lián)耦接而成。
圖4是圖2所示的輸出電路的電路圖，其中可變電阻包括二個(gè)晶體管并聯(lián)耦接而成。
圖5是本發(fā)明中偏壓電路的第一個(gè)較佳實(shí)施例的電路圖。
圖6A、6B是本發(fā)明中偏壓電路的第二個(gè)較佳實(shí)施例的電路圖。
圖7A、7B是圖6A、6B所示的偏壓電路的電路圖，其中可變電阻包括一個(gè)電阻以及一個(gè)晶體管并聯(lián)耦接而成。
圖8是本發(fā)明中具不同輸入與輸出訊號(hào)的輸出電路的一個(gè)較佳實(shí)施例的電路圖。
圖9是本發(fā)明中具不同輸入與輸出訊號(hào)的輸出電路的另一個(gè)較佳實(shí)施例的電路圖。
100、200、800、900輸出電路 110輸入節(jié)點(diǎn)120輸出節(jié)點(diǎn) 130第一輸出晶體管140第二輸出晶體管150、850第一回轉(zhuǎn)率控制電路160、860第二回轉(zhuǎn)率控制電路 170、870第一電源端180、880第二電源端 210、910、920輸出電阻220、930第一電容 230、940第二電容240、950第一可變電阻 250、960第二可變電阻310第一電阻 320第一控制晶體管330第二電阻 340第二控制晶體管410第一控制晶體管420第二控制晶體管430第三控制晶體管440第四控制晶體管500、600、650偏壓電路510、520偏壓晶體管610第一偏壓可變電阻 620、720第一偏壓晶體管630、730第一偏壓運(yùn)算放大器 640、740上升回轉(zhuǎn)率控制電阻660第二偏壓可變電阻 670、770第二偏壓晶體管680、780第二偏壓運(yùn)算放大器 690、790下降回轉(zhuǎn)率控制電阻710第一偏壓電阻 715第一調(diào)整晶體管760第二偏壓電阻 765第二調(diào)整晶體管810輸入節(jié)點(diǎn) 815輸入互補(bǔ)節(jié)點(diǎn)820輸出節(jié)點(diǎn) 825輸出互補(bǔ)節(jié)點(diǎn)830第一輸出晶體管835第三輸出晶體管840第二輸出晶體管845第四輸出晶體管
具體實(shí)施例方式
以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的回轉(zhuǎn)率控制的輸出電路其具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。
請(qǐng)參閱圖1所示，是本發(fā)明中輸出電路的一個(gè)較佳實(shí)施例的電路圖。輸出電路100包括輸入節(jié)點(diǎn)110、輸出節(jié)點(diǎn)120、第一輸出晶體管130、第二輸出晶體管140、第一回轉(zhuǎn)率控制電路150以及第二回轉(zhuǎn)率控制電路160。第一輸出晶體管130以及第二輸出晶體管140串聯(lián)耦接。第一回轉(zhuǎn)率控制電路150耦接于第一電源端170以及第一輸出晶體管130之間。第二回轉(zhuǎn)率控制電路160耦接于第二輸出晶體管140以及第二電源端180之間。輸入節(jié)點(diǎn)110耦接至第一輸出晶體管130的閘極以及第二輸出晶體管140的閘極。輸出節(jié)點(diǎn)120耦接至第一輸出晶體管130與第二輸出晶體管140的共用節(jié)點(diǎn)(common node)。
當(dāng)輸出電壓從高位準(zhǔn)切換到低位準(zhǔn)或從低位準(zhǔn)切換到高位準(zhǔn)時(shí)，第一輸出晶體管130以及第二輸出晶體管140皆導(dǎo)通并且工作在飽和區(qū)。第一輸出晶體管130與第二輸出晶體管140的阻值會(huì)影響上升回轉(zhuǎn)率以及下降回轉(zhuǎn)率。因?yàn)橹瞥?、電源電壓與溫度變動(dòng)，電氣特性(例如第一輸出晶體管130與第二輸出晶體管140的阻值)也會(huì)隨著變化。因此，來自輸出節(jié)點(diǎn)120的輸出電壓的上升回轉(zhuǎn)率以及下降回轉(zhuǎn)率可能不符合要求的范圍，并且可能不是對(duì)稱的。
較佳地，第一和第二回轉(zhuǎn)率控制電路可提供一可變阻值，以補(bǔ)償在第一輸出晶體管130以及第二輸出晶體管140之間阻值的任何差別。藉由調(diào)整此可變阻值，使得第一回轉(zhuǎn)率控制電路150與第一輸出晶體管130(圖1所示的輸出電路的上半部分)的等效阻值，以及第二回轉(zhuǎn)率控制電路160與第二輸出晶體管140(圖1所示的輸出電路的下半部分)的等效阻值，兩者實(shí)質(zhì)上相同。舉例來說，如果第一輸出晶體管130的阻值比第二輸出晶體管140的阻值高，則第一回轉(zhuǎn)率控制電路的可變阻值會(huì)調(diào)整得比第二回轉(zhuǎn)率控制電路的可變阻值低，以補(bǔ)償在第一輸出晶體管130以及第二輸出晶體管140之間阻值的差別。因?yàn)檩敵鲭娐?00的上半部分以及下半部分實(shí)質(zhì)上有相同的阻值，所以上升回轉(zhuǎn)率實(shí)質(zhì)上和下降回轉(zhuǎn)率是相同的。因此，晶體管的輸出電壓從高位準(zhǔn)到低位準(zhǔn)以及從低位準(zhǔn)到高位準(zhǔn)是對(duì)稱的。
因?yàn)榈谝换剞D(zhuǎn)率控制電路150和第二回轉(zhuǎn)率控制電路160的可變阻值是回應(yīng)電源電壓以及溫度的變動(dòng)而動(dòng)態(tài)地調(diào)整，所以輸出電路100的上半部分的阻值實(shí)質(zhì)上仍與輸出電路100的下半部分的阻值相同。因此，上升回轉(zhuǎn)率和下降回轉(zhuǎn)率在這些變動(dòng)期間依然是對(duì)稱的。
在一實(shí)施例中，第一輸出晶體管130是PMOS晶體管，而第二輸出晶體管140是NMOS晶體管。第一電源端提供正電壓VDD給輸出電路100，而第二電源端提供接地電壓給輸出電路100。PMOS晶體管130的源極耦接至第一回轉(zhuǎn)率控制電路150。輸出節(jié)點(diǎn)120耦接至PMOS晶體管130的汲極以及NMOS晶體管140的汲極。NMOS晶體管140的源極耦接至第二回轉(zhuǎn)率控制電路160。輸出電路100的輸入節(jié)點(diǎn)110耦接至PMOS晶體管130的閘極以及NMOS晶體管140的閘極。在其他實(shí)施例中，第一輸出晶體管130以及第二輸出晶體管140可能是其他種類的晶體管。第二電源端180可以提供比第一電源端所提供的正電壓更低的正電壓，或者可以提供負(fù)電壓。
請(qǐng)參閱圖2所示，是本發(fā)明中輸出電路的另一個(gè)較佳實(shí)施例的電路圖。相較于圖1所示的輸出電路100而言，圖2所示的輸出電路200更包括一個(gè)電阻210以及二個(gè)電容220和230。另外，第一回轉(zhuǎn)率控制電路150包括第一可變電阻240，而第二回轉(zhuǎn)率控制電路160包括第二可變電阻250。第一可變電阻240是根據(jù)來自第一偏壓電路的第一偏壓訊號(hào)而調(diào)整。第二可變電阻250是根據(jù)來自第二偏壓電路的第二偏壓訊號(hào)而調(diào)整。輸出電阻210耦接于輸出節(jié)點(diǎn)120以及第一輸出晶體管130與第二輸出晶體管140的共用節(jié)點(diǎn)之間。輸出電阻210能夠減輕在輸出電路200以及外部負(fù)載電路之間任何阻抗不匹配所引起的信號(hào)反射和失真。
在圖2電路中，第一電容220耦接至第二電源端180以及第一輸出晶體管130與第一可變電阻240的共用節(jié)點(diǎn)。第二電容230耦接至第二電源端180以及第二輸出晶體管140與第二可變電阻250的共用節(jié)點(diǎn)。第一電容220以及第二電容230能夠改善輸出上升和下降回轉(zhuǎn)率的對(duì)稱性，但是也會(huì)減慢電路工作速度。
在第一實(shí)施例中，第一輸出晶體管130是PMOS晶體管，而第二輸出晶體管140是NMOS晶體管。第一電源端170提供正電壓VDD給輸出電路100，而第二電源端180提供接地電壓給輸出電路100。輸出電阻210的一端耦接至輸出節(jié)點(diǎn)120。輸出電阻210的另一端耦接至PMOS晶體管130的汲極以及NMOS晶體管140的汲極。第一電容220的一端耦接至接地電壓。第一電容220的另一端耦接至第一可變電阻240以及PMOS晶體管130的源極。第二電容230的一端耦接至接地電壓。第二電容230的另一端耦接至第二可變電阻250以及NMOS晶體管140的源極。
請(qǐng)參閱圖3所示，是圖2所示的輸出電路的電路圖，其中可變電阻包括一個(gè)電阻和一個(gè)晶體管并聯(lián)耦接而成。如圖3所示，第一可變電阻240的第一個(gè)較佳實(shí)施例包含第一電阻310以及第一控制晶體管320并聯(lián)耦接。第一控制晶體管320的閘極耦接至第一偏壓電路的第一偏壓訊號(hào)節(jié)點(diǎn)。同樣地，第二可變電阻250的第一個(gè)較佳實(shí)施例包含第二電阻330以及第二控制晶體管340并聯(lián)耦接。第二控制晶體管340的閘極耦接至第二偏壓電路的第二偏壓訊號(hào)節(jié)點(diǎn)。
第一電阻310以及第一控制晶體管320并聯(lián)耦接，以實(shí)現(xiàn)可變電阻240的功能。第一電阻310的阻值越大，第一可變電阻可調(diào)整的阻值范圍越大。第一控制晶體管320的閘極從第一偏壓電路接收到第一偏壓訊號(hào)，用以控制分別流過第一控制晶體管320以及第一電阻310的電流量，以便提供要求的等效阻值。相同的操作原則適用于第二電阻330以及第二控制晶體管340。
由于半導(dǎo)體制造過程中的變動(dòng)，第一輸出晶體管130可能用比第二輸出晶體管140更低的阻值在工作。第一偏壓訊號(hào)的電壓盡可能地提高，以增加第一可變電阻240的阻值。第二偏壓訊號(hào)的電壓盡可能地提高，以降低第二可變電阻250的阻值。因此，第一輸出晶體管130與第一可變電阻240的等效阻值，以及第二輸出晶體管140與第二可變電阻250的等效阻值，兩者實(shí)質(zhì)上會(huì)相同。
當(dāng)操作溫度上升時(shí)，第一輸出晶體管130的阻值會(huì)上升。為回應(yīng)溫度的變動(dòng)，第一偏壓電路盡可能地降低第一偏壓訊號(hào)的電壓，以使第一可變電阻240的阻值降低。同樣地，因?yàn)椴僮鳒囟鹊纳仙诙敵鼍w管140的阻值也會(huì)上升。為回應(yīng)溫度的變動(dòng)，第二偏壓電路盡可能地增加第二偏壓訊號(hào)的電壓，以使第二可變電阻250的阻值降低。因此，在溫度變動(dòng)期間，第一輸出晶體管130與第一可變電阻240的等效阻值，以及第二輸出晶體管140與第二可變電阻250的等效阻值，兩者實(shí)質(zhì)上依然會(huì)相同。
當(dāng)?shù)谝浑娫炊说碾娫措妷荷仙龝r(shí)，第一輸出晶體管130的阻值一般會(huì)因?yàn)椴僮魉俣仍黾佣陆怠榛貞?yīng)電源電壓的改變，第一偏壓電路盡可能增加第一偏壓訊號(hào)的電壓，以使第一可變電阻240的阻值增加。同樣地，第二輸出晶體管140的阻值一般也會(huì)為回應(yīng)電源電壓的增加而減少。然后，為回應(yīng)電壓的變動(dòng)，第二偏壓電路盡可能降低第二偏壓訊號(hào)的電壓，以增加第二可變電阻250的阻值。因此，在電源電壓變動(dòng)期間，第一輸出晶體管130與第一可變電阻240的等效阻值，以及第二輸出晶體管140與第二可變電阻250的等效阻值，兩者實(shí)質(zhì)上依然會(huì)相同。
在一實(shí)施例中，第一輸出晶體管130以及第一控制晶體管320皆是PMOS晶體管。第二輸出晶體管140以及第二控制晶體管340皆是NMOS晶體管。第一電源端170提供正電壓VDD，而第二電源端180提供接地電壓。PMOS晶體管320的源極耦接至第一電阻310的一端以及VDD。PMOS晶體管320的汲極耦接至第一電阻310的另一端、PMOS晶體管130的源極以及第一電容220的一端。NMOS晶體管340的源極耦接至第二電阻330的一端以及接地。NMOS晶體管340的汲極耦接至第二電阻330的另一端、NMOS晶體管140的源極以及第二電容230的一端。
當(dāng)PMOS晶體管320的閘極所接收到第一偏壓訊號(hào)的電壓較低時(shí)，PMOS晶體管320導(dǎo)通程度較高。更多的電流流過PMOS晶體管320。第一可變電阻240的阻值會(huì)減少。當(dāng)PMOS晶體管320的閘極所接收到第一偏壓訊號(hào)的電壓較高時(shí)，PMOS晶體管320導(dǎo)通程度較低。更少的電流流過PMOS晶體管320。第一可變電阻240的阻值會(huì)增加。當(dāng)NMOS晶體管340的閘極所接收到第二偏壓訊號(hào)的電壓較低時(shí)，NMOS晶體管340導(dǎo)通程度較低。更少的電流流過NMOS晶體管340。第二可變電阻250的阻值會(huì)增加。當(dāng)NMOS晶體管340的閘極所接收到第二偏壓訊號(hào)的電壓較高時(shí)，NMOS晶體管340導(dǎo)通程度較高。更多的電流流過NMOS晶體管340。第二可變電阻250的阻值會(huì)減少。
請(qǐng)參閱圖4所示，是圖2所示的輸出電路的電路圖，其中可變電阻包括二個(gè)晶體管并聯(lián)耦接而成。如圖4所示是第一可變電阻240以及第二可變電阻250的第二個(gè)實(shí)施例。在這里，第一可變電阻240包含第一控制晶體管410以及第二控制晶體管420并聯(lián)耦接，而第二可變電阻250包含第三控制晶體管430以及第四控制晶體管440并聯(lián)耦接。凡熟習(xí)此藝者可應(yīng)用各種其他的方法以實(shí)現(xiàn)第一可變電阻240以及第二可變電阻250。
第一控制晶體管410以及第二控制晶體管420并聯(lián)耦接，以完成第一可變電阻240的功能。第二控制晶體管420的閘極從第一偏壓電路接收到第一偏壓訊號(hào)，用以控制分別流過第一控制晶體管410以及第二控制晶體管420的電流量，以便提供要求的等效阻值。相同的操作原則適用于第三控制晶體管430以及第四控制晶體管440。
在一實(shí)施例中，第一控制晶體管410以及第二控制晶體管420皆是PMOS晶體管。第三控制晶體管430以及第四控制晶體管440皆是NMOS晶體管。第一電源端170提供正電壓VDD，而第二電源端180提供接地電壓。PMOS晶體管410和420的源極皆耦接至VDD。PMOS晶體管410和420的汲極以及PMOS晶體管410的閘極皆耦接至第一輸出晶體管130。PMOS晶體管420的閘極耦接至第一偏壓電路的第一偏壓訊號(hào)節(jié)點(diǎn)。同樣地，對(duì)于第二可變電阻而言，NMOS晶體管430和440的汲極皆耦接至第二輸出晶體管140。NMOS晶體管430和440的源極皆接地。NMOS晶體管430的閘極耦接至第二輸出晶體管140。NMOS晶體管440的閘極耦接至第二偏壓電路的第二偏壓訊號(hào)節(jié)點(diǎn)。
第一PMOS晶體管410在VDS＞VPth時(shí)，就像一個(gè)電阻一樣，而在VDS＜VPth時(shí)不導(dǎo)通，其中VDS是PMOS晶體管的汲極與源極的電壓差，VPth是PMOS晶體管的臨界電壓(threshold voltage)。第二PMOS晶體管420在VDS＜VPth時(shí)，就像一個(gè)電阻一樣，而在VDS＞VPth時(shí)有一非常大的阻值。因此，第一PMOS晶體管410以及第二PMOS晶體管420并聯(lián)耦接，功能如同一個(gè)可變電阻，而且此可變電阻的阻值與第一偏壓訊號(hào)整個(gè)電壓范圍有關(guān)。相同的原則適用于第一NMOS晶體管430和第二NMOS晶體管440。
第一偏壓電路和第二偏壓電路功能如同一感測(cè)器，感測(cè)制程、電源電壓和溫度變動(dòng)(簡(jiǎn)稱PVT變動(dòng))。為反應(yīng)PVT變動(dòng)所改變的第一輸出電阻130與第二輸出電阻140的阻值，第一偏壓電路調(diào)整第一偏壓訊號(hào)以控制第一可變電阻240，而第二偏壓電路調(diào)整第二偏壓訊號(hào)以控制第二可變電阻250。因此，第一可變電阻240與第一輸出晶體管130的等效阻值，以及第二可變電阻250與第二輸出晶體管140的等效阻值，兩者實(shí)質(zhì)上依然會(huì)相同。
請(qǐng)參閱圖5所示，是本發(fā)明中偏壓電路的第一個(gè)較佳實(shí)施例的電路圖。如圖5所示，偏壓電路500提供相同的偏壓訊號(hào)以控制第一可變電阻240以及第二可變電阻250。因此，共用偏壓訊號(hào)節(jié)點(diǎn)可適用于第一偏壓訊號(hào)節(jié)點(diǎn)以及第二偏壓訊號(hào)節(jié)點(diǎn)。偏壓電路500包括第一偏壓晶體管510以及第二偏壓晶體管520串聯(lián)耦接并跨接于第一電源端170以及第二電源端180之間。第一偏壓訊號(hào)節(jié)點(diǎn)以及第二偏壓訊號(hào)節(jié)點(diǎn)耦接至第一偏壓晶體管510的閘極、第二偏壓晶體管520的閘極以及第一偏壓晶體管510與第二偏壓晶體管520的共用節(jié)點(diǎn)。另外，第一偏壓晶體管510的電氣特性實(shí)質(zhì)上與第一輸出晶體管130的電氣特性相同，而第二偏壓晶體管520的電氣特性實(shí)質(zhì)上與第二輸出晶體管140的電氣特性相同。
在第一個(gè)較佳實(shí)施例的一種實(shí)施方法中，第一偏壓晶體管510是PMOS晶體管，而第二偏壓晶體管520是NMOS晶體管。第一電源端170提供正電壓VDD，而第二電源端180提供接地電壓。PMOS晶體管510的源極耦接至電源VDD。NMOS晶體管520的源極接地。PMOS晶體管510以及NMOS晶體管520兩者的閘極與汲極皆耦接至共用偏壓訊號(hào)節(jié)點(diǎn)。
由于它們特性的類似，如果PMOS晶體管130用比NMOS晶體管140低的阻值工作時(shí)，PMOS晶體管510也會(huì)用比NMOS晶體管520一樣低的阻值工作。來自偏壓電路500的偏壓訊號(hào)的電壓會(huì)比VDD/2還高。較高電壓的偏壓訊號(hào)使得第一可變電阻240(包括PMOS晶體管)阻值降低，并且使得第二可變電阻250(包括NMOS晶體管)阻值增加。因此，在制程變動(dòng)過程中，PMOS晶體管130與第一可變電阻240的等效阻值，以及NMOS晶體管140與第二可變電阻250的等效阻值，兩者實(shí)質(zhì)上會(huì)相同。
當(dāng)溫度或電源電壓上升導(dǎo)致第一輸出晶體管130以及第二輸出晶體管140的阻值產(chǎn)生不同的改變，被調(diào)整的偏壓訊號(hào)能改變第一可變電阻240以及第二可變電阻250，以補(bǔ)償在第一輸出晶體管130以及第二輸出晶體管140之間阻值的差別。
請(qǐng)參閱圖6A和6B所示，是第一偏壓電路和第二偏壓電路的第二個(gè)實(shí)施例，分別提供第一偏壓訊號(hào)和第二偏壓訊號(hào)。這兩個(gè)獨(dú)立的偏壓訊號(hào)能在制程、電源電壓和溫度變動(dòng)中，通過一個(gè)運(yùn)算放大器的負(fù)回授功，更精準(zhǔn)地控制并且保持第一回轉(zhuǎn)率和第二回轉(zhuǎn)率。
圖6A、6B是本發(fā)明中偏壓電路的第二個(gè)較佳實(shí)施例的電路圖。如圖6A、6B所示分別為第一偏壓電路600以及第二偏壓電路650的第二個(gè)實(shí)施例。第一偏壓電路600包括第一偏壓可變電阻610、第一偏壓晶體管620、第一偏壓運(yùn)算放大器630以及上升回轉(zhuǎn)率控制電阻640。第一偏壓可變電阻610的第一端耦接至第一電源端170。第一偏壓可變電阻610的第二端耦接至第一偏壓晶體管620的第一端。第一偏壓晶體管620的第二端耦接至第一偏壓運(yùn)算放大器630的正輸入端以及上升回轉(zhuǎn)率控制電阻640的一端。上升回轉(zhuǎn)率控制電阻640的另一端耦接至第二電源端180。第一偏壓晶體管620的閘極耦接至第二電源端180。第一偏壓運(yùn)算放大器630的負(fù)輸入端耦接至一電源端，且此電源端的電壓是第一電源端170以及第二電源端180的平均電壓。第一偏壓運(yùn)算放大器630的輸出端耦接至第一偏壓可變電阻610的調(diào)整端以及第一偏壓訊號(hào)節(jié)點(diǎn)。另外，第一偏壓可變電阻610的電氣特性實(shí)質(zhì)上與第一回轉(zhuǎn)率控制電路的第一可變電阻240的電氣特性相同，而第一偏壓晶體管620的電氣特性實(shí)質(zhì)上與第一輸出晶體管130的電氣特性相同。
同樣地，第二偏壓電路650包括第二偏壓可變電阻660、第二偏壓晶體管670、第二偏壓運(yùn)算放大器680以及下降回轉(zhuǎn)率控制電阻690。下降回轉(zhuǎn)率控制電阻690的一端耦接至第一電源端170。下降回轉(zhuǎn)率控制電阻690的另一端耦接至第二偏壓運(yùn)算放大器680的正輸入端以及第二偏壓晶體管670的第一端。第二偏壓運(yùn)算放大器680的負(fù)輸入端耦接至一電源端，且此電源端的電壓是第一電源端170以及第二電源端180的平均電壓。第二偏壓晶體管670的第二端耦接至第二偏壓可變電阻660的第一端。第二偏壓晶體管670的閘極耦接至第一電源端170。第二偏壓可變電阻660的第二端耦接至第二電源端180。第二偏壓可變電阻660的調(diào)整端耦接至第二偏壓運(yùn)算放大器680的輸出端以及第二偏壓訊號(hào)節(jié)點(diǎn)。另外，第二偏壓可變電阻660的電氣特性實(shí)質(zhì)上與第二回轉(zhuǎn)率控制電路的第二可變電阻250的電氣特性相同，而第二偏壓晶體管670的電氣特性實(shí)質(zhì)上與第二輸出晶體管140的電氣特性相同。而且，上升回轉(zhuǎn)率控制電阻640的阻值實(shí)質(zhì)上與下降回轉(zhuǎn)率控制電阻690的阻值相同。
承上述，上升和下降回轉(zhuǎn)率控制電阻640和690的阻值(R)由輸出電路的待求上升時(shí)間(τ)以及負(fù)載電路的電容量(CL)所決定。
對(duì)于一階系統(tǒng)而言，R～τ/CL。
舉例來說，假設(shè)要求的上升時(shí)間是200ps且負(fù)載電容是10pf，則平衡的電阻的阻值是20歐姆(Ω)。上升回轉(zhuǎn)率則是大約從邏輯低電位到邏輯高電位的電壓差再除以要求的上升時(shí)間。
因?yàn)榈谝黄珘哼\(yùn)算放大器630的負(fù)回授功能，第一偏壓可變電阻610與第一偏壓晶體管620的等效阻值實(shí)質(zhì)上保持與上升回轉(zhuǎn)率控制電阻640的阻值相同。上升回轉(zhuǎn)率控制電阻640有一如要求的固定阻值。為了回應(yīng)因PVT變動(dòng)而使第一偏壓晶體管620的阻值改變，第一偏壓可變電阻610會(huì)被調(diào)整，以確保第一偏壓可變電阻610與第一偏壓晶體管620的等效阻值依然會(huì)相同。另外，第一偏壓可變電阻610模擬第一回轉(zhuǎn)率控制電路的第一可變電阻240。第一偏壓晶體管620模擬第一輸出晶體管130。通過產(chǎn)生自第一偏壓運(yùn)算放大器630的第一偏壓信號(hào)，第一可變電阻240與第一輸出晶體管130的等效阻值，以及第一偏壓可變電阻610與第一偏壓晶體管620的等效阻值，兩者實(shí)質(zhì)上會(huì)相同。因此，在PVT變動(dòng)期間，上升回轉(zhuǎn)率實(shí)質(zhì)上依然是常數(shù)。相同的原則適用于第二偏壓電路。借著設(shè)定上升回轉(zhuǎn)率控制電阻640的阻值實(shí)質(zhì)上與下降回轉(zhuǎn)率控制電阻690的阻值相同，輸出電壓的上升回轉(zhuǎn)率以及下降回轉(zhuǎn)率彼此應(yīng)該相同且對(duì)稱。
對(duì)于如圖6A、6B所示的第一偏壓電路600以及第二偏壓電路650的第二個(gè)實(shí)施例來說，凡熟習(xí)此藝者當(dāng)可知道第一偏壓可變電阻610以及可第二偏壓變電阻660可以利用許多不同方法來實(shí)現(xiàn)，只要它們分別模擬第一回轉(zhuǎn)率控制電路的第一可變電阻240以及第二回轉(zhuǎn)率控制電路的第二可變電阻250即可。
請(qǐng)參閱圖7A所示，是圖6A所示的偏壓電路的電路圖，其中可變電阻包括一個(gè)電阻以及一個(gè)晶體管并聯(lián)耦接而成。如圖7A所示，第一偏壓可變電阻610可以包括第一偏壓電阻710以及第一調(diào)整晶體管715，這個(gè)第一偏壓可變電阻610擔(dān)任像第一回轉(zhuǎn)率控制電路的第一可變電阻240的第一個(gè)較佳實(shí)施例那樣的工作，該實(shí)施例中第一可變電阻240包括第一電阻310以及第一控制晶體管320。圖7B繪示如圖6B所示的偏壓電路的電路圖，其中可變電阻包括一個(gè)電阻以及一個(gè)晶體管并聯(lián)耦接而成。如圖7B所示，第二偏壓可變電阻660可以包括第二偏壓晶體管760以及第二調(diào)整晶體管765，這個(gè)第二偏壓可變電阻660擔(dān)任像第二回轉(zhuǎn)率控制電路的第二可變電阻250的第一個(gè)較佳實(shí)施例那樣的工作，該實(shí)施例中第二可變電阻250包括第二電阻330以及第二控制晶體管340。
在一實(shí)施例中，第一調(diào)整晶體管715以及第一偏壓晶體管720較佳地皆是PMOS晶體管。第二調(diào)整晶體管765以及第二偏壓晶體管770較佳地皆是NMOS晶體管。第一電源端170提供正電壓VDD，而第二電源端180提供接地電壓。第一偏壓電阻710、PMOS晶體管720以及上升回轉(zhuǎn)率控制電阻740串聯(lián)耦接并跨接于電源(VDD)以及接地之間。PMOS晶體管720的閘極接地。PMOS晶體管715以及第一偏壓電阻710并聯(lián)耦接。第一偏壓運(yùn)算放大器730的正輸入端耦接至PMOS晶體管720與上升回轉(zhuǎn)率控制電阻740的共用節(jié)點(diǎn)。第一偏壓運(yùn)算放大器730的負(fù)輸入端耦接至具有參考電壓VDD/2的電源。第一偏壓運(yùn)算放大器730的輸出端耦接至PMOS晶體管715的閘極以及第一偏壓訊號(hào)節(jié)點(diǎn)。
下降回轉(zhuǎn)率控制電阻790、NMOS晶體管770以及第二偏壓電阻760串聯(lián)耦接并跨接于電源(VDD)以及接地之間。NMOS晶體管770的閘極耦接至VDD。NMOS晶體管765以及第二偏壓電阻760并聯(lián)耦接。第二偏壓運(yùn)算放大器780的正輸入端耦接至下降回轉(zhuǎn)率控制電阻790與NMOS晶體管770的共用節(jié)點(diǎn)。第二偏壓運(yùn)算放大器780的負(fù)輸入端耦接至具有參考電壓VDD/2的電源。第二偏壓運(yùn)算放大器780的輸出端耦接至NMOS晶體管765的閘極以及第二偏壓訊號(hào)節(jié)點(diǎn)。
請(qǐng)參閱圖8所示，是本發(fā)明中具不同輸入與輸出訊號(hào)的輸出電路的一個(gè)較佳實(shí)施例的電路圖。如圖8所示，具有不同輸入與輸出訊號(hào)的輸出電路800可以減少因信號(hào)切換所引起的接地反彈效應(yīng)(ground bounceeffect)。輸出電路800包括輸入節(jié)點(diǎn)810、輸入互補(bǔ)節(jié)點(diǎn)815、輸出節(jié)點(diǎn)820、輸出互補(bǔ)節(jié)點(diǎn)825、第一輸出晶體管830與第二輸出晶體管840串聯(lián)耦接、第三輸出晶體管835與第四輸出晶體管845串聯(lián)耦接、第一回轉(zhuǎn)率控制電路850以及第二回轉(zhuǎn)率控制電路860。第一回轉(zhuǎn)率控制電路850耦接于第一電源端870以及第一輸出晶體管830與第三輸出晶體管835的共用節(jié)點(diǎn)之間。第二回轉(zhuǎn)率控制電路860耦接于第二電源端880以及第二輸出晶體管840與第四輸出晶體管845的共用節(jié)點(diǎn)之間。輸入節(jié)點(diǎn)810耦接至第一輸出晶體管830的閘極以及第二輸出晶體管840的閘極。輸入互補(bǔ)節(jié)點(diǎn)815耦接至第三輸出晶體管835的閘極以及第四輸出晶體管845的閘極。輸出節(jié)點(diǎn)820耦接至第一輸出晶體管830與第二輸出晶體管840的共用節(jié)點(diǎn)。輸出互補(bǔ)節(jié)點(diǎn)825耦接至第三輸出晶體管835與第四輸出晶體管845的共用節(jié)點(diǎn)。
在一實(shí)施例中，第一輸出晶體管830以及第三輸出晶體管835皆是PMOS晶體管，而第二輸出晶體管840以及第四輸出晶體管845皆是NMOS晶體管。輸入節(jié)點(diǎn)810耦接至PMOS晶體管830的閘極以及NMOS晶體管840的閘極。輸入互補(bǔ)節(jié)點(diǎn)815耦接至PMOS晶體管835的閘極以及NMOS晶體管845的閘極。輸出節(jié)點(diǎn)820耦接至PMOS晶體管830的汲極以及NMOS晶體管840的汲極。輸出互補(bǔ)節(jié)點(diǎn)825耦接至PMOS晶體管835的汲極以及NMOS晶體管845的汲極。第一回轉(zhuǎn)率控制電路850耦接至PMOS晶體管830和835的源極。第二回轉(zhuǎn)率控制電路860耦接至NMOS晶體管840和845的源極。
請(qǐng)參閱圖9所示，是本發(fā)明中具不同輸入與輸出訊號(hào)的輸出電路的另一個(gè)較佳實(shí)施例的電路圖。如圖9所示，輸出電路900更包括第一電阻910、第二電阻920、第一電容930以及第二電容940。第一回轉(zhuǎn)率控制電路850包括第一可變電阻950，而第二回轉(zhuǎn)率控制電路860包括第二可變電阻960。第一輸出電阻910耦接于輸出節(jié)點(diǎn)820以及第一輸出晶體管830與第二輸出晶體管840的共用節(jié)點(diǎn)之間。第二輸出電阻920耦接于輸出互補(bǔ)節(jié)點(diǎn)825以及第三輸出晶體管835與第四輸出晶體管845的共用節(jié)點(diǎn)之間。第一輸出電阻910以及第二輸出電阻920能減輕因輸出電路和負(fù)載電路之間阻抗不匹配所引起的反射和訊號(hào)失真。
另外，第一電容930耦接至第二電源端880，以及耦接至第一輸出晶體管830、第三輸出晶體管835與第一可變電阻950的共用節(jié)點(diǎn)。第二電容940耦接至第二電源端880，以及耦接至第二輸出晶體管840、第四輸出晶體管845與第二可變電阻960的共用節(jié)點(diǎn)。第一電容930以及第二電容940可以改善輸出上升和下降回轉(zhuǎn)率的對(duì)稱性，但是可能也會(huì)減慢電路操作速度。
在一實(shí)施例中，第一輸出晶體管830以及第三輸出晶體管835皆是PMOS晶體管，而第二輸出晶體管840以及第四輸出晶體管845皆是NMOS晶體管。第一電源端870提供正電壓VDD，而第二電源端880提供接地電壓。第一輸出電阻910的一端耦接至輸出節(jié)點(diǎn)820。第一輸出電阻910的另一端耦接至PMOS晶體管830的汲極以及NMOS晶體管840的汲極。第二輸出電阻920的一端耦接至輸出互補(bǔ)節(jié)點(diǎn)825。第二輸出電阻920的另一端耦接至PMOS晶體管835的汲極以及NMOS晶體管845的汲極。第一電容930的一端耦接至接地電壓。第一電容930的另一端耦接至第一可變電阻950、PMOS晶體管830的源極以及PMOS晶體管835的源極。第二電容940的一端耦接至接地電壓。第二電容940的另一端耦接至第二可變電阻960、NMOS晶體管840的源極以及NMOS晶體管845的源極。
第一可變電阻240的第一個(gè)和第二個(gè)較佳實(shí)施例皆能用來實(shí)現(xiàn)第一可變電阻950，而第二可變電阻250的第一個(gè)和第二個(gè)較佳實(shí)施例偕能用來實(shí)現(xiàn)第二可變電阻960。同樣地，第一偏壓電路500和600的第一個(gè)和第二個(gè)較佳實(shí)施例皆能用來產(chǎn)生第一偏壓訊號(hào)給第一可變電阻950，而第二偏壓電路500和650的第一個(gè)和第二個(gè)較佳實(shí)施例皆能用來產(chǎn)生第二偏壓訊號(hào)給第二可變電阻960。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種輸出電路，其特征在于其包括一輸入節(jié)點(diǎn)；一輸出節(jié)點(diǎn)；一第一輸出晶體管以及一第二輸出晶體管串聯(lián)耦接；一第一回轉(zhuǎn)率(slew rate)控制電路，耦接于該第一輸出晶體管以及一第一電源端之間，是配置用以提供可變阻值；以及一第二回轉(zhuǎn)率控制電路，耦接于該第二輸出晶體管以及一第二電源端之間，是配置用以提供可變阻值；其中，該輸入節(jié)點(diǎn)耦接至該第一輸出晶體管的閘極以及該第二輸出晶體管的閘極，該輸出節(jié)點(diǎn)耦接至該第一輸出晶體管與該第二輸出晶體管的共用節(jié)點(diǎn)。
2.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于其更包括一輸出電阻，耦接至該輸出節(jié)點(diǎn)以及該第一輸出晶體管與該第二輸出晶體管的共用節(jié)點(diǎn)。
3.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于其更包括一第一電容，耦接至該第二電源端以及該第一輸出晶體管與該第一回轉(zhuǎn)率控制電路的共用節(jié)點(diǎn)；以及一第二電容，耦接至該第二電源端以及該第二輸出晶體管與該第二回轉(zhuǎn)率控制電路的共用節(jié)點(diǎn)。
4.根據(jù)權(quán)利要求1所述的輸出電路，其特征在于其中所述的第一回轉(zhuǎn)率控制電路包括一第一可變電阻，其中該第一可變電阻的阻值是回應(yīng)來自一第一偏壓電路的一第一偏壓訊號(hào)；以及該第二回轉(zhuǎn)率控制電路包括一第二可變電阻，其中該第二可變電阻的阻值是回應(yīng)來自一第二偏壓電路的一第二偏壓訊號(hào)。
5.根據(jù)權(quán)利要求4所述的輸出電路，其特征在于其中所述的第一可變電阻包括一第一電阻以及一第一控制晶體管并聯(lián)耦接，其中該第一控制晶體管的閘極耦接至該第一偏壓電路的一第一偏壓訊號(hào)節(jié)點(diǎn)；以及該第二可變電阻包括一第二電阻以及一第二控制晶體管并聯(lián)耦接，其中該第二控制晶體管的閘極耦接至該第二偏壓電路的一第二偏壓訊號(hào)節(jié)點(diǎn)。
6.根據(jù)權(quán)利要求5所述的輸出電路，其特征在于其中所述的第一輸出晶體管以及該第一控制晶體管皆是PMOS晶體管，而該第二輸出晶體管以及該第二控制晶體管皆是NMOS晶體管。
7.根據(jù)權(quán)利要求5所述的輸出電路，其特征在于其中所述的第一偏壓電路包括一第一偏壓晶體管以及一第二偏壓晶體管串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第一偏壓訊號(hào)節(jié)點(diǎn)耦接至該第一偏壓晶體管的閘極、該第二偏壓晶體管的閘極以及該第一偏壓晶體管與該第二偏壓晶體管的共用節(jié)點(diǎn)；該第二偏壓電路包括一第三偏壓晶體管以及一第四偏壓晶體管串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第二偏壓訊號(hào)節(jié)點(diǎn)耦接至該第三偏壓晶體管的閘極、該第四偏壓晶體管的閘極以及該第三偏壓晶體管與該第四偏壓晶體管的共用節(jié)點(diǎn)；以及該第一偏壓晶體管的電氣特性以及該第三偏壓晶體管的電氣特性實(shí)質(zhì)上皆與該第一輸出晶體管的電氣特性相同，而該第二偏壓晶體管的電氣特性以及該第四偏壓晶體管的電氣特性實(shí)質(zhì)上皆與該第二輸出晶體管的電氣特性相同。
8.根據(jù)權(quán)利要求7所述的輸出電路，其特征在于其中所述的第一輸出晶體管、該第一控制晶體管、該第一偏壓晶體管以及該第三偏壓晶體管皆是PMOS晶體管，而該第二輸出晶體管、該第二控制晶體管、該第二偏壓晶體管以及該第四偏壓晶體管皆是NMOS晶體管。
9.根據(jù)權(quán)利要求4所述的輸出電路，其特征在于其中所述的第一偏壓電路包括一第一偏壓可變電阻、一第一偏壓晶體管、一第一偏壓運(yùn)算放大器以及一上升回轉(zhuǎn)率控制電阻；該第一偏壓可變電阻的第一端耦接至該第一電源端，該第一偏壓可變電阻的第二端耦接至該第一偏壓晶體管的第一端，該第一偏壓晶體管的第二端耦接至該第一偏壓運(yùn)算放大器的正輸入端以及該上升回轉(zhuǎn)率控制電阻的第一端，該上升回轉(zhuǎn)率控制電阻的第二端耦接至該第二電源端，該第一偏壓晶體管的閘極耦接至該第二電源端，該第一偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第一偏壓運(yùn)算放大器的輸出端耦接至該第一偏壓可變電阻的調(diào)整端以及該第一偏壓訊號(hào)節(jié)點(diǎn)；該第二偏壓電路包括一第二偏壓可變電阻、一第二偏壓晶體管、一第二偏壓運(yùn)算放大器以及一下降回轉(zhuǎn)率控制電阻；以及該下降回轉(zhuǎn)率控制電阻的第一端耦接至該第一電源端，該下降回轉(zhuǎn)率控制電阻的第二端耦接至該第二偏壓運(yùn)算放大器的正輸入端以及該第二偏壓晶體管的第一端，該第二偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第二偏壓晶體管的第二端耦接至該第二偏壓可變電阻的第一端，該第二偏壓晶體管的閘極耦接至該第一電源端，該第二偏壓可變電阻的第二端耦接至該第二電源端，該第二偏壓可變電阻的調(diào)整端耦接至該第二偏壓運(yùn)算放大器的輸出端以及該第二偏壓訊號(hào)節(jié)點(diǎn)；其中，該第一偏壓可變電阻以及該第一偏壓晶體管分別與該第一回轉(zhuǎn)率控制電路的該第一可變電阻以及該第一輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該第二偏壓可變電阻以及該第二偏壓晶體管分別與該第二回轉(zhuǎn)率控制電路的該第二可變電阻以及該第二輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該上升回轉(zhuǎn)率控制電阻與該下降回轉(zhuǎn)率控制電阻具有實(shí)質(zhì)上相同的阻抗。
10.根據(jù)權(quán)利要求5所述的輸出電路，其特征在于其中所述的第一偏壓電路包括一第一偏壓電阻、一第一調(diào)整晶體管、一第一偏壓晶體管、一第一偏壓運(yùn)算放大器以及一上升回轉(zhuǎn)率控制電阻，其中該第一偏壓電阻以及該第一調(diào)整晶體管并聯(lián)耦接形成一第一偏壓可變電阻；該第一偏壓電阻、該第一偏壓晶體管以及該上升回轉(zhuǎn)率控制電阻串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第一偏壓運(yùn)算放大器的正輸入端耦接至該第一偏壓晶體管與該上升回轉(zhuǎn)率控制電阻的共用節(jié)點(diǎn)，該第一偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第一偏壓運(yùn)算放大器的輸出端耦接至該第一調(diào)整晶體管的閘極以及該第一偏壓訊號(hào)節(jié)點(diǎn)；該第二偏壓電路包括一第二偏壓電阻、一第二調(diào)整晶體管、一第二偏壓晶體管、一第二偏壓運(yùn)算放大器以及一下降回轉(zhuǎn)率控制電阻，其中該第二偏壓電阻以及該第二調(diào)整晶體管并聯(lián)耦接形成一第二偏壓可變電阻；以及該下降回轉(zhuǎn)率控制電阻、該第二偏壓晶體管以及該第二偏壓電阻串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第二偏壓運(yùn)算放大器的正輸入端耦接至該下降回轉(zhuǎn)率控制電阻與該第二偏壓晶體管的共用節(jié)點(diǎn)，該第二偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第二偏壓運(yùn)算放大器的輸出端耦接至該第二調(diào)整晶體管的閘極以及該第二偏壓訊號(hào)節(jié)點(diǎn)；其中，該第一偏壓可變電阻以及該第一偏壓晶體管分別與該第一回轉(zhuǎn)率控制電路的該第一可變電阻以及該第一輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該第二偏壓可變電阻以及該第二偏壓晶體管分別與該第二回轉(zhuǎn)率控制電路的該第二可變電阻以及該第二輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該上升回轉(zhuǎn)率控制電阻與該下降回轉(zhuǎn)率控制電阻具有實(shí)質(zhì)上相同的阻抗。
11.根據(jù)權(quán)利要求4所述的輸出電路，其特征在于其中所述的第一可變電阻包括一第一控制晶體管以及一第二控制晶體管并聯(lián)耦接，該第一控制晶體管的第一端耦接至該第二控制晶體管的第一端以及該第一電源端，該第一控制晶體管的第二端耦接至該第二控制晶體管的第二端、該第一控制晶體管的閘極以及該第一輸出晶體管，該第二控制晶體管的閘極耦接至該第一偏壓電路的一第一偏壓訊號(hào)節(jié)點(diǎn)；以及該第二可變電阻包括一第三控制晶體管以及一第四控制晶體管并聯(lián)耦接，該第三控制晶體管的第一端耦接至該第四控制晶體管的第一端、該第三控制晶體管的閘極以及該第二輸出晶體管，該第三控制晶體管的第二端耦接至該第四控制晶體管的第二端以及該第二電源端，該第四控制晶體管的閘極耦接至該第二偏壓電路的一第二偏壓訊號(hào)節(jié)點(diǎn)。
12.一種輸出電路，其特征在于其包括一輸入節(jié)點(diǎn)以及一輸入互補(bǔ)節(jié)點(diǎn)；一輸出節(jié)點(diǎn)以及一輸出互補(bǔ)節(jié)點(diǎn)；一第一輸出晶體管以及一第二輸出晶體管串聯(lián)耦接；一第三輸出晶體管以及一第四輸出晶體管串聯(lián)耦接；一第一回轉(zhuǎn)率控制電路，耦接于一第一電源端以及該第一輸出晶體管與該第三輸出晶體管的共用節(jié)點(diǎn)之間，是配置用以提供可變阻值；以及一第二回轉(zhuǎn)率控制電路，耦接于一第二電源端以及該第二輸出晶體管與該第四輸出晶體管的共用節(jié)點(diǎn)之間，是配置用以提供可變阻值；其中，該輸入節(jié)點(diǎn)耦接至該第一輸出晶體管的閘極以及該第二輸出晶體管的閘極，該輸出節(jié)點(diǎn)耦接至該第一輸出晶體管與該第二輸出晶體管的共用節(jié)點(diǎn)，該輸入互補(bǔ)節(jié)點(diǎn)耦接至該第三輸出晶體管的閘極以及該第四輸出晶體管的閘極，該輸出互補(bǔ)節(jié)點(diǎn)耦接至該第三輸出晶體管與該第四輸出晶體管的共用節(jié)點(diǎn)。
13.根據(jù)權(quán)利要求12所述的輸出電路，其特征在于其更包括一第一輸出電阻，耦接至該輸出節(jié)點(diǎn)以及該第一輸出晶體管與該第二輸出晶體管的共用節(jié)點(diǎn)；以及一第二輸出電阻，耦接至該輸出互補(bǔ)節(jié)點(diǎn)以及該第三輸出晶體管與該第四輸出晶體管的共用節(jié)點(diǎn)。
14.根據(jù)權(quán)利要求12所述的輸出電路，其特征在于在其更包括一第一電容，耦接至該第二電源端以及該第一輸出晶體管、該第三輸出晶體管與該第一回轉(zhuǎn)率控制電路的共用節(jié)點(diǎn)；以及一第二電容，耦接至該第二電源端以及該第二輸出晶體管、該第四輸出晶體管與該第二回轉(zhuǎn)率控制電路的共用節(jié)點(diǎn)。
15.根據(jù)權(quán)利要求12所述的輸出電路，其特征在于在其中所述的第一回轉(zhuǎn)率控制電路包括一第一可變電阻，其中該第一可變電阻的阻值是回應(yīng)來自一第一偏壓電路的一第一偏壓訊號(hào)；以及該第二回轉(zhuǎn)率控制電路包括一第二可變電阻，其中該第二可變電阻的阻值是回應(yīng)來自一第二偏壓電路的一第二偏壓訊號(hào)。
16.根據(jù)權(quán)利要求15所述的輸出電路，其特征在于在其中所述的第一可變電阻包括一第一電阻以及一第一控制晶體管并聯(lián)耦接，其中該第一控制晶體管的閘極耦接至該第一偏壓電路的一第一偏壓訊號(hào)節(jié)點(diǎn)；以及該第二可變電阻包括一第二電阻以及一第二控制晶體管并聯(lián)耦接，其中該第二控制晶體管的閘極耦接至該第二偏壓電路的一第二偏壓訊號(hào)節(jié)點(diǎn)。
17.根據(jù)權(quán)利要求16所述的輸出電路，其特征在于在其中所述的第一輸出晶體管以及該第一控制晶體管皆是PMOS晶體管，而該第二輸出晶體管以及該第二控制晶體管皆是NMOS晶體管。
18.根據(jù)權(quán)利要求16所述的輸出電路，其特征在于在其中所述的第一偏壓電路包括一第一偏壓晶體管以及一第二偏壓晶體管串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第一偏壓訊號(hào)節(jié)點(diǎn)耦接至該第一偏壓晶體管的閘極、該第二偏壓晶體管的閘極以及該第一偏壓晶體管與該第二偏壓晶體管的共用節(jié)點(diǎn)；該第二偏壓電路包括一第三偏壓晶體管以及一第四偏壓晶體管串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第二偏壓訊號(hào)節(jié)點(diǎn)耦接至該第三偏壓晶體管的閘極、該第四偏壓晶體管的閘極以及該第三偏壓晶體管與該第四偏壓晶體管的共用節(jié)點(diǎn)；以及該第一偏壓晶體管的電氣特性以及該第三偏壓晶體管的電氣特性實(shí)質(zhì)上皆與該第一輸出晶體管的電氣特性相同，而該第二偏壓晶體管的電氣特性以及該第四偏壓晶體管的電氣特性實(shí)質(zhì)上皆與該第二輸出晶體管的電氣特性相同。
19.根據(jù)權(quán)利要求12所述的輸出電路，其特征在于在其中所述的第一輸出晶體管、該第一控制晶體管、該第一偏壓晶體管以及該第三偏壓晶體管皆是PMOS晶體管，而該第二輸出晶體管、該第二控制晶體管、該第二偏壓晶體管以及該第四偏壓晶體管皆是NMOS晶體管。
20.根據(jù)權(quán)利要求15所述的輸出電路，其特征在于在其中所述的第一偏壓電路包括一第一偏壓可變電阻、一第一偏壓晶體管、一第一偏壓運(yùn)算放大器以及一上升回轉(zhuǎn)率控制電阻；該第一偏壓可變電阻的第一端耦接至該第一電源端，該第一偏壓可變電阻的第二端耦接至該第一偏壓晶體管的第一端，該第一偏壓晶體管的第二端耦接至該第一偏壓運(yùn)算放大器的正輸入端以及該上升回轉(zhuǎn)率控制電阻的第一端，該上升回轉(zhuǎn)率控制電阻的第二端耦接至該第二電源端，該第一偏壓晶體管的閘極耦接至該第二電源端，該第一偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第一偏壓運(yùn)算放大器的輸出端耦接至該第一偏壓可變電阻的調(diào)整端以及該第一偏壓訊號(hào)節(jié)點(diǎn)；該第二偏壓電路包括一第二偏壓可變電阻、一第二偏壓晶體管、一第二偏壓運(yùn)算放大器以及一下降回轉(zhuǎn)率控制電阻；以及該下降回轉(zhuǎn)率控制電阻的第一端耦接至該第一電源端，該下降回轉(zhuǎn)率控制電阻的第二端耦接至該第二偏壓運(yùn)算放大器的正輸入端以及該第二偏壓晶體管的第一端，該第二偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第二偏壓晶體管的第二端耦接至該第二偏壓可變電阻的第一端，該第二偏壓晶體管的閘極耦接至該第一電源端，該第二偏壓可變電阻的第二端耦接至該第二電源端，該第二偏壓可變電阻的調(diào)整端耦接至該第二偏壓運(yùn)算放大器的輸出端以及該第二偏壓訊號(hào)節(jié)點(diǎn)；其中，該第一偏壓可變電阻以及該第一偏壓晶體管分別與該第一回轉(zhuǎn)率控制電路的該第一可變電阻以及該第一輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該第二偏壓可變電阻以及該第二偏壓晶體管分別與該第二回轉(zhuǎn)率控制電路的該第二可變電阻以及該第二輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該上升回轉(zhuǎn)率控制電阻與該下降回轉(zhuǎn)率控制電阻具有實(shí)質(zhì)上相同的阻抗。
21.根據(jù)權(quán)利要求16所述的輸出電路，其特征在于在其中所述的第一偏壓電路包括一第一偏壓電阻、一第一調(diào)整晶體管、一第一偏壓晶體管、一第一偏壓運(yùn)算放大器以及一上升回轉(zhuǎn)率控制電阻，其中該第一偏壓電阻以及該第一調(diào)整晶體管并聯(lián)耦接形成一第一偏壓可變電阻；該第一偏壓電阻、該第一偏壓晶體管以及該上升回轉(zhuǎn)率控制電阻串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第一偏壓運(yùn)算放大器的正輸入端耦接至該第一偏壓晶體管與該上升回轉(zhuǎn)率控制電阻的共用節(jié)點(diǎn)，該第一偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第一偏壓運(yùn)算放大器的輸出端耦接至該第一調(diào)整晶體管的閘極以及該第一偏壓訊號(hào)節(jié)點(diǎn)；該第二偏壓電路包括一第二偏壓電阻、一第二調(diào)整晶體管、一第二偏壓晶體管、一第二偏壓運(yùn)算放大器以及一下降回轉(zhuǎn)率控制電阻，其中該第二偏壓電阻以及該第二調(diào)整晶體管并聯(lián)耦接形成一第二偏壓可變電阻；以及該下降回轉(zhuǎn)率控制電阻、該第二偏壓晶體管以及該第二偏壓電阻串聯(lián)耦接并跨接于該第一電源端以及該第二電源端之間，該第二偏壓運(yùn)算放大器的正輸入端耦接至該下降回轉(zhuǎn)率控制電阻與該第二偏壓晶體管的共用節(jié)點(diǎn)，該第二偏壓運(yùn)算放大器的負(fù)輸入端耦接至一電源端且該電源端的電壓是該第一電源端與該第二電源端的電壓平均，該第二偏壓運(yùn)算放大器的輸出端耦接至該第二調(diào)整晶體管的閘極以及該第二偏壓訊號(hào)節(jié)點(diǎn)；其中，該第一偏壓可變電阻以及該第一偏壓晶體管分別與該第一回轉(zhuǎn)率控制電路的該第一可變電阻以及該第一輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該第二偏壓可變電阻以及該第二偏壓晶體管分別與該第二回轉(zhuǎn)率控制電路的該第二可變電阻以及該第二輸出晶體管具有實(shí)質(zhì)上相同的電氣特性，該上升回轉(zhuǎn)率控制電阻與該下降回轉(zhuǎn)率控制電阻具有實(shí)質(zhì)上相同的阻抗。
22.根據(jù)權(quán)利要求15所述的輸出電路，其特征在于在其中所述的該第一可變電阻包括一第一控制晶體管以及一第二控制晶體管并聯(lián)耦接，該第一控制晶體管的第一端耦接至該第二控制晶體管的第一端以及該第一電源端，該第一控制晶體管的第二端耦接至該第二控制晶體管的第二端、該第一控制晶體管的閘極以及該第一輸出晶體管，該第二控制晶體管的閘極耦接至該第一偏壓電路的一第一偏壓訊號(hào)節(jié)點(diǎn)；以及該第二可變電阻包括一第三控制晶體管以及一第四控制晶體管并聯(lián)耦接，該第三控制晶體管的第一端耦接至該第四控制晶體管的第一端、該第三控制晶體管的閘極以及該第二輸出晶體管，該第三控制晶體管的第二端耦接至該第四控制晶體管的第二端以及該第二電源端，該第四控制晶體管的閘極耦接至該第二偏壓電路的一第二偏壓訊號(hào)節(jié)點(diǎn)。
全文摘要
本發(fā)明是關(guān)于一種回轉(zhuǎn)率控制的輸出電路，包括一輸入節(jié)點(diǎn)、一輸出節(jié)點(diǎn)、一第一輸出晶體管、一第二輸出晶體管、一第一回轉(zhuǎn)率控制電路以及一第二回轉(zhuǎn)率控制電路。該第一輸出晶體管以及該第二輸出晶體管串聯(lián)耦接。該第一回轉(zhuǎn)率控制電路耦接于該第一輸出晶體管以及該第一電源端之間。該第二回轉(zhuǎn)率控制電路耦接于該第二輸出晶體管以及該第二電源端之間。該輸入節(jié)點(diǎn)耦接至該第一輸出晶體管的閘極以及該第二輸出晶體管的閘極。該輸出節(jié)點(diǎn)耦接至該第一輸出晶體管與該第二輸出晶體管的共用節(jié)點(diǎn)。
文檔編號(hào)H03K19/0175GK1812264SQ20051000298
公開日2006年8月2日 申請(qǐng)日期2005年1月27日 優(yōu)先權(quán)日2005年1月27日
發(fā)明者葉峻源 申請(qǐng)人:晶豪科技股份有限公司