專利名稱：半導體電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及，例如，由CMOS電路等形成的，例如，定時器電路及振蕩電路等半導體電路。
背景技術(shù)：
例如，在專利文獻1中揭示了定時器電路及內(nèi)置了該定時器電路的半導體存儲裝置。在該定時器電路中，為了提供顯示隨著溫度的上升定時周期減小的傾向，并且顯示隨著溫度的降低定時周期增加的傾向的定時器電路，具有以下的結(jié)構(gòu)。二極管具有溫度依賴型電流特性，此正向電流流過構(gòu)成電流鏡的一次側(cè)的n型MOS晶體管N1。根據(jù)流過此n型MOS晶體管N1的電流，決定流過構(gòu)成電流鏡的二次側(cè)的p型MOS晶體管P2及n型MOS晶體管N3的電流。流過這些p型MOS晶體管P2及n型MOS晶體管N3的電流用作由反相器I1至I3構(gòu)成的環(huán)形振蕩器的工作電流。因此，在從這一環(huán)形振蕩器輸出的時鐘信號CLK的周期(定時周期)中可反映二極管D的溫度特性，隨著溫度的上升定時周期減小。
專利文獻1日本專利申請?zhí)亻_2002-117671號公報發(fā)明內(nèi)容然而，包含在上述專利文獻1中揭示的定時器電路的現(xiàn)有技術(shù)的一般的定時器電路中，存在在電源電壓降低時該電路停止工作的問題。
本發(fā)明的目的在于提供一種作為可以解決以上的問題，在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的定時器電路或振蕩電路的半導體電路。
本發(fā)明的半導體電路的特征在于具有在以電源電壓驅(qū)動，輸出依賴上述電源電壓的電流的同時，輸出從上述電源電壓下降了預定的下降電壓量的基準電壓的電流源；利用從上述電流源輸出的電流進行充電的電容器；以及將上述電容器的電壓與從上述電流源輸出的基準電壓進行比較，并在大于等于上述基準電壓時，輸出輸出信號的比較器；構(gòu)成從電源電壓的供給開始，上述電容器的電壓通過上述電容器的充電實質(zhì)上與經(jīng)過時間成比例地上升，一直到達到上述基準電壓為止的延遲時間之后輸出上述輸出信號的定時器電路。
所以，根據(jù)本發(fā)明的半導體電路，具有使用在以電源電壓驅(qū)動，輸出依賴上述電源電壓的電流的同時輸出從上述電源電壓下降了預定的下降電壓量的基準電壓的電流源對電容器進行充電，將上述電容器的電壓與從上述電流源輸出的基準電壓進行比較，并在大于等于上述基準電壓時，輸出輸出信號的比較器；構(gòu)成從電源電壓的供給開始，上述電容器的電壓通過上述電容器的充電實質(zhì)上與經(jīng)過時間成比例地上升，并且在達到上述基準電壓為止的延遲時間之后輸出上述輸出信號的定時器電路。因此，上述電源電壓即使下降，但因為一方面依賴上述電源電壓的充電電流也變小，另一方面從上述電源電壓下降了上述下降電壓量的基準電壓也減小，所以上述電容器的電壓通過上述電容器的充電實質(zhì)上與經(jīng)過時間成比例地上升，并且達到上述基準電壓為止的延遲時間幾乎不變。就是說，即使是上述電源電壓下降，定時器電路的延遲時間也可以保持并且工作。所以，可以提供可以在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的定時器電路。


圖1為示出作為本發(fā)明的實施方式1的半導體電路的定時器電路40的結(jié)構(gòu)的電路圖。
圖2為示出圖1的定時器電路40的具體例的電路圖。
圖3為示出圖2的定時器電路40的變形例40A的電路圖。
圖4為示出圖1的定時器電路40的另一具體例40B的電路圖。
圖5為示出作為本發(fā)明的實施方式2的半導體電路的振蕩電路40C的結(jié)構(gòu)的電路圖。
圖6為示出圖5的振蕩電路40C的第1具體例40Ca的結(jié)構(gòu)的電路圖。
圖7為示出圖5的振蕩電路40C的第2具體例40Cb的結(jié)構(gòu)的電路圖。
圖8為示出圖5至圖7的放電電路D1的結(jié)構(gòu)的電路圖。
圖9為示出圖5至圖7的放電電路D1的變形例D1A的結(jié)構(gòu)的電路圖。
圖10為示出圖5的振蕩電路40C的動作的時序圖。
圖11為示出作為本發(fā)明的實施方式3的半導體電路的振蕩電路40D的結(jié)構(gòu)的電路圖。
圖12為示出圖11的振蕩電路40D的第1具體例40Da的結(jié)構(gòu)的電路圖。
圖13為示出圖11的振蕩電路40D的第2具體例40Db的結(jié)構(gòu)的電路圖。
圖14為示出圖11的振蕩電路40D的第3具體例40Dc的結(jié)構(gòu)的電路圖。
圖15為示出圖11的振蕩電路40D的動作的時序圖。
圖16為示出作為本發(fā)明的實施方式4的半導體電路的振蕩電路40E的結(jié)構(gòu)的電路圖。
圖17為示出圖16的振蕩電路40E的第1具體例40Ea的結(jié)構(gòu)的電路圖。
圖18為示出圖16的振蕩電路40E的第2具體例40Eb的結(jié)構(gòu)的電路圖。
圖19為示出圖16的振蕩電路40E的第3具體例40Ec的結(jié)構(gòu)的電路圖。
圖20為示出圖16的振蕩電路40E的動作的時序圖。
圖21為示出作為本發(fā)明的實施方式5的半導體電路的振蕩電路40F的結(jié)構(gòu)的電路圖。
圖22為示出圖21的振蕩電路40F的第1具體例40Fa的結(jié)構(gòu)的電路圖。
圖23為示出圖21的振蕩電路40F的第2具體例40Fb的結(jié)構(gòu)的電路圖。
圖24為示出圖21的振蕩電路40F的第3具體例40Fc的結(jié)構(gòu)的電路圖。
(附圖標記說明)11、11-1、11-2電容器；12、12A、12B、12-1、12-2、12-3、12A-1、12A-2、12A-3、12B-1、12B-2、12B-3電流源；13基準電壓源；14、17、18比較器；19、FF1、FF2、FF3置位復位型觸發(fā)器；20、30、31輸出端子；21、22基準電壓源；23N溝道MOSFET；24電流鏡電路；25、26控制器；40、40A、40B定時器電路；40C、40Ca、40Cb、40D、40Da、40Db、40Dc、40E、40Ea、40Eb、40Ec、40F、40Fa、40Fb、40Fc振蕩電路；C1、C2、C3電容器；D1、D2、D3放電電路；P1至P6P溝道MOSFET；N1至N4N溝道MOSFET；NOR1、NOR2、NOR3“或非”門；NOT1、NOT2、NOT3反相器；M1、M2、M3電流鏡電路；Ra、Rb、Rc電阻；T1控制端子；T2、T3端子；SW、SW1、SW2、SW3開關(guān)；Vref、Vref1、Vref2基準電壓具體實施方式
下面參照附圖對本發(fā)明的實施方式進行說明。另外，對于同樣的結(jié)構(gòu)元件賦予同一符號。
(實施方式1)圖1為示出作為本發(fā)明的實施方式1的半導體電路的定時器電路40的結(jié)構(gòu)的電路圖。
在圖1中，定時器電路40的結(jié)構(gòu)包括電流源12、接通/斷開電流源12供給的電流的開關(guān)SW、利用該電流進行電荷充電的電容器11、基準電壓源13及比較器14。其中，電流源12，由電源電壓Vcc驅(qū)動，在輸出依賴于電源電壓Vcc的電流的同時，輸出從電源電壓Vcc下降了預定的下降電壓量的基準電壓Vref。電流源12的一端經(jīng)開關(guān)SW與電容器11的一端連接，而電流源12的另一端接地。另外，電容器11的一端與比較器14的反相輸入端子連接，而電容器11的另一端接地。此外，具有從電流源12供給的基準電壓Vref的基準電壓源13的正極與比較器14非反相輸入端子連接，而基準電壓源13的負極接地。比較器14的輸出端子與輸出端子20連接。在比較器14中，在輸入到反相輸入端子的電壓變成大于等于基準電壓源13的基準電壓Vref時，來自比較器14的輸出信號，例如，從+5V的高電平下降到，例如，OV的低電平。另外，開關(guān)SW，是在向定時器電路40供給電源電壓Vcc時變?yōu)榻油ǖ奶摂M開關(guān)。
在如上構(gòu)成的定時器電路40中，在電容器11中無電荷蓄積的狀態(tài)中，當供給定時器電路40的電源電壓Vcc而使開關(guān)SW接通時，電流從電流源12流到電容器11，電荷在電容器11上蓄積。于是，隨著時間的經(jīng)過，電容器11的兩端電壓實質(zhì)上與經(jīng)過時間成比例地上升，并且在該電壓變得大于等于基準電壓Vref時，從比較器14發(fā)出的輸出信號從高電平下降到低電平。就是說，在通過供給電源電壓Vcc接通開關(guān)SW時起延遲了規(guī)定的時間的時刻，從比較器14發(fā)出的輸出信號從高電平下降到低電平，作為定時器電路40工作。
就是說，在定時器電路40中，使用在以電源電壓Vcc驅(qū)動，輸出依賴電源電壓Vcc的電流的同時輸出從電源電壓Vcc下降了預定的下降電壓量的基準電壓Vref的電流源12對電容器11進行充電，具有將電容器11的電壓與從電流源12輸出的基準電壓Vref進行比較，并在大于等于基準電壓Vref時，輸出輸出信號的比較器14，構(gòu)成從電源電壓Vcc的供給開始，電容器11的電壓通過充電實質(zhì)上與經(jīng)過時間成比例地上升，并且在達到基準電壓Vref為止的延遲時間之后輸出輸出信號的定時器電路40。因此，即使電源電壓Vcc下降，但因為一方面依賴電源電壓Vcc的充電電流也變小，另一方面從電源電壓Vcc下降了下降電壓量的基準電壓Vref也減小，所以電容器11的電壓通過充電實質(zhì)上與經(jīng)過時間成比例地上升，并且達到基準電壓Vref為止的延遲時間幾乎不變。就是說，即使是電源電壓Vcc下降，也可以保持定時器電路40的延遲時間并且工作。所以，可以提供可以在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的定時器電路40。
另外，例如，在電流源12使用供給不依賴電源電壓Vcc的一定的電流的電路的場合，為了在半導體電路內(nèi)構(gòu)成電流源12，最低需要兩級晶體管串聯(lián)電路和電阻或二極管這樣的有源元件的級聯(lián)連接(cascade connect)，將最低工作電壓設(shè)定很低是極其困難的，并且作成在更寬的電源電壓范圍中工作的定時器電路也很困難。為了解決此問題，本發(fā)明的各發(fā)明人提出圖1的定時器電路40的具體例。
圖2為示出圖1的定時器電路40的具體例的電路圖。在圖2中，定時器電路40的結(jié)構(gòu)包括具有3個電流鏡電路M1、M2、M3和電阻Ra、Rb的電流源12；電容器11及比較器14；電流源12及比較器14由CMOS電路形成。
在圖2中，電流源12的結(jié)構(gòu)包括開關(guān)SW，4個P溝道MOSFETP1至P4，2個N溝道MOSFET N1、N2，2個電阻Ra、Rb。其中，由1對P溝道MOSFET P1、P2構(gòu)成電流鏡電路M1，由1對N溝道MOSFET N1、N2構(gòu)成電流鏡電路M2，由1對P溝道MOSFET P3、P4構(gòu)成電流鏡電路M3，這3個電流鏡電路M1、M2、M3級聯(lián)連接。并且，比較器14的結(jié)構(gòu)包括2個P溝道MOSFET P5、P6和2個N溝道MOSFET N3、N4。
電源電壓Vcc經(jīng)開關(guān)SW與電源連接點12a連接。電流連接點12a與6個P溝道MOSFET P1至P6的各源連接。另外，4個N溝道MOSFET N1至N4的各源接地。P溝道MOSFET P1、P2的各柵互相連接的同時，與P溝道MOSFET P1的漏連接，此外，還經(jīng)電阻Ra接地。另外，P溝道MOSFET P2的漏與N溝道MOSFET N1的漏及柵以及N溝道MOSFET N2的柵連接。此外，3個P溝道MOSFETP3、P4、P6的各柵互相連接的同時，與P溝道MOSFET P3的漏連接，此外，還與N溝道MOSFET N2的漏連接。P溝道MOSFET P4的漏經(jīng)電阻Rb與P溝道MOSFET P5的柵連接的同時，經(jīng)電容器11接地。另外，P溝道MOSFET P5的漏與N溝道MOSFET N3的漏連接的同時，與輸出端子20連接。此外，P溝道MOSFET P6的漏與N溝道MOSFET N4的漏及柵以及N溝道MOSFET N3的柵連接。
在如上構(gòu)成的圖2的定時器電路40中，利用由2個P溝道MOSFET P1、P2組成的電流鏡電路M1；由2個N溝道MOSFET N1、N2組成的電流鏡電路M2；由2個P溝道MOSFET P3、P4組成的電流鏡電路M3以及2個電阻Ra、Rb構(gòu)成電流源12的電路。另外，利用2個P溝道MOSFET P5、P6以及2個N溝道MOSFET N3、N4構(gòu)成比較器14。
在圖2的定時器電路12中，在投入電源電壓Vcc而開關(guān)SW接通時，電流從電源電壓Vcc經(jīng)P溝道MOSFET P1和電阻Ra流向接地。此時，在電阻Ra兩端感應(yīng)的電壓為從電源電壓Vcc減去作了二極管連接的P溝道MOSFET P1的閾值電壓大小的電壓值，流過上述電阻Ra的電流實質(zhì)上與電源電壓Vcc成比例，即為依賴電源電壓Vcc的電流。此電流用來經(jīng)過由1對P溝道MOSFET P1、P2構(gòu)成的電流鏡電路M1，由1對N溝道MOSFET N1、N2構(gòu)成的電流鏡電路M2，由1對P溝道MOSFET P3、P4構(gòu)成的電流鏡電路M3，得到從電源電壓Vcc經(jīng)P溝道MOSFET P4及電阻Rb流到電容器11的充電電流。所以，充電電流成為依賴電源電壓Vcc的實質(zhì)上與電源電壓Vcc成比例的電流。此處，通過調(diào)整各電流鏡電路M1、M2、M3的MOSFET的各柵寬，用戶可以得到所要求的充電電流。
另外，基準電壓Vref，從電流鏡電路M3的1對P溝道MOSFETP3、P4的柵電位得到。該基準電壓Vref是降低P溝道MOSFET P3、P4的閾值電壓大小的電壓值，隨著電源電壓Vcc的降低而降低。另外，在后述的實施方式中，可以使用上述基準電壓Vref作為第1基準電壓Vref1，將電流鏡電路M2的1對N溝道MOSFET N1、N2的柵電位(該MOSFET的閾值電壓值)用作比第1基準電壓Vref1低的第2基準電壓Vref2。
以上述方式得到的依賴電源電壓Vcc的電流，對電容器11進行充電，在比較器14的反相輸入端子(P溝道MOSFET P5的柵)的電位成為大于等于基準電壓Vref時，輸出端子20的電壓值，從作為電源電壓電平的高電平反轉(zhuǎn)成為作為接地電位的低電平。
此時的基準電壓Vref的電位(P溝道MOSFET P3、P4的柵電位)和P溝道MOSFET P1的柵電位，在晶體管采取可以忽略由于晶體管的漏源間電壓的變化而使有效溝道長度變化的溝道長度調(diào)制效應(yīng)的結(jié)構(gòu)時，成為相同電位。因此，在此電路結(jié)構(gòu)中，輸出端子20的電壓的反轉(zhuǎn)，是發(fā)生在利用依賴電源電壓Vcc的充電電流進行充電的電容器11達到作為從電源電壓Vcc減去P溝道MOSFET P1的閾值電壓的電壓值的基準電壓Vref的時候。在各MOSFET的閾值電壓為一定時，電源電壓Vcc降低，取決于電源電壓Vcc的充電電流也變小，同時，從電源電壓Vcc降低了降低電壓大小的基準電壓Vref也變小，所以電容器11的電壓在通過其充電實質(zhì)上與經(jīng)過時間成比例地上升，并且達到基準電壓Vref為止的延遲時間幾乎不變化。就是說，從投入電源到發(fā)生輸出端子20的邏輯反轉(zhuǎn)為止的延遲時間，不大會受到電源電壓Vcc的變動的影響，并且充電電流的發(fā)生源，由于是由1個P溝道MOSFET P1和1個電阻Ra構(gòu)成的，可以利用比較低的電壓啟動。就是說，可以提供即使是電源電壓Vcc降低，也可以在保持定時器電路40的延遲時間的同時工作，并在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的定時器電路40。
圖3為示出圖2的定時器電路40的變形例40A的電路圖。圖3的定時器電路40A的特征為，與圖2的定時器電路40相比較，在電流源12中省略電流鏡電路M2、M3。在圖3中的差異點為，充電電流從電源電壓Vcc經(jīng)P溝道MOSFET P2及電阻Rb流到電容器11。即使是以上的結(jié)構(gòu)，圖3的定時器電路40A，也與圖2的定時器電路40的動作相同。
圖4為示出圖1的定時器電路40的另一具體例40B的電路圖。圖4的定時器電路40B的特征為，與圖2的定時器電路40相比較，將由2個P溝道MOSFET P1、P2和1個電阻Ra構(gòu)成的電路，由1個電阻Rc構(gòu)成。即使是以上的結(jié)構(gòu)，圖4的定時器電路40B，也與圖2的定時器電路40的動作相同。
如上所述，根據(jù)本發(fā)明實施方式1的半導體電路，即使電源電壓Vcc下降，但因為一方面依賴電源電壓Vcc的充電電流也變小，另一方面從電源電壓Vcc下降了下降電壓量的基準電壓Vref也減小，所以電容器11的電壓通過其充電實質(zhì)上與經(jīng)過時間成比例地上升，并且達到基準電壓Vref為止的延遲時間幾乎不變。就是說，即使是電源電壓Vcc下降，也可以保持定時器電路40的延遲時間并且工作。所以，可以提供可以在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的定時器電路40、40A、40B。
(實施方式2)圖5為示出作為本發(fā)明的實施方式2的半導體電路的振蕩電路40C的結(jié)構(gòu)的電路圖。本實施方式2的振蕩電路40C，是由以圖1的定時器電路40為基礎(chǔ)的CMOS電路形成的振蕩電路(實施方式3至5也是同樣形成的CMOS電路的振蕩電路)，其特征為，與圖1的定時器電路40比較，代替具有基準電壓源13的比較器14的是備有具有第1基準電壓Vref1的基準電壓源21的比較器17、備有具有第2基準電壓Vref2的基準電壓源22的比較器18、置位復位型觸發(fā)器19及放電電路D1。另外，比較器17、18及置位復位型觸發(fā)器19，例如，由CMOS電路形成。另外，基準電壓源21、22也與實施方式1一樣利用由CMOS形成的電流源12或12B產(chǎn)生，具體言之，是使用在圖2及圖4中圖示的2個基準電壓Vref1及基準電壓Vref2。
在圖5中，設(shè)電容器11的兩端電壓為電壓V11，其兩端分別與放電電路D1的端子T2、T3連接。電容器11的一端，與比較器17的非反相輸入端子及比較器18的反相輸入端子連接。從基準電壓源21輸出的基準電壓Vref1施加于比較器17的反相輸入端子，而從基準電壓源22輸出的基準電壓Vref2施加于比較器18的非反相輸入端子。另外，來自比較器17的輸出信號的電壓Vs輸入到置位復位型觸發(fā)器19的置位端子S，而來自比較器18的輸出信號的電壓Vr輸入到置位復位型觸發(fā)器19的復位端子R。其中，置位復位型觸發(fā)器19具有非反相輸出端子Q、反相輸出端子/Q(在本申請說明書及附圖中“/Q”中的“/”表示上側(cè)條(bar)，表示低活動狀態(tài))，對置位信號回應(yīng)而進行置位，對復位信號回應(yīng)而進行復位，在上述置位后一直到復位為止在從非反相輸出端子Q輸出一個輸出信號Vq的同時從反相輸出端子/Q輸出其反轉(zhuǎn)信號。其中，從置位復位型觸發(fā)器19的非反相輸出端子Q發(fā)出的輸出信號的電壓Vq在輸出到輸出端子30的同時，作為放電開始信號施加于放電電路D1的控制端子T1。
其中，比較器17，在輸入到非反相輸入端子的電壓V11變得大于等于基準電壓Vref1時，輸出高電平的脈沖信號，并且比較器18，在輸入到非反相輸入端子的電壓V11變得小于等于基準電壓Vref2時，輸出高電平的脈沖信號。
圖6為示出圖5的振蕩電路40C的第1具體例40Ca的結(jié)構(gòu)的電路圖。在圖6中，振蕩電路40Ca的特征為是利用圖2的電流源12和具有與圖2的比較器14一樣結(jié)構(gòu)的2個比較器17、18構(gòu)成的。
在圖6中，電流源12的電源連接點12a與比較器17的電源端子連接而供給電源電壓Vcc，并且也與比較器18的電源端子連接而供給電源電壓Vcc。電流源12的P溝道MOSFET P3、P4的各柵電壓作為基準電壓Vref1施加于比較器17的反相輸入端子，而電流源12的N溝道MOSFET N1、N2的各柵電壓作為基準電壓Vref2施加于比較器18的非反相輸入端子。此外，電流源12的P溝道MOSFET P4的源經(jīng)電阻Rb及電容器11接地，電容器11的兩端電壓V11施加于比較器17的非反相輸入端子，施加于比較器18的反相輸入端子，并施加于放電電路D1的端子T2。從比較器17發(fā)出的輸出信號，輸入到置位復位型觸發(fā)器19的置位端子S。另外，從比較器18發(fā)出的輸出信號，輸入到置位復位型觸發(fā)器19的復位端子R。此外，從置位復位型觸發(fā)器19的非反相輸出端子Q發(fā)出的輸出信號輸入到放電電路D1的控制端子T1。
圖7為示出圖5的振蕩電路40C的第2具體例40Cb的結(jié)構(gòu)的電路圖。在圖7中，振蕩電路40Cb的特征為是利用圖4的電流源12B和具有與圖4的比較器14一樣結(jié)構(gòu)的2個比較器17、18構(gòu)成的。就是說，振蕩電路40Cb，與圖6的振蕩電路40Ca比較，具有圖4的電流源12B代替圖2的電流源12，其他的結(jié)構(gòu)與圖6一樣。
圖8為示出圖5至圖7的放電電路D1的結(jié)構(gòu)的電路圖。放電電路D1，例如，如圖8所示，由CMOS電路之中的1個N溝道MOSFET23構(gòu)成，其柵與控制端子T1連接，漏與端子T2連接，而源與接地的端子T3連接。在如上構(gòu)成的放電電路D1中，在高電平信號經(jīng)控制端子T1施加于N溝道MOSFET23的柵時，N溝道MOSFET23接通，在端子T2和端子T3間構(gòu)成具有規(guī)定的電阻值的放電電路。
圖9為示出圖5至圖7的放電電路D1的變形例D1A的結(jié)構(gòu)的電路圖。圖9的放電電路D1A的特征為，與圖8的放電電路D1比較，其結(jié)構(gòu)為在控制端子T1和N溝道MOSFET23的柵之間插入了電流鏡電路24，根據(jù)輸入到控制端子T1的電壓信號產(chǎn)生電流而以電流驅(qū)動N溝道MOSFET23。
圖10為示出圖5的振蕩電路40C的動作的時序圖。另外，在圖5的振蕩電路40C中，如圖10所示，基準電壓Vref1設(shè)定為從電源電壓Vcc減去P溝道MOSFET的閾值電壓Vthp的電壓，而基準電壓Vref2設(shè)定為比基準電壓Vref1低的電壓。
從圖10可知，在開關(guān)SW接通后，電容器11充電，在電容器11的兩端電壓V11大于等于基準電壓Vref1時，比較器17輸出高電平的脈沖信號，結(jié)果，置位復位型觸發(fā)器19置位，從非反相輸出端子Q輸出高電平信號Vq。此時，響應(yīng)該高電平信號，放電電路D1接通，蓄積于電容器11上的電荷，利用由電容器11和放電電路D1的N溝道MOSFET23的電阻量確定的時間常數(shù)進行放電。于是，在電容器11的兩端電壓變得小于等于基準電壓Vref2時，比較器18將高電平的脈沖信號輸出到置位復位型觸發(fā)器19的復位端子R。對此進行響應(yīng)，置位復位型觸發(fā)器19復位，而非反相輸出端子Q發(fā)出的信號Vq成為低電平。結(jié)果，因為和放電電路D1的信號變?yōu)榈碗妷海苑烹婋娐稤1截止，放電電路D1的放電結(jié)束。接著，對電容器11的充電再次開始，重復上述的動作。所以，從圖10可知，從輸出端子30以規(guī)定的周期輸出具有規(guī)定的脈沖寬度的高電平信號，即輸出規(guī)定的振蕩信號。
在如上構(gòu)成的圖5的振蕩電路40C中，通過重復進行響應(yīng)復位信號，電容器11的電壓通過其充電實質(zhì)上與經(jīng)過時間成比例地從第2基準電壓Vref2上升并達到第1基準電壓Vref1之后，響應(yīng)置位信號，通過電容器11的放電隨著經(jīng)過時間從第1基準電壓Vref1下降并達到第2基準電壓Vref2的動作，就可以使從置位復位型觸發(fā)器19發(fā)出的輸出信號作為具有規(guī)定周期的振蕩信號輸出。
如上所述，因為在本發(fā)明的實施方式2的半導體電路的振蕩電路40C中，也是使用實施方式1的電流源12或12B發(fā)出的充電電流和從電流源12或12B發(fā)出的基準電壓Vref1，執(zhí)行包含實施方式1的定時器電路的動作的振蕩電路的動作，所以電源電壓Vcc下降，依賴電源電壓Vcc的充電電流也變小的同時，從電源電壓Vcc下降了下降電壓量的基準電壓Vref也減小。所以，電容器11的電壓通過其充電從基準電壓Vref2實質(zhì)上與經(jīng)過時間成比例地上升而達到基準電壓Vref1為止的延遲時間幾乎不變。就是說，即使是電源電壓Vcc下降，振蕩電路的振蕩周期也可以保持并且工作。所以，可以提供可以在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的振蕩電路。
(實施方式3)圖11為示出作為本發(fā)明的實施方式3的半導體電路的振蕩電路40D的結(jié)構(gòu)的電路圖。圖11的振蕩電路40D的結(jié)構(gòu)特征為，與圖5的振蕩電路40C比較，具有與2個電流源12-1、12-2分別對應(yīng)的電容器11-1、11-2及放電電路D1、D2，并且具有分別使上述2個電流源12-1、12-2的動作通/斷的2個開關(guān)SW1、SW2，且具有控制這2個開關(guān)SW1、SW2的通/斷的控制器25。從圖10可知，在上述圖5的振蕩電路40C中，在基準電壓Vref1和基準電壓Vref2設(shè)定為實質(zhì)上相同電壓時，振蕩動作停止，但在圖11的振蕩電路40D中這一問題得到解決。另外，基準電壓源21，與實施方式1一樣，是由CMOS電路形成的電流源12、12A或12B生成，具體言之，是使用圖2至圖4中示出的基準電壓Vref。另外，放電電路D1、D2也分別具有與上述的放電電路D1同樣的結(jié)構(gòu)。
在圖11中，電流源12-1的一端經(jīng)開關(guān)SW1接地，而電流源12-1的另一端經(jīng)電容器11-1接地。另外，電流源12-2的一端經(jīng)開關(guān)SW2接地，而電流源12-2的另一端經(jīng)電容器11-2接地。電容器11-1的兩端電壓V11施加于放電電路D1及比較器17的非反相輸入端子。另外，電容器11-2的兩端電壓V12施加于放電電路D2及比較器18的非反相輸入端子。此外，在2個比較器17、18的各反相輸入端子上施加來自基準電壓源21的基準電壓Vref。其中，比較器17、18，在施加于各非反相輸入端子的電壓V11、V12大于等于基準電壓Vref時，分別輸出高電平的脈沖信號。從比較器17發(fā)出的輸出信號，以電壓Vs輸出到置位復位型觸發(fā)器19的置位端子S，而從比較器18發(fā)出的輸出信號，以電壓Vr輸出到置位復位型觸發(fā)器19的復位端子R。此外，在從置位復位型觸發(fā)器19的非反相輸出端子Q輸出的信號以電壓Vq輸出到輸出端子30的同時，還輸出到放電電路D1的控制端子T1。另外，以置位復位型觸發(fā)器19的反相輸出端子/Q輸出的信號以電壓Vqb輸出到輸出端子31的同時，還輸出到放電電路D2的控制端子T1。另外，控制器25，在振蕩電路40D的動作開始后，在開關(guān)SW1接通之后，延遲規(guī)定的時間間隔量而使開關(guān)SW2接通。
圖12為示出圖11的振蕩電路40D的第1具體例40Da的結(jié)構(gòu)的電路圖。在圖12中，振蕩電路40Da的結(jié)構(gòu)特征為使用與圖2的電流源12結(jié)構(gòu)相同的電流源12-1、12-2及與圖2的比較器14結(jié)構(gòu)相同的2個比較器17、18。
在圖12中，電流源12-1具有由控制器25控制的開關(guān)SW1，而電流源12-2具有由控制器25控制的開關(guān)SW2。電流源12-1的電源連接點12a與比較器17的電源端子連接而供給電源電壓Vcc。另外，電流源12-2的電源連接點12a與比較器18的電源端子連接而供給電源電壓Vcc。電流源12-1的P溝道MOSFET P3、P4的各柵電壓作為基準電壓Vref施加于比較器17的反相輸入端子，并且，電流源12-2的P溝道MOSFET P3、P4的各柵電壓作為基準電壓Vref施加于比較器18的反相輸入端子。此外，電流源12-1的P溝道MOSFET P4的源經(jīng)電阻Rb及電容器11-1接地，而電容器11-1的兩端電壓V11施加于比較器17的非反相輸入端子和施加于放電電路D1的端子T2。電流源12-2的P溝道MOSFET P4的源經(jīng)電阻Rb及電容器11-2接地，而電容器11-2的兩端電壓V12施加于比較器18的非反相輸入端子和施加于放電電路D2的端子T2。發(fā)自比較器17的輸出信號輸入到置位復位型觸發(fā)器19的置位端子S。另外，發(fā)自比較器18的輸出信號輸入到置位復位型觸發(fā)器19的復位端子R。此外，發(fā)自置位復位型觸發(fā)器19的非反相輸出端子Q的輸出信號輸入到放電電路D1的控制端子T1，而發(fā)自置位復位型觸發(fā)器19的反相輸出端子/Q的輸出信號輸入到放電電路D2的控制端子T1。
圖13為示出圖11的振蕩電路40D的第2具體例40Db的結(jié)構(gòu)的電路圖。在圖13中，振蕩電路40Db的結(jié)構(gòu)特征為使用與圖3的電流源12A結(jié)構(gòu)相同的電流源12A-1、12A-2及與圖3的比較器14結(jié)構(gòu)相同的2個比較器17、18。就是說，振蕩電路40Db，與圖12的振蕩電路40Da比較，具有圖3的電流源12A代替圖2的電流源12，其他的結(jié)構(gòu)，除了以下幾點之外與圖12一樣。電流源12A-1具有由控制器25控制的開關(guān)SW1，而電流源12A-2具有由控制器25控制的開關(guān)SW2。另外，電流源12A-1的P溝道MOSFET P1、P2的各柵電壓作為基準電壓Vref1施加于比較器17的反相輸入端子，并且，電流源12A-2的P溝道MOSFET P1、P2的各柵電壓作為基準電壓Vref1施加于比較器18的反相輸入端子。
圖14為示出圖11的振蕩電路40D的第3具體例40Dc的結(jié)構(gòu)的電路圖。在圖14中，振蕩電路40Dc的結(jié)構(gòu)特征為使用與圖4的電流源12B結(jié)構(gòu)相同的電流源12B-1、12B-2及與圖4的比較器14結(jié)構(gòu)相同的2個比較器17、18。就是說，振蕩電路40Dc，與圖12的振蕩電路40Da比較，具有圖4的電流源12B代替圖2的電流源12，其他的結(jié)構(gòu)，除了以下幾點之外與圖12一樣。電流源12B-1具有由控制器25控制的開關(guān)SW1，而電流源12B-2具有由控制器25控制的開關(guān)SW2。
圖15為示出圖11的振蕩電路40D的動作的時序圖。在圖15中，控制器25，在振蕩電路40D的動作開始后，在開關(guān)SW1接通之后，延遲規(guī)定的時間間隔量使開關(guān)SW2接通。結(jié)果，首先，電容器11-1充電，在該兩端電壓V11大于等于基準電壓Vref時，比較器17向置位復位型觸發(fā)器19的置位端子S輸出高電平的脈沖信號，結(jié)果，置位復位型觸發(fā)器19置位，在從其非反相輸出端子Q向輸出端子30及放電電路D1的控制端子T1輸出規(guī)定的高電平信號Vq的同時，從其反相輸出端子/Q向輸出端子31及放電電路D2的控制端子T1輸出規(guī)定的低電平信號Vqb。此時，一方面，放電電路D1導通，蓄積于電容器11-1上的電荷放電，另一方面，放電電路D2斷開，發(fā)自電流源12-2的電流流到電容器11-2，電荷進行蓄積。
于是，電容器11-2充電，在其兩端電壓V12大于等于基準電壓Vref時，比較器18向置位復位型觸發(fā)器19的復位端子R輸出高電平的脈沖信號，結(jié)果，置位復位型觸發(fā)器19復位，在從其非反相輸出端子Q向輸出端子30及放電電路D1的控制端子T1輸出規(guī)定的低電平信號Vq的同時，從其反相輸出端子/Q向輸出端子31及放電電路D2的控制端子T1輸出規(guī)定的高電平信號Vqb。此時，一方面放電電路D1斷開，再次開始充電，另一方面放電電路D2接通，蓄積在電容器11-2的電荷進行放電。重復以上的動作，以規(guī)定的周期輸出具有規(guī)定的脈沖寬度的高電平信號作為從輸出端子30輸出的信號Vq，即輸出規(guī)定的振蕩信號。
在如上構(gòu)成的振蕩電路中，通過把響應(yīng)復位信號，電容器11-1的電壓通過其充電實質(zhì)上與經(jīng)過時間成比例地上升并在達到基準電壓Vref之后，響應(yīng)置位信號，通過電容器11-1的放電，隨著經(jīng)過時間從基準電壓Vref下降，同時，響應(yīng)置位信號，電容器11-2的電壓通過充電實質(zhì)上與經(jīng)過時間成比例地上升而達到基準電壓Vref之后，響應(yīng)復位信號，通過電容器11-2的放電，隨著經(jīng)過時間從基準電壓Vref下降的動作重復進行，就可以使從置位復位型觸發(fā)器19的2個輸出信號Vq、Vqb分別作為具有規(guī)定周期的振蕩信號輸出。
如上所述，因為在本發(fā)明的實施方式3的半導體電路的振蕩電路中，也是使用實施方式1的電流源12、12A或12B發(fā)出的充電電流和從電流源12、12A或12B發(fā)出的基準電壓Vref，執(zhí)行包含實施方式1的定時器電路的動作的振蕩電路的動作，所以電源電壓Vcc即使下降，但因為一方面依賴電源電壓Vcc的充電電流也變小，另一方面從電源電壓Vcc下降了下降電壓量的基準電壓Vref也減小。所以，電容器11-1、11-2的各電壓通過充電實質(zhì)上與經(jīng)過時間成比例地上升而達到基準電壓Vref為止的延遲時間幾乎不變。就是說，即使是電源電壓Vcc下降，振蕩電路的振蕩周期也可以保持并且工作。所以，可以提供可以在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的振蕩電路。
(實施方式4)圖16為示出作為本發(fā)明的實施方式4的半導體電路的振蕩電路40E的結(jié)構(gòu)的電路圖。圖16的振蕩電路40E的結(jié)構(gòu)特征為，與圖11的振蕩電路40D比較，具有3個電流源12-1、12-2、12-3，3個反相器NOT1、NOT2、NOT3，3個置位復位型觸發(fā)器FF1、FF2、FF3，及3個放電電路D1、D2、D3。另外，電流源12-1、12-2、12-3，與上述電流源12一樣，是由CMOS電路構(gòu)成的，放電電路D1、D2、D3也分別具有與上述的放電電路D1同樣的結(jié)構(gòu)。
在圖16中，電流源12-1的一端經(jīng)開關(guān)SW1接地，而電流源12-1的另一端經(jīng)電容器C1接地。另外，電流源12-2的一端經(jīng)開關(guān)SW2接地，而電流源12-2的另一端經(jīng)電容器C2接地。此外，電流源12-3的一端經(jīng)開關(guān)SW3接地，而電流源12-3的另一端經(jīng)電容器C3接地。電容器C1的兩端電壓V1在施加于放電電路D3上的同時，經(jīng)反相器NOT1作為電壓Va輸入到“或非”門NOR1的第1輸入端子及“或非”門NOR2的第1輸入端子。另外，電容器C2的兩端電壓V2在施加于放電電路D2的同時，經(jīng)反相器NOT2作為電壓Vb輸出到“或非”門NOR2的第2輸入端子及“或非”門NOR3的第2輸入端子。此外，電容器C3的兩端電壓V3在施加于放電電路D1的同時，經(jīng)反相器NOT3作為電壓Vc輸入到“或非”門NOR1的第2輸入端子及“或非”門NOR3的第1輸入端子。另外，各反相器NOT1、NOT2、NOT3輸入信號大于等于規(guī)定的閾值電壓時輸出反轉(zhuǎn)的低電平信號。這里，各反相器NOT1、NOT2、NOT3的閾值電壓，優(yōu)選是與上述實施方式一樣，設(shè)定為從電源電壓Vcc減去P溝道MOSFET的閾值電壓Vthp量的值。
發(fā)自“或非”門NOR1的輸出信號作為電壓Vd輸出到置位復位型觸發(fā)器FF1的置位端子S及置位復位型觸發(fā)器FF2的復位端子R。另外，從“或非”門NOR2發(fā)出的輸出信號，作為電壓Ve輸出到置位復位型觸發(fā)器FF1的復位端子R及置位復位型觸發(fā)器FF3的置位端子S。此外，發(fā)自“或非”門NOR3的輸出信號作為電壓Vf輸出到置位復位型觸發(fā)器FF2的置位端子S及置位復位型觸發(fā)器FF3的復位端子R。在發(fā)自置位復位型觸發(fā)器FF1的非反相輸出端子Q的輸出信號作為電壓Vq1輸出到輸出端子30的同時，輸出到放電電路D1的控制端子T1。另外，發(fā)自置位復位型觸發(fā)器FF2的非反相輸出端子Q的輸出信號作為電壓Vq2輸出到放電電路D2的控制端子T1。此外，發(fā)自置位復位型觸發(fā)器FF3的非反相輸出端子Q的輸出信號作為電壓Vq3輸出到放電電路D3的控制端子T1。另外，控制器26，在該振蕩電路40E的動作開始后，在開關(guān)SW1接通之后，延遲規(guī)定的時間間隔量而使開關(guān)SW2接通，此外，延遲上述相同時間間隔量使開關(guān)SW3接通。
圖17為示出圖16的振蕩電路40E的第1具體例40Ea的結(jié)構(gòu)的電路圖。另外，圖17只示出從振蕩電路40E的控制器26起至反相器NOT1、NOT2、NOT3及放電電路D1、D2、D3為止的電路。圖17的振蕩電路40Ea的結(jié)構(gòu)特征為，使用與圖2的電流源12的結(jié)構(gòu)相同的3個電流源12-1、12-2、12-3。
在圖17中，電流源12-1具有由控制器26控制的開關(guān)SW1，電流源12-2具有由控制器26控制的開關(guān)SW2，而電流源12-3具有由控制器26控制的開關(guān)SW3。電流源12-1的P溝道MOSFET P4的源經(jīng)電阻Rb及電容器C1接地，而電容器C1的兩端電壓V1施加于反相器NOT1及放電電路D3的端子T2。另外，電流源12-2的P溝道MOSFET P4的源經(jīng)電阻Rb及電容器C2接地，而電容器C2的兩端電壓V2施加于反相器NOT2及放電電路D2的端子T2。此外，電流源12-3的P溝道MOSFET P4的源經(jīng)電阻Rb及電容器C3接地，而電容器C3的兩端電壓V3施加于反相器NOT3及放電電路D1的端子T2。
圖18為示出圖16的振蕩電路40E的第2具體例40Eb的結(jié)構(gòu)的電路圖。另外，圖18只示出從振蕩電路40E的控制器26起至反相器NOT1、NOT2、NOT3及放電電路D1、D2、D3為止的電路。圖18的振蕩電路40Eb的結(jié)構(gòu)特征為，使用與圖3的電流源12A的結(jié)構(gòu)相同的3個電流源12A-1、12A-2、12A-3。在圖18中，電流源12A-1具有由控制器26控制的開關(guān)SW1，電流源12A-2具有由控制器26控制的開關(guān)SW2，而電流源12A-3具有由控制器26控制的開關(guān)SW3。其他的結(jié)構(gòu)，與圖17一樣。
圖19為示出圖16的振蕩電路40E的第3具體例40Ec的結(jié)構(gòu)的電路圖。另外，圖19只示出從振蕩電路40E的控制器26起至反相器NOT1、NOT2、NOT3及放電電路D1、D2、D3為止的電路。圖19的振蕩電路40Ec的結(jié)構(gòu)特征為，使用與圖4的電流源12B的結(jié)構(gòu)相同的3個電流源12B-1、12B-2、12B-3。在圖19中，電流源12B-1具有由控制器26控制的開關(guān)SW1，電流源12B-2具有由控制器26控制的開關(guān)SW2，而電流源12B-3具有由控制器26控制的開關(guān)SW3。其他的結(jié)構(gòu)，與圖17及圖18一樣。
圖20為示出圖16的振蕩電路40E的動作的時序圖。在圖20中，控制器26，在振蕩電路40E的動作開始后，在將開關(guān)SW1接通之后，延遲規(guī)定的時間間隔量而使開關(guān)SW2接通，此外，延遲上述相同時間間隔量而使開關(guān)SW3接通。結(jié)果，首先，電容器C1充電，在其兩端電壓V1大于等于反相器NOT1的閾值電壓時，從反相器NOT1輸出低電平信號Va。接著，電容器C2充電，在兩端電壓V2變得大于等于反相器NOT2的閾值電壓時，從反相器NOT2輸出低電平信號Vb。于是，電容器C3充電，在兩端電壓V3變得大于等于反相器NOT3的閾值電壓時，從反相器NOT3輸出低電平信號Vc。其中，執(zhí)行利用控制器26的啟動時(電源投入時)的控制，使低電平信號Va和低電平信號Vb在規(guī)定的時間期間中重疊，并且使低電平信號Vb和低電平信號Vc在規(guī)定的時間期間中重疊，使低電平信號Vc和下一個循環(huán)的低電平信號Va在規(guī)定的時間期間中重疊。另外，在圖20中，對于低電平信號Va、Vb、Vc，為使圖示簡單化，圖示采用低活動信號的形式/Va、/Vb、/Vc。
如上所述，因為低電平信號Va、Vb、Vc是依次互相重疊輸出，所以以“或非”門NOR2、NOR3、NOR1的順序，依次在同一周期中依次輸出高脈沖信號Ve、Vf、Vd。對此響應(yīng)，依次輸出發(fā)自置位復位型觸發(fā)器FF3的高電平輸出信號Vq3、發(fā)自置位復位型觸發(fā)器FF2的高電平輸出信號Vq2、發(fā)自置位復位型觸發(fā)器FF1的高電平輸出信號Vq1。其中，放電電路D3、D2、D1也依次重復放電的通/斷。所以，如圖20所示，重復以上的動作，作為從輸出端子30輸出的信號Vq1，以規(guī)定的周期輸出具有規(guī)定的脈沖寬度的高電平信號，即輸出規(guī)定的振蕩信號。
在以上的實施方式4的圖16的振蕩電路40E中，示出的是使用3個電流源12-1、12-2、12-3的示例，但也可以使用4個以上的電流源和與其相對應(yīng)的元件電路構(gòu)成同樣的振蕩電路。
在該振蕩電路中，對各電容器C1、C2、C3，通過互相錯開時間間隔地重復以下的操作，即響應(yīng)復位信號，各電容器C1、C2、C3的電壓由于分別通過其充電實質(zhì)上與經(jīng)過時間成比例地上升并在達到基準電壓Vref之后，響應(yīng)置位信號，通過各電容器C1、C2、C3的放電，隨著經(jīng)過時間從基準電壓Vref下降的操作，可以使從各置位復位型觸發(fā)器FF1、FF2、FF3發(fā)出的輸出信號分別作為具有規(guī)定的周期的振蕩信號輸出。
如上所述，因為在本發(fā)明的實施方式4的半導體電路的振蕩電路中，也是使用實施方式1的電流源12、12A或12B發(fā)出的充電電流和從電流源12、12A或12B發(fā)出的基準電壓Vref，執(zhí)行包含實施方式1的定時器電路的動作的振蕩電路的動作，所以電源電壓Vcc即使下降，但因為一方面依賴電源電壓Vcc的充電電流也變小，另一方面從電源電壓Vcc下降了下降電壓量的基準電壓Vref也減小。所以，電容器C1、C2、C3的各電壓通過充電實質(zhì)上與經(jīng)過時間成比例地上升而達到基準電壓Vref為止的時間幾乎不變。就是說，即使是電源電壓Vcc下降，振蕩電路的振蕩周期也可以保持并且工作。所以，可以提供可以在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的振蕩電路。
(實施方式5)圖21為示出本發(fā)明的實施方式5的半導體電路的振蕩電路40F的結(jié)構(gòu)的電路圖。圖21的振蕩電路40F的特征為，與圖16的振蕩電路40E比較，具有閾值緩沖器THB1、THB2、THB3代替反相器NOT1、NOT2、NOT3，并且具有每個帶有2個反相輸入端子的“或”門OR1、OR2、OR3代替“或非”門NOR1、NOR2、NOR3。在如上構(gòu)成的振蕩電路40F中，除了輸出信號Va、Vb、Vc與圖16的振蕩電路40E比較進行反轉(zhuǎn)之外，與振蕩電路40E同樣地動作。
在以上的實施方式5的圖21的振蕩電路40F中，示出的是使用3個電流源12-1、12-2、12-3的示例，但也可以使用與4個以上的電流源和與其相對應(yīng)的元件電路構(gòu)成同樣的振蕩電路。
圖22為示出圖21的振蕩電路40F的第1具體例40Fa的結(jié)構(gòu)的電路圖。另外，圖22只示出從振蕩電路40F的控制器26起至閾值緩沖器THB1、THB2、THB3及放電電路D1、D2、D3為止的電路。圖22的振蕩電路40Fa的結(jié)構(gòu)特征為，使用與圖2的電流源12的結(jié)構(gòu)相同的3個電流源12-1、12-2、12-3。其中，圖22的振蕩電路40Fa，與圖17的振蕩電路40Ea比較，具有閾值緩沖器THB1、THB2、THB3分別代替反相器NOT1、NOT2、NOT3，只有這一點不同。
圖23為示出圖21的振蕩電路40F的第2具體例40Fb的結(jié)構(gòu)的電路圖。另外，圖23只示出從振蕩電路40F的控制器26起至閾值緩沖器THB1、THB2、THB3及放電電路D1、D2、D3為止的電路。圖23的振蕩電路40Fb的結(jié)構(gòu)特征為，使用與圖3的電流源12A的結(jié)構(gòu)相同的3個電流源12A-1、12A-2、12A-3。其中，圖23的振蕩電路40Fb，與圖18的振蕩電路40Eb比較，具有閾值緩沖器THB1、THB2、THB3分別代替反相器NOT1、NOT2、NOT3，只有這一點不同。
圖24為示出圖21的振蕩電路40F的第3具體例40Fc的結(jié)構(gòu)的電路圖。圖24只示出從振蕩電路40F的控制器26起至閾值緩沖器THB1、THB2、THB3及放電電路D1、D2、D3為止的電路。圖24的振蕩電路40Fc的結(jié)構(gòu)特征為，使用與圖4的電流源12B的結(jié)構(gòu)相同的3個電流源12B-1、12B-2、12B-3。其中，圖24的振蕩電路40Fc，與圖19的振蕩電路40Ec比較，具有閾值緩沖器THB1、THB2、THB3分別代替反相器NOT1、NOT2、NOT3，只有這一點不同。
如上所述，在本發(fā)明的實施方式5的半導體電路的振蕩電路中，具有與實施方式4同樣的作用效果，即使是電源電壓Vcc下降，振蕩電路的振蕩周期也可以保持并且工作，可以提供可以在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的振蕩電路。
如以上所詳述，根據(jù)本發(fā)明的半導體電路，使用以電源電壓驅(qū)動，輸出依賴上述電源電壓的電流的同時輸出從上述電源電壓下降了預定的下降電壓量的基準電壓的電流源對電容器進行充電，具有將上述電容器的電壓與從上述電流源輸出的基準電壓進行比較，并在大于等于上述基準電壓時，輸出輸出信號的比較器，構(gòu)成從電源電壓的供給的開始，上述電容器的電壓通過上述電容器的充電實質(zhì)上與經(jīng)過時間成比例地上升，并且達到上述基準電壓為止的延遲時間之后輸出上述輸出信號的定時器電路。因此，上述電源電壓即使下降，但因為一方面依賴上述電源電壓的充電電流也變小，另一方面從上述電源電壓下降了上述下降電壓量的基準電壓也減小，所以上述電容器的電壓通過上述電容器的充電，實質(zhì)上與經(jīng)過時間成比例地上升，并且達到上述基準電壓為止的延遲時間幾乎不變。就是說，即使是上述電源電壓下降，定時器電路的延遲時間也可以保持并且工作。所以，可以提供可以在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的定時器電路及包含該定時器電路的振蕩電路。
權(quán)利要求
1.一種半導體電路，其特征在于具有以電源電壓驅(qū)動，輸出依賴上述電源電壓的電流，且輸出從上述電源電壓下降了預定的下降電壓量的基準電壓的電流源；利用從上述電流源輸出的電流進行充電的電容器；以及將上述電容器的電壓與從上述電流源輸出的基準電壓進行比較，并在大于等于上述基準電壓時，輸出輸出信號的比較器，且構(gòu)成從電源電壓供給的開始，上述電容器的電壓通過上述電容器的充電實質(zhì)上與經(jīng)過時間成比例地上升，一直到達到上述基準電壓為止的延遲時間之后輸出上述輸出信號的定時器電路。
2.如權(quán)利要求1所述的半導體電路，其特征在于上述電流源具有包含第1和第2P溝道MOSFET的電流鏡電路；第1電阻；以及第2電阻，在上述電源電壓和接地之間插入上述第1P溝道MOSFET和上述第1電阻，上述電流源將作為從上述電源電壓下降了上述第1P溝道MOSFET的閾值電壓量的電壓值的上述第1電阻的兩端的電壓作為基準電壓輸出，上述電流源從上述電源電壓經(jīng)上述第2P溝道MOSFET及上述第2電阻向上述電容器輸出電流。
3.如權(quán)利要求1所述的半導體電路，其特征在于上述電流源具有包含第1和第2N溝道MOSFET的第1電流鏡電路；包含第1和第2P溝道MOSFET的第2電流鏡電路；第1電阻；以及第2電阻，上述第1電流鏡電路和上述第2電流鏡電路級聯(lián)連接，在上述電源電壓和接地之間插入上述第1電阻和上述第1N溝道MOSFET，上述電流源將作為從上述電源電壓經(jīng)上述第1電阻下降了的電壓值的上述第1N溝道MOSFET的兩端的電壓，經(jīng)上述第2N溝道MOSFET輸出的電壓作為基準電壓輸出，上述電流源從上述電源電壓經(jīng)上述第2P溝道MOSFET及上述第2電阻向上述電容器輸出電流。
4.如權(quán)利要求1所述的半導體電路，其特征在于上述電流源具有包含第1和第2P溝道MOSFET的第1電流鏡電路；包含第1和第2N溝道MOSFET的第2電流鏡電路；包含第3和第4P溝道MOSFET的第3電流鏡電路；第1電阻；以及第2電阻，上述第1電流鏡電路、上述第2電流鏡電路和上述第3電流鏡電路級聯(lián)連接，在上述電源電壓和接地之間插入上述第1P溝道MOSFET和上述第1電阻，上述電流源將作為從上述電源電壓下降了上述第1P溝道MOSFET的閾值電壓量的值的上述第1電阻的兩端的電壓，經(jīng)上述第2P溝道MOSFET及上述第2電流鏡電路輸出的電壓作為基準電壓輸出，上述電流源從上述電源電壓經(jīng)上述第4P溝道MOSFET及上述第2電阻向上述電容器輸出電流。
5.一種半導體電路，其特征在于包括以電源電壓驅(qū)動，輸出依賴上述電源電壓的電流，且輸出從上述電源電壓下降了預定的第1下降電壓量的第1基準電壓和從上述第1基準電壓下降了預定的第2下降電壓量的第2基準電壓的電流源；利用從上述電流源輸出的電流進行充電的電容器；將上述電容器的電壓與上述第1基準電壓進行比較，并在大于等于上述第1基準電壓時，輸出置位信號的第1比較器；將上述電容器的電壓與上述第2基準電壓進行比較，并在小于等于上述第2基準電壓時，輸出復位信號的第2比較器；響應(yīng)上述置位信號進行置位，響應(yīng)上述復位信號進行復位，在上述置位后一直到上述復位為止輸出輸出信號的置位復位型觸發(fā)器；以及響應(yīng)上述置位信號使上述電容器放電的放電電路；構(gòu)成通過重復響應(yīng)上述復位信號，上述電容器的電壓通過上述電容器的充電從上述第2基準電壓實質(zhì)上與經(jīng)過時間成比例地上升并且在達到上述第1基準電壓之后，響應(yīng)上述置位信號，通過上述電容器的放電從上述第1基準電壓隨著經(jīng)過時間下降并且達到上述第2基準電壓的動作，將來自上述置位復位型觸發(fā)器的輸出信號作為具有規(guī)定的周期的振蕩信號輸出的振蕩電路。
6.如權(quán)利要求5所述的半導體電路，其特征在于上述電流源具有包含第1和第2N溝道MOSFET的第1電流鏡電路；包含第1和第2P溝道MOSFET的第2電流鏡電路；第1電阻；以及第2電阻，上述第1電流鏡電路和上述第2電流鏡電路級聯(lián)連接，在上述電源電壓和接地之間插入上述第1電阻和上述第1N溝道MOSFET，上述電流源將作為從上述電源電壓經(jīng)上述第1電阻而下降了的電壓值的上述第1N溝道MOSFET的兩端的電壓作為上述第2基準電壓輸出，將經(jīng)上述第2N溝道MOSFET輸出的上述第2基準電壓的電壓作為第1基準電壓輸出，上述電流源從上述電源電壓經(jīng)上述第2P溝道MOSFET及上述第2電阻向上述電容器輸出電流。
7.如權(quán)利要求5所述的半導體電路，其特征在于上述電流源具有包含第1和第2P溝道MOSFET的第1電流鏡電路；包含第1和第2N溝道MOSFET的第2電流鏡電路；包含第3和第4P溝道MOSFET的第3電流鏡電路；第1電阻；以及第2電阻，上述第1電流鏡電路、上述第2電流鏡電路和上述第3電流鏡電路級聯(lián)連接，在上述電源電壓和接地之間插入上述第1P溝道MOSFET和上述第1電阻，上述電流源將作為從上述電源電壓下降了上述第1P溝道MOSFET的閾值電壓量的值的上述第1電阻的兩端的電壓經(jīng)上述第2P溝道MOSFET輸出的電壓作為第2基準電壓輸出，將經(jīng)上述第2電流鏡電路輸出上述第2基準電壓時得到的電壓作為第1基準電壓輸出，上述電流源從上述電源電壓經(jīng)上述第4P溝道MOSFET及上述第2電阻向上述電容器輸出電流。
8.如權(quán)利要求5至7中任何一項所述的半導體電路，其特征在于上述放電電路是由N溝道MOSFET構(gòu)成的。
9.一種半導體電路，其特征在于包括以電源電壓驅(qū)動，輸出依賴上述電源電壓的電流，且輸出從上述電源電壓下降了預定的下降電壓量的基準電壓，互相以預定的時間間隔量延遲進行開始動作的大于等于3個的整數(shù)N個的電流源；利用從上述N個電流源分別輸出的電流進行充電的N個電容器；響應(yīng)置位信號進行置位，響應(yīng)復位信號進行復位，在上述復位后一直到上述置位為止輸出輸出信號的N個置位復位型觸發(fā)器；在從上述N個電容器輸出的信號電壓變得大于等于規(guī)定閾值時將各個閾值結(jié)果信號輸出的N個閾值元件；將表示在上述N個閾值元件之中，來自各1對的閾值元件的閾值結(jié)果信號同時輸出的同時輸出信號，作為與上述N個置位復位型觸發(fā)器之中的對應(yīng)的各1對的置位復位型觸發(fā)器的置位信號和復位信號輸出的N個門元件；以及響應(yīng)從上述N個置位復位型觸發(fā)器輸出的輸出信號使上述N個電容器分別放電的N個放電電路；構(gòu)成通過對上述各電容器，隔著上述時間間隔重復響應(yīng)上述復位信號，上述各電容器的電壓通過上述各電容器的充電實質(zhì)上與經(jīng)過時間成比例地上升并且在達到上述基準電壓之后，響應(yīng)上述置位信號，通過上述各電容器的放電從上述基準電壓隨著經(jīng)過時間下降的動作，將來自上述各置位復位型觸發(fā)器的輸出信號作為具有規(guī)定的周期的振蕩信號分別輸出的振蕩電路。
10.如權(quán)利要求9所述的半導體電路，其特征在于上述各閾值元件是反相器，上述各門元件是“或非”門。
11.如權(quán)利要求9所述的半導體電路，其特征在于上述各閾值元件是閾值緩沖器，上述各門元件是帶有反相輸入端子的“或”門。
12.如權(quán)利要求9至11中的任一項所述的半導體電路，其特征在于上述各電流源具有包含第1和第2P溝道MOSFET的電流鏡電路；第1電阻；以及第2電阻，在上述電源電壓和接地之間插入上述第1P溝道MOSFET和上述第1電阻，上述各電流源將作為從上述電源電壓下降了上述第1P溝道MOSFET的閾值電壓量的電壓值的上述第1電阻的兩端的電壓作為基準電壓輸出，上述各電流源從上述電源電壓經(jīng)上述第2P溝道MOSFET及上述第2電阻向上述電容器輸出電流。
13.如權(quán)利要求9至11中的任一項所述的半導體電路，其特征在于上述各電流源具有包含第1和第2N溝道MOSFET的第1電流鏡電路；包含第1和第2P溝道MOSFET的第2電流鏡電路；第1電阻；以及第2電阻，上述第1電流鏡電路和上述第2電流鏡電路級聯(lián)連接，在上述各電源電壓和接地之間插入上述第1電阻和上述第1N溝道MOSFET，上述各電流源將作為從上述電源電壓經(jīng)上述第1電阻下降了的電壓值的上述第1N溝道MOSFET的兩端的電壓，經(jīng)上述第2N溝道MOSFET輸出的電壓作為基準電壓輸出，上述各電流源從上述電源電壓經(jīng)上述第2P溝道MOSFET及上述第2電阻向上述電容器輸出電流。
14.如權(quán)利要求9至11中的任一項所述的半導體電路，其特征在于上述各電流源具有包含第1和第2P溝道MOSFET的第1電流鏡電路；包含第1和第2N溝道MOSFET的第2電流鏡電路；包含第3和第4P溝道MOSFET的第3電流鏡電路；第1電阻；以及第2電阻，上述第1電流鏡電路、上述第2電流鏡電路和上述第3電流鏡電路級聯(lián)連接，在上述各電源電壓和接地之間插入上述第1P溝道MOSFET和上述第1電阻，上述各電流源將作為從上述電源電壓下降了上述第1P溝道MOSFET的閾值電壓量的值的上述第1電阻的兩端的電壓經(jīng)上述第2P溝道MOSFET及上述第2電流鏡電路輸出的電壓作為基準電壓輸出，上述各電流源從上述電源電壓經(jīng)上述第4P溝道MOSFET及上述第2電阻向上述電容器輸出電流。
15.如權(quán)利要求9至11中的任一項所述的半導體電路，其特征在于上述各放電電路是由N溝道MOSFET構(gòu)成的。
全文摘要
提供一種半導體電路，是可以在從較低電壓起的廣闊范圍的電源電壓范圍中穩(wěn)定工作的定時器電路或振蕩電路。其中使用以電源電壓Vcc驅(qū)動，輸出依賴電源電壓Vcc的電流的同時輸出從電源電壓Vcc下降了預定的下降電壓量的基準電壓Vref的電流源(12)對電容器(11)進行充電。比較器(14)將電容器(11)的電壓與從電流源(12)輸出的基準電壓Vref進行比較，并在大于等于基準電壓Vref時，輸出輸出信號。定時器電路(40)，從電源電壓Vcc的供給開始，電容器(11)的電壓通過電容器(11)的充電實質(zhì)上與經(jīng)過時間成比例地上升，并且在達到基準電壓Vref為止的延遲時間之后輸出輸出信號。
文檔編號H03K3/011GK1787369SQ20051002288
公開日2006年6月14日 申請日期2005年12月9日 優(yōu)先權(quán)日2004年12月10日
發(fā)明者視戶伸介 申請人:三菱電機株式會社