專利名稱：電壓比較器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及差動放大器和具有該差動放大器的電壓比較器電路，特別是涉及適用于高速的差動接口電路等的電壓比較器電路。
背景技術(shù)：
近來，高速的差動接口電路用于各種裝置的有很多。例如在TFT_LCD(Thin Film Transistor Liquid Crystal Display)領(lǐng)域，作為LCD驅(qū)動器LSI和定時控制器LSI之間的接口，RSDS(Reduce SwingDifferencial Signaling美國NS公司的注冊商標)及mini-LVDS(miniVoltage Differencial Signaling美國TI公司的注冊商標)等正在進行標準化。它們的接收器電路中使用了具有差動輸入的電壓比較器電路。
電壓比較器電路中輸入的頻率，RSDS為約85MHz的差動信號，mini-LVD為約200MHz的差動信號。還有，對于輸入差動電壓，差動信號成分為±50mV，同相信號成分為0.3V～VDD-0.5V的程度。
作為要求電壓比較器電路所具有的特性，要求它們是滿足這些規(guī)范的電路。可是，現(xiàn)在所發(fā)表的電路構(gòu)成難以在滿足同相信號成分的規(guī)格的同時，也滿足動作速度。
圖6是表示非專利文獻1(IEEE J.Solid-State Circuits.vol.29 No.12.Dec.1994 pp 1505～1513)“A Compact Power-Efficient 3V CMOS Rail-to-Rail Input/Output Operational Amplifire for VLSI Cell Libraries”)記載的差動放大電路的構(gòu)成的圖。
參照圖6，該差動放大器，在具有由第1P溝道MOS晶體管MP1和第2P溝道MOS晶體管MP2構(gòu)成的第1差動對、由第1N溝道MOS晶體管MN1和第2N溝道MOS晶體管MN2構(gòu)成的第2差動對而構(gòu)成的差動放大電路中，具有各自的柵極共連，且與第1電壓源V1連接的第3和第4N溝道MOS晶體管MN3、MN4；各自的柵極共連，且各自的源極共連的第3和第4P溝道MOS晶體管MP3、MP4；各自的柵極共連，且與第2電壓源V2連接的第5和第6P溝道MOS晶體管MP5、MP6；連接在上述第1差動對(MP1、MP2)的共連的源極和正電源VDD間的第1恒流源(供給電流I1)；連接在第2差動對(MN1、MN2)的共連的源極和負電源間的第2恒流源(供給電流I2)；連接在第3N溝道MOS晶體管MN3的源極和負電源間的第3恒流源(供給電流13)；以及連接在第4N溝道MOS晶體管MN4的源極和負電源間的第4恒流源(供給電流I4)。
構(gòu)成第1差動對的第1和第2P溝道MOS晶體管MP1、MP2的漏極分別與第3和第4N溝道MOS晶體管MN3、MN4的源極連接。
還有，構(gòu)成第2差動對的第1N溝道MOS晶體管MN1的漏極、第3P溝道MOS晶體管MP3漏極和第5P溝道MOS晶體管MP5的源極共連，構(gòu)成第2差動對的第2N溝道MOS晶體管MN2的漏極、第4P溝道MOS晶體管MP4的漏極和第6P溝道MOS晶體管MP6的源極共連。
第3P溝道MOS晶體管MP3的柵極、第5P溝道MOS晶體管MP5的漏極和第3N溝道MOS晶體管MN3的漏極共連。
第1N溝道MOS晶體管MN1的柵極和第1P溝道MOS晶體管MP1的柵極共連而作為正相輸入端子，第2N溝道MOS晶體管MN2的柵極和第2P溝道MOS晶體管MP2的柵極共連而作為反相輸入端子。
第6P溝道MOS晶體管MP6的漏極和第4N溝道MOS晶體管MN4的漏極共連而作為輸出端子。
電壓比較器電路采用了差動放大器，可以作為電壓比較器電路來使用圖6的現(xiàn)有的差動放大器。然而，在實際作為電壓比較器電路來使用圖6的差動放大器的場合，需要進行波形整形。
為了波形整形的目的，需要在該差動放大電路的后級連接CMOS反相器。
圖9是表示其具體構(gòu)成的圖。參照圖9，對差動放大器的輸出連接第1CMOS反相器INV1的輸入端子。對第1CMOS反相器INV1的后級，作為波形整形目的，再串聯(lián)連接第2和第3CMOS反相器INV2、INV3，把第3CMOS反相器INV3的輸出作為最終輸出。
圖10是表示圖9的CMOS反相器的具體電路構(gòu)成的例子的圖。參照圖10，CMOS反相器具有源極與正電源VDD連接的P溝道晶體管MP1和漏極與P溝道MOS晶體管MP1的漏極連接而與輸出端子連接、源極與負電源VSS(GND)連接的N溝道MOS晶體管MN1，P溝道MOS晶體管MP1和N溝道MOS晶體管MN1的柵極共連而與輸入端子連接。
以下，對于作為電壓比較器電路而使用了該差動放大器的情況進行分析。首先參照圖7和圖8，說明與由MOS晶體管構(gòu)成的差動放大器有關(guān)的基本動作。圖7是差動放大電路的基本電路構(gòu)成，圖8用于表示其輸入電壓對輸出電流的直流轉(zhuǎn)換特性。N溝道MOS晶體管MN1和MN2的源極共連，恒流源ISS連接在該共連的源極和負電源間。并且，MN1的柵極與電壓源Vi1連接，MN2的柵極與電壓源Vi2連接。此處把MN1和MN2的柵極-源極間電壓分別設為VGS1和VGS2的話，根據(jù)輸入電壓的關(guān)系，下式(1)成立。
Vi1-VGS1+VGS2-Vi2＝0-----------------------(1)并且，把漏極電流分別設為Id1、Id2，把MOS晶體管MN1和MN2的柵極寬度和柵極長度分別設為W和L，把漂移率設為μ，把單位面積的柵極氧化膜電容設為CO，把域值設為VT的話，跨導β(參照下式(2))、MOS晶體管MN1和MN2的柵極-源極間電壓VGS1、VGS2由下式(3)、(4)給出。
β=WLμCO---(2)]]>VGS1=2Id1β+VT---(3)]]>VGS2=2Id2β+VT---(4)]]>此處，求偏置電流ISS完全轉(zhuǎn)變?yōu)镸N1晶體管一方的差動電壓Vid的話，由(1)、(3)、(4)式導出下式(5)。
ΔVid=Vi1-Vi2=(2ISSβ-VT)-VT=2ISSβ---(5)]]>并且，把Vi1＝Vi2時的柵極·源極間電壓VGS設為VGS0的話，此時MN1和MN2的漏極電流都為ISS/2，能得到下式(6)。
VGS01=ISSβ+VT---(6)]]>從而，根據(jù)(5)式和(6)式，得到下式(7)。
∴ΔVid=2(VGS0-VT)---(7)]]>該(7)式為MOS差動級完全轉(zhuǎn)變的條件式。這樣，輸入差動電壓為(7)式所表示的值以上時，差動級的偏置電流源流過一方晶體管，另一方晶體管的電流為0。這就成為比較器動作。
但是，即使不這樣完全轉(zhuǎn)變，隨本差動級的下級的構(gòu)成而定，在此以下的差動電壓也可充分地進行比較器的動作。這是由于該差動級具有充分的增益。圖8是表示在該差動級中輸入電壓與構(gòu)成差動級的漏極電流的關(guān)系曲線的圖。
以下對圖6的差動放大器進行詳細說明。圖6的差動放大器是所謂折疊式柵地-陰地放大器(フオ一ルデッドカスコ一ド)型的差動放大器電路。
該電路根據(jù)輸入電壓范圍，有以下3種動作方式。
<第1和第2差動對兩方進行動作的場合>
把輸入電壓設為Vin，VDD-(VGS(MP1/2)+VDS(sat)(I1))＞Vix＞VGS(MN1/2)+VDS(sat)(I2)-------(8)在以下條件時，第1和第2差動對兩方就成為動作狀態(tài)VGS(MN1/2)N溝道MOS晶體管MN1/2的柵極-源極間電壓，VDS(sat)(I2)在構(gòu)成電流源I2的N溝道MOS晶體管的飽和點的漏極-源極間電壓(在5極管區(qū)域進行動作的臨界的電壓)，VGS(MP1/2)P溝道MOS晶體管MP1/2的柵極-源極間電壓，VDS(sat)(I1)在構(gòu)成電流源I1的P溝道MOS晶體管的飽和點的漏極-源極間電壓(在5極管區(qū)域進行動作的臨界的電壓)。
首先假定輸入了In+側(cè)比In-高，且為(7)式以上的電壓的話，該電路就進行電壓比較器電路動作，因而第1差動對(MP1、MP2)的偏置電流I1全部流過第2P溝道MOS晶體管MP2一方。并且第1P溝道MOS晶體管MP1一方的電流為0。另一方面，第2差動對(MN1、MN2)的偏置電流I2全部流過第1N溝道MOS晶體管MN1一方。并且，第2N溝道MOS晶體管MN2一方的電流為0。如果看此時的各晶體管的偏置電流狀態(tài)的話，把第3N溝道MOS晶體管MN3的漏極電流設為ID(MN3)，把第4N溝道MOS晶體管MN4的漏極電流設為ID(MN4)，則下式(9)、(10)成立。
ID(MN4)＝I4-I1----------------------------(9)ID(MN3)＝I3---------------------------(10)此處，I1、I3、I4的關(guān)系如下。
I3＝I4≥I1---------------------------(11)另一方面，因為第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第3N溝道MOS晶體管MN3的漏極電流ID(MN3)相同，所以下式(12)成立。
ID(MP5)＝ID(MN3)-----------------------------(12)還有，第3P溝道MOS晶體管MP3的漏極電流ID(MN3)是第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第1N溝道MOS晶體管MN1的漏極電流ID(MP1)的疊加，ID(MP5)＝I3，ID(MN1)＝I2，因此，下式(13)成立。
ID(MP3)＝ID(MP5)+ID(MN1)＝I3+I2---------------(13)第4P溝道MOS晶體管MP4與第3P溝道MOS晶體管MP3各自的柵極和源極共連，因而各自的漏極電流相等。因此，第4P溝道MOS晶體管MP4的漏極電流ID(MP4)由下式(14)給出。
ID(MP4)＝ID(MP3)＝I3+I2----------------------(14)還有，第6P溝道MOS晶體管MP6的漏極電流ID(MP6)是從第4P溝道MOS晶體管MP4的漏極電流ID(MP4)中減去了第2N溝道MOS晶體管MN2的漏極電流ID(MN2)后的值，不過，在該狀態(tài)下該ID(MN2)是0，因而由下式(15)給出。
ID(MP6)＝ID(MP4)-ID(MN2)＝I3+I2---------------(15)第6P溝道MOS晶體管MP6的漏極和第4N溝道MOS晶體管MN4的漏極共連而成為輸出端子，因而輸出電流為上述(15)式和(9)式相減的值(ID(MP6)-ID(MN4))。即，輸出端子成為高電平，此時的電流吐出能力Iout由下式(16)給出。
Iout＝(I3+I2)-(I4-I1)--------------------------(16)此處，I3＝I4，結(jié)果，輸出端電流Iout就成為具有Iout＝I1+I2------------------------------------(17)的電流吐出能力的高電平。電位上大致成為正電源的VDD。
其次，這次假定輸入了In+側(cè)比In-低且為(7)式以上的電壓的話，本電路就進行電壓比較器電路動作，因而第1差動對的偏置電流I1全部流過第1P溝道MOS晶體管MP1一方。并且第2P溝道MOS晶體管MP2一方的電流為0。另一方面，第2差動對的偏置電流I2全部流過第2N溝道MOS晶體管MN2一方。并且，第1N溝道MOS晶體管MN1一方的電流為0。如果看此時的各晶體管的偏置電流狀態(tài)的話，把第3N溝道MOS晶體管MN3的漏極電流設為ID(MN3)，把第4N溝道MOS晶體管MN4的漏極電流設為ID(MN4)，則下式(18)、(19)成立。
ID(MN4)＝I4--------------------------(18)ID(MN3)＝I3-I1------------------------(19)另一方面，因為第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第3N溝道MOS晶體管MN3的漏極電流ID(MN3)相同，所以由下式(20)給出。
ID(MP5)＝ID(MN3)------------------------------(20)還有，第3P溝道MOS晶體管MP3的漏極電流ID(MP3)是第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第1N溝道MOS晶體管MN1的漏極電流ID(MP1)的疊加，在該狀態(tài)下ID(MP5)＝I3，ID(MN1)＝0，因此，下式(21)成立。
ID(MP3)＝ID(MP5)+ID(MN1)＝I3-I1------------------(21)第4P溝道MOS晶體管MP4與第3P溝道MOS晶體管MP3各自的柵極和源極共連，因而各自的漏極電流相等。因此，第4P溝道MOS晶體管MP4的漏極電流ID(MP4)也由下式(22)給出。
ID(MP4)＝ID(MP3)＝I3-I1-------------------------(22)還有，第6P溝道MOS晶體管MP6的漏極電流ID(MP6)是從第4P溝道MOS晶體管MP4的漏極電流ID(MP4)中減去了第2N溝道MOS晶體管MN2的漏極電流ID(MN2)后的值，在該狀態(tài)下該ID(MN2)是I2，因而由下式(23)給出。
ID(MP6)＝ID(MP4)-ID(MN2)＝I3-I1-I2--------------(23)同樣，輸出電流為(18)式和(23)式所示的電流的相減的值。即，輸出端電流Iout以從輸出端吐出的電流為正，由下式(24)給出。
Iout＝I4-(I3-I1-I2)------------------------------(24)此處，由于I3＝I4，結(jié)果，輸出端電流Iout就成為具有Iout＝I1+I2-------------------------------------(25)的電流吸入能力的低電平。電位大致為負電源(GND)的0V。
<僅第1差動對進行動作的場合>
相對于上述[1]場合，在該場合的輸入電壓Vin為0＜Vin＜VGS(MN1/2)+VDS(sat)(I2)-----------------------(26)時，僅第1差動級進行動作。這是因為不能獲得作為構(gòu)成I2的恒流源而工作的MOS晶體管的漏極和源極間電壓，成為I2＝0。結(jié)果第2差動級就不進行動作。此時的輸出端子(OUT)上的驅(qū)動電流，詳細的分析方法省略，不過，與[1]的場合同樣分析的話，吐出電流/吸入電流都由下式(27)給出。
Iout＝I1------------------------------------------(27)[3]<僅第2差動對進行動作的場合>
相對于上述[1]場合，在該場合的輸入電壓Vin為VDD＞Vin＞VDD-(VGS(MP1/2)+VDS(sat)(I1))--------------(28)時，僅第2差動級進行動作。這是因為不能獲得作為構(gòu)成I1的恒流源而工作的MOS晶體管的漏極和源極間電壓，成為I1＝0。結(jié)果，第1差動級就不進行動作。此時的輸出端子(OUT)上的驅(qū)動電流，詳細的分析方法省略，不過，與[1]的場合同樣分析的話，吐出電流/吸入電流都成為下式(29)。
Iout＝I2-----------------------------------------(29)根據(jù)以上情況可知，輸出的驅(qū)動能力，全部直接依賴于差動輸入級的偏置電流值。
因而，為了提高驅(qū)動能力，只有提高差動級的偏置電流的方法。該驅(qū)動電流用于對與電壓比較器電路的輸出端子相連的寄生電容進行充電/放電。因此，動作速度依賴于該偏置電流。
輸入頻率上升的話，該差動放大器的輸出就會接近正弦(sin)波。
因而，用于把該輸出Sin波轉(zhuǎn)換為矩形波的用于進行所謂波形整形的CMOS反相器電路與該差動放大器的后級連接。
CMOS反相器，作為域值設定為約VDD/2，因而CMOS反相器的輸入波形以橫切了該VDD/2時為界，在此以下時，輸出為高電平(VDD)，在此以上時，輸出為低電平(VSS(GND))。這樣來進行波形整形。CMOS反相器為多級(此處3級)是因為1級不能完全進行波形整形。
另外，專利文獻1中披露了，合成由P溝道MOS晶體管構(gòu)成的差動放大器和由N溝道MOS晶體管構(gòu)成的差動放大器的輸出，使同相輸入電壓從電源電位擴大到了GND的構(gòu)成。
IEEE J.Solid-State Circuits.vol.29 No.12.Dec.1994pp.1505～1513“A Compact Power-Efficient 3V CMOS Rail-to-RailInput/Output Operational Amplifire for VLSI Cell Libraries”[專利文獻1]特開平3-62712號公報發(fā)明內(nèi)容[發(fā)明要解決的課題]如上所述，要使使用了圖7的差動放大器的電壓比較器電路高速動作，需要增大第1電流源～第4電流源的電流值。結(jié)果，消耗功率就會變大。
還有，為了使輸出端子的波形不振蕩至滿電源，與該電壓比較器電路的后級連接的反相器的N溝道MOS晶體管和P溝道MOS晶體管兩方同時導通，流過所謂貫通電流，進而引起漏極功率的增大。
再有，為了使圖7的差動放大器高速動作而要提高輸出驅(qū)動電流的話，驅(qū)動電流，由第1和第2恒流源決定，就需要使它們的電流I1、I2增加。結(jié)果，消耗功率就會增加。還有，輸出端子波形不振蕩至滿電源，晶體管為縱積(縦積み)也是起因之一。
圖11表示把該圖7的差動放大器做成圖9所示的構(gòu)成，輸入差動信號的頻率為200MHz，差動振幅為+50mV，同相信號電壓為0.3V時的各輸出波形(模擬值)。
從圖11可知，盡管輸入差動信號的占空比是50％，但最終輸出波形的占空比大大地偏離了50％。
因而，本發(fā)明是鑒于這樣的問題點而提出的，其目的在于，以簡單的電路構(gòu)成，提供可進行高速動作的差動放大器和具有該差動放大器的電壓比較器。

本申請所披露的發(fā)明，為了達到上述目的，大致如下。
本發(fā)明的一個方面(側(cè)面)所涉及的差動放大器，具有具有輸入差動輸入信號，由第1和第2電流源分別驅(qū)動的第1和第2導電型的第1和第2差動對的輸入級差動級；構(gòu)成上述第1和第2差動對的差動輸出(對)的負載，使上述第1差動對的差動輸出信號(對)和上述第2差動對的差動輸出信號(對)分別相加而折回(折り返し)，進行差動輸出的折疊式柵地-陰地放大器(folded cascode)型的差動級；以及在第1和第2電源間相對配置，分別在輸入處接受上述折疊式柵地-陰地放大器型的差動級的差動輸出(對)，輸出與輸出端子共連的第1和第2導電型的第1和第2電流鏡像電路。
在本發(fā)明所涉及的差動放大器中，上述折疊式柵地-陰地放大器型的差動級也可以構(gòu)成為在上述第1電源和第2電源間，至少包括控制端子分別連接的第1至第3晶體管對和二個電流源，與上述第1電源側(cè)連接的上述第1晶體管對和上述第2晶體管對構(gòu)成柵地-陰地放大器電流鏡像電路，上述第1差動對的差動輸出(對)與上述第1晶體管對和上述第2晶體管對的各連接點連接，上述第2差動對的差動輸出(對)與一端與上述第2電源共連的上述二個電流源的另一端和上述第3晶體管對的各連接點連接，上述第2晶體管對的一輸出與上述第2電流鏡像電路的輸入端連接，上述第3晶體管對的一輸出與上述第1電流鏡像電路的輸入端連接。
在本發(fā)明的又一方面所涉及的差動放大器中，上述折疊式柵地-陰地放大器型的差動級也可以構(gòu)成為在上述第1電源和第2電源間，至少包括控制端子分別連接的第1至第3晶體管對和二個電流源，與上述第2電源側(cè)連接的上述第1晶體管對和上述第2晶體管對構(gòu)成柵地-陰地放大器電流鏡像電路，上述第1差動對的差動輸出(對)與一端與上述第1電源共連的上述二個電流源的另一端和上述第3晶體管對的各連接點連接，上述第2差動對的差動輸出(對)與上述第1晶體管對和上述第2晶體管對的各連接點連接，上述第2晶體管對的一輸出與上述第1電流鏡像電路的輸入端連接，上述第3晶體管對的一輸出與上述第2電流鏡像電路的輸入端連接。
在本發(fā)明的又一方面所涉及的差動放大器中，上述折疊式柵地-陰地放大器型的差動級也可以構(gòu)成為在上述第1電源和第2電源間，至少包括第3電流鏡像電路、柵極彼此連接的第1晶體管對和二個電流源，上述第1差動對的差動輸出(對)分別與上述第3電流鏡像電路的輸入端和上述第1電流鏡像電路的輸入端連接，上述第2差動對的差動輸出(對)分別與上述第1晶體管對和上述二個電流源的各連接點連接，上述第1晶體管對的一輸出與上述第2電流鏡像電路的輸入端連接，上述第3電流鏡像電路的輸出與上述第2電流鏡像電路的輸入端連接。
本發(fā)明的的再一方面(側(cè)面)所涉及的電壓比較器在上述差動放大器的輸出級具有波形整形電路。波形整形電路由反相器或緩沖器電路構(gòu)成。
根據(jù)本發(fā)明，采用具有輸入差動級、折疊式柵地-陰地放大器差動級、在電源間相對配置的第1和第2電流鏡像電路的簡易構(gòu)成，實現(xiàn)了高速動作。
根據(jù)本發(fā)明，使第1和第2電流鏡像電路具有電流放大功能，從而使驅(qū)動能力增加，使高速動作成為可能。
根據(jù)本發(fā)明，以波形整形的目的，在差動放大器的輸出的后級具有緩沖器，把緩沖器的輸出作為電壓比較器的輸出。


圖1是表示本發(fā)明的第1實施例的差動放大器的電路構(gòu)成的圖。
圖2是表示本發(fā)明的第2實施例的差動放大器的電路構(gòu)成的圖。
圖3是表示本發(fā)明的第3實施例的差動放大器的電路構(gòu)成的圖。
圖4是表示圖1、圖2、圖3中的電流鏡像電路的一構(gòu)成的圖。
圖5是表示本發(fā)明中的模擬的輸入輸出波形的圖。
圖6是表示現(xiàn)有的差動放大電路的電路構(gòu)成的圖。
圖7是表示現(xiàn)有的差動放大級的電路構(gòu)成的圖。
圖8是表示圖7中的輸入輸出特性的圖。
圖9是表示現(xiàn)有的電壓比較器電路的例子的圖。
圖10是CMOS反相器的具體電路例的圖。
圖11是現(xiàn)有例中的模擬的輸入輸出波形圖。
具體實施例方式
以下參照附圖，說明用于實施本發(fā)明的最佳方式。本發(fā)明具有輸入差動輸入信號，具有相反極性的第1和第2差動對的輸入差動級；與上述輸入差動級的差動輸出連接，把上述第1差動對的差動輸出信號和上述第2差動對的差動輸出信號相加的折疊式柵地-陰地放大器(folded Cascode折疊式柵地-陰地放大器)型的差動級；以及在電源間相對配置，分別在輸入處接受折疊式柵地-陰地放大器型的差動級的差動輸出，輸出與輸出端子共連的相反極性的第1和第2電流鏡像電路(CM1、CM2)。接受輸入差動級的輸出電壓(差動輸出)，折回進行電流輸出的折疊式柵地-陰地放大器型的差動級把上述第1差動對的差動輸出信號和上述第2差動對的差動輸出信號相加，把上述折疊式柵地-陰地放大器型的差動級的輸出用上述第1和第2電流鏡像電路分別折回，從輸出端子輸出。使第1和第2電流鏡像電路具有電流放大功能，從而使驅(qū)動能力增加，使高速動作成為可能。根據(jù)本發(fā)明，作為波形整形電路，在差動放大器的輸出的后級具有多級反相器(或緩沖器電路)，把波形整形電路的輸出作為電壓比較結(jié)果輸出。以下就實施例進行詳細說明。
圖1是表示本發(fā)明的第1實施例的差動放大器的等效電路的圖。是具有正相輸入和反相輸入的電壓比較電路所適用的差動放大器。參照圖1，第1實施例的差動放大器具有由源極共連的第1P溝道MOS晶體管MP1和第2P溝道MOS晶體管MP2構(gòu)成的第1差動對；由源極共連的第1N溝道MOS晶體管MN1和第2N溝道MOS晶體管MN2構(gòu)成的第2差動對；柵極共連而與第1電壓源(V1)連接的第3和第4N溝道MOS晶體管MN3、MN4；柵極共連，源極共連而與正電源VDD連接的第3和第4P溝道MOS晶體管MP3、MP4；柵極共連而與第2電壓源(V2)連接的第5和第6P溝道MOS晶體管MP5、MP6；輸入與第4N溝道MOS晶體管MN4的漏極連接，共用端子與正電源VDD連接的第1電流鏡像電路CM1；輸入與第6P溝道MOS晶體管MP6的漏極連接，共用端子與負電源端子(GND)連接的第2電流鏡像電路CM2；在構(gòu)成第1差動對的P溝道晶體管MP1、MP2的共連的源極和正電源VDD間連接的第1恒流源(I1)；在構(gòu)成第2差動對的N溝道MOS晶體管MN1、MN2的共連的源極和負電源(GND)間連接的第2恒流源(I2)；在第3N溝道MOS晶體管MN3的源極和負電源(GND)間連接的第3恒流源(I3)；以及在第4N溝道MOS晶體管MN4的源極和負電源(GND)間連接的第4恒流源(I4)。
構(gòu)成第1差動對的第1P溝道MOS晶體管MP1的漏極與第3N溝道MOS晶體管MN3的源極連接，構(gòu)成第1差動對的第2P溝道MOS晶體管MP2的漏極與第4N溝道MOS晶體管MN4的源極連接。
構(gòu)成第2差動對的第1N溝道MOS晶體管MN1的漏極、第3P溝道MOS晶體管MP3的漏極和第5P溝道MOS晶體管MP5的源極共連，構(gòu)成第2差動對的第2N溝道MOS晶體管MN2的漏極、第4P溝道MOS晶體管MP4的漏極和第6P溝道MOS晶體管MP6的源極共連，第3P溝道MOS晶體管MP3的柵極、第5P溝道MOS晶體管MP5的漏極和第3N溝道MOS晶體管MN3的漏極共連，第1電流鏡像電路CM1的輸出與第2電流鏡像電路CM2的輸出共連，作為輸出端子OUT，第1P溝道MOS晶體管MP1的柵極與第1N溝道MOS晶體管MN1的柵極共連，作為反相輸入端子In-，第2P溝道MOS晶體管MP2的柵極與第2N溝MOS晶體管MN2的柵極共連，作為正相輸入端子In+。是把多級連接的CMOS反相器電路(未圖示)與差動放大器電路的輸出OUT連接，把最終級反相器的輸出作為最終輸出的電壓比較器電路。此處，第1和第2電流鏡像電路CM1、CM2的輸入電流和輸出電流比為1∶k(k＞1)。
此處，表示電流鏡像電路的具體構(gòu)成例。圖4是圖1的第1電流鏡像電路CM1(電流吐出型)和第2電流鏡像電路CM2(電流吸入型)的構(gòu)成例。參照圖4(A)，圖1中的第1電流鏡像電路CM1由2個P溝道MOS晶體管MP1和MP2構(gòu)成，各自的源極和柵極互相共連。并且P溝道MOS晶體管MP1的柵極和漏極共連而構(gòu)成電流鏡像電路CM1的輸入端子，P溝道MOS晶體管MP2的漏極成為電流鏡像電路CM1的輸出端子。并且，共連的源極構(gòu)成電流鏡像電路的共用端子。
其次，參照圖4(B)，圖1中的第2電流鏡像電路CM2由2個N溝道MOS晶體管MN1和MN2構(gòu)成，各自的源極和柵極互相共連。并且N溝道MOS晶體管MN1的柵極和漏極共連而構(gòu)成電流鏡像電路的輸入端子，N溝道MOS晶體管MN2的漏極成為電流鏡像電路CM2輸出端子。并且，共連的源極構(gòu)成電流鏡像電路CM2共用端子。
其次，表示圖1所示的使用了差動放大器的電壓比較器電路的構(gòu)成例。與圖9所示的現(xiàn)有例相同，在差動放大器電路的后級，串聯(lián)連接有3級CMOS反相器(圖10)。
以下對圖1的差動放大器進行詳細說明。該差動放大器采用了所謂折疊式柵地-陰地放大器型的差動放大器。此處，說明本電路的動作。
<第1和第2差動對兩方進行動作的場合>
首先，假定輸入In-側(cè)比In+高的電壓，為(7)式以上的差動輸入電壓的話，圖1的差動放大器就進行比較器的電路動作，因而第1差動對的偏置電流I1全部流過第2P溝道MOS晶體管MP2一方。并且第1P溝道MOS晶體管MP1一方的電流為0。另一方面，第2差動對的偏置電流I2全部流過第1N溝道MOS晶體管MN1一方。并且，第2N溝道MOS晶體管MN2一方的電流為0。如果看此時的各晶體管的偏置電流狀態(tài)的話，把第3N溝道MOS晶體管MN3的漏極電流設為ID(MN3)，把第4N溝道MOS晶體管MN4的漏極電流設為ID(MN4)的話，第4N溝道MOS晶體管MN4的漏極電流ID(MN4)是從電流源I4的值中減去了第2P溝道MOS晶體管MP2的漏極電流ID(MP2)后的值，第3N溝道MOS晶體管MN3的漏極電流ID(MN3)是從電流源I3的值中減去了第1P溝道MOS晶體管MP1的漏極電流ID(MP1)后的值，分別由下式(30)、(31)給出。
ID(MN4)＝I4-ID(MP3)＝I4-I1-----------------------(30)ID(MN3)＝I3-ID(MP1)＝I3--------------------------(31)此處，I1、I3、I4的關(guān)系如下。
I3＝I4≥I1--------------------------------------(32)另一方面，因為第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第3N溝道MOS晶體管MN3的漏極電流ID(MN3)相等，所以下式成立。
ID(MP5)＝ID(MN3)-------------------------------(33)還有，第3P溝道MOS晶體管MP3的漏極電流ID(MN3)是第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第1N溝道MOS晶體管MN1的漏極電流ID(MN1)的疊加，ID(MP5)＝I3，ID(MN1)＝I2，因此，下式成立。
ID(MP3)＝ID(MP5)+ID(MN1)＝I3+I2------------------(34)第4P溝道MOS晶體管MP4與第3P溝道MOS晶體管MP3各自的柵極和源極共連，因而各自的漏極電流相等。因此，第4P溝道MOS晶體管MP4的漏極電流ID(MP4)由下式給出。
ID(MP4)＝ID(MP3)＝I3+I2-------------------------(35)還有，第6P溝道MOS晶體管MP6的漏極電流ID(MP6)是從第4P溝道MOS晶體管MP4的漏極電流ID(MP4)中減去了第2N溝道MOS晶體管MN2的漏極電流ID(MN2)后的值，在該狀態(tài)下該ID(MN2)是0，因而由下式給出。
ID(MP6)＝ID(MP4)-ID(MN2)＝I3+I2----------------(36)上述(30)式和(36)式所示的電流分別成為第1和第2電流鏡像電路CM1、CM2的輸入電流。此處，第1和第2電流鏡像電路CM1、CM2的輸入電流和輸出電流比由下式給出。
輸入電流∶輸出電流＝1∶k ---------------------(37)此處，若具有k＞1的特性的話，輸出端電流Iout就成為第1和第2電流鏡像電路輸出電流的疊加，因而以流入輸出端的電流為正，由下式(38)給出。
Iout＝k(I3+I2)-k(I4-I1)-----------------------(38)此處，由于I3＝I4，結(jié)果，輸出端電流Iout就成為具有下式的電流吸入能力的低電平。
Iout＝k(I3+I2)-------------------------------(39)電位上大致成為負電源(GND)的0V。
其次，假定輸入了In-側(cè)比In+低的電壓的話，圖1的電路就進行電壓比較器電路動作，因而第1差動對的偏置電流I1全部流過第1P溝道MOS晶體管MP1一方。并且第2P溝道MOS晶體管MP2一方的電流為0。另一方面，第2差動對的偏置電流I2全部流過第2N溝道MOS晶體管MN2一方。并且，第1N溝道MOS晶體管MN1一方的電流為0。如果看此時的各晶體管的偏置電流狀態(tài)的話，把第3N溝道MOS晶體管MN3的漏極電流設為ID(MN3)，把第4N溝道MOS晶體管MN4的漏極電流設為ID(MN4)，則分別由下式(40)、(41)給出。
ID(MN4)＝I4-ID(MP2)＝I4-----------------------(40)ID(MN3)＝I3-ID(MP1)＝I3-I1--------------------(41)另一方面，因為第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第3N溝道MOS晶體管MN3的漏極電流ID(MN3)相等，所以下式(42)成立。
ID(MP5)＝ID(MN3)-----------------------------(42)還有，第3P溝道MOS晶體管MP3的漏極電流ID(MP3)是第5P溝道MOS晶體管MP5的漏極電流IAD(MP5)與第1N溝道MOS晶體管MN1的漏極電流ID(MN1)的疊加，在該狀態(tài)下ID(MP5)＝I3-I1，ID(MN1)＝0，因此，下式(43)成立。
ID(MP3)＝ID(MP5)+ID(MN1)＝I3-I1-------------------(43)第4P溝道MOS晶體管MP4與第3P溝道MOS晶體管MP3各自的柵極和源極共連，因而各自的漏極電流相等。因此，第4P溝道MOS晶體管MP4的漏極電流ID(MP4)也同樣由下式(44)給出。
ID(MP4)＝ID(MP3)＝I3-I1--------------------------(44)還有，第6P溝道MOS晶體管MP6的漏極電流ID(MP6)是從第4P溝道MOS晶體管MP4的漏極電流ID(MP4)中減去了第2N溝道MOS晶體管MN2的漏極電流ID(MN2)后的值，在該狀態(tài)下該ID(MN2)是I2，因而由下式給出。
ID(MP6)＝ID(MP4)-ID(MN2)＝I3-I1-I2---------------(45)上式(40)和(45)所示的電流分別成為第1和第2電流鏡像電路CM1、CM2的輸入電流。
因而，輸出端電流Iout以從輸出端吐出的電流為正，由下式(46)給出。
Iout＝kI4-k(I3-I1-I2)----------------------------(46)此處，由于I3＝I4，結(jié)果，輸出端電流Iout就成為具有下式(47)的電流吐出能力的高電平。
Iout＝k(I1+I2)-----------------------------------(47)電位上大致成為正電源的VDD。
此處，由(39)式和(47)式可知，低電平時的吸入電流能力和高電平時的吐出電流能力是相同的值，因此即使在負載上有寄生電容的場合，對其進行了波形整形的數(shù)字波形也能獲得占空比50％的輸出。
以上的說明是由N溝道晶體管構(gòu)成的差動對和由P溝道晶體管構(gòu)成的差動對兩方進行動作時的說明。輸入差動信號的同相信號電壓下降的話，由N溝道晶體管構(gòu)成的差動對就不進行動作。相反，輸入差動信號的同相信號電壓上升的話，由P溝道晶體管構(gòu)成的差動對就不進行動作。以下進行此時的動作說明。
<僅第1差動對進行動作的場合>
在圖1中，對N溝道差動級進行偏置的電流源I2通常由N溝道MOS晶體管構(gòu)成。此時，N溝道差動級進行正常動作的輸入電壓的最低電壓Vin(min)由下式(48)給出。
Vin(min.)＝VGS(MN1/2)+VDS(sat)(I2)-------------------------(48)VGS(MN1/2)N溝道MOS晶體管MN1/2的柵極-源極間電壓，VDS(sat)(12)在構(gòu)成電流源I2的N溝道MOS晶體管的飽和點的漏極-源極間電壓(在5極管區(qū)域進行動作的臨界的電壓)。
在輸入電壓為該Vin(min.)以下的場合，N溝道晶體管差動對不進行動作。因此，在該場合，僅P溝道晶體管差動對動作。在該狀況下，首先，假定輸入了In-側(cè)比In+高的電壓的話，第1差動對的偏置電流I1全部流過第2P溝道MOS晶體管MP2一方。并且第1P溝道MOS晶體管MP1一方的電流為0。另一方面，第2差動對一方在輸入電壓范圍外，因而不動作。即，第1N溝道MOS晶體管MN1和第2N溝道MOS晶體管MN2兩方的漏極電流為0。
如果看此時的各晶體管的偏置電流狀態(tài)的話，把第3N溝道MOS晶體管MN3的漏極電流設為ID(MN3)，把第4N溝道MOS晶體管MN4的漏極電流設為ID(MN4)，則分別由下式(49)、(50)給出。
ID(MN4)＝I4-I1---------------------------------(49)ID(MN3)＝I3------------------------------------(50)另一方面，因為第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第3N溝道MOS晶體管MN3的漏極電流ID(MN3)相同，所以下式(51)成立。
ID(MP5)＝ID(MN3)-------------------------------(51)還有，第3P溝道MOS晶體管MP3的漏極電流ID(MP3)是第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第1N溝道MOS晶體管MN1的漏極電流ID(MN1)的疊加，在該狀態(tài)下ID(MN1)＝0，因此，下式(52)成立。
ID(MP3)＝ID(MP5)＝I3---------------------------(52)第4P溝道MOS晶體管MP4與第3P溝道MOS晶體管MP3各自的柵極和源極共連，因而各自的漏極電流相等。因此，第4P溝道MOS晶體管MP4的漏極電流ID(MP4)由下式(53)給出。
ID(MP4)＝ID(MP3)＝I3---------------------------(53)還有，第6P溝道MOS晶體管MP6的漏極電流ID(MP6)是從第4P溝道MOS晶體管MP4的漏極電流ID(MP4)中減去了第2N溝道MOS晶體管MN2的漏極電流ID(MN2)后的值，在該狀態(tài)下該ID(MN2)是0，因而下式(54)成立。
ID(MP6)＝ID(MP4)-ID(MN2)＝I3-------------------------(54)因而，此時輸出端子OUT變?yōu)榈碗娖?，此時的吸入電流能力Iout由下式(55)給出。
Iout＝kI3-k(I4-I1)＝kI1-------------------------(55)其次，這次假定輸入了In-側(cè)比In+低的電壓的話，該電路就進行電壓比較器電路動作，因而第1差動對的偏置電流I1全部流過第1P溝道MOS晶體管MP1一方。并且第2P溝道MOS晶體管MP2一方的電流為0。另一方面，第2差動對為輸入電壓范圍外的輸入電壓，因而不進行動作。即，第1N溝道MOS晶體管MN1和第2N溝道MOS晶體管MN2兩方的電流為0。如果看此時的各晶體管的偏置電流狀態(tài)的話，把第3N溝道MOS晶體管MN3的漏極電流設為ID(MN3)，把第4N溝道MOS晶體管MN4的漏極電流設為ID(MN4)，則分別由下式(56)、(57)給出。
ID(MN4)＝I4-ID(MP2)＝I4------------------------(56)ID(MN3)＝I3-ID(MP1)＝I3-I1---------------------(57)另一方面，因為第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第3N溝道MOS晶體管MN3的漏極電流ID(MN3)相同，所以下式(58)成立。
ID(MP5)＝ID(MN3)-------------------------------(58)還有，第3P溝道MOS晶體管MP3的漏極電流ID(MP3)是第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第1N溝道MOS晶體管MN1的漏極電流ID(MP1)的疊加，在該狀態(tài)下ID(MN1)＝0，所以下式(59)成立。
ID(MP3)＝ID(MP5)＝I3-I1------------------------(59)第4P溝道MOS晶體管MP4與第3P溝道MOS晶體管MP3各自的柵極和源極共連，因而各自的漏極電流相等。因此，第4P溝道MOS晶體管MP4的漏極電流ID(MP4)由下式(60)給出。
ID(MP4)＝ID(MP3)＝I3-I1--------------------------(60)還有，第6P溝道MOS晶體管MP6的漏極電流ID(MP6)是從第4P溝道MOS晶體管MP4的漏極電流ID(MP4)中減去了第2N溝道MOS晶體管MN2的漏極電流ID(MN2)后的值，在該狀態(tài)下該ID(MN2)是0，因而ID(MP6)由下式(61)給出。
ID(MP6)＝ID(MP4)-ID(MN2)＝I3-I1-----------------(61)因而，此時輸出端子OUT變?yōu)楦唠娖?，此時的吐出電流能力Iout由下式(62)給出。
Iout＝kI4-k(I3-I1)＝kI1------------------------(62)<僅第2差動對進行動作的場合>
在圖1中，對P溝道差動級進行偏置的電流源I1通常由P溝道MOS晶體管構(gòu)成。此時，P溝道差動級進行正常動作的輸入電壓的最高電壓Vin(max.)由下式(63)給出。
Vin(max.)＝VDD-VGS(MP1/2)+VDS(sat)(I1)---------(63)VGS(MP1/2)P溝道MOS晶體管MP1/2的柵極-源極間電壓，VDS(sat)(I1)在構(gòu)成電流源I1的P溝道MOS晶體管的飽和點的漏極-源極間電壓(在5極管區(qū)域進行動作的臨界的電壓)。
在輸入電壓為該Vin(max.)以上的場合，P溝道晶體管差動對不進行動作。因此，在該場合，僅N溝道晶體管差動對動作。在該狀況下，首先，假定輸入了In-側(cè)比In+高的電壓的話，第2差動對的偏置電流I2全部流過第1N溝道MOS晶體管MN1一方。并且第2N溝道MOS晶體管MN2一方的電流為0。另一方面，第1差動對一方在輸入電壓范圍外，因而不動作。即，第1P溝道MOS晶體管MP1和第2P溝道MOS晶體管MP2兩方的電流為0。如果看此時的各晶體管的偏置電流狀態(tài)的話，把第3N溝道MOS晶體管MN3的漏極電流設為ID(MN3)，把第4N溝道MOS晶體管MN4的漏極電流設為ID(MN4)，則下式(64)、(65)成立。
ID(MN4)＝I4-ID(MP2)＝I4------------------------(64)ID(MN3)＝I3-ID(MP1)＝I3------------------------(65)另一方面，因為第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第3N溝道MOS晶體管MN3的漏極電流ID(MN3)相同，所以下式(66)成立。
ID(MP5)＝ID(MN3)-------------------------------(66)還有，第3P溝道MOS晶體管MP3的漏極電流ID(MP3)是第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第1N溝道MOS晶體管MN1的漏極電流ID(MN1)的疊加，因而在該狀態(tài)下ID(MN1)＝I2，下式(67)成立。
ID(MP3)＝ID(MP5)+ID(MN1)＝I3+I2---------------(67)第4P溝道MOS晶體管MP4與第3P溝道MOS晶體管MP3各自的柵極和源極共連，因而各自的漏極電流相等。因此，第4P溝道MOS晶體管MP4的漏極電流ID(MP4)由下式(68)給出。
ID(MP4)＝ID(MP3)＝I3+I2----------------------(68)還有，第6P溝道MOS晶體管MP6的漏極電流ID(MP6)是從第4P溝道MOS晶體管MP4的漏極電流ID(MP4)中減去了第2N溝道MOS晶體管MN2的漏極電流ID(MN2)后的值，在該狀態(tài)下該ID(MN2)是0，因而下式(69)成立。
ID(MP6)＝ID(MP4)-ID(MN2)＝I3+I2-------------------(69)因而，此時輸出端子OUT變?yōu)榈碗娖剑藭r的吸入電流能力Iout，由于第1和第2電流鏡像電路的輸入輸出電流比為1∶k，因而下式(70)成立。
Iout＝k(I3+I2)-kI4＝kI2--------------------------(70)其次，這次假定輸入了In-側(cè)比In+低的電壓的話，本實施例的電路就進行電壓比較器電路動作，因而第2差動對的偏置電流I2全部流過第2N溝道MOS晶體管MN2一方。并且第1N溝道MOS晶體管MN1一方的電流為0。另一方面，第1差動對為輸入電壓范圍外的輸入電壓，因而不進行動作。即，第1P溝道MOS晶體管MP1和第2P溝道MOS晶體管MP2兩方的漏極電流為0。如果看此時的各晶體管的偏置電流狀態(tài)的話，把第3N溝道MOS晶體管MN3的漏極電流設為ID(MN3)，把第4N溝道MOS晶體管MN4的漏極電流設為ID(MN4)，則由下式(71)、(72)給出。
ID(MN4)＝I4-ID(MP2)＝I4-----------------------(71)ID(MN3)＝I3-ID(MP1)＝I3-----------------------(72)另一方面，因為第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第3N溝道MOS晶體管MN3的漏極電流ID(MN3)相同，所以下式(73)成立。
ID(MP5)＝ID(MN3)----------------------------(73)還有，第3P溝道MOS晶體管MP3的漏極電流ID(MP3)是第5P溝道MOS晶體管MP5的漏極電流ID(MP5)與第1N溝道MOS晶體管MN1的漏極電流ID(MP1)的疊加，在該狀態(tài)下ID(MN1)＝0，所以下式(74)成立。
ID(MP3)＝ID(MP5)＝I3-------------------------(74)第4P溝道MOS晶體管MP4與第3P溝道MOS晶體管MP3各自的柵極和源極共連，因而各自的漏極電流相等。因此，第4P溝道MOS晶體管MP4的漏極電流ID(MP4)由下式(75)給出。
ID(MP4)＝ID(MP3)＝I3-------------------------(75)還有，第6P溝道MOS晶體管MP6的漏極電流ID(MP6)是從第4P溝道MOS晶體管MP4的漏極電流ID(MP4)中減去了第2N溝道MOS晶體管MN2的漏極電流ID(MN2)后的值，在該狀態(tài)下該ID(MN2)＝I2，因而ID(MP6)由下式(76)給出。
ID(MP6)＝ID(MP4)-ID(MN2)＝I3-I2--------------(76)因而，此時輸出端子OUT變?yōu)楦唠娖?，此時的吐出電流能力Iout由下式(77)給出。
Iout＝kI4-k(I3-I2)＝kI2--------------------(77)其次，對圖4所示的電流鏡像電路的動作進行說明。例如在圖4(A)中，把第1、第2P溝道MOS晶體管MP1和MP2的柵極寬度分別設為WMP1、WMP2，柵極長度分別設為LMP1、LMP2時，下式(78)的關(guān)系成立。
WMP1LMP1:WMP2LMP2=1:k---(78)]]>電流鏡像電路的輸入電流Iin和輸出電流Iout的關(guān)系為下式(79)。
Iout＝kIik-----------------------------(79)
這由表示MOS晶體管的柵極-源極間電壓VGS和漏極電流Id的關(guān)系的(2)式、(3)式、(4)式可知，漏極電流與W/L成比例。
圖2是表示本發(fā)明的第2實施例的差動放大器的構(gòu)成的圖。圖2的構(gòu)成是把圖1的P溝道MOS晶體管MP3、MP4分別改為N溝道MOS晶體管MN3、MN4，把圖1的P溝道MOS晶體管MP5、MP6分別改為N溝道MOS晶體管MN5、MN6，把圖7的吸入型電流源I3、I4和N溝道MOS晶體管MN3、MN4分別改為吐出型電流源I3、I4和P溝道MOS晶體管MP3、MP4，與圖1的極性對稱而構(gòu)成。
參照圖2，第2實施例的差動放大器，具有由第1P溝道MOS晶體管MP1和第2P溝道MOS晶體管MP2構(gòu)成的第1差動對和由第1N溝道MOS晶體管MN1和第2N溝道MOS晶體管MN2構(gòu)成的第2差動對，由以下部分構(gòu)成柵極共連，各自的源極共連的第3和第4N溝道MOS晶體管MN3、MN4；柵極共連，且與第1電壓源連接的第5和第6N溝道MOS晶體管MN5、MN6；柵極共連，且與第2電壓源連接的第3和第4P溝道MOS晶體管MP3、MP4；輸入與第6N溝道MOS晶體管MN6的漏極連接，共用端子與正電源(VDD)連接的第1電流鏡像電路CM1；輸入與第4P溝道MOS晶體管MP4的漏極連接，共用端子與負電源端子(GND)連接的第2電流鏡像電路CM2；連接在第1差動對的共連的源極和正電源VDD間的第1恒流源(I1)；連接在第2差動對的共連的源極和負電源(GND)間的第2恒流源(I2)；連接在第3P溝道MOS晶體管MP3的源極和正電源(VDD)間的第3恒流源(I3)；以及連接在第4P溝道MOS晶體管MP4的源極和正電源(VDD)間的第4恒流源(I4)，構(gòu)成第1差動對的第1P溝道MOS晶體管MP1的漏極與第5N溝道MOS晶體管MN5的源極共連，構(gòu)成第1差動對的第2P溝道MOS晶體管MP2的漏極與第6N溝道MOS晶體管MN6的源極共連，構(gòu)成第2差動對的第1N溝道MOS晶體管MN1的漏極與第3P溝道MOS晶體管MP3的源極共連，構(gòu)成第2差動對的第2N溝道MOS晶體管MN2的漏極與第4P溝道MOS晶體管MP4的源極共連，第3N溝道MOS晶體管MN3的柵極與第5N溝道MOS晶體管MN5的漏極和第3P溝道MOS晶體管MP3的漏極共連，第1電流鏡像電路CM1的輸出和第2電流鏡像電路CM2的輸出共連而作為輸出端子OUT，第1P溝道MOS晶體管MP1的柵極和第1N溝道MOS晶體管MN1的柵極共連而作為反相輸入端子In-，第2P溝道MOS晶體管MP2的柵極和第2N溝道晶體管MN2的柵極共連而作為正相輸入端子In+。此處，第1和第2電流鏡像電路CM1、CM2中，輸入電流和輸出電流比是1∶k(k＞1)。并且，與現(xiàn)有例相同，在差動放大器的后級，串聯(lián)連接有3級CMOS反相器，構(gòu)成電壓比較器電路。
關(guān)于圖2的動作，基本上與圖1中的動作相同，只是電路為對稱的，因而省略其說明。
圖3是表示本發(fā)明的第3實施例的差動放大器的構(gòu)成的圖。參照圖3，第3實施例的差動放大器，具有由第1P溝道MOS晶體管MP1和第2P溝道MOS晶體管MP2構(gòu)成的第1差動對和由第1N溝道MOS晶體管MN1和第2N溝道MOS晶體管MN2構(gòu)成的第2差動對，由以下部分構(gòu)成各自的柵極共連，且與第1電壓源(V1)連接的第3和第4N溝道MOS晶體管MN3、MN4；連接在第1差動對的共連的源極和正電源VDD間的第1恒流源(I1)；連接在第2差動對的共連的源極和負電源(GND)間的第2恒流源(I2)；連接在第3N溝道MOS晶體管MN3的源極和負電源(GND)間的第3恒流源(I3)；連接在第4N溝道MOS晶體管MN4的源極和負電源(GND)間的第4恒流源(I4)；輸入端子與第1N溝道MOS晶體管MN1的漏極和第3N溝道MOS晶體管MN3的漏極共連，共用端子與正電源(VDD)端子共連的第1電流鏡像電路CM1；輸入端子與第2N溝道MOS晶體管MN2的漏極和第4N溝道MOS晶體管MN4的漏極共連，共用端子與正電源VDD端子共連的第2電流鏡像電路CM2；以及輸入端子與第1電流鏡像電路CM1的輸出端子連接，共用端子與負電源(GND)端子連接的第3電流鏡像電路CM3，第1P溝道MOS晶體管MP1的漏極與第3N溝道MOS晶體管MN3的源極連接，第2P溝道MOS晶體管MP2的漏極與第4N溝道MOS晶體管MN4的源極連接，第2電流鏡像電路CM2的輸出端子和第3電流鏡像電路CM3的輸出端子共連而作為輸出端子OUT，第1P溝道MOS晶體管MP1的柵極和第1N溝道MOS晶體管MN1的柵極共連而作為反相輸入端子In-，第2P溝道MOS晶體管MP2的柵極和第2N溝道MOS晶體管MN2的柵極共連而作為正相輸入端子In+。第2和第3電流鏡像電路CM2、CM3中，輸入電流和輸出電流比是1∶k(k＞1)。在差動放大器的后級，如圖9所示，串聯(lián)連接有3級CMOS反相器(圖10)，構(gòu)成電壓比較器電路。
其次，說明圖3所示的差動放大器的動作。在圖3所示的差動放大器中，與圖1、圖2所示的差動放大器相同，根據(jù)輸入電壓也有3種方式，此處，作為代表，對于其中P溝道差動對和N溝道差動對兩方進行動作的場合進行說明。
首先假定輸入了In-側(cè)比In+高的電壓，且是上式(7)所示的以上的差動輸入電壓的話，圖9電路就作為比較器進行動作。第1差動對的偏置電流I1全部流過第2P溝道MOS晶體管MP2一方。并且第1P溝道MOS晶體管MP1一方的電流為0。另一方面，第2差動對的偏置電流I2全部流過第1N溝道MOS晶體管MN1一方。并且，第2N溝道MOS晶體管MN2一方的電流為0。如果看此時的各晶體管的偏置電流狀態(tài)的話，把第3N溝道MOS晶體管MN3的漏極電流設為ID(MN3)，把第4N溝道MOS晶體管MN4的漏極電流設為ID(MN4)的話，第4N溝道MOS晶體管MN4的漏極電流ID(MN4)是從電流源I4的值中減去了第2P溝道MOS晶體管MP2的漏極電流ID(MP2)后的值，第3N溝道MOS晶體管MN3的漏極電流ID(MN3)是從電流源I3的值中減去了第1P溝道MOS晶體管MP1的漏極電流ID(MP1)后的值，因而下式(80)、(81)成立。
ID(MN4)＝I4-ID(MP2)＝I4-I1---------------------(80)ID(MN3)＝I3-ID(MP1)＝I3------------------------(81)此處，I1、I3、I4的關(guān)系如下。
I3＝I4≥I1-------------------------------------(82)其次，求第1電流鏡像電路(CM1)的輸入電流Iin(CM1)，該Iin(CM1)是第1N溝道MOS晶體管的漏極電流ID(MN1)和第3N溝道MOS晶體管的漏極電流ID(MN3)的和，與其相同的電流成為第1電流鏡像電路的輸出電流Iout(CM1)，因而使第1電流鏡像電路的輸入電流∶輸出電流＝1∶1，下式(83)成立。
Iin(CM1)＝ID(MN1)+ID(MN3)＝I2+I3＝Iout(CM1)---------(83)其次，求第2電流鏡像電路(CM2)的輸入電流Iin(CM2)，該Iin(CM2)是第2N溝道MOS晶體管的漏極電流ID(MN2)和第4N溝道MOS晶體管的漏極電流ID(MN4)的和，因而下式(84)成立。
Iin(CM2)＝ID(MN2)+ID(MN4)＝I4-I1--------------------(84)并且，使第2電流鏡像電路的輸入電流∶輸出電流＝1∶k的話，第2電流鏡像電路的輸入電流Iin(CM2)的k倍成為第2電流鏡像電路的輸出電流Iout(CM2)，因而下式(85)成立。
Iout(CM2)＝kIin(CM2)＝k(I4-I1)---------------------(85)第3電流鏡像電路(CM3)的輸入端子與第1電流鏡像電路的輸出端子共連。因而第3電流鏡像電路(CM3)的輸入電流Iin(CM3)與第1電流鏡像電路(CM1)的輸出電流Iout(CM1)相等，因而下式(86)成立。
Iin(CM3)＝Iout(CM1)----------------------------------(86)并且，使第3電流鏡像電路的輸入電流∶輸出電流＝1∶k的話，第3電流鏡像電路(CM3)的輸入電流Iin(CM3)的k倍就成為第3電流鏡像電路的輸出電流Iout(CM3)，因而下式(87)成立。
Iout(CM3)＝kIin(CM3)＝k(I2+I3)------------------------(87)因而輸出端子OUT的輸出電流Iout，在這種場合以流入輸出端子的方向為正，是從第3電流鏡像電路的輸出電流Iout(CM3)中減去了第2電流鏡像電路的輸出電流Iout(CM2)后的值，為I3＝I4，下式(88)成立。
Iout＝Iout(CM3)-Iout(CM2)＝k(I2+I3)-k(I4-I1)＝k(I1+I2)--(88)并且，輸出端子OUT為低電平，電位上大致為負電源(GND)的0V。
其次，這次假定輸入了In-側(cè)比In+低的電壓，圖3的差動放大器就進行電壓比較器電路動作，因而第1差動對的偏置電流I1全部流過第1P溝道MOS晶體管MP1一方。并且第2P溝道MOS晶體管MP2一方的電流為0。另一方面，第2差動對的偏置電流I2全部流過第2N溝道MOS晶體管MN2。并且，第1N溝道MOS晶體管MN1的電流為0。如果看此時的各晶體管的偏置電流狀態(tài)的話，把第3N溝道MOS晶體管MN3的漏極電流設為ID(MN3)，把第4N溝道MOS晶體管MN4的漏極電流設為ID(MN4)，則下式(89)、(90)成立。
ID(MN4)＝I4-ID(MP2)＝I4-----------------------(89)ID(MN3)＝I3-ID(MP1)＝I3-I1--------------------(90)此處，I1、I3、I4的關(guān)系如下。
I3＝I4≥I1-----------------------(91)其次，求第1電流鏡像電路(CM1)的輸入電流Iin(CM1)’該Iin(CM1)是第1N溝道MOS晶體管的漏極電流ID(MN1)和第3N溝道MOS晶體管的漏極電流ID(MN3)的和，與其相同的電流成為第1電流鏡像電路的輸出電流Iout(CM1)’因而使第1電流鏡像電路的輸入電流∶輸出電流＝1∶1，下式(92)成立。
Iin(CM1)＝ID(MN1)+ID(MN3)＝I3-I1＝Iout(CM1)-------(92)其次，求第2電流鏡像電路(CM2)的輸入電流Iin(CM2)，該Iin(CM2)是第2N溝道MOS晶體管的漏極電流ID(MN2)和第4N溝道MOS晶體管的漏極電流ID(MN4)的和，因而下式(93)成立。
Iin(CM2)＝ID(MN2)+ID(MN4)＝I2+I4--------------(93)并且，使第2電流鏡像電路的輸入電流∶輸出電流＝1∶k的話，第2電流鏡像電路的輸入電流Iin(CM2)的k倍就成為第2電流鏡像電路的輸出電流Iout(CM2)，因而下式(94)成立。
Iout(CM2)＝kIin(CM2)＝k(I2+I4)-------------------(94)第3電流鏡像電路(CM3)的輸入端子與第1電流鏡像電路的輸出端子共連。因而第3電流鏡像電路(CM3)的輸入電流Iin(CM3)與第1電流鏡像電路(CM1)的輸出電流Iout(CM1)相等，因而下式(95)成立。
Iin(CM3)＝Iout(CM1)-----------------------------(95)并且，使第3電流鏡像電路的輸入電流∶輸出電流＝1∶k的話，第3電流鏡像電路的輸入電流Iin(CM3)的k倍就成為第3電流鏡像電路的輸出電流Iout(CM3)，因而下式(96)成立。
Iout(CM3)＝kIin(CM3)＝k(I3-I1)-------------------(96)因而輸出端子OUT的輸出電流Iout，在這種場合以從輸出端子流入的方向為正，是從第3電流鏡像電路的輸出電流Iout(CM3)中減去了第2電流鏡像電路的輸出電流Iout(CM2)后的值，為I3＝I4，下式(97)成立。
Iout＝Iout(CM2)-Iout(CM3)＝k(I2+I4)-k(I3-I1)＝k(I1+I2)--(97)并且，輸出端子OUT為高電平，電位上大致為正電源(VDD)的0V。這樣來進行比較器的動作。
圖5是表示本實施例的電路模擬結(jié)果的一個例子的圖。圖5中表示把圖1差動放大器做成圖9所示的構(gòu)成，輸入差動信號的頻率為200MHz，差動振幅為±50mV，同相信號電壓為0.3V時的各輸出波形(模擬值)。從圖5可知，根據(jù)本實施例，CMOS反相器的最終輸出波形的占空比，大致(實質(zhì)上)為50％。即，沒有像作為現(xiàn)有構(gòu)成的模擬結(jié)果的圖11所示那樣，大大地偏離50％。
如上所述，本實施例的電壓比較器電路特別適合于電源電壓低，且具有大輸入電壓范圍的高速差動接口電路。根據(jù)本實施例的電路，以少的元件數(shù)、比較低的消耗功率，就能夠?qū)崿F(xiàn)輸入電壓范圍大、高速的電壓比較器電路。本發(fā)明適用于高速差動接口電路用的半導體集成電路裝置。
以上就實施例說明了本發(fā)明，不過，本發(fā)明并不限于上述實施例的構(gòu)成，當然也包括在本發(fā)明的范圍內(nèi)本領(lǐng)域技術(shù)人員能做的各種變形、修正。
權(quán)利要求
1.一種差動放大器，其特征在于具有具有輸入差動輸入信號，由第1和第2電流源分別驅(qū)動的第1和第2導電型的第1和第2差動對的輸入級差動級；構(gòu)成所述第1和第2差動對的差動輸出對的負載，使所述第1差動對的差動輸出信號和所述第2差動對的差動輸出信號分別相加而折回，進行差動輸出的折疊式柵地—陰地放大器型的差動級；以及在第1和第2電源間相對配置，分別在輸入處接受所述折疊式柵地—陰地放大器型的差動級的差動輸出對，輸出與輸出端子共連的第1和第2導電型的第1和第2電流鏡像電路。
2.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于，所述折疊式柵地—陰地放大器型的差動級在所述第1電源和第2電源間，至少包括控制端子分別連接的第1至第3晶體管對和二個電流源，與所述第1電源側(cè)連接的所述第1晶體管對和所述第2晶體管對構(gòu)成柵地—陰地放大器電流鏡像電路，所述第1差動對的差動輸出對與所述第1晶體管對和所述第2晶體管對的各連接點連接，所述第2差動對的差動輸出對與一端與所述第2電源共連的所述二個電流源的另一端和所述第3晶體管對的各連接點連接，并且所述第2晶體管對的一輸出與所述第2電流鏡像電路的輸入端連接，所述第3晶體管對的一輸出與所述第1電流鏡像電路的輸入端連接。
3.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于，所述折疊式柵地—陰地放大器型的差動級在所述第1電源和第2電源間，至少包括控制端子分別連接的第1至第3晶體管對和二個電流源，與所述第2電源側(cè)連接的所述第1晶體管對和所述第2晶體管對構(gòu)成柵地—陰地放大器電流鏡像電路，所述第1差動對的差動輸出對與一端與所述第1電源共連的所述二個電流源的另一端和所述第3晶體管對的各連接點連接，所述第2差動對的差動輸出對與所述第1晶體管對和所述第2晶體管對的各連接點連接，并且所述第2晶體管對的一輸出與所述第1電流鏡像電路的輸入端連接，所述第3晶體管對的一輸出與所述第2電流鏡像電路的輸入端連接。
4.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于，所述折疊式柵地—陰地放大器型的差動級在所述第1電源和第2電源間，至少包括第3電流鏡像電路、柵極彼此連接的第1晶體管對和二個電流源，所述第1差動對的差動輸出對分別與所述第3電流鏡像電路的輸入端和所述第1電流鏡像電路的輸入端連接，所述第2差動對的差動輸出對分別與所述第1晶體管對和所述二個電流源的各連接點連接，并且所述第1晶體管對的一輸出與所述第2電流鏡像電路的輸入端連接，所述第3電流鏡像電路的輸出與所述第2電流鏡像電路的輸入端連接。
5.根據(jù)權(quán)利要求1至4中任意一項所述的差動放大器，其特征在于，所述第1和第2電流鏡像電路的輸出端的電流驅(qū)動能力是是輸入端的電流驅(qū)動能力的k倍(此處，k為比1大的規(guī)定數(shù))。
6.一種電壓比較器，具有權(quán)利要求1至5中任意一項所述的差動放大器，具有接受所述差動放大器的輸出的波形整形電路。
7.根據(jù)權(quán)利要求6所述的電壓比較器，所述波形整形電路包括緩沖電路和/或反相器。
8.一種半導體集成電路裝置，具有權(quán)利要求1至5中任意一項所述的差動放大器。
9.一種電壓比較器，具有差動放大器和與所述差動放大器的輸出串聯(lián)連接了多級的反相器，其特征在于，所述差動放大器具有由第1P溝道MOS晶體管和第2P溝道MOS晶體管構(gòu)成的第1差動對；由第1N溝道MOS晶體管和第2N溝道MOS晶體管構(gòu)成的第2差動對；各自的柵極共連而與第1電壓源連接的第3和第4N溝道MOS晶體管；各自的柵極共連，各自的源極共連的第3和第4P溝道MOS晶體管；各自的柵極共連而與第2電壓源連接的第5和第6P溝道MOS晶體管；輸入與所述第4N溝道MOS晶體管的漏極連接，共用端子與第1電源連接的第1電流鏡像電路；輸入與所述第6P溝道MOS晶體管的漏極連接，共用端子與第2電源連接的第2電流鏡像電路；連接在所述第1差動對的共連的源極和第1電源間的第1恒流源；連接在所述第2差動對的共連的源極和第2電源間的第2恒流源；連接在所述第3N溝道MOS晶體管的源極和第2電源間的第3恒流源；以及連接在所述第4N溝道MOS晶體管的源極和第2電源間的第4恒流源，構(gòu)成所述第1差動對的第1P溝道MOS晶體管的漏極與所述第3N溝道MOS晶體管的源極共連，構(gòu)成所述第1差動對的第2P溝道MOS晶體管的漏極與所述第4N溝道MOS晶體管的源極共連，構(gòu)成所述第2差動對的所述第1N溝道MOS晶體管的漏極、所述第3P溝道MOS晶體管的漏極和所述第5P溝道MOS晶體管的源極共連，構(gòu)成所述第2差動對的所述第2N溝道MOS晶體管的漏極、所述第4P溝道MOS晶體管的漏極和所述第6P溝道MOS晶體管的源極共連，所述第3P溝道MOS晶體管的柵極、所述第5P溝道MOS晶體管的漏極和所述第3N溝道MOS晶體管的漏極共連，所述第1電流鏡像電路的輸出和所述第2電流鏡像電路的輸出共連而作為輸出端子，所述第1P溝道MOS晶體管的柵極和所述第1N溝道MOS晶體管的柵極共連而作為反相輸入端子，并且所述第2P溝道MOS晶體管的柵極和所述第2N溝道MOS晶體管的柵極共連而作為正相輸入端子。
10.一種電壓比較器，具有差動放大器和與所述差動放大器的輸出串聯(lián)連接了多級的反相器，其特征在于，所述差動放大器具有由第1P溝道MOS晶體管和第2P溝道MOS晶體管構(gòu)成的第1差動對；由第1N溝道MOS晶體管和第2N溝道MOS晶體管構(gòu)成的第2差動對；各自的柵極共連，各自的源極共連的第3和第4N溝道MOS晶體管；各自的柵極共連而與第1電壓源連接的第5和第6N溝道MOS晶體管；各自的柵極共連而與第2電壓源連接的第3和第4P溝道MOS晶體管；輸入與所述第6N溝道MOS晶體管的漏極連接，共用端子與第1電源連接的第1電流鏡像電路；輸入與所述第4P溝道MOS晶體管的漏極連接，共用端子與第2電源端子連接的第2電流鏡像電路；連接在所述第1差動對的共連的源極和第1電源間的第1恒流源；連接在所述第2差動對的共連的源極和第2電源間的第2恒流源；連接在所述第3P溝道MOS晶體管的源極和第1電源間的第3恒流源；以及連接在所述第4P溝道MOS晶體管的源極和第2電源間的第4恒流源，構(gòu)成所述第1差動對的第1P溝道MOS晶體管的漏極與所述第5N溝道MOS晶體管的源極和所述第3N溝道MOS晶體管的漏極共連，構(gòu)成所述第1差動對的第2P溝道MOS晶體管的漏極與所述第6N溝道MOS晶體管的源極和所述第4N溝道MOS晶體管的漏極共連，構(gòu)成所述第2差動對的第1N溝道MOS晶體管的漏極與所述第3P溝道MOS晶體管的源極共連，構(gòu)成所述第2差動對的第2N溝道MOS晶體管的漏極與所述第4P溝道MOS晶體管的源極共連，所述第3N溝道MOS晶體管的柵極與所述第5N溝道MOS晶體管的漏極和所述第3P溝道MOS晶體管的漏極共連，所述第1電流鏡像電路的輸出和所述第2電流鏡像電路的輸出共連而作為輸出端子，所述第1P溝道MOS晶體管的柵極和所述第1N溝道MOS晶體管的柵極共連而作為反相輸入端子，并且所述第2P溝道MOS晶體管的柵極和所述第2N溝道晶體管的柵極共連而作為正相輸入端子。
11.根據(jù)權(quán)利要求9所述的電壓比較器，所述第1和第2電流鏡像電路中，輸入電流和輸出電流的比為輸入電流∶輸出電流＝1∶k(此處，k是大于1的數(shù))。
12.根據(jù)權(quán)利要求10所述的電壓比較器，所述第1和第2電流鏡像電路中，輸入電流和輸出電流的比為輸入電流∶輸出電流＝1∶k(此處，k是大于1的數(shù))。
13.一種電壓比較器，具有差動放大器和與所述差動放大器的輸出串聯(lián)連接的多級反相器，其特征在于，所述差動放大器具有由第1P溝道MOS晶體管和第2P溝道MOS晶體管構(gòu)成的第1差動對；由第1N溝道MOS晶體管和第2N溝道MOS晶體管構(gòu)成的第2差動對；各自的柵極共連而與第1電壓源連接的第3和第4N溝道MOS晶體管；連接在所述第1差動對的共連的源極和第1電源間的第1恒流源；連接在所述第2差動對的共連的源極和第2電源間的第2恒流源；連接在所述第3N溝道MOS晶體管的源極和第2電源間的第3恒流源；連接在所述第4N溝道MOS晶體管的源極和第2電源間的第4恒流源，輸入端子與所述第1N溝道MOS晶體管的漏極和所述第3N溝道MOS晶體管的漏極共連，共用端子與第1電源端子共連的第1電流鏡像電路；輸入端子與所述第2N溝道MOS晶體管的漏極和所述第4N溝道MOS晶體管的漏極共連，共用端子與第1電源端子共連的第2電流鏡像電路；以及輸入端子與所述第1電流鏡像電路的輸出端子連接，共用端子與第2電源端子連接的第3電流鏡像電路，所述第1P溝道MOS晶體管的漏極與所述第3N溝道MOS晶體管的源極連接，所述第2P溝道MOS晶體管的漏極與所述第4N溝道MOS晶體管的源極連接，所述第2電流鏡像電路的輸出端子和所述第3電流鏡像電路的輸出端子共連而作為輸出端子，所述第1P溝道MOS晶體管的柵極和所述第1N溝道MOS晶體管的柵極共連而作為反相輸入端子，并且所述第2P溝道MOS晶體管的柵極和所述第2N溝道MOS晶體管的柵極共連而作為正相輸入端子。
14.根據(jù)權(quán)利要求13所述的電壓比較器，所述第2和第3電流鏡像電路中，輸入電流和輸出電流的比為輸入電流∶輸出電流＝1∶k(此處，k是大于1的數(shù))。
15.一種半導體集成電路裝置，具有權(quán)利要求9所述的差動放大器。
16.一種半導體集成電路裝置，具有權(quán)利要求10所述的差動放大器。
17.一種半導體集成電路裝置，具有權(quán)利要求11所述的差動放大器。
18.一種半導體集成電路裝置，具有權(quán)利要求12所述的差動放大器。
19.一種半導體集成電路裝置，具有權(quán)利要求13所述的差動放大器。
20.一種半導體集成電路裝置，具有權(quán)利要求14所述的差動放大器。
全文摘要
一種差動放大器，以簡單的構(gòu)成來實現(xiàn)高速化的電壓比較器。具有具有輸入來自輸入端子In
文檔編號H03K5/08GK1707942SQ20051007657
公開日2005年12月14日 申請日期2005年6月9日 優(yōu)先權(quán)日2004年6月9日
發(fā)明者西村浩一 申請人:恩益禧電子股份有限公司