專利名稱：觸發(fā)器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及一種由晶體管構(gòu)成的觸發(fā)器電路，其形成為半導(dǎo)體集成電路(LSI)。
背景技術(shù)：
近年來，LSI要求的性能不斷趨于高性能化，LSI制造商競(jìng)相來實(shí)現(xiàn)LSI的高性能化、高速動(dòng)作化。并且，在用于例如同步式數(shù)字信號(hào)處理的LSI中，將觸發(fā)器電路用做不可缺少的結(jié)構(gòu)要素來進(jìn)行電路設(shè)計(jì)。因此，為了實(shí)現(xiàn)LSI的高速化，觸發(fā)器電路的高速化成為各制造商的共同課題。
因此，到目前為止，提出了以高速動(dòng)作為目的的各種觸發(fā)器電路的電路結(jié)構(gòu)。例如，已知有除了主鎖存器(master latch)和從鎖存器(slave latch)之外，還具有使輸入信號(hào)直接輸出的旁路電路的電路結(jié)構(gòu)(參照例如美國(guó)專利第5,656,962號(hào)說明書(圖5))。
更詳細(xì)地講，如該美國(guó)專利公報(bào)的圖5所示，上述觸發(fā)器電路構(gòu)成為具有包含主鎖存器的主單元205、包含從鎖存器的從單元206和旁路單元207。
上述主單元205具有選通門(pass gate)310、反相器311和反相器312，與從時(shí)鐘信號(hào)輸入端子所輸入的時(shí)鐘信號(hào)同步，在時(shí)鐘信號(hào)為H(高)電平期間保存從數(shù)據(jù)輸入端子209所輸入的數(shù)據(jù)。
從單元206在時(shí)鐘信號(hào)為L(zhǎng)(低)電平期間，保存從主單元205所輸出的數(shù)據(jù)，經(jīng)由反相器315和選通門519輸出。
旁路單元207具有反相器316和選通門317，在時(shí)鐘信號(hào)為H(高)電平期間，輸出主單元205所保存的數(shù)據(jù)。
即，在從時(shí)鐘信號(hào)上升到下降之前的期間，旁路單元207的選通門317使數(shù)據(jù)通過，另一方面，在從時(shí)鐘信號(hào)下降到上升之前的期間，從單元206的選通門519使數(shù)據(jù)通過，并從數(shù)據(jù)端子208輸出數(shù)據(jù)。這樣，在時(shí)鐘信號(hào)的上升沿的定時(shí)，主單元205的數(shù)據(jù)經(jīng)由比從單元206更高速地動(dòng)作的旁路單元207而輸出，因此，能短時(shí)間地從數(shù)據(jù)輸出端子208輸出。
但是，上述現(xiàn)有的觸發(fā)器電路，輸入輸出端子208、209的物理特性(數(shù)據(jù)輸入端子209的輸入電容和/或數(shù)據(jù)輸出端子208的輸出驅(qū)動(dòng)能力)根據(jù)時(shí)鐘信號(hào)的狀態(tài)產(chǎn)生變動(dòng)，因此，存在這樣的問題，即難以短時(shí)間地進(jìn)行包含觸發(fā)器電路的電路的設(shè)計(jì)、開發(fā)。
具體地講，數(shù)據(jù)輸入端子的輸入電容如下時(shí)鐘信號(hào)為“1”(例如H電平)時(shí)，主單元205的輸入部的選通門310變?yōu)殛P(guān)閉狀態(tài)。因此，數(shù)據(jù)輸入端子209的輸入電容等于選通門310的源極電容。相反，在時(shí)鐘信號(hào)為“0”(例如L電平)時(shí)，選通門310變?yōu)榇蜷_狀態(tài)。因此，數(shù)據(jù)輸入端子209的輸入電容變成選通門310的源極電容、漏極電容、反相器311的柵極電容、反相器316的柵極電容、以及反相器312的漏極電容的總和，即，變?yōu)榕c時(shí)鐘信號(hào)為“1”時(shí)不同的電容。
另外，數(shù)據(jù)輸出端子208的驅(qū)動(dòng)能力如下在時(shí)鐘信號(hào)為“0”時(shí)，從單元206的反相器315，(經(jīng)由選通門519)驅(qū)動(dòng)連接在數(shù)據(jù)輸出端子208上的后續(xù)電路。相反，在時(shí)鐘信號(hào)為“1”時(shí)，旁路單元207的反相器316，(經(jīng)由選通門317)以與時(shí)鐘信號(hào)為“0”時(shí)不同的驅(qū)動(dòng)能力驅(qū)動(dòng)后續(xù)電路。
另一方面，在近年來的LSI市場(chǎng)上，比以前更強(qiáng)烈地要求使用可短時(shí)間地進(jìn)行開發(fā)的開發(fā)方法來迅速地對(duì)LSI進(jìn)行開發(fā)并投入市場(chǎng)。并且，一般來講，為了實(shí)現(xiàn)短時(shí)間的LSI開發(fā)，使用邏輯門級(jí)(觸發(fā)器等的電路單位)的物理特性抽取數(shù)據(jù)的電路設(shè)計(jì)方法，比使用晶體管級(jí)的物理特性抽取數(shù)據(jù)的電路設(shè)計(jì)方法有優(yōu)勢(shì)。具體地講，將觸發(fā)器、與非門、反相器、與門等邏輯門所對(duì)應(yīng)的標(biāo)準(zhǔn)單元登錄在庫(library)中。并且，能夠通過應(yīng)用對(duì)這些標(biāo)準(zhǔn)單元進(jìn)行組合的單元庫(cell base)設(shè)計(jì)來設(shè)計(jì)LSI，使得可以短時(shí)間地設(shè)計(jì)出LSI電路。
但是，在輸入輸出的物理特性如上述那樣隨時(shí)鐘信號(hào)的狀態(tài)發(fā)生變化的情況下，難以抽取作為標(biāo)準(zhǔn)單元登錄在庫中的物理特性。另外，當(dāng)按照時(shí)鐘信號(hào)的每個(gè)狀態(tài)抽取物理特性并登錄到庫中后，在進(jìn)行使用了這樣的單元的電路的定時(shí)驗(yàn)證時(shí)，需要進(jìn)行隨時(shí)鐘信號(hào)不同而不同的運(yùn)算，處理變得非常的繁雜。因此，基于上述那樣的單元庫設(shè)計(jì)的電路設(shè)計(jì)，實(shí)際上難以進(jìn)行。因此，未能實(shí)現(xiàn)短時(shí)間地進(jìn)行包含觸發(fā)器電路的電路的設(shè)計(jì)、開發(fā)。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的在于使觸發(fā)器電路的輸入輸出端子的物理特性保持恒定，而與時(shí)鐘信號(hào)等定時(shí)信號(hào)的狀態(tài)無關(guān)。
為了解決上述問題，本發(fā)明實(shí)施方式的觸發(fā)器電路，包括對(duì)輸入信號(hào)進(jìn)行輸入的輸入端子；主鎖存器單元，在定時(shí)信號(hào)為第2狀態(tài)期間，保存在上述定時(shí)信號(hào)即將從第1狀態(tài)變化為第2狀態(tài)時(shí)從上述輸入端子輸入的信號(hào)；從鎖存器單元，在上述定時(shí)信號(hào)為第1狀態(tài)期間，保存在上述定時(shí)信號(hào)即將從第2狀態(tài)變化為第1狀態(tài)時(shí)從上述主鎖存器單元輸入的信號(hào)；以及輸出端子，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，輸出依照在上述主鎖存器中所保存的信號(hào)的信號(hào)，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)，輸出依照在上述從鎖存器中所保存的信號(hào)的信號(hào)，該觸發(fā)器電路的特征在于，上述輸入端子的輸入電容和輸出端子的驅(qū)動(dòng)能力中的一者或者兩者，在上述定時(shí)信號(hào)為第1狀態(tài)和第2狀態(tài)時(shí)相等。
由此，在定時(shí)信號(hào)即將從第1狀態(tài)變化到第2狀態(tài)時(shí)輸入的信號(hào)以短的延遲時(shí)間輸出，并且，輸入電容和驅(qū)動(dòng)能力恒定，而與定時(shí)信號(hào)的狀態(tài)無關(guān)。因此，能容易地抽取上述輸入電容和驅(qū)動(dòng)能力并標(biāo)準(zhǔn)單元化，從而短時(shí)間地進(jìn)行電路設(shè)計(jì)。
在此，上述觸發(fā)器電路也可以具有選擇單元，該選擇單元選擇并輸出依照主鎖存器單元或者從鎖存器單元所保存的信號(hào)的信號(hào)。上述選擇單元，在激活(active)狀態(tài)(輸出不是高阻抗的狀態(tài))下的驅(qū)動(dòng)能力彼此相等，并且，能用排它地變?yōu)榧せ顮顟B(tài)的三態(tài)(tri-state)元件來構(gòu)成。另外，也可以用彼此排它地變?yōu)榧せ顮顟B(tài)的選通門和共同地輸入它們的輸出的1個(gè)驅(qū)動(dòng)器電路來構(gòu)成。
另外，也可以是將輸入信號(hào)輸入到三態(tài)元件等，該三態(tài)元件不是電連接關(guān)系如選通門那樣變化的元件。即，不是輸入到例如構(gòu)成元件的晶體管的源極或漏極，而只是輸入到柵極。
另外，作為上述三態(tài)元件或驅(qū)動(dòng)電路，若使用三態(tài)反相器或反相器，則能容易地保存、輸出所要電平的信號(hào)，而不用另外設(shè)置反相器。


圖1是表示實(shí)施方式1的觸發(fā)器電路的結(jié)構(gòu)的電路圖。
圖2是表示實(shí)施方式2的觸發(fā)器電路的結(jié)構(gòu)的電路圖。
圖3是表示實(shí)施方式3的觸發(fā)器電路的結(jié)構(gòu)的電路圖。
圖4是表示實(shí)施方式3的變形例的觸發(fā)器電路的結(jié)構(gòu)的電路圖。
圖5是表示實(shí)施方式4的觸發(fā)器電路的結(jié)構(gòu)的電路圖。
圖6是表示實(shí)施方式5的觸發(fā)器電路的結(jié)構(gòu)的電路圖。
圖7是表示實(shí)施方式6的觸發(fā)器電路的結(jié)構(gòu)的電路圖。
具體實(shí)施例方式
以下，根據(jù)附圖詳細(xì)地說明本發(fā)明的實(shí)施方式。
在以下的各實(shí)施方式中，對(duì)于具有與其它實(shí)施方式相同的功能的結(jié)構(gòu)要素賦予同一符號(hào)并省略說明。
《實(shí)施方式1》圖1是表示實(shí)施方式1的觸發(fā)器電路的結(jié)構(gòu)的電路圖。
主鎖存器單元101由三態(tài)反相器111、反相器112和反相器113構(gòu)成，進(jìn)行如下的鎖存動(dòng)作，即在從定時(shí)信號(hào)輸入端子104輸入的定時(shí)信號(hào)為“0”(例如，L電平)時(shí)進(jìn)行數(shù)據(jù)寫入動(dòng)作，在從定時(shí)信號(hào)輸入端子104輸入的定時(shí)信號(hào)為“1”時(shí)進(jìn)行數(shù)據(jù)保存動(dòng)作。上述反相器112的驅(qū)動(dòng)能力設(shè)定得比三態(tài)反相器111的驅(qū)動(dòng)能力小。
從鎖存器單元102由選通門114、反相器115和反相器116構(gòu)成，在定時(shí)信號(hào)為“0”時(shí)進(jìn)行數(shù)據(jù)保存動(dòng)作，為“1”時(shí)進(jìn)行數(shù)據(jù)寫入動(dòng)作。上述反相器116的驅(qū)動(dòng)能力設(shè)定得比經(jīng)由選通門114連接的反相器113的驅(qū)動(dòng)能力小。
旁路單元103是不經(jīng)由從鎖存器單元102而輸出寫入并保存在主鎖存器單元101內(nèi)的數(shù)據(jù)的信號(hào)布線，這樣，與經(jīng)由從鎖存器單元102進(jìn)行輸出相比，能縮短延遲時(shí)間。
數(shù)據(jù)輸出選擇單元107由選通門117、選通門118和反相器119構(gòu)成，根據(jù)從定時(shí)信號(hào)輸入端子104輸入的定時(shí)信號(hào)選擇從鎖存器單元102的輸出或者旁路單元103的輸出中的任何一者，并從數(shù)據(jù)輸出端子106輸出。更詳細(xì)地講，在定時(shí)信號(hào)為“0”時(shí)，選擇從鎖存器單元102的輸出，在定時(shí)信號(hào)為“1”時(shí)，選擇旁路單元103的輸出。
反相器120生成從定時(shí)信號(hào)輸入端子104輸入的定時(shí)信號(hào)的反相信號(hào)。
通過上述這樣構(gòu)成，從數(shù)據(jù)輸入端子105輸入的數(shù)據(jù)(信號(hào))，經(jīng)由三態(tài)反相器111輸入給由反相器112和反相器113構(gòu)成的鎖存器。即，與數(shù)據(jù)輸入端子105進(jìn)行電連接的只是構(gòu)成三態(tài)反相器111的晶體管的柵極端子，而與定時(shí)信號(hào)的狀態(tài)無關(guān)，因此，輸入電容保持恒定。
來自選通門117、118的輸出信號(hào)，不管哪個(gè)變?yōu)閷?dǎo)通狀態(tài)，都經(jīng)由反相器119輸出到數(shù)據(jù)輸出端子106。即，觸發(fā)器電路的驅(qū)動(dòng)能力由反相器119的驅(qū)動(dòng)能力決定，因此能保持恒定，而與定時(shí)信號(hào)的狀態(tài)無關(guān)。
因此，這樣的觸發(fā)器電路能容易地抽取電路特性，并作為標(biāo)準(zhǔn)單元用于單元庫設(shè)計(jì)，由于使用包含這樣的標(biāo)準(zhǔn)單元化了的觸發(fā)器電路的單元庫，因此能短時(shí)間地進(jìn)行電路設(shè)計(jì)。
在此，上述觸發(fā)器電路中數(shù)據(jù)的保存動(dòng)作本身與現(xiàn)有的觸發(fā)器電路一樣，如下這樣進(jìn)行。
在定時(shí)信號(hào)為“0”時(shí)，主鎖存器單元101進(jìn)行數(shù)據(jù)寫入動(dòng)作，從數(shù)據(jù)輸入端子105輸入的信號(hào)被寫入主鎖存器單元101。由于從鎖存器單元102進(jìn)行數(shù)據(jù)保存動(dòng)作，因此從鎖存器單元102的輸出保存時(shí)鐘信號(hào)即將為“0”時(shí)的狀態(tài)不變。旁路單元103將寫入主鎖存器單元101的信號(hào)傳送給數(shù)據(jù)輸出選擇單元107，但是數(shù)據(jù)輸出選擇單元107選擇從從鎖存器單元102輸出的數(shù)據(jù)，并從數(shù)據(jù)輸出端子106輸出。即，從數(shù)據(jù)輸出端子106連續(xù)輸出從鎖存器單元102所保存的數(shù)據(jù)，而與輸入到數(shù)據(jù)輸入端子105的值無關(guān)。
另一方面，定時(shí)信號(hào)從“0”變?yōu)椤?”時(shí)，主鎖存器單元101從數(shù)據(jù)寫入動(dòng)作轉(zhuǎn)換到數(shù)據(jù)保存動(dòng)作，變成保存定時(shí)信號(hào)即將從“0”向“1”變化時(shí)的數(shù)據(jù)輸入端子105的值的狀態(tài)。另外，從鎖存器單元102，從數(shù)據(jù)保存動(dòng)作轉(zhuǎn)換到數(shù)據(jù)寫入動(dòng)作，在定時(shí)信號(hào)從“0”變化到“1”后，變成對(duì)主鎖存器單元101的輸出進(jìn)行寫入的狀態(tài)。旁路單元103將主鎖存器單元101所保存的信號(hào)傳送給數(shù)據(jù)輸出選擇單元107，數(shù)據(jù)輸出選擇單元107從選擇從鎖存器單元102的輸出的狀態(tài)轉(zhuǎn)換到選擇由旁路單元103傳送的信號(hào)的狀態(tài)。即，變?yōu)槎〞r(shí)信號(hào)即將從“0”向“1”變化時(shí)輸入到數(shù)據(jù)輸入端子105的值經(jīng)由主鎖存器單元101和旁路單元103(不經(jīng)由從鎖存器單元102)而輸出的狀態(tài)。
這樣，經(jīng)由旁路單元103來傳送信號(hào)，從而從定時(shí)信號(hào)的上升沿的定時(shí)開始到從數(shù)據(jù)輸出端子106輸出該時(shí)刻輸入到數(shù)據(jù)輸入端子105的值為止的延遲時(shí)間，能被抑制得比經(jīng)由從鎖存器單元102的時(shí)間短。
在定時(shí)信號(hào)為“1”時(shí)，主鎖存器單元101進(jìn)行數(shù)據(jù)保存動(dòng)作，因此主鎖存器單元101的輸出不變。雖然從鎖存器單元102進(jìn)行數(shù)據(jù)寫入動(dòng)作，但是，由于作為輸入的主鎖存器單元101的輸出不變，因此從鎖存器單元102的輸出也不變。旁路單元103將主鎖存器單元101所保存的信號(hào)連續(xù)傳送到數(shù)據(jù)輸出選擇單元107，數(shù)據(jù)輸出選擇單元107選擇旁路單元103的輸出，將主鎖存器單元101所保存的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子106。即，連續(xù)輸出主鎖存器單元101所保存的數(shù)據(jù)，而與數(shù)據(jù)輸入端子105的值無關(guān)。
在時(shí)鐘信號(hào)從“1”變化到“0”時(shí)，主鎖存器單元101從數(shù)據(jù)保存動(dòng)作轉(zhuǎn)換到數(shù)據(jù)寫入動(dòng)作，在時(shí)鐘信號(hào)從“1”變化到“0”后，變?yōu)閷懭胼斎氲綌?shù)據(jù)輸入端子105的值的狀態(tài)。從鎖存器單元102從數(shù)據(jù)寫入動(dòng)作轉(zhuǎn)換到數(shù)據(jù)保存動(dòng)作，對(duì)時(shí)鐘信號(hào)即將從“1”向“0”變化時(shí)的主鎖存器單元101的輸出進(jìn)行寫入，變成保存其值的狀態(tài)。旁路單元103傳送被寫入主鎖存器單元101中的信號(hào)，但是，數(shù)據(jù)輸出選擇單元107從選擇由旁路單元103傳送的信號(hào)的狀態(tài)轉(zhuǎn)換到選擇從鎖存器單元102的輸出的狀態(tài)。即，時(shí)鐘信號(hào)為“1”時(shí)由主鎖存器單元101保存的值變成由從鎖存器單元102保存，數(shù)據(jù)輸出選擇單元107選擇該值。因此，來自數(shù)據(jù)輸出端子106的輸出保持定時(shí)信號(hào)為“1”時(shí)的狀態(tài)不變。
如上所述，進(jìn)行如下的觸發(fā)器動(dòng)作，即，以定時(shí)信號(hào)的上升沿的定時(shí)寫入數(shù)據(jù)輸入端子105的值，并從數(shù)據(jù)輸出端子106輸出。并且，以上述上升沿的定時(shí)進(jìn)行高速的輸出。
另外，如上所述，由于輸入電容和驅(qū)動(dòng)能力保持恒定，因此能抽取物理特性并標(biāo)準(zhǔn)單元化，從而能短時(shí)間地完成電路設(shè)計(jì)。
《實(shí)施方式2》如圖2所示，也可以使用具有三態(tài)反相器212、216的主鎖存器單元201和從鎖存器單元202來替代實(shí)施方式1所示的具有反相器112、116的主鎖存器單元101和從鎖存器單元102。
上述三態(tài)反相器212、216分別在與三態(tài)反相器111或選通門114相反的定時(shí)信號(hào)的狀態(tài)下動(dòng)作，從而各元件的輸出不會(huì)產(chǎn)生沖突。
在這樣構(gòu)成的情況下，所輸入的數(shù)據(jù)的保存動(dòng)作本身如在實(shí)施方式1中所說明的那樣，與現(xiàn)有的觸發(fā)器電路相同。
另外，由于與數(shù)據(jù)輸入端子105進(jìn)行電連接的只是構(gòu)成三態(tài)反相器111的晶體管的柵極端子，并且，觸發(fā)器電路的驅(qū)動(dòng)能力由反相器119的驅(qū)動(dòng)能力決定，而與定時(shí)信號(hào)的狀態(tài)無關(guān)，因此在恒定地保持輸入電容和驅(qū)動(dòng)能力方面與實(shí)施方式1相同。因此，能容易地抽取物理特性并標(biāo)準(zhǔn)單元化，通過使用包含這樣的標(biāo)準(zhǔn)單元化了的觸發(fā)器電路的單元庫，能短時(shí)間地進(jìn)行電路設(shè)計(jì)。
《實(shí)施方式3》如圖3所示，也可以設(shè)置使用了三態(tài)反相器317、318的數(shù)據(jù)輸出選擇單元307來替代實(shí)施方式1的數(shù)據(jù)輸出選擇單元107。上述三態(tài)反相器317、318在定時(shí)信號(hào)的值為“0”時(shí)，選擇從鎖存器單元102的輸出(三態(tài)反相器317變成激活狀態(tài)，三態(tài)反相器318變成高阻抗?fàn)顟B(tài))，另一方面，在為“1”時(shí)，選擇旁路單元103的輸出(三態(tài)反相器317變成高阻抗?fàn)顟B(tài)，三態(tài)反相器318變成激活狀態(tài))。
在此，上述三態(tài)反相器317、318設(shè)定為驅(qū)動(dòng)能力(物理特性)彼此相等。具體來講，設(shè)計(jì)成例如構(gòu)成它們的元件(晶體管)的尺寸和形狀等一致。即，三態(tài)反相器317的驅(qū)動(dòng)能力不影響定時(shí)信號(hào)上升時(shí)的響應(yīng)性，因此可以設(shè)定得較小，但是通過有意地設(shè)定成與三態(tài)反相器318相同的驅(qū)動(dòng)能力，在三態(tài)反相器317、318中的任意一個(gè)變成激活狀態(tài)時(shí)，作為觸發(fā)器電路的驅(qū)動(dòng)能力都不會(huì)產(chǎn)生變化。這樣，能容易地抽取物理特性并標(biāo)準(zhǔn)單元化，通過使用包含這樣的標(biāo)準(zhǔn)單元化了的觸發(fā)器電路的單元庫，能短時(shí)間地進(jìn)行電路設(shè)計(jì)。
另外，即使在如上述那樣使用三態(tài)反相器317、318的情況下，也可以與實(shí)施方式1、2一樣，如圖4所示那樣在與數(shù)據(jù)輸出端子106之間設(shè)置反相器119或緩沖器等輸出驅(qū)動(dòng)器。此時(shí)，即使在三態(tài)反相器317、318的驅(qū)動(dòng)能力彼此不相等的情況下，也能將觸發(fā)器電路的驅(qū)動(dòng)能力保持恒定。但是，使三態(tài)反相器317、318的驅(qū)動(dòng)能力相等且不設(shè)置這樣的反相器119等，由于不產(chǎn)生由反相器119等引起的延遲，因此能使觸發(fā)器電路高速動(dòng)作。
《實(shí)施方式4》
以下，說明能用于半導(dǎo)體集成電路的掃描測(cè)試等的觸發(fā)器電路的例子。該觸發(fā)器電路，如圖5所示，具備具有三態(tài)選擇器430的主鎖存器401，其替代了實(shí)施方式2(圖2)的具有三態(tài)反相器111的主鎖存器單元101。另外，經(jīng)由串聯(lián)連接在從鎖存器單元202上的反相器431、432連接有反相數(shù)據(jù)輸出端410，輸出數(shù)據(jù)輸出端子106的反相信號(hào)。
上述三態(tài)選擇器430具有PMOS420～424(P型MOS晶體管)和NMOS425～429(N型MOS晶體管)，在定時(shí)信號(hào)為“1”時(shí)，與實(shí)施方式1、2的三態(tài)反相器111一樣，輸出變?yōu)楦咦杩範(fàn)顟B(tài)。另一方面，在定時(shí)信號(hào)為“0”時(shí)，根據(jù)從掃描控制端子409輸入的掃描控制信號(hào)，輸入從數(shù)據(jù)輸入端子105輸入的數(shù)據(jù)信號(hào)或者從掃描輸入端子408輸入的掃描測(cè)試信號(hào)任意一方的反相信號(hào)(進(jìn)行帶有選擇功能的三態(tài)反相器的動(dòng)作)。更詳細(xì)地講，在掃描控制信號(hào)為“0”時(shí)，進(jìn)行與圖2的三態(tài)反相器111相同的動(dòng)作，另外，在掃描控制信號(hào)為“1”時(shí)，對(duì)從掃描輸入端子408輸入的信號(hào)進(jìn)行同樣的動(dòng)作。
在上述這樣構(gòu)成的情況下，與數(shù)據(jù)輸入端子105或掃描輸入端子408進(jìn)行電連接的只是構(gòu)成三態(tài)選擇器430的晶體管的柵極端子，而與定時(shí)信號(hào)的狀態(tài)無關(guān)，因此輸入電容保持恒定。并且，由于觸發(fā)器電路的驅(qū)動(dòng)能力由反相器119的驅(qū)動(dòng)能力決定，因此也保持恒定，而與定時(shí)信號(hào)的狀態(tài)無關(guān)。
在此，使從反相數(shù)據(jù)輸出端子410輸出的反相信號(hào)基于選通門117或反相器119的輸出來生成，也可以縮短延遲，使得與從數(shù)據(jù)輸出端子106輸出的輸出信號(hào)相同。但是，在如半導(dǎo)體集成電路的掃描測(cè)試時(shí)那樣使從反相數(shù)據(jù)輸出端子410輸出的信號(hào)高速化的需要性低的情況下，能如上述那樣基于從鎖存器單元202的輸出來生成。這樣，能容易地抑制選通門118等的負(fù)載，使之較小，并能容易地確保從數(shù)據(jù)輸出端子106輸出的信號(hào)的高速性，而不增大驅(qū)動(dòng)能力。
另外，也可以使反相器431的輸出直接連接到輸出端子(不經(jīng)由反相器432)，從數(shù)據(jù)輸出端子106和反相數(shù)據(jù)輸出端子410輸出相同的邏輯信號(hào)。此時(shí)，能夠使得利用從反相數(shù)據(jù)輸出端子410所輸出的信號(hào)來驅(qū)動(dòng)不特別需要高速性的電路，另一方面，從數(shù)據(jù)輸出端子106輸出的信號(hào)只驅(qū)動(dòng)需要高速性的電路。
《實(shí)施方式5》也可以如圖6所示，設(shè)置具有三態(tài)反相器512或者515的主鎖存器單元501和從鎖存器單元502來替代實(shí)施方式4的主鎖存器單元401和從鎖存器單元202，使之具有復(fù)位功能。這樣，與現(xiàn)有的具有復(fù)位功能的觸發(fā)器電路一樣，從復(fù)位端子531輸入的復(fù)位信號(hào)變成“0”時(shí)，進(jìn)行從數(shù)據(jù)輸出端子106輸出“0”的復(fù)位動(dòng)作。
在上述這樣構(gòu)成的情況下，數(shù)據(jù)輸入端子105或掃描輸入端子408連接在三態(tài)選擇器430上，數(shù)據(jù)輸出端子106連接在反相器119上，這與實(shí)施方式4相同，輸入電容和驅(qū)動(dòng)能力將保持恒定，而與定時(shí)信號(hào)的狀態(tài)無關(guān)。
《實(shí)施方式6》如圖7所示，也可以設(shè)置具有與非門613或三態(tài)與非門616的主鎖存器單元601和從鎖存部602來替代實(shí)施方式4的主鎖存部401和從鎖存部202，使之具有設(shè)定功能。這樣，與現(xiàn)有的具有設(shè)定功能的觸發(fā)器電路一樣，從設(shè)定端子631輸入的設(shè)定信號(hào)變?yōu)椤?”后，進(jìn)行從數(shù)據(jù)輸出端子106輸出“1”的復(fù)位動(dòng)作。
在上述這樣構(gòu)成的情況下，輸入電容或驅(qū)動(dòng)能力將保持恒定，而與定時(shí)信號(hào)的狀態(tài)無關(guān)，這與實(shí)施方式5等相同。
在上述各實(shí)施方式中，示出了在定時(shí)信號(hào)的上升沿動(dòng)作的觸發(fā)器電路的例子，但是也可以構(gòu)成在下降沿動(dòng)作的觸發(fā)器電路。具體地講，例如，也可以將從定時(shí)信號(hào)輸入端子104輸入的信號(hào)，與由反相器120對(duì)該從定時(shí)信號(hào)輸入端子104輸入的信號(hào)進(jìn)行反相后的信號(hào)互換。
另外，示出了為了控制三態(tài)反相器111等，使用從定時(shí)信號(hào)輸入端子104輸入的定時(shí)信號(hào)和由反相器120將從定時(shí)信號(hào)輸入端子104輸入的定時(shí)信號(hào)反相后的信號(hào)的例子。但是并不限于此，即，例如，也可以使用利用反相器120而將從定時(shí)信號(hào)輸入端子104輸入的定時(shí)信號(hào)反相后的信號(hào)和將該反相后的信號(hào)再進(jìn)一步反相后的信號(hào)。
另外，示出了從數(shù)據(jù)輸出端子106輸出邏輯與定時(shí)信號(hào)上升時(shí)從數(shù)據(jù)輸入端子105輸入的信號(hào)相同的信號(hào)的例子，但是也可以輸出反相邏輯的信號(hào)。具體地講，例如，也可以使用三態(tài)緩沖器、緩沖器、非反相輸出的三態(tài)選擇器來替代三態(tài)反相器111、反相器119、反相輸出的三態(tài)選擇器430，或者使奇數(shù)個(gè)反相器介入其間。
在此，作為連接在數(shù)據(jù)輸入端子105上的元件，不管是具有反相器的功能，還是具有緩沖器的功能，只要是數(shù)據(jù)輸入端子105只連接在構(gòu)成它們的晶體管的柵極上，就能使輸入電容恒定，而與定時(shí)信號(hào)的狀態(tài)無關(guān)。
另外，在實(shí)施方式5和實(shí)施方式6中，也可以如在實(shí)施方式4的變形例中所說明的那樣，基于選通門117或反相器119的輸出，輸出延遲時(shí)間短的反相信號(hào)，也可以基于從鎖相器單元102的輸出，輸出邏輯與數(shù)據(jù)輸出端子106相同的信號(hào)。進(jìn)而，對(duì)于實(shí)施方式1～3也一樣，也可以以與數(shù)據(jù)輸出端子106相同的邏輯輸出延遲時(shí)間短的信號(hào)，或者以相同的邏輯或反相邏輯輸出延遲時(shí)間相對(duì)較長(zhǎng)的信號(hào)。
另外，在實(shí)施方式5和實(shí)施方式6中，示出了復(fù)位端子531或設(shè)定端子631為“0”時(shí)，變成復(fù)位狀態(tài)或設(shè)定狀態(tài)的結(jié)構(gòu)的例子，但是并不限于此，即使在為“1”時(shí)變成復(fù)位狀態(tài)或設(shè)定狀態(tài)的結(jié)構(gòu)也可以。
另外，除了上述之外，在邏輯可能的范圍內(nèi)可以對(duì)各實(shí)施方式或變形例的結(jié)構(gòu)要素進(jìn)行各種組合。具體地講，例如，也可以將如實(shí)施方式3(圖3)所示那樣具有三態(tài)反相器317、318的數(shù)據(jù)輸出選擇單元307應(yīng)用于如實(shí)施方式2(圖2)所示那樣使用具有三態(tài)反相器212、216的主鎖存器單元201和從鎖存器單元202的結(jié)構(gòu)。另外，也可以組合實(shí)施方式5、6(圖6、圖7)的結(jié)構(gòu)，構(gòu)成可同時(shí)復(fù)位和設(shè)定的觸發(fā)器電路，并且，還可以將這些可復(fù)位或設(shè)定的結(jié)構(gòu)應(yīng)用于實(shí)施方式1～3的結(jié)構(gòu)。
另外，對(duì)于不具有上述那樣的旁路單元的觸發(fā)器電路，也可以在主鎖存器單元的輸入部中使用三態(tài)元件等，從而使輸入電容不依賴于定時(shí)信號(hào)。
如上所述，本發(fā)明涉及的觸發(fā)器電路與時(shí)鐘信號(hào)等定時(shí)信號(hào)的狀態(tài)無關(guān)，具有保持觸發(fā)器電路的輸入輸出端子的物理特性恒定的效果，主要是用做形成為半導(dǎo)體集成電路的、由晶體管構(gòu)成的觸發(fā)器電路等。
權(quán)利要求
1.一種觸發(fā)器電路，包括輸入端子，對(duì)輸入信號(hào)進(jìn)行輸入；主鎖存器單元，在定時(shí)信號(hào)為第2狀態(tài)期間，保存上述定時(shí)信號(hào)即將從第1狀態(tài)變化為第2狀態(tài)時(shí)從上述輸入端子輸入的信號(hào)；從鎖存器單元，在上述定時(shí)信號(hào)為第1狀態(tài)期間，保存上述定時(shí)信號(hào)即將從第2狀態(tài)變化為第1狀態(tài)時(shí)從上述主鎖存器單元輸入的信號(hào)；以及輸出端子，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，輸出依照在上述主鎖存器單元中所保存的信號(hào)的信號(hào)，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)，輸出依照在上述從鎖存器單元中所保存的信號(hào)的信號(hào)，其中，上述輸入端子的輸入電容和輸出端子的驅(qū)動(dòng)能力中的至少一者，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)和為第2狀態(tài)時(shí)相等。
2.如權(quán)利要求1所述的觸發(fā)器電路，其中上述輸入端子的輸入電容，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)和為第2狀態(tài)時(shí)相等，上述輸出端子的驅(qū)動(dòng)能力在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)和為第2狀態(tài)時(shí)相等。
3.如權(quán)利要求2所述的觸發(fā)器電路，其中抽取電路的特性作為在單元庫設(shè)計(jì)時(shí)使用的標(biāo)準(zhǔn)單元。
4.如權(quán)利要求2所述的觸發(fā)器電路，其中還包括選擇單元，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，選擇依照在上述主鎖存器單元中所保存的信號(hào)的信號(hào)，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)，選擇依照在上述從鎖存器單元中所保存的信號(hào)的信號(hào)，并從上述輸出端子輸出。
5.如權(quán)利要求4所述的觸發(fā)器電路，其中上述選擇單元包括第1三態(tài)元件，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，輸出依照在上述主鎖存器單元中所保存的信號(hào)的信號(hào)，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)，輸出變?yōu)楦咦杩範(fàn)顟B(tài)；以及第2三態(tài)元件，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)，輸出依照在上述從鎖存器單元中所保存的信號(hào)的信號(hào)，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，輸出變?yōu)楦咦杩範(fàn)顟B(tài)；上述第1三態(tài)元件和第2三態(tài)元件的輸出都連接到上述輸出端子，并且上述定時(shí)信號(hào)為第2狀態(tài)時(shí)的上述第1三態(tài)元件的驅(qū)動(dòng)能力和上述定時(shí)信號(hào)為第1狀態(tài)時(shí)的上述第2三態(tài)元件的驅(qū)動(dòng)能力設(shè)定為彼此相等。
6.如權(quán)利要求5所述的觸發(fā)器電路，其中上述第1三態(tài)元件和第2三態(tài)元件是三態(tài)反相器。
7.如權(quán)利要求4所述的觸發(fā)器電路，其中，上述選擇單元包括第1三態(tài)元件，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，輸出依照在上述主鎖存器單元中所保存的信號(hào)的信號(hào)，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)，輸出變?yōu)楦咦杩範(fàn)顟B(tài)；第2三態(tài)元件，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)，輸出依照在上述從鎖存器單元中所保存的信號(hào)的信號(hào)，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，輸出變?yōu)楦咦杩範(fàn)顟B(tài)；以及驅(qū)動(dòng)器電路，共同輸入上述第1三態(tài)元件和第2三態(tài)元件的輸出信號(hào)，并將輸出信號(hào)輸出到上述輸出端子。
8.如權(quán)利要求7所述的觸發(fā)器電路，其中上述第1三態(tài)元件和第2三態(tài)元件是三態(tài)反相器。
9.如權(quán)利要求7所述的觸發(fā)器電路，其中上述驅(qū)動(dòng)器電路是反相器。
10.如權(quán)利要求4所述的觸發(fā)器電路，其中，上述選擇單元包括第1選通門，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)變成導(dǎo)通狀態(tài)，輸出依照在上述主鎖存器單元中所保存的信號(hào)的信號(hào)，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)，輸出變?yōu)楦咦杩範(fàn)顟B(tài)；第2選通門，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)變成導(dǎo)通狀態(tài)，輸出依照在上述從鎖存器單元中所保存的信號(hào)的信號(hào)，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，輸出變?yōu)楦咦杩範(fàn)顟B(tài)；以及驅(qū)動(dòng)器電路，共同輸入上述第1選通門和第2選通門的輸出信號(hào)，并將輸出信號(hào)輸出到上述輸出端子。
11.如權(quán)利要求10所述的觸發(fā)器電路，其中上述驅(qū)動(dòng)器電路是反相器。
12.如權(quán)利要求2所述的觸發(fā)器電路，其中在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)和上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，同一晶體管的柵極被電連接在上述輸入端子上。
13.如權(quán)利要求2所述的觸發(fā)器電路，其中上述主鎖存器單元具有由上述定時(shí)信號(hào)控制的三態(tài)元件，上述輸入端子連接在上述三態(tài)元件上。
14.如權(quán)利要求13所述的觸發(fā)器電路，其中上述三態(tài)元件是三態(tài)反相器。
15.如權(quán)利要求1所述的觸發(fā)器電路，其中基于復(fù)位信號(hào)或設(shè)定信號(hào)的至少任意一者，對(duì)信號(hào)的保存狀態(tài)進(jìn)行復(fù)位或者設(shè)定。
16.如權(quán)利要求1所述的觸發(fā)器電路，其中具有與上述輸入端子不同的其它輸入端子，根據(jù)切換控制信號(hào)，進(jìn)行基于輸入到上述輸入端子或者其它輸入端子的信號(hào)的信號(hào)的保存動(dòng)作。
17.一種觸發(fā)器電路，包括數(shù)據(jù)輸入端子、數(shù)據(jù)輸出端子、主鎖存器單元、從鎖存器單元、旁路單元、以及數(shù)據(jù)輸出選擇單元，其中上述主鎖存器單元具有第1三態(tài)反相器、第1反相器和第2三態(tài)反相器，上述第1三態(tài)反相器，在預(yù)定的定時(shí)信號(hào)為第1狀態(tài)時(shí)變成高阻抗?fàn)顟B(tài)，在上述預(yù)定的定時(shí)信號(hào)為第2狀態(tài)時(shí)輸出從上述數(shù)據(jù)端子輸入的信號(hào)的反相信號(hào)，上述第1反相器輸出上述第1三態(tài)反相器的輸出的反相信號(hào)，上述第2三態(tài)反相器，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)變成高阻抗?fàn)顟B(tài)，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)輸出上述第1反相器的輸出的反相信號(hào)，并將該反相信號(hào)輸入到上述第1反相器，上述從鎖相器單元具有第1選通門、第2反相器和第3三態(tài)反相器，上述第1選通門，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)變成高阻抗?fàn)顟B(tài)，在第1狀態(tài)時(shí)使上述第1反相器的輸出通過，上述第2反相器輸出上述第1選通門的輸出的反相信號(hào)，上述第3三態(tài)反相器，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)變成高阻抗?fàn)顟B(tài)，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，輸出上述第2反相器的輸出的反相信號(hào)，并將該反相信號(hào)輸入到上述第2反相器，上述旁路單元直接傳送上述第1三態(tài)反相器的輸出，上述數(shù)據(jù)輸出選擇單元具有第2選通門、第3選通門和第3反相器，上述第2選通門，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)變成高阻抗?fàn)顟B(tài)，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)使上述第2反相器的輸出通過，上述第3選通門，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)變成高阻抗?fàn)顟B(tài)，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)使上述第1三態(tài)反相器的輸出通過，上述第3反相器，共同輸入上述第2選通門和第3選通門的輸出，并將其反相信號(hào)輸出到上述數(shù)據(jù)輸出端子。
18.如權(quán)利要求17所述的觸發(fā)器電路，其中上述第1三態(tài)反相器是三態(tài)選擇器，該三態(tài)選擇器，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)變成高阻抗?fàn)顟B(tài)；在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，根據(jù)預(yù)定的選擇信號(hào)輸出從上述數(shù)據(jù)輸入端子或者其它數(shù)據(jù)輸入端子輸入的信號(hào)的反相信號(hào)。
19.如權(quán)利要求18所述的觸發(fā)器電路，其中上述第2三態(tài)反相器是三態(tài)邏輯門元件，該三態(tài)邏輯門元件，在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)變成高阻抗?fàn)顟B(tài)；在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)，根據(jù)預(yù)定的復(fù)位信號(hào)，輸出上述第1反相器的輸出的反相信號(hào)，或者輸出使上述主鎖存器單元變成復(fù)位狀態(tài)的電平的信號(hào)，并輸入到上述第1反相器，上述第2反相器是邏輯門元件，該邏輯門元件根據(jù)上述復(fù)位信號(hào)輸出上述第1選通門的輸出的反相信號(hào)，或者輸出使上述從鎖存器單元變成復(fù)位狀態(tài)的電平的信號(hào)。
20.如權(quán)利要求18所述的觸發(fā)器電路，其中上述第1反相器為邏輯門電路，該邏輯門電路根據(jù)預(yù)定的設(shè)定信號(hào)輸出上述三態(tài)選擇器的輸出的反相信號(hào)，或者輸出使上述主鎖存器單元變成設(shè)定狀態(tài)的電平的信號(hào)，上述第3三態(tài)反相器為三態(tài)邏輯門元件，該三態(tài)邏輯門元件，在上述定時(shí)信號(hào)為第1狀態(tài)時(shí)變成高阻抗?fàn)顟B(tài)；在上述定時(shí)信號(hào)為第2狀態(tài)時(shí)，根據(jù)設(shè)定信號(hào)，輸出上述第2反相器的輸出的反相信號(hào)，或者輸出使上述從鎖存器單元變成設(shè)定狀態(tài)的電平的信號(hào)，并將其輸入到上述第2反相器。
全文摘要
本發(fā)明提供一種觸發(fā)器電路，為了使觸發(fā)器電路的輸入輸出端子的輸入電容和驅(qū)動(dòng)能力保持恒定，觸發(fā)器電路具有主鎖存器單元、從鎖存器單元和數(shù)據(jù)輸出選擇單元。主鎖存器單元包含三態(tài)反相器，數(shù)據(jù)輸入端子連接在上述三態(tài)反相器上。數(shù)據(jù)輸出選擇單元由2個(gè)選通門和反相器構(gòu)成，上述反相器連接在數(shù)據(jù)輸出選擇單元上。觸發(fā)器電路的輸入電容由連接在上述數(shù)據(jù)輸入端子上的三態(tài)反相器的晶體管的柵極電容決定，驅(qū)動(dòng)能力由連接在輸出端子上的反相器的驅(qū)動(dòng)能力決定，因此，它們都不隨時(shí)鐘信號(hào)等定時(shí)信號(hào)的狀態(tài)發(fā)生變化。
文檔編號(hào)H03K5/12GK1710812SQ20051007721
公開日2005年12月21日 申請(qǐng)日期2005年6月16日 優(yōu)先權(quán)日2004年6月17日
發(fā)明者井上源一郎 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社