專利名稱：頻率修正電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及頻率修正電路，特別涉及修正根據(jù)時間常數(shù)電路所設(shè)定的時間常數(shù)而振蕩的振蕩電路的振蕩頻率的振蕩頻率修正電路。
背景技術(shù)：
以往，在半導(dǎo)體集成電路(LSI)中，內(nèi)置采用了電阻R和電容C的RC振蕩電路，根據(jù)該RC振蕩電路所產(chǎn)生的時鐘，生成LSI的系統(tǒng)時鐘。然而，在LSI內(nèi)部內(nèi)置電阻R和電容C的情況下，存在由于LSI的制造偏差，在這些從動元件的特性上產(chǎn)生偏差，每一個振蕩電路的振蕩頻率不同的問題。因此，在以往，利用多晶硅熔斷器(polysilicon fuse)等的迅速移動功能(zapping)元件，生成頻率修正數(shù)據(jù)，利用該頻率修正數(shù)據(jù)，將振蕩頻率修正為目標(biāo)值。
圖16是現(xiàn)有的頻率修正電路的電路圖。RC振蕩電路10包括磁滯逆變器11、逆變器12、P溝道型MOS晶體管13所構(gòu)成的振蕩環(huán)路；將振蕩電路的振蕩波形進(jìn)行整形后，輸出時鐘OSCCLK的波形整形用逆變器14；連接在所述振蕩環(huán)路上，并由電阻Rosc1、Rosc2、Rosc3、Rosc4和電容Cosc構(gòu)成的時間常數(shù)電路15。
另外，設(shè)有根據(jù)復(fù)位信號RESET，產(chǎn)生與迅速移動功能元件的連接狀態(tài)相應(yīng)的頻率修正數(shù)據(jù)ZP1、ZP2的第一迅速移動功能電路21和第二迅速移動功能電路22。迅速移動功能元件的連接、非連接是根據(jù)施加在迅速移動功能端子ZAP1、ZAP2上的電壓而永久性設(shè)定的。
從這些第一迅速移動功能電路21和第二迅速移動功能電路22所產(chǎn)生的頻率修正數(shù)據(jù)ZP1、ZP2由頻率修正數(shù)據(jù)譯碼器23來讀出，該讀出數(shù)據(jù)ZDC10、ZDC00、ZDC01分別施加在CMOS模擬開關(guān)所構(gòu)成的開關(guān)SW1、SW2、SW3的接通斷開控制端子上。
例如，在作為來自第一迅速移動功能電路21和第二迅速移動功能電路22頻率修正數(shù)據(jù)的(ZP1、ZP2)為(1，0)的情況下，頻率修正數(shù)據(jù)譯碼器23的讀出數(shù)據(jù)(ZDC10、ZDC00、ZDC01)變?yōu)?1，0，0)。于是，開關(guān)SW1接通、開關(guān)SW2、SW3斷開，所以電阻Rosc1的一端被接地，從而時間常數(shù)電路15變?yōu)橛呻娮鑂osc1和電容Cosc構(gòu)成。該情況下，RC振蕩電路10在電阻Rosc1和電容Cosc中以時間常數(shù)相應(yīng)的振蕩頻率fosc振蕩。即，P溝道型MOS晶體管13接通的期間，電容Cosc被充電而磁滯逆變器11的輸入端子的電位上升，如果磁滯逆變器11的輸出反轉(zhuǎn)，則通過反相器12，P溝道型MOS晶體管13斷開。
于是，已經(jīng)充電到電容Cosc中的電荷通過電阻Rosc1而放電為接地電位。這樣，磁滯逆變器11的輸入端子的電位下降，若磁滯逆變器11的輸出反轉(zhuǎn)，則通過反相器12，P溝道型MOS晶體管13接通。通過重復(fù)該充電動作和放電動作，從而RC振蕩電路10振蕩。因此，根據(jù)該頻率修正電路，通過根據(jù)迅速移動功能元件的連接狀態(tài)來產(chǎn)生所要的頻率修正數(shù)據(jù)ZP1、ZP2，從而可以修正RC振蕩電路10的振蕩頻率。
專利文獻(xiàn)1特開2000-148064號公報然而，一般地，在內(nèi)置了上述RC振蕩電路10的LSI動作中的情況下，外部干擾從LSI的某一個端子進(jìn)入LSI的內(nèi)部，有時會改變保持在第一迅速移動功能電路21和第二迅速移動功能電路22中的頻率修正數(shù)據(jù)。例如，在第一迅速移動功能電路21的頻率修正數(shù)據(jù)ZP1從「1」變化為「0」的情況下，變?yōu)?ZP1、ZP2)＝(0，0)。與此相應(yīng)，頻率修正數(shù)據(jù)譯碼器23的讀出數(shù)據(jù)(ZDC10、ZDC00、ZDC01)從(1，0，0)變化為(0，1，0)。
于是，連接在振蕩環(huán)路上的電阻和電容的構(gòu)成，從電阻Rosc1和電容Cosc的構(gòu)成變?yōu)殡娮鑂osc1、Rosc2和電容Cosc的構(gòu)成，所以此時的振蕩頻率低于目標(biāo)的振蕩頻率fosc。為了使由于外來干擾而變化的頻率修正數(shù)據(jù)(ZP1、ZP2)恢復(fù)為原來的數(shù)據(jù)(1，0)，需要再一次輸入復(fù)位信號RESET，但是，通常復(fù)位信號RESET構(gòu)成為只在LSI的電源投入時才能輸入，所以實(shí)際上已經(jīng)變化一次的頻率修正數(shù)據(jù)ZP1、ZP2是不可能恢復(fù)為正常值的。
發(fā)明內(nèi)容
因此，本發(fā)明是一種震蕩頻率修正電路，其中修正根據(jù)設(shè)定在時間常數(shù)電路中的時間常數(shù)而振蕩的振蕩電路的振蕩頻率，其特征在于，包括迅速移動功能電路，其根據(jù)周期性輸入的復(fù)位信號，產(chǎn)生與迅速移動功能元件狀態(tài)相應(yīng)的頻率修正數(shù)據(jù)；頻率修正數(shù)據(jù)鎖存電路，其根據(jù)晚于所述復(fù)位信號產(chǎn)生的鎖存時鐘，鎖存保持由所述迅速移動功能電路產(chǎn)生的所述頻率修正數(shù)據(jù)；和時間常數(shù)調(diào)整電路，其根據(jù)保持在所述頻率數(shù)據(jù)鎖存電路中的頻率修正數(shù)據(jù)，調(diào)整所述時間常數(shù)電路的時間常數(shù)。
并且，在上述的構(gòu)成中，周期性的復(fù)位信號或頻率修正數(shù)據(jù)鎖存電路用的鎖存時鐘是利用從微型計算機(jī)傳送來的芯片啟動信號或指定設(shè)備地址的地址數(shù)據(jù)來生成的。
進(jìn)一步，設(shè)置計數(shù)從微型計算機(jī)傳送來的數(shù)據(jù)的位數(shù)的串行數(shù)據(jù)計數(shù)器；通過根據(jù)該計數(shù)輸出來控制頻率修正數(shù)據(jù)鎖存電路的鎖存時鐘，從而只在從微型計算機(jī)傳送來的數(shù)據(jù)為特定位數(shù)的情況下，鎖存保持來自迅速移動功能電路的頻率修正數(shù)據(jù)。
根據(jù)本發(fā)明，構(gòu)成為將迅速移動功能電路的頻率修正數(shù)據(jù)周期性地再生為正常值，并且，設(shè)置鎖存保持其再生后的頻率修正數(shù)據(jù)的頻率修正數(shù)據(jù)鎖存電路，因此，即使由于外部干擾，迅速移動功能電路的頻率修正數(shù)據(jù)變化，也可以穩(wěn)定地維持目標(biāo)的振蕩頻率。
另外，通過利用從微型計算機(jī)傳送來的芯片啟動信號或指定設(shè)備地址的地址數(shù)據(jù)來生成周期性的復(fù)位信號或頻率修正數(shù)據(jù)鎖存電路用的鎖存時鐘，從而具有在具備與微型計算機(jī)之間的接口的LSI中，通過已經(jīng)存在的接口的利用，可以使電路構(gòu)成變?yōu)楹唵蔚膬?yōu)點(diǎn)。
進(jìn)而，通過設(shè)置計數(shù)從微型計算機(jī)傳送來的數(shù)據(jù)的位數(shù)的串行數(shù)據(jù)計數(shù)器，并根據(jù)該計數(shù)輸出來控制頻率修正數(shù)據(jù)鎖存電路的鎖存時鐘，從而只在從微型計算機(jī)傳送來的數(shù)據(jù)為特定位數(shù)的情況下，鎖存保持來自迅速移動功能電路的頻率修正數(shù)據(jù)。因此，在從微型計算機(jī)接收數(shù)據(jù)的過程中，即使外部干擾進(jìn)入、迅速移動功能電路的頻率修正數(shù)據(jù)發(fā)生變化，也因為該已經(jīng)變化的頻率修正數(shù)據(jù)沒有被鎖存，故更可靠地維持目標(biāo)振蕩頻率成為可能。
圖1是本發(fā)明第一實(shí)施方式的頻率修正電路的電路圖。
圖2是說明第一迅速移動功能電路21的圖。
圖3是頻率修正數(shù)據(jù)鎖存電路25的電路圖。
圖4是頻率修正數(shù)據(jù)譯碼器23的電路圖。
圖5是復(fù)位信號產(chǎn)生電路24的電路圖。
圖6是鎖存時鐘產(chǎn)生電路26的電路圖。
圖7是共用了復(fù)位信號產(chǎn)生電路24與圖6的鎖存時鐘產(chǎn)生電路26的重復(fù)部分的電路的電路圖。
圖8是接口電路27的電路圖。
圖9是說明本發(fā)明第一實(shí)施方式的頻率修正電路的動作的時間圖。
圖10是使用于本發(fā)明第二實(shí)施方式的頻率修正電路的接口電路的電路圖。
圖11是說明本發(fā)明第二實(shí)施方式的頻率修正電路的動作的時間圖。
圖12是本發(fā)明第三實(shí)施方式的頻率修正電路的電路圖。
圖13是使用于本發(fā)明第三實(shí)施方式的頻率修正電路的鎖存時鐘產(chǎn)生電路的電路圖。
圖14是說明本發(fā)明第三實(shí)施方式的頻率修正電路的動作的時間圖。
圖15是說明本發(fā)明第三實(shí)施方式的頻率修正電路的動作的時間圖。
圖16是現(xiàn)有的頻率修正電路的電路圖。
圖中10-RC振蕩電路，11-磁滯逆變器，12-反相器，13-P溝道型MOS晶體管，14-波形整形用逆變器，15-時間常數(shù)電路，21-第一迅速移動功能電路，22-第二迅速移動功能電路，23-頻率修正數(shù)據(jù)譯碼器，24-復(fù)位信號產(chǎn)生電路，25-頻率修正數(shù)據(jù)鎖存電路，26-鎖存時鐘產(chǎn)生電路，27-接口電路，28-串行數(shù)據(jù)輸入寄存器，30-微型計算機(jī)，40-串行數(shù)據(jù)計數(shù)器。
具體實(shí)施例方式
下面，參照附圖，說明本發(fā)明第一實(shí)施方式的頻率修正電路。如圖1的全體電路構(gòu)成所示，該頻率修正電路是在圖16的電路的基礎(chǔ)上，還包括產(chǎn)生周期性復(fù)位信號ZRES的復(fù)位信號產(chǎn)生電路24；根據(jù)鎖存時鐘ZCLK，鎖存保持第一迅速移動功能電路21和第二迅速移動功能電路22分別產(chǎn)生的頻率修正數(shù)據(jù)ZP1、ZP2的頻率修正數(shù)據(jù)鎖存電路25；產(chǎn)生鎖存時鐘ZCLK的鎖存時鐘產(chǎn)生電路26。
復(fù)位信號產(chǎn)生電路24生成同步于與LSI外部的微型計算機(jī)30之間進(jìn)行接口的接口電路27所產(chǎn)生的啟動信號EN上升(產(chǎn)生信號)為H電平(高電平)的周期性復(fù)位信號ZRES。另外，鎖存時鐘產(chǎn)生電路26生成同步于所述啟動信號EN下降(信號消失)為L電平(低電平)的鎖存時鐘ZCLK。
第一迅速移動功能電路21和第二迅速移動功能電路22中所產(chǎn)生的頻率修正數(shù)據(jù)ZP1、ZP2周期性地再生為正常值，根據(jù)比復(fù)位信號ZRES晚產(chǎn)生的鎖存時鐘ZCLK，將該已經(jīng)再生的頻率修正數(shù)據(jù)ZP1、ZP2鎖存保持在頻率修正數(shù)據(jù)鎖存電路25中。該頻率修正數(shù)據(jù)鎖存電路25的輸出數(shù)據(jù)ZPD1、ZPD2由頻率修正數(shù)據(jù)譯碼器23來讀出，該讀出數(shù)據(jù)ZDC10、ZDC00、ZDC01分別施加在開關(guān)SW1、SW2、SW3的接通斷開控制端子上。
下面，參照附圖，說明上述每一個電路的詳細(xì)構(gòu)成。另外，對于RC振蕩電路10、時間常數(shù)電路15，因為和以往的例子相同，故省略其說明。
圖2是說明第一迅速移動功能電路21的圖，圖2(a)是其電路圖，圖2(b)是說明其動作的表，圖2(c)是圖2(a)的“或非”電路211的晶體管電路圖。第二迅速移動功能電路22構(gòu)成也和這個同樣。
如圖2(a)所示，第一迅速移動功能電路21包括“或非”電路211、反相器212和作為迅速移動功能元件的由多晶硅構(gòu)成的熔斷器213?！盎蚍恰彪娐?11的輸出被輸入到反相器212，反相器212的輸出輸入到“或非”電路211的第一輸入端子。復(fù)位信號ZRES輸入到“或非”電路211的第二輸入端子。另外，在熔斷器213為連接狀態(tài)(非切斷狀態(tài))中，熔斷器213的一端連接在迅速移動功能端子ZAP1上，在其另一端上施加電源電位VDD。
說明該第一迅速移動功能電路21的動作。假設(shè)熔斷器213為連接狀態(tài)(非切斷狀態(tài))的情況下，輸入復(fù)位信號ZRES。復(fù)位信號ZRES是具有規(guī)定脈沖寬度的脈沖信號。如果復(fù)位信號ZRES變?yōu)椤?」(H電平＝高電平)，則“或非”電路211輸出「0」(L電平＝低電平)。設(shè)定晶體管尺寸，以使“或非”電路211的N溝道型MOS晶體管MN1以比熔斷器213的阻抗還足夠小的阻抗導(dǎo)通。于是，迅速移動功能端子ZAP1的電位下降為L電平，作為反相器212輸出的頻率修正數(shù)據(jù)ZP1暫時變?yōu)椤?」。接收這個，“或非”電路211的N溝道型MOS晶體管MN2也變?yōu)閷?dǎo)通狀態(tài)。
然后，如果復(fù)位信號ZRES變?yōu)椤?」(L電平)，則“或非”電路211的N溝道型MOS晶體管MN1變?yōu)榻刂?。因此，若設(shè)定晶體管尺寸，以使“或非”電路211的N溝道型MOS晶體管MN2以比熔斷器213的阻抗還充分大的阻抗導(dǎo)通，則迅速移動功能端子ZAP1的電位變化為H電平，作為反相器212輸出的頻率修正數(shù)據(jù)ZP1穩(wěn)定在「0」。
另一方面，在迅速移動功能端子ZAP1上施加規(guī)定的高電壓，使熔斷器213通過過大電流而切斷它。這樣，在熔斷器213為切斷狀態(tài)的情況下，輸入復(fù)位信號ZRES。如果復(fù)位信號ZRES變?yōu)椤?」(H電平)，則“或非”電路211輸出「0」(L電平)。于是，迅速移動功能端子ZAP1的電位變?yōu)長電平，作為反相器212輸出的頻率修正數(shù)據(jù)ZP1暫時性地變?yōu)椤?」。
然后，如果復(fù)位信號ZRES變?yōu)椤?」(L電平)，則“或非”電路211變?yōu)楹头聪嗥鞯刃У碾娐?，作為反相?12輸出的頻率修正數(shù)據(jù)ZP1(數(shù)據(jù)「1」)由反相器212和“或非”電路211所構(gòu)成的保持電路所保持。這樣，通過利用迅速移動功能元件來改變電路性結(jié)構(gòu)，從而可以產(chǎn)生頻率修正數(shù)據(jù)ZP1、ZP2。
圖3是頻率修正數(shù)據(jù)鎖存電路25的電路圖。該電路包括同步于鎖存時鐘ZCLK，分別鎖存保持頻率修正數(shù)據(jù)ZP1、ZP2的第一鎖存電路251和第二鎖存電路252。
圖4是頻率修正數(shù)據(jù)譯碼器23的電路圖。該電路包括兩個反相器231、232和三個“與”電路233、234、235。圖5是復(fù)位信號產(chǎn)生電路24的電路圖。該電路是檢測所輸入的啟動信號EN的上升沿之后，產(chǎn)生與其同步的復(fù)位信號ZRES(脈沖信號)的電路，包括反相器241、242、延遲電路243和“或非”電路244。
圖6是鎖存時鐘產(chǎn)生電路26的電路圖。該電路是檢測所輸入的啟動信號EN的上升沿之后，產(chǎn)生與其同步的鎖存時鐘ZCLK(脈沖信號)的電路，包括反相器261、262、延遲電路263、和“與”電路264。圖7是共用了圖5的復(fù)位信號產(chǎn)生電路24和圖6的鎖存時鐘產(chǎn)生電路26的重復(fù)部分的電路的電路圖，用少的元件數(shù)可以生成復(fù)位信號ZRES和鎖存時鐘ZCLK。
圖8是與LSI外部的微型計算機(jī)30之間進(jìn)行接口的接口電路27的電路圖。該接口電路27包括接收從微型計算機(jī)30串行傳送來的數(shù)據(jù)的數(shù)據(jù)輸入端子DI；接收數(shù)據(jù)的傳送時鐘的時鐘輸入端子CL；接收把LSI設(shè)定為選擇狀態(tài)的芯片啟動信號的芯片啟動端子CE。芯片啟動信號為H電平時，通過“與”電路271的、來自微型計算機(jī)30的串行數(shù)據(jù)SDI(LSI為顯示驅(qū)動器的情況下，是顯示數(shù)據(jù))同步于通過時鐘輸出電路272的串行傳送時鐘SCL，傳送到串行數(shù)據(jù)輸入寄存器28并暫時存儲。
然后，芯片啟動端子CE所接收的芯片啟動信號直接作為所述啟動信號EN，被利用于復(fù)位信號產(chǎn)生電路24和鎖存時鐘產(chǎn)生電路26。在此，周期性進(jìn)行來自微型計算機(jī)30的串行數(shù)據(jù)傳送，周期性地產(chǎn)生芯片啟動信號。因此，啟動信號EN也是周期性地產(chǎn)生。
參照圖9的時間圖，說明上述構(gòu)成的頻率修正電路的動作。首先，利用LSI測試器的振蕩電路10的振蕩頻率試驗結(jié)果是，為了獲得目標(biāo)振蕩頻率fosc，有必要將頻率修正數(shù)據(jù)(ZP1、ZP2)設(shè)定為(1，0)。該情況下，在第一迅速移動功能電路21的迅速移動功能端子ZAP1上施加規(guī)定的高電壓，在熔斷器213中通過過大電流而切斷它。另一方面，對于第二迅速移動功能電路22的熔斷器213，成為連接狀態(tài)。
如果來自接口電路27的啟動信號EN上升，則接收這個，由復(fù)位信號產(chǎn)生電路24產(chǎn)生復(fù)位信號ZRES。利用該復(fù)位信號ZRES，第一迅速移動功能電路21和第二迅速移動功能電路22被復(fù)位，復(fù)位后的頻率修正數(shù)據(jù)(ZP1、ZP2)被設(shè)定為(1，0)。然后，如果啟動信號EN下降，則由鎖存時鐘產(chǎn)生電路26產(chǎn)生鎖存時鐘ZCLK。與該鎖存時鐘ZCLK同步，在頻率修正數(shù)據(jù)鎖存電路25中鎖存保持頻率修正數(shù)據(jù)(ZP1、ZP2)＝(1，0)。
頻率修正數(shù)據(jù)譯碼器23根據(jù)保持在頻率修正數(shù)據(jù)鎖存電路25中的頻率修正數(shù)據(jù)(ZP1、ZP2)＝(1，0)，進(jìn)行讀出，把讀出數(shù)據(jù)(ZDC10、ZDC00、ZDC01)＝(1，0，0)向開關(guān)SW1、SW2、SW3輸出。于是，開關(guān)SW1接通、開關(guān)SW2、SW3斷開，所以通過將電阻Rosc1的一端接地，從而時間常數(shù)電路15變?yōu)橛呻娮鑂osc1和電容Cosc構(gòu)成。由此，RC振蕩電路10由電阻Rosc1和電容Cosc輸出與時間常數(shù)相應(yīng)的振蕩頻率fosc(Cosc+Rosc1)的振蕩時鐘OSCCLK。
如上所述，由于來自接口電路27的啟動信號EN是周期性地產(chǎn)生，所以第一迅速移動功能電路21、第二迅速移動功能電路22的動作和頻率修正數(shù)據(jù)鎖存電路25的鎖存動作也周期性進(jìn)行，RC振蕩電路10的振蕩頻率fosc維持恒定。
在由于某種原因，外來干擾從LSI的某一個端子進(jìn)入，第一迅速移動功能電路21或第二迅速移動功能電路22的頻率修正數(shù)據(jù)ZP1、ZP2發(fā)生變化的情況下，例如第一迅速移動功能電路21的頻率修正數(shù)據(jù)ZP1從「1」變化為「0」情況下，雖然變?yōu)?ZP1、ZP2)＝(0，0)，但其后，接口電路27從微型計算機(jī)30接收數(shù)據(jù)，從而產(chǎn)生啟動信號EN，利用上述的動作，可以恢復(fù)(ZP1、ZP2)＝(0，0)。因為保持在頻率修正數(shù)據(jù)鎖存電路25中的頻率修正數(shù)據(jù)ZP1、ZP2完全沒有變化，所以RC振蕩電路10的振蕩頻率fosc維持恒定。
下面，參照
本發(fā)明第二實(shí)施方式的頻率修正電路。該電路的整體構(gòu)成和圖1的電路雖然同樣，但是，接口電路27的構(gòu)成不同于第一實(shí)施方式。圖10是本實(shí)施方式的接口電路27的電路圖。該接口電路27具有如下功能在從微型計算機(jī)30將地址數(shù)據(jù)(是指定設(shè)備、特別在本實(shí)施方式中是指定內(nèi)置了該頻率修正電路的LSI的地址數(shù)據(jù))與數(shù)據(jù)一起傳送的情況下，核對該地址數(shù)據(jù)是否為預(yù)先設(shè)定在LSI中的固有地址。
接口電路27還包括接收從微型計算機(jī)30串行傳送來的、數(shù)據(jù)和地址數(shù)據(jù)的數(shù)據(jù)輸入端子DI、接收數(shù)據(jù)和地址數(shù)據(jù)的傳送時鐘的時鐘輸入端子CL、和接收把LSI設(shè)定為選擇狀態(tài)的芯片啟動信號的芯片啟動端子CE。在芯片啟動信號為H電平時，通過“或非”電路271A的、來自微型計算機(jī)30的串行數(shù)據(jù)SDI(LSI為顯示驅(qū)動器的情況下為顯示數(shù)據(jù))同步于通過時鐘輸出電路272A的串行傳送時鐘，傳送到串行數(shù)據(jù)輸入寄存器28，并暫時存儲。
該接口電路27還包括從微型計算機(jī)30取入同步于地址傳送時鐘而串行傳送來的地址數(shù)據(jù)，并將其暫時存儲的CCB地址寄存器273(CCB是Computer Contror Bus的縮寫)；讀出暫時存儲在CCB地址寄存器273中的地址數(shù)據(jù)，并核對其是否為預(yù)先設(shè)定在LSI中的固有地址之后，產(chǎn)生地址核對信號(已經(jīng)核對了的情況下是H電平信號)的CCB地址譯碼器274；檢測芯片啟動信號的上升沿和下降沿的芯片啟動檢測電路275；與芯片啟動信號的上升沿同步，取入并保持地址核對信號，與芯片啟動信號的下降沿同步而復(fù)位的地址核對信號寄存器276。并且，地址核對信號寄存器276的輸出作為啟動信號EN而被利用，向第一實(shí)施方式的復(fù)位信號產(chǎn)生電路24和鎖存時鐘產(chǎn)生電路26供給。
參照圖11的時間圖說明上述構(gòu)成的頻率修正電路的動作。首先，和第一實(shí)施方式同樣，利用LSI測試器的振蕩電路10的振蕩頻率試驗的結(jié)果，為了獲得目標(biāo)振蕩頻率數(shù)fosc，需要將頻率修正數(shù)據(jù)(ZP1、ZP2)設(shè)定為(1，0)。該情況下，將規(guī)定的高電壓施加在第一迅速移動功能電路21的迅速移動功能端子ZAP1上，使過大電流通過熔斷器213而切斷它。另一方面，至于第二迅速移動功能電路22的熔斷器213仍然為連接狀態(tài)。
因此，如果從微型計算機(jī)30傳送地址數(shù)據(jù)，在接口電路27的CCB地址譯碼器274中已經(jīng)進(jìn)行核對，則作為其輸出的地址核對信號變?yōu)镠電平。然后，同步于芯片啟動信號的上升沿，該地址核對信號被地址核對信號寄存器276取入。于是，作為地址核對信號寄存器276輸出的啟動信號EN上升為H電平，由復(fù)位信號產(chǎn)生電路24接收它而產(chǎn)生復(fù)位信號ZRES。
利用該復(fù)位信號ZRES，第一迅速移動功能電路21和第二迅速移動功能電路22被復(fù)位，復(fù)位后的頻率修正數(shù)據(jù)(ZP1、ZP2)被設(shè)定為(1，0)。然后，如果芯片啟動信號下降，則地址核對信號寄存器276被復(fù)位，啟動信號EN下降為L電平，由鎖存時鐘產(chǎn)生電路26產(chǎn)生鎖存時鐘ZCLK。與該鎖存時鐘ZCLK同步，在頻率修正數(shù)據(jù)鎖存電路25中鎖存保持頻率修正數(shù)據(jù)(ZP1、ZP2)＝(1，0)。
從此以后，和第一實(shí)施方式同樣，頻率修正數(shù)據(jù)譯碼器23根據(jù)保持在頻率修正數(shù)據(jù)鎖存電路25中的頻率修正數(shù)據(jù)(ZP1、ZP2)＝(1，0)，進(jìn)行讀出，并把讀出數(shù)據(jù)(ZDC10、ZDC00、ZDC01)＝(1，0，0)向開關(guān)SW1、SW2、SW3輸出。于是，開關(guān)SW1接通、開關(guān)SW2、SW3斷開，所以電阻Rosc1的一端接地，時間常數(shù)電路15變?yōu)橛呻娮鑂osc1和電容Cosc構(gòu)成。由此，RC振蕩電路10由電阻Rosc1和電容Cosc輸出對應(yīng)于時間常數(shù)的振蕩頻率fosc(Cosc+Rosc1)的振蕩時鐘OSCCLK。
然后，在由于某種原因，外來干擾從LSI的某一個端子進(jìn)入，例如第一迅速移動功能電路21的ZP1已經(jīng)從「1」變化為「0」情況下，雖然變?yōu)?ZP1、ZP2)＝(0，0)，但其后，由于接口電路27從微型計算機(jī)30接收地址數(shù)據(jù)，通過與LSI固有的地址數(shù)據(jù)進(jìn)行核對，從而產(chǎn)生啟動信號EN，由于上述的動作，可以恢復(fù)為(ZP1、ZP2)＝(1，0)。因為保持在頻率修正數(shù)據(jù)鎖存電路25中的頻率修正數(shù)據(jù)ZP1、ZP2完全沒有變化，所以RC振蕩電路10的振蕩頻率fosc維持恒定。
下面，參照
本發(fā)明的第三實(shí)施方式的頻率修正電路。該電路是在第一實(shí)施方式的電路(圖1)中設(shè)置串行數(shù)據(jù)計數(shù)器40，其通過對來自微型計算機(jī)30的傳送時鐘進(jìn)行計數(shù)，從而計數(shù)串行傳送數(shù)據(jù)的位數(shù)，僅在成為某一特定計數(shù)值時產(chǎn)生計數(shù)輸出信號SDCNT；同時，根據(jù)接口電路27的啟動信號EN和串行數(shù)據(jù)計數(shù)器40的計數(shù)輸出信號SDCNT，以使從鎖存時鐘產(chǎn)生電路26A產(chǎn)生鎖存時鐘ZCLK的方式，變更了鎖存時鐘產(chǎn)生電路26A的電路。
如果更具體地說明，則接口電路27和第一實(shí)施方式中所說明的電路(圖8)相同。串行數(shù)據(jù)計數(shù)器40通過計數(shù)通過接口電路27的傳送時鐘SCL，從而計數(shù)串行傳送數(shù)據(jù)。如圖13(a)所示，鎖存時鐘產(chǎn)生電路26A是圖6的“與”電路264變更為三個輸入的“與”電路264A，計數(shù)輸出信號SDCNT輸入到該“與”電路264A。
即，根據(jù)鎖存時鐘產(chǎn)生電路26A，僅在啟動信號EN下降為L電平、且產(chǎn)生了計數(shù)輸出信號SDCNT時(即，變?yōu)镠電平)，產(chǎn)生鎖存時鐘ZCLK。復(fù)位信號產(chǎn)生電路24雖然和第一實(shí)施方式相同，但在與鎖存時鐘產(chǎn)生電路26A合成一體的情況下，變?yōu)閳D13(b)的電路構(gòu)成。在圖13(b)的電路中，圖7的電路的“與”電路264變更為三個輸入的“與”電路264A，計數(shù)輸出信號SDCNT輸入到該“與”電路264A中。
串行數(shù)據(jù)計數(shù)器40是原本在LSI接收從微型計算機(jī)30傳送來的數(shù)據(jù)之際，暫時性地接收到串行數(shù)據(jù)輸入寄存器28中，僅在該數(shù)據(jù)具有某一特定位數(shù)的情況下，啟動從串行數(shù)據(jù)輸入寄存器28向下一級電路傳送該數(shù)據(jù)的電路。在本實(shí)施方式中，通過追加該串行數(shù)據(jù)計數(shù)器40，從而僅在從微型計算機(jī)30傳送的數(shù)據(jù)為特定位數(shù)的情況下，把第一迅速移動功能電路21和第二迅速移動功能電路22的頻率修正數(shù)據(jù)ZP1、ZP2鎖存保持在頻率修正數(shù)據(jù)鎖存電路25中，因此更可靠的頻率修正成為可能。
下面，參照附圖14的時間圖，說明上述構(gòu)成的頻率修正電路的動作。在此，僅說明伴隨設(shè)置串行數(shù)據(jù)計數(shù)器40的、本實(shí)施方式的特有動作。另外，利用LSI測試器的振蕩電路10的振蕩頻率試驗結(jié)果，為了獲得目標(biāo)振蕩頻率數(shù)fosc，將頻率修正數(shù)據(jù)(ZP1、ZP2)設(shè)定為(1，0)。另外，串行數(shù)據(jù)計數(shù)器40所計數(shù)的時鐘數(shù)等于數(shù)據(jù)的位數(shù)，即每一個傳送時鐘從微型計算機(jī)30串行傳送1位的數(shù)據(jù)。
接口電路27正常接收從微型計算機(jī)30傳送來的數(shù)據(jù)時，串行數(shù)據(jù)計數(shù)器40的計數(shù)輸出信號SDCNT在每次結(jié)束數(shù)據(jù)傳送時變?yōu)镠電平，由鎖存時鐘產(chǎn)生電路26A正常產(chǎn)生鎖存時鐘ZCLK。
另一方面，接口電路27正在接收從微型計算機(jī)30傳送來的數(shù)據(jù)時，如果外來干擾進(jìn)入，在傳播微型計算機(jī)30與接口電路27之間的通信的通信線路(芯片啟動線路、傳送時鐘線路、數(shù)據(jù)線路)上產(chǎn)生干擾信號，傳送時鐘SCL產(chǎn)生異常，則串行數(shù)據(jù)計數(shù)器40的計數(shù)輸出信號SDCNT不是每次結(jié)束數(shù)據(jù)傳送時變?yōu)镠電平，而是仍然為L電平。
于是，即使啟動信號EN下降為L電平，鎖存時鐘產(chǎn)生電路26A也不會產(chǎn)生鎖存時鐘ZCLK。因此，由于外來干擾的影響，即使頻率修正數(shù)據(jù)(ZP1、ZP2)例如從(1，0)變化為(0，0)，該錯誤的頻率修正數(shù)據(jù)(0，0)也不會鎖存在頻率修正數(shù)據(jù)鎖存電路25中，所以RC振蕩電路10的振蕩頻率fosc維持恒定。
下面，說明本發(fā)明的第四實(shí)施方式的頻率修正電路。該頻率修正電路是將第三實(shí)施方式的頻率修正電路的接口電路27置換為第二實(shí)施方式的(圖10)的接口電路的構(gòu)成。即，如上所述，該接口電路27包括CCB地址寄存器273、CCB地址譯碼器274、芯片啟動檢測電路275、地址核對信號寄存器276。并且，還具備計數(shù)來自該接口電路27的傳送時鐘SCL的串行數(shù)據(jù)計數(shù)器40。
如圖15的時間圖所示，上述構(gòu)成的頻率修正電路的動作兼具第二實(shí)施方式和第三實(shí)施方式的電路的動作特征。即，如果在接口電路27中核對從微型計算機(jī)30傳送來的地址數(shù)據(jù)，則進(jìn)行第一迅速移動功能電路21和第二迅速移動功能電路22的復(fù)位。另外，在從微型計算機(jī)30傳送數(shù)據(jù)之際，僅在串行數(shù)據(jù)計數(shù)器40的傳送時鐘SCL的計數(shù)值變?yōu)樘囟ㄓ嫈?shù)值時，才將保持在第一及第二迅速移動功能電路22中的頻率修正數(shù)據(jù)ZP1、ZP2鎖存在頻率修正數(shù)據(jù)鎖存電路25內(nèi)。這樣，RC振蕩電路10的振蕩頻率fosc維持恒定。
在上述的第一至第四實(shí)施方式中，包括兩個迅速移動功能電路、即第一及第二迅速移動功能電路21、22，但是，在進(jìn)行更精密的頻率修正的情況下，也可以增加其數(shù)目。該情況下，伴隨其增加，可以增加頻率修正數(shù)據(jù)鎖存電路25的位數(shù)，也可適當(dāng)變更頻率修正數(shù)據(jù)譯碼器23或時間常數(shù)電路15的構(gòu)成。
權(quán)利要求
1.一種振蕩頻率修正電路，其中修正根據(jù)時間常數(shù)電路所設(shè)定的時間常數(shù)而振蕩的振蕩電路的振蕩頻率，其特征在于，包括迅速移動功能電路，其根據(jù)周期性輸入的復(fù)位信號，產(chǎn)生與迅速移動功能元件狀態(tài)相應(yīng)的頻率修正數(shù)據(jù)；頻率修正數(shù)據(jù)鎖存電路，其根據(jù)比所述復(fù)位信號晚產(chǎn)生的鎖存時鐘，鎖存保持由所述迅速移動功能電路產(chǎn)生的所述頻率修正數(shù)據(jù)；和時間常數(shù)調(diào)整電路，其根據(jù)保持在所述頻率數(shù)據(jù)鎖存電路中的頻率修正數(shù)據(jù)，調(diào)整所述時間常數(shù)電路的時間常數(shù)。
2.根據(jù)權(quán)利要求1所述的振蕩頻率修正電路，其特征在于，還包括復(fù)位信號產(chǎn)生電路，其根據(jù)啟動信號的產(chǎn)生來產(chǎn)生所述復(fù)位信號；和鎖存時鐘產(chǎn)生電路，其根據(jù)所述啟動信號的消失來產(chǎn)生所述鎖存時鐘。
3.根據(jù)權(quán)利要求2所述的振蕩頻率修正電路，其特征在于，還包括接口電路，其接收從微型計算機(jī)串行傳送來的數(shù)據(jù)、所述數(shù)據(jù)的傳送時鐘和芯片啟動信號；把所述芯片啟動信號作為所述啟動信號來利用。
4.根據(jù)權(quán)利要求2所述的振蕩頻率修正電路，其特征在于，還包括接口電路，其接收從微型計算機(jī)串行傳送來的數(shù)據(jù)、指定設(shè)備地址的地址數(shù)據(jù)和芯片啟動信號，核對所述地址數(shù)據(jù)為預(yù)先設(shè)定的固有地址之后，產(chǎn)生地址核對信號；把所述地址核對信號作為所述啟動信號來利用。
5.根據(jù)權(quán)利要求4所述的振蕩頻率修正電路，其特征在于，還包括地址核對信號寄存器，其根據(jù)所述芯片啟動信號，保持所述地址核對信號。
6.根據(jù)權(quán)利要求4所述的振蕩頻率修正電路，其特征在于，所述地址核對信號寄存器根據(jù)所述芯片啟動信號的產(chǎn)生而取入所述地址核對信號，根據(jù)所述芯片啟動信號的消失而復(fù)位。
7.一種振蕩頻率修正電路，其中修正根據(jù)時間常數(shù)電路所設(shè)定的時間常數(shù)而振蕩的振蕩電路的振蕩頻率，其特征在于，包括接口電路，其接收從微型計算機(jī)串行傳送來的數(shù)據(jù)、所述數(shù)據(jù)的傳送時鐘和芯片啟動信號；串行數(shù)據(jù)計數(shù)器，其通過計數(shù)所述傳送時鐘來計數(shù)所述數(shù)據(jù)的位數(shù)；復(fù)位信號產(chǎn)生電路，其根據(jù)所述芯片啟動信號的產(chǎn)生來產(chǎn)生復(fù)位信號；鎖存時鐘產(chǎn)生電路，其根據(jù)所述芯片啟動信號的消失及所述串行數(shù)據(jù)計數(shù)器的計數(shù)輸出而產(chǎn)生鎖存時鐘；迅速移動功能電路，其根據(jù)復(fù)位信號，產(chǎn)生與迅速移動功能元件相應(yīng)的頻率修正數(shù)據(jù)；頻率修正數(shù)據(jù)鎖存電路，其根據(jù)所述鎖存時鐘，鎖存保持所述迅速移動功能電路所產(chǎn)生的所述頻率修正數(shù)據(jù)；和時間常數(shù)調(diào)整電路，其根據(jù)所述頻率數(shù)據(jù)鎖存電路所保持的頻率修正數(shù)據(jù)，調(diào)整所述時間常數(shù)電路的時間常數(shù)。
8.一種振蕩頻率修正電路，其中修正根據(jù)時間常數(shù)電路所設(shè)定的時間常數(shù)而振蕩的振蕩電路的振蕩頻率，其特征在于，包括接口電路，其接收從微型計算機(jī)串行傳送來的數(shù)據(jù)、指定設(shè)備地址的地址數(shù)據(jù)、所述數(shù)據(jù)及地址數(shù)據(jù)的傳送時鐘和芯片啟動信號，核對所述地址數(shù)據(jù)為預(yù)先設(shè)定的固有地址之后，產(chǎn)生地址核對信號；串行數(shù)據(jù)計數(shù)器，其通過計數(shù)所述傳送時鐘來計數(shù)所述數(shù)據(jù)的位數(shù)；復(fù)位信號產(chǎn)生電路，其根據(jù)所述地址核對信號的產(chǎn)生來產(chǎn)生復(fù)位信號；鎖存時鐘產(chǎn)生電路，其根據(jù)所述地址核對信號的消失及所述串行數(shù)據(jù)計數(shù)器的計數(shù)輸出而產(chǎn)生鎖存時鐘；迅速移動功能電路，其根據(jù)復(fù)位信號，產(chǎn)生與迅速移動功能元件的狀態(tài)相應(yīng)的頻率修正數(shù)據(jù)；頻率修正數(shù)據(jù)鎖存電路，其根據(jù)所述鎖存時鐘，鎖存保持所述迅速移動功能電路所產(chǎn)生的所述頻率修正數(shù)據(jù)；和時間常數(shù)調(diào)整電路，其根據(jù)所述頻率數(shù)據(jù)鎖存電路所保持的頻率修正數(shù)據(jù)，調(diào)整所述時間常數(shù)電路的時間常數(shù)。
9.根據(jù)權(quán)利要求8所述的振蕩頻率修正電路，其特征在于，還包括地址核對信號寄存器，其根據(jù)所述芯片啟動信號來保持所述地址核對信號。
10.根據(jù)權(quán)利要求9所述的振蕩頻率修正電路，其特征在于，所述地址核對信號寄存器根據(jù)所述芯片啟動信號的產(chǎn)生而取入所述地址核對信號，根據(jù)所述芯片啟動信號的消失而復(fù)位。
11.根據(jù)權(quán)利要求1、7、8中任一項所述的振蕩頻率修正電路，其特征在于，所述迅速移動功能元件是熔斷器。
12.根據(jù)權(quán)利要求1、7、8中任一項所述的振蕩頻率修正電路，其特征在于，所述時間常數(shù)電路包括電阻和電容。
全文摘要
本發(fā)明提供一種頻率修正電路，其即使由于外部干擾而使迅速移動功能電路的頻率修正數(shù)據(jù)變化，也可以穩(wěn)定維持振蕩頻率。頻率修正電路包括復(fù)位信號產(chǎn)生電路(24)；根據(jù)鎖存時鐘ZCLK，鎖存保持第一迅速移動功能電路(21)和第二迅速移動功能電路(22)分別產(chǎn)生的頻率修正數(shù)據(jù)ZP1、ZP2的頻率修正數(shù)據(jù)鎖存電路(25)；產(chǎn)生鎖存時鐘ZCLK的鎖存時鐘產(chǎn)生電路(26)。復(fù)位信號產(chǎn)生電路(24)生成同步于接口電路(27)所產(chǎn)生的啟動信號EN的上升沿的周期性復(fù)位信號ZRES。鎖存時鐘產(chǎn)生電路(26)生成同步于啟動信號EN的下降沿的鎖存時鐘ZCLK。
文檔編號H03B5/00GK1734390SQ20051008366
公開日2006年2月15日 申請日期2005年7月12日 優(yōu)先權(quán)日2004年8月4日
發(fā)明者德永哲也, 新井啟之, 木村毅, 安藤亮一, 山口守 申請人:三洋電機(jī)株式會社