專利名稱：一種脈沖信號的直接數(shù)字合成裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及直接數(shù)字合成技術(shù)領(lǐng)域，尤其是涉及一種脈沖信號的直接數(shù)字合成裝置及其方法。
背景技術(shù)：
直接數(shù)字合成(DDS)技術(shù)是目前模擬函數(shù)信號合成的主流技術(shù)，采用DDS技術(shù)的函數(shù)信號發(fā)生器/任意波形發(fā)生器具有信號失真低，頻率調(diào)節(jié)分辨率高和可以仿真任意波形函數(shù)等優(yōu)點(diǎn)，DDS函數(shù)信號發(fā)生器/任意波形發(fā)生器一般包括相位累加器，波形數(shù)據(jù)存儲器，DA轉(zhuǎn)換器和抗混迭低通濾波器，其中，相位累加器通過對輸入的相位增量累加產(chǎn)生波形的相位序列，該相位序列在一個(gè)合成周期內(nèi)線性變化；波形數(shù)據(jù)存儲器將相位累加器產(chǎn)生的相位序列轉(zhuǎn)換為波形的幅度序列；DA轉(zhuǎn)換器將波形的幅度序列轉(zhuǎn)換為模擬的波形信號，由于該模擬信號中存在高頻諧波成分，抗混迭低通濾波器用于濾掉這些高頻諧波成分從而合成波形信號。在現(xiàn)有技術(shù)中，DDS函數(shù)信號發(fā)生器/任意波形發(fā)生器主要缺點(diǎn)在于為了降低相位截?cái)嗉纳蓴_，它們需要配置一個(gè)很大的波形數(shù)據(jù)存儲器，因此增加了成本；在合成脈沖信號時(shí)，由于其相位累加器合成的相位隨時(shí)間線性變化，合成的脈沖波形的上升時(shí)間，高電平時(shí)間，下降時(shí)間和低電平時(shí)間的比例由波形數(shù)據(jù)存儲器中的相位-幅度對照表中決定，以上參數(shù)不能通過相位增量獨(dú)立調(diào)節(jié)，要單獨(dú)改變其中的一個(gè)參數(shù)必須改變波形數(shù)據(jù)表，由于波形數(shù)據(jù)存儲器容量的限制，參數(shù)的調(diào)節(jié)分辨率十分有限，且操作數(shù)據(jù)量大以至于難于實(shí)現(xiàn)。采用模擬技術(shù)合成可變沿脈沖波形是通過模擬信號處理的方式限制一個(gè)方波信號的跳變時(shí)間從而達(dá)到改變脈沖的上升時(shí)間和下降時(shí)間的目的，但該方法不能合成任意上升函數(shù)和下降函數(shù)脈沖波形，合成過程易受到干擾，并且合成精度、上升時(shí)間和下降時(shí)間范圍和調(diào)節(jié)分辨率低。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺陷，提供一種脈沖信號的直接數(shù)字合成裝置和方法，其合成的脈沖信號具有合成范圍寬，合成精度高，上升時(shí)間、高電平時(shí)間、下降時(shí)間和低電平時(shí)間可以獨(dú)立調(diào)整，調(diào)節(jié)分辨率高的優(yōu)點(diǎn)。
本發(fā)明的脈沖信號直接數(shù)字合成裝置包括相位合成器，其用于脈沖的相位數(shù)字序列合成；波形存儲器，其用于將脈沖的相位數(shù)字序列轉(zhuǎn)換成脈沖的幅度數(shù)字序列；自適應(yīng)拋物線插值濾波器，其用于對脈沖幅度序列進(jìn)行插值補(bǔ)償以降低相位-幅度轉(zhuǎn)換的誤差，并生成新的脈沖的幅度數(shù)字序列；DA變換器，其用于將脈沖的幅度數(shù)字序列轉(zhuǎn)換為模擬信號；抗混迭低通濾波器，其用于將DA變換器輸出的模擬信號中的高頻干擾濾掉，并重建模擬脈沖信號，上述各部分的連接關(guān)系為相位合成器輸出的高若干位相位信號連接到波形存儲器，次高若干位相位信號和波形存儲器的輸出連接到自適應(yīng)拋物線插值濾波器，其它信號依次相連。
本發(fā)明所述的相位合成器有以下數(shù)據(jù)輸入上升過程相位增量(SRP)；下降過程相位增量(SFP)；高電平過程整數(shù)時(shí)間(THPI)；低電平過程整數(shù)時(shí)間(TLPI)；上升與高電平過程小數(shù)時(shí)間(TRHPR)；下降與低電平過程小數(shù)時(shí)間(TFLPR)，相位合成器的輸出為相位PH，其合成過程分為上升過程合成、高電平過程合成、下降過程合成和低電平過程合成4個(gè)步驟。
在上升過程合成階段，相位PH從一個(gè)上升過程初始相位PH0R開始，每個(gè)采樣周期增加SRP，直到相位第一次增加到[90°，180°)區(qū)間內(nèi)。因此上升過程合成階段產(chǎn)生的相位序列為
PH0R，PH0R+SRP，PH0R+2SRP......PH0R+nR*SRP；在高電平過程合成階段，經(jīng)過THPI或者THPI+1個(gè)采樣周期，相位PH保持不變(PH0R+nR*SRP)。
在下降過程合成階段，相位PH直接被賦值到下降過程初始相位PH0F。此后，每個(gè)采樣周期增加SFP，直到相位第一次增加到[270°，360°)區(qū)間內(nèi)。因此下降過程合成階段產(chǎn)生的相位序列為PH0F，PH0F+SFP，PH0F+2SFP......PH0F+nF*SFP；在低電平過程合成階段，需要經(jīng)過TLPI或者TLPI+1個(gè)采樣周期，此期間，相位PH保持不變(PH0F+nF*SFP)。
上述的上升過程和下降過程合成階段，如果其函數(shù)的初始相位恰好在時(shí)鐘的采樣點(diǎn)上，那末上升過程到下降過程的起始時(shí)間(tRP+tHP)或下降過程到上升過程起始時(shí)間(tFP+tLP)的調(diào)節(jié)分辨率就是采樣周期Tc；如果一個(gè)上升過程在時(shí)鐘的采樣點(diǎn)后tRM(0≤tRM＜Tc)開始，用一個(gè)R位二進(jìn)制數(shù)TRM表示為TRM=int(2R·tRMTc+12)---(1)]]>TRM表示了小于采樣周期Tc的時(shí)間，所以我們稱為小數(shù)時(shí)間，由于上升過程每一個(gè)采樣周期相位增量為SRP，下一個(gè)時(shí)鐘的采樣點(diǎn)采樣到的第一個(gè)上升過程點(diǎn)的相位為PHOR=(1-TRM2R)·SRP---(2)]]>換言之，如果上升過程的第一個(gè)相位采樣點(diǎn)為PH0R，就等效于該采樣點(diǎn)之前tRM秒開始的上升過程。這樣，就把時(shí)間調(diào)節(jié)分辨率提高了2R倍。
類似地，如果一個(gè)下降過程的起始點(diǎn)的小數(shù)時(shí)間為TRM，下一個(gè)時(shí)鐘的采樣點(diǎn)采樣到的第一個(gè)上升過程點(diǎn)的相位為
對于一個(gè)脈沖序列，如果第一個(gè)上升過程的小數(shù)時(shí)間為0，從上升過程開始到下降過程開始小數(shù)時(shí)間是定值TRHPR，從下降過程開始到上升過程開始小數(shù)時(shí)間是定值TFLPR.通過分別對TRHPR和TFLPR的累加就可以獲得各個(gè)周期的上升過程開始和下降過程開始的小數(shù)時(shí)間第一個(gè)上升過程開始的小數(shù)時(shí)間0；第一個(gè)下降過程開始的小數(shù)時(shí)間TRHPR；第二個(gè)上升過程開始的小數(shù)時(shí)間TRHPR+TFLPR；第二個(gè)下降過程開始的小數(shù)時(shí)間TRHPR+TFLPR+TRHPR；……。
分別利用式(2)，(3)，就可以分別得到上升過程和下降過程的初始相位序列第一個(gè)上升過程的初始相位PH0R0＝SRP；第一個(gè)下降過程的初始相位 第二個(gè)上升過程的初始相位PHOR2=(1-TRHPR+TFLPR2R)·SRP;]]>第二個(gè)下降過程的初始相位 ……。
在小數(shù)時(shí)間的累加過程中，如果在某個(gè)上升過程開始的小數(shù)時(shí)間累加結(jié)果出現(xiàn)溢出，就說明這個(gè)上升過程的第一個(gè)相位點(diǎn)要在比TFPI多一個(gè)采樣周期后開始，因此需要將本次上升過程前的高電平時(shí)間計(jì)數(shù)加1；同樣，如果某個(gè)下降過程開始的小數(shù)時(shí)間累加結(jié)果出現(xiàn)溢出，就需要將本次下降過程前的低電平時(shí)間計(jì)數(shù)加1.
根據(jù)以上分析我們可以得到以下的合成脈沖波形參數(shù)在上升過程相位合成過程中，相位合成器產(chǎn)生了一個(gè)線性增加的相位序列，如果相位合成器中的相位累加器為P+3位，完成上升過程共需要相位序列增加2P+1個(gè)相位點(diǎn)，每次相位累加的時(shí)間為Tc，因此合成的上升過程時(shí)間為tRP=2P+1SRP·Tc---(4)]]>同樣下降過程時(shí)間為tFP=2P+1SFP·Tc---(5)]]>因此，高電平過程時(shí)間和低電平過程時(shí)間分別為tHP=Tc·(THPI+TRHPR2R-frac(2P+1SRP))---(6)]]>tLP=Tc·(TLPI+TFLPR2R-frac(2P+1SFP))---(7)]]>其中，frac(x)函數(shù)為x取小數(shù)；對于需要合成的脈沖波形參數(shù)tRP、tHP、tFP和tLP根據(jù)式(4)(5)(6)和(7)計(jì)算出相應(yīng)的相位合成器的控制參數(shù)。
從式(4)(5)(6)和(7)中不難分析，采用該方法合成的脈沖波形的參數(shù)tRP、tHP、tFP和tLP的具有非常高的設(shè)置分辨率。
為了提高合成脈沖的上升、下降時(shí)間分辨率，需要提高相位合成器相位輸出PH的位數(shù)P+3，因?yàn)椴ㄐ螖?shù)據(jù)存儲器的容量限制，必須忽略掉PH的低若干位，因而帶來了相位截?cái)嗾`差。
一般，如果系統(tǒng)的垂直分辨率(DA的分辨率)為D-1，為了將相位截?cái)嗾`差產(chǎn)生的寄生干擾降低到合理的水平，存儲一個(gè)周期的正弦波的需要2D+1(D-1)(位)存儲空間，對于復(fù)雜的波形則需要非常大的存儲空間，不但增加了系統(tǒng)的成本，而且由于巨大的波形存儲器影響了系統(tǒng)的速度。
本發(fā)明所述的波形存儲器存儲了一個(gè)周期的波形數(shù)據(jù)表，表中的每一個(gè)數(shù)據(jù)的數(shù)值線性地表示一個(gè)相位點(diǎn)的波形電壓，這里使用無符號數(shù)表示該電壓，一般采用5表示脈沖的最低電壓，2D-5表示脈沖的最高電壓。在波形存儲器中保存了2M個(gè)相位點(diǎn)的波形數(shù)據(jù)，其中上升過程函數(shù)表存放于地址0～(2M-2-1)；高電平過程函數(shù)表存放于地址2M-2～(2M-1-1)；下降過程函數(shù)表存放于地址2M-1～(3/4*2M-2-1)；低電平過程函數(shù)表存放于地址(3/4*2M-2)～(2M-1)。波形存儲器可以根據(jù)輸入的M位讀出地址RADD同時(shí)讀出地址為RADD-1，RADD，RADD+1和RADD+2的4個(gè)數(shù)據(jù)Y-1、Y0、Y1和Y2。一般，相位合成器輸出相位PH的高M(jìn)位作為讀地址RADD輸入到波形存儲器，即RADD＝PH[D+2，D+3-M]。由于RADD在上升過程、高電平過程、下降過程和低電平過程的值分別對應(yīng)波形存儲器相應(yīng)的波形函數(shù)存儲區(qū)，波形存儲器將RADD變換為4個(gè)波形的幅度序列Y-1、Y0、Y1和Y2。
由于波形存儲器忽略了相位合成器輸出相位PH的低D+3-M位，產(chǎn)生了相位截?cái)嗾`差，因此，本發(fā)明所述的自適應(yīng)拋物線插值濾波器APIF根據(jù)Y-1、Y0、Y1，Y2和余下的部分相位信號U＝PH[D+2-M:D+3-M-N]進(jìn)行如式12所示的插值運(yùn)算以降低誤差，其基本思想是在波形存儲器中保存比較少的相位數(shù)據(jù)點(diǎn)，數(shù)據(jù)點(diǎn)之間的數(shù)據(jù)通過拋物線插值近似，由于插值區(qū)間可以很小，所以降低了相位截?cái)嗾`差，另外，較小的插值誤差并不對系統(tǒng)造成影響，這樣在保證波形質(zhì)量的情況下，降低了波形存儲器容量。
自適應(yīng)拋物線插值濾波器根據(jù)波形存儲器輸出的4個(gè)相鄰地址的波形數(shù)據(jù)自動(dòng)選擇使用牛頓第一拋物線插值公式，牛頓第二拋物線插值公式或貝塞爾拋物線插值公式計(jì)算插值數(shù)據(jù)，若有4個(gè)等間距數(shù)據(jù)節(jié)點(diǎn)(y-1，x-1)，(y0，x0)，(y1，x1)和(y2，x2)，其中xn＝x0+n*h，yn＝y(tǒng)(xn)，n＝-1，0，1，2；h為節(jié)點(diǎn)間距，對于給定一個(gè)任意連續(xù)函數(shù)的在區(qū)間[x0，x1]內(nèi)的一個(gè)點(diǎn)x的數(shù)據(jù)y(x)可以通過以下三種公式近似計(jì)算牛頓第一拋物線插值公式N1(x)=y0+u·[(y1-y0)+(u-1)·(y-1-2y0+y1)2]---(8)]]>牛頓第二拋物線插值公式N2(x)=y0+u·[(y1-y0)+(u-1)·(y0-2y1+y2)2]---(9)]]>或貝塞爾拋物線插值公式B(x)=y0+u·[(y1-y0)+(u-1)·(y-1-y0-y1+y2)4]---(10)]]>其中u＝(x-x0)/h，可以通過數(shù)學(xué)分析得知，對于一個(gè)周期的單位幅度的正弦函數(shù)，如果等間距選取其中N個(gè)數(shù)據(jù)節(jié)點(diǎn)，在各節(jié)點(diǎn)區(qū)間內(nèi)，分別利用以上三個(gè)公式進(jìn)行插值近似，牛頓第一拋物線插值公式和牛頓第二拋物線插值公式的最大插值誤差均約為 貝塞爾拋物線插值公式的最大插值誤差約為 可見，貝塞爾拋物線插值可以比牛頓第一和第二拋物線插值誤差更小。
對于存在奇異點(diǎn)(該點(diǎn)一階導(dǎo)數(shù)或二階導(dǎo)數(shù)不存在)的波形函數(shù)，三種插值算法都會在奇異點(diǎn)附近產(chǎn)生了很大的誤差。其原因在于，三種算法的插值誤差均與函數(shù)在取值區(qū)間內(nèi)的某一點(diǎn)的三次微分成正比，因此誤差較大。
如果數(shù)據(jù)點(diǎn)取值間隔足夠小，那么在兩個(gè)相鄰的數(shù)據(jù)點(diǎn)中，僅有一個(gè)可能是不可微點(diǎn)，且由于不可微點(diǎn)的左導(dǎo)數(shù)與右導(dǎo)數(shù)是不同的，我們可以認(rèn)為不可微數(shù)據(jù)點(diǎn)的二次差分與下一數(shù)據(jù)點(diǎn)的二次差分的差的絕對值比可微數(shù)據(jù)點(diǎn)的要大。也就是說對于一定的數(shù)據(jù)點(diǎn)取值間隔，如果判據(jù)函數(shù)crit=|12·(y-1-2y0+y1)|-|12·(y0-2y1-y2)|---(11)]]>當(dāng)crit＞δ(δ為一個(gè)與波形函數(shù)和數(shù)據(jù)點(diǎn)取值間隔有關(guān)的正數(shù))則可以認(rèn)為y0是不可微數(shù)據(jù)點(diǎn)；如果crit＜-δ，則可以認(rèn)為y1是不可微數(shù)據(jù)點(diǎn)。如果|crit|≤δ，則可以認(rèn)為y0和y1都是可微數(shù)據(jù)點(diǎn)。
一般而言，如果點(diǎn)(x1，y1)為不可微數(shù)據(jù)點(diǎn)，在對區(qū)間(x0，x1)進(jìn)行插值計(jì)算時(shí)，使用y0，y1，y2三點(diǎn)的數(shù)據(jù)進(jìn)行插值計(jì)算(牛頓第一拋物線插值)，由于區(qū)間內(nèi)包含有不可微點(diǎn)而產(chǎn)生較大插值誤差。但如果使用y-1，y0，y1三點(diǎn)的數(shù)據(jù)進(jìn)行插值計(jì)算(牛頓第二拋物線插值)，則不會產(chǎn)生更大的插值誤差。同樣，如果點(diǎn)(x0，y0)為不可微數(shù)據(jù)點(diǎn)，在對區(qū)間(x0，x1)進(jìn)行插值計(jì)算時(shí)，使用y0，y1，y2三點(diǎn)的數(shù)據(jù)進(jìn)行插值計(jì)算(牛頓第一拋物線插值)，不會產(chǎn)生更大的插值誤差。
如果在插值區(qū)間附近不包含有奇異點(diǎn)，使用貝塞耳插值公式可以獲得較小的誤差。
根據(jù)以上討論可以將算法歸納如下y=y0+u·[(y1-y0)+(u-1)·(y-1-2y0+y1)2]crit>δy0+u·[(y1-y0)+(u-1)·y0-2·y1+y22]crit<-δy0+u·[(y1-y0)+(u-1)·(y-1-y0-y1+y2)4]|crit|≤δ---(12)]]>該算法稱之為自適應(yīng)拋物線濾波(APIF)算法。
我們在使用APIF時(shí)要根據(jù)波形函數(shù)選擇δ對于處處可微的波形函數(shù)，我們可以選擇較大的δ，此時(shí)，APIF僅使用貝塞耳插值公式進(jìn)行計(jì)算，此時(shí)插值誤差最?。粚τ诖嬖谄娈慄c(diǎn)的波形函數(shù)，通常判據(jù)函數(shù)crit的絕對值在奇異點(diǎn)附近比非奇異點(diǎn)處大很多倍，我們很容易選擇適當(dāng)?shù)摩?，使APIF能夠分辨含奇異點(diǎn)的區(qū)間并正確選擇適當(dāng)?shù)乃惴ǎ瑢⒉逯嫡`差降到最小。因此APIF可以根據(jù)波形的實(shí)際情況自動(dòng)優(yōu)化選擇3種不同的拋物線插值算法，對任意波形具有非常好的適應(yīng)性。
為了方便算法的硬件實(shí)現(xiàn)，用D位無符號數(shù)Y-1，Y0，Y1，Y2分別表示y-1，y0，y1，y2；用N位無符號數(shù)U＝2N.u代替u，用TH代替δ，在計(jì)算過程中，略掉部分對計(jì)算精度影響較小的小數(shù)，輸出Y為D-1位。則式(12)變?yōu)閅=int[Y02+[U2N+1·[(Y1-Y0)-int[(2N-U)·K2N+1]]+12]]---(13)]]>其中int為取整函數(shù)；K=KA|KA|-|KB|>THKB|KA|-|KB|<-THKC||KA|-|KB||≤TH]]>KA＝Y(jié)-1-2·Y0+Y1KB＝Y(jié)0-2·Y1+Y2KC=int(Y-1-Y0-Y1+Y22+12)---(14)]]>本發(fā)明所述的DA變換器為D-1位數(shù)字-模擬變換器，主要是將APIF輸出的波形幅度序列變?yōu)槟M信號。
本發(fā)明所述的抗混迭濾波器為線性相位低通濾波器，一般截止頻率為采樣時(shí)鐘頻率的1/4，由于DA變換器輸出的模擬信號中包含有高頻諧波成份，抗混迭濾波器可以將這些頻諧波成份濾掉，重建完整的脈沖波形。
本發(fā)明的脈沖信號的直接數(shù)字合成裝置及其方法能夠在保證系統(tǒng)性能的情況下，大幅度降低波形數(shù)據(jù)表的容量需求、降低系統(tǒng)的成本，并且合成的脈沖信號具有合成范圍寬，合成精度高，上升時(shí)間、高電平時(shí)間、下降時(shí)間和低電平時(shí)間可以獨(dú)立調(diào)整，調(diào)節(jié)分辨率高的優(yōu)點(diǎn)。


下面參照附圖和具體實(shí)施方式
對本發(fā)明的脈沖信號的直接數(shù)字合成裝置及其方法作進(jìn)一步詳細(xì)說明。
圖1是本發(fā)明的直接數(shù)字合成裝置的內(nèi)部連接結(jié)構(gòu)示意圖；圖2是本發(fā)明的相位合成器的電路結(jié)構(gòu)圖；圖3是本發(fā)明的相位合成工作過程示意圖；圖4是本發(fā)明的波形存儲器的電路結(jié)構(gòu)圖；圖5是本發(fā)明的自適應(yīng)拋物線插值濾波器的電路結(jié)構(gòu)圖；圖6是本發(fā)明的自適應(yīng)拋物線插值濾波器的算法選擇器的結(jié)構(gòu)圖；具體實(shí)施方式
圖1所示的脈沖信號的直接數(shù)字合成裝置包括相位合成器，其用于脈沖的相位數(shù)字序列合成；波形存儲器，其用于將脈沖的相位數(shù)字序列轉(zhuǎn)換成脈沖的幅度數(shù)字序列；自適應(yīng)拋物線插值濾波器，其用于對脈沖幅度序列進(jìn)行插值補(bǔ)償以降低相位-幅度轉(zhuǎn)換的誤差，并生成新的脈沖的幅度數(shù)字序列；DA變換器，其用于將脈沖的幅度數(shù)字序列轉(zhuǎn)換為模擬信號；抗混迭低通濾波器，其用于將DA變換器輸出的模擬信號中的高頻干擾濾掉，重建模擬脈沖信號。
如圖2所示，本發(fā)明的相位合成器有以下輸入?yún)?shù)上升過程相位增量SRP，P位無符號數(shù)；下降過程相位增量SFP，P位無符號數(shù)；高電平過程整數(shù)時(shí)間THPI，W位無符號數(shù)；低電平過程整數(shù)時(shí)間TLPI，W位無符號數(shù)；下降和低電平過程小數(shù)時(shí)間TFLPR，R位無符號數(shù)；上升和高電平過程小數(shù)時(shí)間TRHPR，R位無符號數(shù)；禁止控制信號INH(INH有效時(shí)，相位合成器被復(fù)位)。這些輸入?yún)?shù)來自于外部的微控制器(MCU，圖中未畫出)的可編程端口，作為合成脈沖的控制參數(shù)；采樣時(shí)鐘CLOCK，該信號由時(shí)鐘振蕩器(圖中未畫出)產(chǎn)生。
所述的相位合成器按功能可以分為以下幾個(gè)部分①小數(shù)時(shí)間累加器與小數(shù)時(shí)間-相位變換電路，該部分包括多路選擇器MUX2，MUX3，小數(shù)時(shí)間累加器TRACC和小數(shù)時(shí)間-相位變換器TRTPC。MUX2是一個(gè)R位二選一選擇器，它的兩個(gè)數(shù)據(jù)輸入分別連接到TFLPR和TRHPR，MUX2的選擇控制連接到PMSEL2，MUX2的輸出為MUX2O。MUX2的功能為當(dāng)PMSEL2＝“0”時(shí)，MUX2O＝TFLPR；當(dāng)PMSEL2＝“1”時(shí)，MUX2O＝TRHPR。MUX3是一個(gè)P位二選一選擇器，它的兩個(gè)數(shù)據(jù)輸入分別連接到SRP和SFP，MUX3的選擇控制連接到PMSEL2，MUX3的輸出為MUX3O。MUX3的功能為當(dāng)PMSEL2＝“0”時(shí)，MUX3O＝SFP；當(dāng)PMSEL2＝“1”時(shí)，MUX3O＝SRP。TRACC是一個(gè)R位可預(yù)置累加器，其累加輸入連接到MUX2O，預(yù)置數(shù)據(jù)PD連接到TFLPR，預(yù)置控制PE連接到RESET，時(shí)鐘CK連接到CLOCK，累加允許CE連接到PACCPE，TRACC的累加輸出為R位的TRM，累加進(jìn)位輸出為TRMCY。TRACC的功能為當(dāng)PE＝“1”，數(shù)據(jù)PD被直接寫入累加器，TRM＝PD，TRMCY＝“0”；當(dāng)PE＝“0”，CE＝“1”，每一個(gè)時(shí)鐘的上升沿輸入數(shù)據(jù)MUX2O被累加一次，TRM增加MUX2O，如果有累加進(jìn)位，TRMCY＝“1”。小數(shù)時(shí)間-相位變換器是由無符號減法器SUB1和無符號乘法器MUL1構(gòu)成。SUB1的被減數(shù)為R+1位常數(shù)2R，減數(shù)(R位)連接到TRM，輸出為SUB1O；MUL1的兩個(gè)乘數(shù)分別連接到R位的SUB1O和P位的MUX3O，MUL1的輸出為R+P位數(shù)據(jù)，其中的低R位被忽略掉而高P位作為PH0的低P位PH[P-1，0]輸出。小數(shù)時(shí)間-相位變換器完成的運(yùn)算為PH0＝(1-TRM/2R)*MUX3O。
②高電平/低電平計(jì)時(shí)電路，該部分包括多路選擇器MUX4，加法器ADD1，計(jì)時(shí)器TMR，觸發(fā)器DFF2和門G1。MUX4是一個(gè)W位二選一選擇器，它的兩個(gè)數(shù)據(jù)輸入分別連接到THPI和TLPI，MUX3的選擇控制連接到PMSEL2，MUX4的輸出為MUX4O。MUX4的功能為當(dāng)PMSEL2＝“0”時(shí)，MUX2O＝THPI；當(dāng)PMSEL2＝“1”時(shí)，MUX2O＝TLPI。ADD1為無符號數(shù)加法器，它的兩個(gè)加數(shù)分別連接到W位的MUX4O和1位的TRMCY，輸出為W位的ADD1O。ADD1完成的運(yùn)算功能是ADD1O＝MUX4O+TRMCY。TMR是一個(gè)W位可預(yù)置減法計(jì)數(shù)器。它的預(yù)置數(shù)據(jù)PD連接到ADD1O，清零輸入CLEAR連接到RESET，預(yù)置控制PE連接到TMRSET，計(jì)數(shù)禁止C_INH連接到LAST_COUNT，時(shí)鐘輸入CK連接到CLOCK，TMR的輸出為LAST-COUNT。TMR的功能是計(jì)數(shù)結(jié)果為零時(shí)，LAST_COUNT＝“1”，計(jì)數(shù)結(jié)果不為零時(shí)LAST_COUNT＝“0”；當(dāng)CLEAR＝“1”，內(nèi)部計(jì)數(shù)結(jié)果清零；當(dāng)CLEAR＝“0”，PE＝“1”，時(shí)鐘上升沿時(shí)，數(shù)據(jù)PD被直接寫入計(jì)數(shù)器；當(dāng)CLEAR＝“0”，PE＝“0”，內(nèi)部計(jì)數(shù)結(jié)果不為零時(shí)，每個(gè)時(shí)鐘上升沿，內(nèi)部計(jì)數(shù)結(jié)果減1，當(dāng)計(jì)數(shù)到零時(shí)，LAST_COUNT＝“1”，由于LAST COUNT被連接到C_INH，每次置位后，減計(jì)數(shù)到0便停止計(jì)數(shù)。DFF2是一個(gè)1位D觸發(fā)器，它的數(shù)據(jù)輸入D連接到LAST_COUNT，復(fù)位輸入R連接到RESET，時(shí)鐘輸入CK連接到CLOCK，反向輸出Q連接到二輸入與門G1的一個(gè)輸入端，G1的另一個(gè)輸入端連接到LAST_COUNT，G1的輸出為PACCPE。DDF2和G1的功能是，LAST_COUNT出現(xiàn)一個(gè)“0”到“1”的跳變時(shí)，PACCPE產(chǎn)生一個(gè)CLOCK周期的高電平脈沖。
③相位累加器，其由多路選擇器MUX1和累加器PACC構(gòu)成。MUX1是一個(gè)P位二選一選擇器，它的兩個(gè)數(shù)據(jù)輸入分別連接到SRP和SFP，MUX1的選擇控制連接到PMSEL1，MUX4的輸出為MUX1O，當(dāng)PMSEL1＝“0”時(shí)，MUX2O＝SRP；當(dāng)PMSEL1＝“1”時(shí)，MUX2O＝SFP。PACC是一個(gè)P+3位可預(yù)置累加器，其累加輸入的低P位連接到MUX1O、高3位為0；預(yù)置數(shù)據(jù)PD為PH0，PH0的低P位來自MUL1的高P位輸出，第P和P+1位PH0[P+1，P]＝“00”，最高位PH0(P+2)來自G4的輸出；預(yù)置控制PE連接到PACCPE；時(shí)鐘CK連接到CLOCK；累加允許CE連接到PACCCE；清零輸入CLEAR連接到RESET；PACC累加輸出為P+3位相位輸出PH。PACC的功能是當(dāng)CLEAR＝“1”時(shí)，累加器輸出清零；當(dāng)CLEAR＝“0”，PE＝“1”，CK上升時(shí)，PD被寫入累加器；當(dāng)CLEAR＝“0”，PE＝“0”，CE＝“1”，CK上升時(shí)，對數(shù)據(jù)MUX1O累加。
④控制邏輯，其由觸發(fā)器DFF1，DFF3和邏輯門G2，G3，G4，G5，G6構(gòu)成。DFF1是一個(gè)1位D觸發(fā)器，它的數(shù)據(jù)輸入D連接到INH輸入，時(shí)鐘輸入CK連接到CLOCK，輸出Q為內(nèi)部復(fù)位信號RESET。DFF3是一個(gè)1位D觸發(fā)器，它的數(shù)據(jù)輸入D連接到PH(P+1)，復(fù)位輸入R連接到RESET，時(shí)鐘輸入CK連接到CLOCK，反向輸出Q連接到二輸入與門G2的一個(gè)輸入端；G2的另一個(gè)輸入端連接到PH(P+1)，G2的輸出為TMRSET。DDF3和G2的功能是，PH(P+1)出現(xiàn)一個(gè)“0”到“1”的跳變時(shí)，TMRSET產(chǎn)生一個(gè)CLOCK周期的高電平脈沖。G3是一個(gè)反向器，它的輸入連接到PH(P+1)，輸出為PACCCE；G4是一個(gè)反向器，它的輸入連接到PH(P+2)，輸出為PH0(P+2)；G5是一個(gè)同相緩沖器，它的輸入連接到PH(P+2)，輸出為PMSEL2；G6是一個(gè)二輸入異或門，它的兩個(gè)輸入分別連接到PH(P+1)和PH(P+2)，輸出為PMSEL1。
圖3為本發(fā)明的相位合成過程示意圖，其包括4個(gè)步驟在脈沖上升過合程成階段，相位從一個(gè)初始值開始線性增加；在高電平過程合成階段，在一定時(shí)間內(nèi)相位保持不變；在脈沖下降過程合成階段，相位從一個(gè)初始值開始線性增加；在低電平過程合成階段，在一定時(shí)間內(nèi)相位保持不變，并且在合成過程中，脈沖的上升過程的初始相位和下降過程的初始相位經(jīng)由小數(shù)時(shí)間-相位變換計(jì)算產(chǎn)生，用于提高脈沖參數(shù)的設(shè)置分辨率，以下作詳細(xì)描述①復(fù)位，系統(tǒng)上電產(chǎn)生上電復(fù)位信號或DDPS被禁止時(shí)INH有效，該信號經(jīng)過DFF1與采樣時(shí)鐘同步產(chǎn)生復(fù)位信號RESET有效，系統(tǒng)進(jìn)入復(fù)位狀態(tài)在RESET有效后，PACC，TMR，DFF2，DFF3被清零，因此PH＝0，PMSEL1＝“0”，PMSEL2＝“0”，PACCPE＝“0”，PACCCE＝“1”，TMRPE＝“0”，LAST_COUNT＝“1”；MUX1O＝SRP，MUX2O＝TFLPR，MUX3O＝SFP，MUX4O＝THPI，小數(shù)時(shí)間累加器被置位，TRM＝TFLR，INH無效后，第一個(gè)時(shí)鐘上升沿來到時(shí)(B時(shí)刻)，復(fù)位完畢，開始合成第一個(gè)上升過程。
②上升過程相位合成(B時(shí)刻)，LAST_COUNT輸出有效，TMR保持禁止?fàn)顟B(tài)；小數(shù)時(shí)間-相位變換器計(jì)算出下面的下降過程的初始相位PH0F＝(1-TRM)*SFP，相位累加器處于累加狀態(tài)，在每一個(gè)采樣時(shí)鐘到時(shí)，對SRP進(jìn)行一次累加，如果相位累加器的初始相位為PH0R(復(fù)位后第一次進(jìn)入上升過程合成時(shí)PH0R＝0)產(chǎn)生相位數(shù)出PH序列PH0R，PH0R+SRP，PH0R+2SRP，PH0R+3SRP……直到PH(P+1)變?yōu)椤?”(C時(shí)刻)則完成了上升過程的相位合成。
③高電平過程相位合成(C時(shí)刻)，進(jìn)入高電平過程合成狀態(tài)PH(P+2)＝0，PH(P+1)＝1所以，PMSEL1＝1，MUX1O＝SFP；PH(P+1)＝“1”，PACCE＝“0”，相位累加器被禁止累加.由于此過程中相位PH在[90°，180°)之內(nèi)，波形表的輸出一直為高電平。由于PH(P+1)產(chǎn)生了“0”→“1”的跳變，TMRPE＝“1”，在D時(shí)刻，時(shí)鐘上升，TMR被預(yù)置為THPI+TRM_CY，因此，LAST_COUNT變?yōu)椤?”，此后，每一個(gè)時(shí)鐘上升沿，TMR做一次減計(jì)數(shù)，當(dāng)TMR減計(jì)數(shù)到最后一個(gè)計(jì)數(shù)時(shí)(E時(shí)刻)，LAST_COUNT輸出有效，TMR被禁止，高電平過程合成結(jié)束，LAST_COUNT產(chǎn)生了“0”→“1”的跳變，PACCPE＝“1”，在E時(shí)刻，時(shí)鐘上升，PACC被置位到PH＝PH0，PH0的低P位為上升過程中TRTPC的計(jì)算結(jié)果，由于PH(P+1)變?yōu)椤?”，PACE＝“1”，PACC進(jìn)入累加狀態(tài).因此進(jìn)入下降過程合成。
④下降過程相位合成(E時(shí)刻)，LAST_COUNT輸出有效，TMR保持禁止?fàn)顟B(tài)；TRTPC計(jì)算出下面的上升過程的初始相位PH0R＝(1-TRM)*SRP，相位累加器處于累加狀態(tài)，在每一個(gè)采樣時(shí)鐘到時(shí)，對SFP進(jìn)行一次累加，如果相位累加器的初始相位為PH0R(復(fù)位后第一次進(jìn)入上升過程合成時(shí)PH0R＝0)產(chǎn)生相位數(shù)出PH序列PH0F，PH0F+SFP，PH0F+2SFP，PH0F+3SFP……直到PH(P+1)變?yōu)椤?”(G時(shí)刻)則完成了上升過程的相位合成。
⑤低電平過程相位合成(G時(shí)刻)，進(jìn)入低電平過程合成狀態(tài)PH(P+2)＝“1”，PH(P+1)＝“1”所以，PMSEL1＝0，MUX1O＝SRP；PH(P+1)＝“1”，PACCE＝0，相位累加器被禁止累加.由于此過程中，PH在[270°，360°]之內(nèi)，波形表的輸出一直為高電平。由于PH(P+1)產(chǎn)生了“0”→“1”的跳變，TMRPE＝“1”，在H時(shí)刻，時(shí)鐘上升，TMR被置位，TLPI+TRM_CY，LAST_COUNT＝“0”，此后，每一個(gè)時(shí)鐘上升沿，TMR做一次減計(jì)數(shù)；當(dāng)TMR減計(jì)數(shù)到最后一個(gè)計(jì)數(shù)時(shí)(I時(shí)刻)，LAST_COUNT輸出有效，TMR被禁止，低電平過程合成結(jié)束；LAST_COUNT產(chǎn)生了“0”→“1”的跳變，PACCPE＝“1”.在J時(shí)刻，時(shí)鐘上升，PACC被置位到PH＝PH0，PH0的低P位為下降過程中TRTPC的計(jì)算結(jié)果；由于PH(P+1)變?yōu)?，PACCE＝“1”，PACC進(jìn)入累加狀態(tài).因此進(jìn)入上升過程合成，這樣，不斷重復(fù)上升過程合成，高電平過程合成，下降過程合成和低電平過程合成4個(gè)階段，從而在相位輸出PH產(chǎn)生了完整的相位序列。
圖4所示的波形存儲器由加法器ADD2，ADD3，減法器SUB2和隨機(jī)存儲器MEM1構(gòu)成。該波形存儲器的輸入包括M位的讀地址RADD，它連接到相位合成器的高M(jìn)位相位輸出PH[P+2，P+3-M]；M位的寫地址WADD，D位的寫數(shù)據(jù)WD和寫允許WE連接到外部的微控制器(MCU，圖中未畫出)的總線上，用于MCU對波形數(shù)據(jù)編程。波形存儲器的輸出包括四個(gè)D位的讀數(shù)據(jù)Y-1，Y0，Y1和Y2。ADD2是一個(gè)M位加法器，無進(jìn)位輸出。它的一個(gè)加數(shù)輸入為RADD，另一個(gè)加數(shù)為常數(shù)2；輸出連接到MEM1的RADDA；ADD3是一個(gè)M位加法器，無進(jìn)位輸出。它的一個(gè)加數(shù)輸入為RADD，另一個(gè)加數(shù)為常數(shù)1；輸出連接到MEM1的RADDB；SUB2是一個(gè)M位減法器，無借位輸出。它的被減數(shù)輸入為RADD，減數(shù)為為常數(shù)1；輸出連接到MEM1的RADDD；MEM1是一個(gè)帶有四讀端口，一寫端口的2M*D位隨機(jī)存儲器，作為讀出電路，其能夠同時(shí)讀出4個(gè)相鄰地址的波形數(shù)據(jù)，它的四個(gè)讀地址輸入為RADDA，RADDB，RADDC和RADDD，它們依次被連接到ADD2的輸出，ADD3的輸出，RADD和SUB2的輸出；寫地址輸入WADD，寫數(shù)據(jù)WD和寫允許WE連接到外部的微控制器(MCU，圖中未畫出)的總線上，用于MCU對波形數(shù)據(jù)編程；MEM1的四個(gè)讀數(shù)據(jù)輸出DOD，DOB，DOB和DOA作為波形存儲器的輸出Y-1，Y0，Y1和Y2。
圖5所示的自適應(yīng)拋物線插值濾波器APIF的輸入包括四個(gè)D位的讀數(shù)據(jù)Y-1，Y0，Y1和Y2，它們來自于波形存儲器；N位的插值相位U，它來自于相位合成器的相位輸出PH的N位PH[P+2-M:P+3-M-N]；D位的算法判斷閾值數(shù)據(jù)TH，它們來自于外部的微控制器(MCU，圖中未畫出)的可編程端口，作為合成脈沖的控制參數(shù)；輸出為D-1位無符號數(shù)Y。減法器SUB3，SUB4和SUB5是D位減法器，被減數(shù)輸入A和減數(shù)輸入B均為D位無符號數(shù)；輸出(A-B)為D+1位有符號數(shù)。它們的輸入A依次連接到Y(jié)2，Y1和Y0，輸入B依次連接到Y(jié)1，Y0和Y-1；減法器SUB6和SUB7是D+1位減法器，被減數(shù)輸入A和減數(shù)輸入B均為D+1位有符號數(shù)；輸出(A-B)為D+2位有符號數(shù)。它們的輸入A依次連接到SUB3和SUB4的輸出，輸入B依次連接到SUB4和SUB5的輸出；ADD4是一個(gè)D+2位加法器，加數(shù)輸入A和B為D+2位有符號數(shù)，分別連接到SUB6和SUB7的輸出；進(jìn)位輸入為CY，固定為高電平“1”；輸出(A+B+CY)為D+3位有符號數(shù)。ASL為算法選擇器，其內(nèi)部結(jié)構(gòu)見圖6，ASL的輸入A，B和C分別連接SUB6的輸出，SUB7的輸出和ADD4輸出的高D+2位；TH輸入連接到外部的微控制器(MCU，圖中未畫出)的可編程端口，AS1，AS2和AS3是D+1位加/減法器，輸入A，B均為D+1位無符號數(shù)；AS輸入為加/減運(yùn)算選擇控制當(dāng)AS＝“0”時(shí)，做加法運(yùn)算，AS＝“1”時(shí)，做減法運(yùn)算；輸出(A±B)為D+1位。它們的輸入A為均常數(shù)0；輸入B依次為KA[D:0]，KB[D:0]和KP[D:0]；輸入AS依次為KA(D+1)，KB(D+1)和KP(D+1)；SUB8是D+1位減法器，被減數(shù)A和減數(shù)B均為D+1位無符號數(shù)，輸出為D+2位有符號數(shù)KP；CMP1是一個(gè)D位比較器。CMP1的輸入A，B均為D位無符號數(shù)，分別連接到TH和AS3的高D位輸出；輸出為(A≥B)，當(dāng)A≥B時(shí)，(A≥B)＝“1”。MUX1是一個(gè)D+2位三選一多路選擇器，當(dāng)選擇信號S1＝“0”且S0＝“0”時(shí)，輸出O＝A；當(dāng)S1＝“0”且S0＝“1”時(shí)，O＝B；當(dāng)S1＝“1”時(shí)，O＝C。MUX10的輸入A連接到KA；輸入B連接到KB；輸入C連接到KC；輸入S0連接到KP(D+1)；輸入S1連接到CMP1的輸出。SUB9是減法器，被減數(shù)輸入A是N+1位無符號數(shù)，減數(shù)輸入B為N位無符號數(shù)；輸出(A-B)為N位無符號數(shù)。它的輸入A為常數(shù)2N；輸入B連接到U；MUL2是一個(gè)乘法器，乘數(shù)A和B分別為D+2位有符號數(shù)和N位無符號數(shù)，它們依次被連接到ASL的輸出KO和SUB9的輸出；MUL2的輸出MUL2O為D+2+N位有符號數(shù)；SUB10是一個(gè)減法器。被減數(shù)輸入A和減數(shù)輸入B均為D+1位有符號數(shù)，它們分別連接到SUB4的輸出和MUL2O的高D+1位；輸出(A-B)為D+2位有符號數(shù)；MUL3是一個(gè)乘法器，乘數(shù)A和B分別為D+2位有符號數(shù)和N位無符號數(shù)，它們依次被連接到SUB10的輸出和U；MUL3的輸出MUL3O為D+2+N位有符號數(shù)；ADD5是一個(gè)加法器，加數(shù)輸入A為D+2位有符號數(shù)，被連接到MUL3O的高D+2位；加數(shù)輸入B為D位無符號數(shù)，連接到Y(jié)0；輸入CY為進(jìn)位輸入，接高電平；輸出(A+B+CY)為D+3位的ADD5O，其中的D-1位ADD5O[D-1:1]作為APIF的輸出Y，綜上所述，該自適應(yīng)拋物線插值濾波器的四個(gè)輸入數(shù)據(jù)Y2，Y1，Y0和Y-1經(jīng)過減法器SUB3，SUB4和SUB5兩-兩相減，SUB3，SUB4和SUB5的輸出經(jīng)過SUB6和SUB7兩-兩相減，加法器ADD4輸入連接到SUB6和SUB7的輸出，算法選擇器根據(jù)SUB6和SUB7的輸出選擇SUB6，SUB7或ADD4的輸出，SUB9將2N與U相減，MUL2將算法選擇器的輸出和SUB9的輸出相乘，SUB10將SUB4的輸出和MUL2的輸出相減，其結(jié)果經(jīng)MUL3與U相乘，最后ADD5將MUL3的輸出和Y0相加得到最后的插值結(jié)果。
以上所述的僅是本發(fā)明的優(yōu)選實(shí)施方式。應(yīng)當(dāng)指出，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干變型和改進(jìn)，這些也應(yīng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種脈沖信號的直接數(shù)字合成裝置，其特征在于包括相位合成器，波形存儲器，自適應(yīng)拋物線插值濾波器，DA變換器和抗混迭低通濾波器，其中相位合成器輸出的高若干位相位信號連接到波形存儲器，次高若干位相位信號和波形存儲器的輸出連接到自適應(yīng)拋物線插值濾波器，其它信號依次相連。
2.如權(quán)利要求1所述的脈沖信號的直接數(shù)字合成裝置，其特征在于所述的相位合成器包括小數(shù)時(shí)間累加器，小數(shù)時(shí)間-相位變換電路，高電平/低電平計(jì)時(shí)電路，相位累加器和控制邏輯。
3.如權(quán)利要求1所述的脈沖信號的直接數(shù)字合成裝置，其特征在于所述的波形存儲器由加法器ADD2，ADD3，減法器SUB2和隨機(jī)存儲器MEM1構(gòu)成。
4.如權(quán)利要求1所述的脈沖信號的直接數(shù)字合成裝置，其特征在于所述的該自適應(yīng)拋物線插值濾波器的四個(gè)輸入數(shù)據(jù)Y2，Y1，Y0和Y-1經(jīng)過減法器SUB3，SUB4和SUB5兩-兩相減，SUB3，SUB4和SUB5的輸出經(jīng)過SUB6和SUB7兩-兩相減，加法器ADD4輸入連接到SUB6和SUB7的輸出，算法選擇器根據(jù)SUB6和SUB7的輸出選擇SUB6，SUB7或ADD4的輸出，SUB9將2N與U相減，MUL2將算法選擇器的輸出和SUB9的輸出相乘，SUB10將SUB4的輸出和MUL2的輸出相減，其結(jié)果經(jīng)MUL3與U相乘，最后ADD5將MUL3的輸出和Y0相加得到最后的插值結(jié)果。
5.一種利用權(quán)利要求1所述的脈沖信號直接數(shù)字合成裝置進(jìn)行數(shù)字合成的方法，其特征在于包括以下步驟首先相位合成器合成脈沖的相位數(shù)字序列；然后，波形存儲器將脈沖的相位數(shù)字序列轉(zhuǎn)換成脈沖的幅度數(shù)字序列；然后，自適應(yīng)拋物線插值濾波器對脈沖幅度序列進(jìn)行插值補(bǔ)償以降低相位-幅度轉(zhuǎn)換的誤差，開生成新的脈沖的幅度數(shù)字序列；然后，DA變換器將脈沖的幅度數(shù)字序列轉(zhuǎn)換為模擬信號；最后，抗混迭低通濾波器將DA變換器輸出的模擬信號的高頻干擾濾掉，并重建模擬脈沖信號。
6.如權(quán)利要求5所述的脈沖信號直接數(shù)字合成方法，其特征在于所述的相位合成器合成脈沖的相位數(shù)字序列包括4個(gè)步驟在脈沖上升過合程成階段，相位從一個(gè)初始值開始線性增加；在高電平過程合成階段，在一定時(shí)間內(nèi)相位保持不變；在脈沖下降過程合成階段，相位從一個(gè)初始值開始線性增加；在低電平過程合成階段，在一定時(shí)間內(nèi)相位保持不變，并且在合成過程中，脈沖的上升過程的初始相位和下降過程的初始相位經(jīng)由小數(shù)時(shí)間-相位變換計(jì)算產(chǎn)生，以提高脈沖參數(shù)的設(shè)置分辨率。
7.如權(quán)利要求5所述的脈沖信號直接數(shù)字合成方法，其特征在于其波形存儲器的讀出電路同時(shí)讀出4個(gè)相鄰地址的波形數(shù)據(jù)。
8.如權(quán)利要求5所述的脈沖信號直接數(shù)字合成方法，其特征在于其自適應(yīng)拋物線插值濾波器根據(jù)波形存儲器輸出的4個(gè)相鄰地址的波形數(shù)據(jù)自動(dòng)選擇使用牛頓第一拋物線插值公式，牛頓第二拋物線插值公式或貝塞爾拋物線插值公式計(jì)算插值數(shù)據(jù)。
9.如權(quán)利要求5所述的脈沖信號直接數(shù)字合成方法，其特征在于其自適應(yīng)拋物線插值濾波器根據(jù)波形存儲器輸出的4個(gè)相鄰地址的波形數(shù)據(jù)采用貝塞爾拋物線插值公式計(jì)算插值數(shù)據(jù)。
全文摘要
本發(fā)明涉及一種脈沖信號的直接數(shù)字合成裝置及其方法，其包括相位合成器，其用于脈沖的相位數(shù)字序列合成；波形存儲器，其用于將脈沖的相位數(shù)字序列轉(zhuǎn)換成脈沖的幅度數(shù)字序列；自適應(yīng)拋物線插值濾波器，其用于對脈沖幅度序列進(jìn)行插值補(bǔ)償以降低相位－幅度轉(zhuǎn)換的誤差，并生成新的脈沖的幅度數(shù)字序列；DA變換器，其用于將脈沖的幅度數(shù)字序列轉(zhuǎn)換為模擬信號；抗混迭低通濾波器，其用于將DA變換器輸出的模擬信號中的高頻干擾濾掉，并重建模擬脈沖信號。本發(fā)明合成的脈沖信號具有合成范圍寬，合成精度高，并且調(diào)節(jié)分辨率高的優(yōu)點(diǎn)。
文檔編號H03K3/00GK1753312SQ20051011278
公開日2006年3月29日 申請日期2005年10月14日 優(yōu)先權(quán)日2005年10月14日
發(fā)明者呂鐵良 申請人:呂鐵良