專利名稱：低密度奇偶校驗碼的高效解碼裝置和方法
技術領域：
本發(fā)明一般涉及一種糾錯解碼裝置和方法。更確切地說，本發(fā)明涉及一種通過降低低密度奇偶校驗碼(LDPC)的解碼復雜度來改進解碼性能的裝置及方法。
背景技術：
通常，由于傳輸路徑產(chǎn)生的噪音，數(shù)字通信系統(tǒng)會出現(xiàn)錯誤，使用各種不同的算法來校正這些誤差以消除所產(chǎn)生的誤差。在利用目前正在標準化的3G合作伙伴計劃(3GPP)或者3G合作伙伴2(3GPP2)的無線通信系統(tǒng)中，提議使用卷積碼和Turbo碼以用于音頻及控制信號的傳輸。高速傳輸?shù)腡urbo碼的優(yōu)點在于它能在低信噪比(SNR)的條件下獲得很低的比特誤碼率(BER)。然而，Turbo碼在代碼字之間的最小距離就相對變短。因此，當使用Turbo碼編碼的信號被解碼時，在期望的比特誤碼點上，可能會出現(xiàn)錯誤平底(error floor)，解碼過程中缺陷代碼字的檢測的失誤的概率是相對的高。因此，最近，人們已經(jīng)開始關注一種在性能上相似或優(yōu)越于Turbo碼的LDPC。
對于相同長度的碼字，LDPC相比Turbo碼，其最小碼距要更大。因此，相比Turbo碼來說，誤差平底在十分低的BER出現(xiàn)，缺陷代碼字的檢測失誤概率非常低，基于試驗近似于“0”。另外，LDPC可以在平行結構中執(zhí)行，有助于顯著減少解碼時間，并且可以進行有效解碼終止而不需要解碼終止算法或開銷，比如通過每次迭代解碼時所執(zhí)行的奇偶校驗增加的循環(huán)冗余校驗(CRC)比特。
圖1是LDPC解碼結構的圖。
參考圖1，LDPC是具有每一列和行中的1的數(shù)目很少的奇偶校驗矩陣的代碼，它的結構可以用包括校驗節(jié)點100、可變節(jié)點110以及連接校驗節(jié)點100到可變節(jié)點110的邊緣115的要素圖來定義。在校驗節(jié)點處理后，從校驗節(jié)點100傳送至可變節(jié)點110的值成為校驗節(jié)點消息115a，在可變節(jié)點處理后，從可變節(jié)點110傳送至校驗節(jié)點100的值成為可變節(jié)點消息115b。
LDPC碼的解碼過程是通過基于和積算法的迭代解碼完成的。優(yōu)化的和積算法包括相對復雜的計算。因此，使用和積算法需要在解碼過程中應用大量計算，因此，增加了硬件的復雜度。
現(xiàn)在將參考圖2對LDPC進行更加詳細的描述。
圖2是根據(jù)要素圖(factor graph)和奇偶校驗矩陣的LDPC示例結構的圖。這里，LDPC的結構通過最普遍的要素圖定義。要素圖是表示分解為局部函數(shù)積(product)的多變量全函數(shù)的二分圖(bipartite graph)。
參考圖2，LDPC的要素圖包括通過和積算法表示的樹狀結構。更具體的說，該要素圖決定了4個表示LDPC的預定奇偶校驗方程的校驗節(jié)點200的、8個表示碼元的可變節(jié)點210的、以及表示其間關系的邊緣220的結構。邊緣220將每個校驗節(jié)點200與可變節(jié)點210相連，可變節(jié)點210對應于包括在由校驗節(jié)點200表示的奇偶校驗方程中的碼元。這里，顯示的是典型規(guī)則的LDPC，其中連接到每個校驗節(jié)點200的可變節(jié)點210的數(shù)量固定為6，而連接到每個可變節(jié)點210的校驗節(jié)點200的數(shù)量固定為3，但并不局限于此。盡管沒有圖示，但能夠提供不規(guī)則的LDPC，其中連接到每個校驗節(jié)點200和可變節(jié)點210的邊緣的數(shù)量不固定。
圖2中也顯示了表示奇偶校驗碼的奇偶校驗矩陣(H)230，這個矩陣與奇偶校驗碼的圖形表示相似。在奇偶校驗矩陣230中，每一行和每一列的1的數(shù)目是固定的。即，對應于每個可變節(jié)點210和校驗節(jié)點200之間的連接，奇偶校驗矩陣230的每一列都有3個1，而對應于每個校驗節(jié)點200和可變節(jié)點210之間的連接，奇偶校驗矩陣230的每一行則有6個1。
解碼LDPC的過程是通過重復交換要素圖中的校驗節(jié)點和可變節(jié)點為每個獨立節(jié)點生成和更新的消息的處理而完成的。在這種情況下，每個節(jié)點使用和積算法更新消息。在下文將更為詳細地描述基于前面解碼處理的LDPC碼的迭代解碼過程。
圖3是典型LDPC的方框圖。
參考圖3，LDPC解碼裝置包括存儲塊300，用于存儲所接收的信息；可變節(jié)點處理器340，用于執(zhí)行可變節(jié)點相關計算(下文稱為“可變節(jié)點處理”)；校驗節(jié)點處理器320，用于處理校驗節(jié)點相關計算(下文稱為“校驗節(jié)點處理”)；奇偶校驗塊330，用于通過檢查在校驗節(jié)點中是否校正所有的錯誤來確定是否執(zhí)行迭代解碼；和存儲器訪問控制器310，用于執(zhí)行快速、高效的存儲器訪問。
以下將簡單闡述LDPC解碼順序。
第一，所接收的碼元存儲于存儲塊300中作為可變節(jié)點的初始值。
第二，校驗節(jié)點處理器320讀取存儲于存儲塊300中的可變節(jié)點的值，奇偶校驗塊330對讀取的可變節(jié)點值進行奇偶校驗，以及校驗節(jié)點處理器320計算讀取的可變節(jié)點值的0和1的傳輸路徑變換概率，并將計算所得的概率值作為可變節(jié)點值蓋寫在存儲塊300中。
第三，可變節(jié)點處理器340讀取蓋寫在存儲塊300中的可變節(jié)點值，并利用所讀取的可變節(jié)點值計算對數(shù)似然比(LLR)。
第四，重復第二步和第三步處理直至奇偶校驗塊330完成奇偶校驗，并確定終止迭代解碼，因此提高了可靠性。
可變節(jié)點處理器340和校驗節(jié)點處理器320分別讀取并計算存儲區(qū)域中對應奇偶校驗矩陣中的行和列的1的位置的值，并將計算出來的值蓋寫在相同的存儲區(qū)域中。
如以上所述，分別執(zhí)行校驗節(jié)點處理和可變節(jié)點處理的計算算法使用大容量存儲器。即，存儲塊300需要存儲所有邊緣的信息，而校驗節(jié)點處理器320和可變節(jié)點處理器340從存儲塊300各自讀取必要的值以執(zhí)行相應計算并計算LLR值。這種情況下，在對所有邊緣執(zhí)行校驗節(jié)點處理后，該算法執(zhí)行可變節(jié)點處理。因此，當算法執(zhí)行校驗節(jié)點處理時，可變節(jié)點處理器340就在空閑模式中工作。當算法執(zhí)行可變節(jié)點處理時，校驗節(jié)點處理器320同樣也在空閑模式中工作。即，算法必須從單一存儲塊中讀取各種類型的數(shù)據(jù)，而導致存儲器訪問延遲。
因此，一種通過降低低密度奇偶校驗碼(LDPC)的解碼復雜度而改進解碼性能的系統(tǒng)和方法是十分必要的。

發(fā)明內(nèi)容
本發(fā)明的目的實質上是至少解決上述問題和缺陷，并至少提供下述優(yōu)點。因此，本發(fā)明的目的就是提供一種LDPC解碼器高效實施的解碼算法和一種適合的解碼器結構。
本發(fā)明的另一目的是提供一種LDPC碼解碼器的高效實施的存儲器結構和一種根據(jù)此存儲結構的高效解碼算法。
本發(fā)明的又一目的是提供一種使LDPC解碼器中存儲器分段最小化，以及同時進行校驗節(jié)點處理和可變節(jié)點處理的方法和裝置。
根據(jù)本發(fā)明的一個方面，提供了一種在移動通信系統(tǒng)中使用低密度奇偶校驗碼對前向糾錯碼進行解碼的裝置。該裝置包括校驗節(jié)點處理器，用于接收多個校驗節(jié)點的接收信息，并對所接收到的信息進行校驗節(jié)點處理；累加器，用于將來自校驗節(jié)點處理器的校驗節(jié)點輸出值與在前累加值相累加；邊緣存儲器，用于存儲校驗節(jié)點輸出值；以及至少兩個累加存儲器，用于存儲來自累加器的累加值和在前累加值。更進一步地，該裝置還包括減法器，用于從累加器所提供的累加值中減去從邊緣存儲器讀取的校驗節(jié)點輸出值；硬判決塊，用于對接收的信息以及減法器的輸出值進行硬判決；比特緩沖器，用于存儲硬判決結果；以及奇偶校驗塊，用于對硬判決結果進行奇偶校驗以決定是否終止迭代解碼。該裝置還包括多路復用器，用于傳送減法器的減法結果值至校驗節(jié)點處理器來執(zhí)行迭代解碼操作，同時，還傳送減法判決值至硬判決塊。
根據(jù)本發(fā)明的另一方面，還提供了一種在移動通信系統(tǒng)中使用低密度奇偶校驗碼對前向糾錯碼進行解碼的方法。該方法包括下列步驟逐行接收來自多個校驗節(jié)點的接收的信息，以及對所接收的信息進行校驗節(jié)點處理；將校驗節(jié)點處理的結果值與在前累加值相累加；存儲校驗節(jié)點處理的結果值；以及分別存儲累加值和在前累加值。該方法還進一步包括這些步驟從累加值中減去校驗節(jié)點處理的結果值；對接收的信息以及減法結果值進行硬判決；存儲硬判決結果值；對硬判決結果進行奇偶校驗以決定是否終止迭代解碼。該方法還包括存儲迭代解碼操作的減法結果值，以及同時傳送減法結果值至硬判決塊的步驟。


本發(fā)明上述和其它目的、特征和效果從下面結合附圖的詳細描述中將會變得更加清楚，其中圖1是典型LDPC解碼結構圖；圖2是典型要素圖和奇偶校驗矩陣圖；圖3是典型LDPC碼的方框圖；
圖4是傳統(tǒng)存儲器分段的解碼過程圖；圖5是傳統(tǒng)解碼算法的流程圖；圖6是本發(fā)明實施例的存儲器結構圖；圖7是本發(fā)明實施例的LDPC解碼器結構圖；圖8是本發(fā)明實施例的解碼算法的概念圖；圖9是本發(fā)明實施例的解碼算法的流程圖。
全部附圖中，相同的附圖標記應被理解為表示相同的部件、組件及結構。
具體實施例方式
現(xiàn)在，參考附圖將詳細說明本發(fā)明的具體實施方式
。圖中，相同或相似的部件即使在不同附圖中都將由相同的附圖標記表示。在下面的描述中，為了說明清楚和簡潔，現(xiàn)有已知的功能和結構的詳細描述將被省略。
圖4是根據(jù)普通解碼過程的存儲器分段圖。
參考圖4，為奇偶校驗矩陣和單位矩陣分別提供存儲器，該存儲器被分割成與節(jié)點數(shù)量相同的許多子量度塊(如校驗節(jié)點處理器和可變節(jié)點處理器)。即，存儲器的行與校驗節(jié)點并聯(lián)，而根據(jù)存儲器的列分割出的子量度塊與可變節(jié)點并聯(lián)。每個陰影小方塊表示子量度塊，其中所接收到的信號“1”被存儲。
在步驟1中，接收的信息輸入給每個存儲器的子量度塊。
在步驟2中，校驗節(jié)點處理塊410對從每一列中分割出的子量度塊的每個值進行校驗節(jié)點處理以及奇偶校驗，然后將校驗節(jié)點處理結果值存回子量度塊中，由此更新校驗節(jié)點消息。
在步驟3中，可變節(jié)點處理塊420讀取每一行的子量度塊中更新的值，并對所讀取的值進行可變節(jié)點處理，進行硬判決并進行LLR計算，然后，將結果值存回子量度塊中，由此更新可變節(jié)點消息。存儲器的子量度塊的大小根據(jù)可變節(jié)點和校驗節(jié)點的處理器數(shù)目決定。因此，可變節(jié)點和校驗節(jié)點處理器的數(shù)目增加將會導致存儲器分割出的子量度塊數(shù)目的增加，使得硬件復雜度增加。但是，可變節(jié)點和校驗節(jié)點處理器數(shù)目減少導致存儲器分割出的子度量塊數(shù)目減少，導致存儲器訪問速度和通過量的減少。
圖5是普通LDPC解碼算法的流程圖。
如圖5所示，校驗節(jié)點處理過程580和可變節(jié)點處理過程590在循環(huán)基礎上進行連接，而且一個計算過程是在另一個計算過程完成之后執(zhí)行。這兩個計算過程一直迭代直至在奇偶校驗中的算法完成。
在步驟500中，校驗節(jié)點處理器讀取接收的信息，并將讀取的信息存儲于存儲器中。這一過程稱為“LDPC解碼的初始化”。
在步驟510中校驗節(jié)點處理器讀取存儲于存儲器子量度段中的信息位，當在步驟525中對信息位進行奇偶校驗時，在步驟520中進行校驗節(jié)點處理。如果奇偶校驗結果為“優(yōu)”，那么校驗節(jié)點處理器就停止迭代(迭代解碼)。否則，在步驟530中校驗節(jié)點處理器將用校驗節(jié)點處理結果更新存儲器中的可變節(jié)點值，因此也更新校驗節(jié)點消息。在執(zhí)行校驗節(jié)點消息更新處理之后，初始化可變節(jié)點處理過程590。
在步驟540中，可變節(jié)點處理器從存儲器子度量塊中讀取根據(jù)校驗節(jié)點信息更新的可變節(jié)點值?？勺児?jié)點處理器在步驟550中對更新的可變節(jié)點值求和，在步驟560中從總和的結果值中減去相應行的可變節(jié)點值，并在步驟565中對減法結果值執(zhí)行硬判決。在步驟570中，可變節(jié)點處理器在存儲器的子量度塊中將減法結果值存為可變節(jié)點值，然后返回步驟510。
如上所述，普通LDPC碼解碼算法在對所有信息位執(zhí)行校驗節(jié)點處理之后執(zhí)行可變節(jié)點處理。與這樣的普通算法相比，根據(jù)這里所述本發(fā)明實施例的算法僅使用校驗節(jié)點處理器而不包括可變節(jié)點處理器并行執(zhí)行校驗節(jié)點處理與可變節(jié)點處理，由此增加了通過量。
圖6是根據(jù)本發(fā)明實施例的存儲器結構圖。
如圖6所示，存儲器600被分割成與校驗節(jié)點處理器數(shù)目(D)相同的數(shù)量的子量度塊，以便子量度塊可以一對一地映射到校驗節(jié)點處理器。子量度塊的大小(Ssub_metric)是根據(jù)存在于設計者定義的奇偶校驗矩陣的每行中1的數(shù)量來決定的。
更具體的說，存儲器600中的輸入信息被分成與子量度塊數(shù)目D，即，校驗節(jié)點處理器的數(shù)目D相同的每行信息片。這里，輸入信息的每行信息被稱為“一個字(word)”。
數(shù)字(Nsub_block#)表示映射到一個子量度塊的校驗節(jié)點數(shù)目，并且與每行中存儲的1的數(shù)量相等。大小(Ssub_block_size#)表示子量度塊的大小，并與存儲于它們的相關子量度塊的校驗節(jié)點中1的數(shù)量相等。
當輸入到子量度塊的數(shù)據(jù)形成字時，存儲器600的輸入數(shù)據(jù)也具有相對寬的比特寬度。因此，該信息也同時輸入到映射到子量度塊的校驗節(jié)點中，并且校驗節(jié)點的輸出值也輸回給存儲器600，因此充分保證了校驗節(jié)點的并行性。
圖7是根據(jù)本發(fā)明實施例的LDPC解碼器的結構視圖。
參考圖7，LDPC解碼器包括邊緣存儲器710，其映射到校驗節(jié)點處理器760的校驗節(jié)點；以及兩個累加(ACC)存儲器730a和730b。該邊緣存儲器710最好沒有存儲各個硬判決值的獨立存儲器空間，而且最好具有如圖6所示的存儲器結構。硬判決塊770的解碼結果則存儲于比特緩沖器780中。
校驗節(jié)點處理器760在存儲接收的信息的接收緩沖器中對從每個子量度塊中接收的每行信息進行校驗節(jié)點處理，然后使用校驗節(jié)點處理的結果值更新邊緣存儲器710中的校驗節(jié)點值。
從校驗節(jié)點處理器760中輸出的值通過累加器720加到存儲于第一累加存儲器730a的先前校驗節(jié)點值中，然后再存儲于第二累加存儲器730b中。即，第一累加存儲器730a在執(zhí)行當前校驗節(jié)點處理前存儲先前的校驗節(jié)點值，而第二累加存儲器730b存儲通過將當前校驗節(jié)點值加到第一累加存儲器730a中的先前校驗節(jié)點值而累積的值。
減法器740將存儲于邊緣存儲器710中的值中的相應子量度塊的存儲值從第二累加存儲器730b的累加值中減去，并將減法結果通過多路復用器(MUX)750提供給校驗節(jié)點處理器760和硬判決塊770。硬判決塊770通過使用減法結果進行硬判決選擇0或1中的一個。
比特緩沖器780存儲來自硬判決塊770的硬判決解碼值，而且奇偶校驗塊790對硬判決值執(zhí)行奇偶校驗。如果奇偶校驗塊790的奇偶校驗結果為“優(yōu)”，則LDPC解碼器停止迭代，并輸出比特緩沖器780中的硬判決值作為解碼結果。但是，如果奇偶校驗結果為“差”，LDPC解碼器就讀取接收緩沖器的下一子量度塊中的接收的信息。
如圖7所示，根據(jù)本發(fā)明實施例的LDPC解碼器使用兩個累加存儲器730a和730b來存儲先前迭代的校驗節(jié)點值和通過將校驗節(jié)點值累加到每個子量度塊的當前迭代而產(chǎn)生的總和值，且并不使用可變節(jié)點處理器。在傳統(tǒng)LDPC解碼器中使用的可變節(jié)點處理器與校驗節(jié)點處理器尺寸類似。因此，根據(jù)本發(fā)明實施例的LDPC解碼器的存儲能力提高了，但是由于可變節(jié)點而減少了存儲器分段和不使用可變節(jié)點處理器，所以由于增加了存儲器輸入/輸出端口就降低了其復雜度，并提高了通過量。
現(xiàn)在參考圖4和圖8將描述根據(jù)本發(fā)明實施例的解碼算法。
圖8是根據(jù)本發(fā)明實施例的解碼算法的概念圖。
與傳統(tǒng)解碼算法中必須順序執(zhí)行圖4中的步驟2和步驟3以能執(zhí)行一次迭代操作相比，根據(jù)本發(fā)明實施例的解碼算法僅需利用圖8中的步驟2進行解碼。
更具體的說，參考圖8，存儲器800的每一行被分割為與校驗節(jié)點處理器數(shù)目相同的子量度塊，且每個陰影小方塊存儲所接收的信息中的值“1”。
在步驟1中，接收到的信息逐行地輸入給存儲器800中每個子量度塊。
在步驟2中，在方框840中，解碼算法讀取子量度塊中的存儲值，并對讀取的存儲值執(zhí)行校驗節(jié)點處理和奇偶校驗。在方框820中，校驗節(jié)點處理的結果值被累加至子量度塊中的存儲值。解碼算法從該累加值中減去校驗節(jié)點處理的結果值，從而計算可變節(jié)點值。該可變節(jié)點值作為存儲值被存儲回子量度塊中。在對可變節(jié)點值執(zhí)行奇偶校驗后，如果奇偶校驗結果為“優(yōu)”，則解碼算法停止迭代。但是，當奇偶校驗結果為“差”時，解碼算法繼續(xù)進行迭代。
圖9是根據(jù)本發(fā)明實施例的新穎的解碼算法的流程圖。
如圖9所示，在步驟902中，LDPC解碼器從接收緩沖器中的子量度塊中讀取接收的信息。在步驟904中，所讀取的接收信息存儲于累加存儲器中，并在步驟906中進行校驗節(jié)點處理，由此生成校驗節(jié)點輸出值。在步驟908中，邊緣存儲器中的存儲值被校驗節(jié)點輸出值所更新，基本上同時，在步驟910中，校驗節(jié)點輸出值與先前迭代的校驗節(jié)點輸出值累加，生成可變節(jié)點消息。在步驟914中，生成的可變節(jié)點消息用來更新與之相關的子量度塊中的累加值。
一旦對全部接收的數(shù)據(jù)完成校驗節(jié)點的處理后，解碼器就停止對校驗節(jié)點輸出值的累加。接著，在步驟918中，為下一次迭代，解碼器從子量度塊中讀取更新的累加值，并在步驟912，讀取更新的邊緣存儲器值，即，更新的校驗節(jié)點輸出值。在步驟916中，解碼器從累加存儲器中所累加的更新校驗節(jié)點輸出值中減去邊緣存儲器中更新的校驗節(jié)點輸出值。在步驟920和922中，解碼器再分別對減法結果值，即，校驗節(jié)點輸入值，進行硬判決和奇偶校驗。如果奇偶校驗結果為“優(yōu)”，解碼器就停止迭代并輸出硬判決值。
在步驟906至910中，校驗節(jié)點和累加器并行地接收輸入值，有助于簡化存儲訪問過程。
從上前述應該明白，本發(fā)明改進了LDPC存儲器分段和解碼算法不夠有效的缺點，并能同時執(zhí)行校驗節(jié)點處理和可變節(jié)點處理，因此提高了通過量。另外，本發(fā)明通過簡單的存儲器分段和簡化節(jié)點處理器降低了硬件復雜度。
雖然本發(fā)明已參考其特定的實施例進行了顯示及說明，但是本領域技術人員應能理解，在不脫離本發(fā)明的后附權利要求所限定的精神和范圍的情況下，可對其在形式和細節(jié)上做出任何的變化。
權利要求
1.一種在移動通信系統(tǒng)中使用低密度奇偶校驗碼對前向糾錯碼進行解碼的裝置，該裝置包括校驗節(jié)點處理器，用于接收多個校驗節(jié)點的接收信息，并對所接收的信息進行校驗節(jié)點處理；累加器，用于將來自校驗節(jié)點處理器的校驗節(jié)點輸出值與在前累加值相累加；邊緣存儲器，用于存儲校驗節(jié)點輸出值；多個累加存儲器，用于存儲來自累加器的累加值和在前累加值；減法器，用于從累加器所提供的累加值中減去從邊緣存儲器中讀取的校驗節(jié)點輸出值；硬判決塊，用于對接收的信息以及減法器的輸出值進行硬判決；比特緩沖器，用于存儲硬判決結果；奇偶校驗塊，用于對硬判決結果進行奇偶校驗以決定是否終止迭代解碼；和多路復用器，用于傳送減法器的減法結果值至校驗節(jié)點處理器來執(zhí)行迭代解碼，基本上同時，還傳送減法結果值至硬判決塊。
2.如權利要求1所述的裝置，其中，如果奇偶校驗結果為優(yōu)，奇偶校驗塊被配置為停止迭代解碼并輸出硬判決結果。
3.如權利要求1所述的裝置，其中，所述邊緣存儲器被分割為獨立映射到多個校驗節(jié)點處理器的子量度塊。
4.如權利要求3所述的裝置，其中，分割的子量度塊映射到多個校驗節(jié)點，并且被配置為至少存儲接收信息和校驗節(jié)點輸出值之一。
5.如權利要求4所述的裝置，其中，接收的信息被分成與子量度塊的數(shù)目相對應的字單位。
6.一種在移動通信系統(tǒng)中使用低密度奇偶校驗碼對前向糾錯碼進行解碼的方法，該方法包括以下步驟逐行接收來自多個校驗節(jié)點的接收的信息并對所接收的信息進行校驗節(jié)點處理；將校驗節(jié)點處理的結果值與在前累加值相累加；存儲校驗節(jié)點處理的結果值；分別存儲累加值和在前累加值；從累加值中減去校驗節(jié)點處理的結果值；對接收的信息以及減法結果值進行硬判決；存儲硬判決結果，并對硬判決結果進行奇偶校驗以決定是否終止迭代解碼；和存儲迭代解碼的減法結果值，基本上同時，傳送減法結果值至硬判決塊。
7.如權利要求6所述的方法，其中，決定的步驟包括下列步驟決定奇偶校驗結果是否為優(yōu)；以及如果奇偶校驗結果為優(yōu)，就停止迭代解碼并輸出硬判決結果。
8.如權利要求6所述的方法，其中，校驗節(jié)點處理的結果值存儲于獨立映射到多個校驗節(jié)點的子量度塊中。
9.如權利要求8所述的方法，其中，接收的信息被分成與子量度塊的數(shù)目相對應的字單位。
10.一種在計算機可讀介質上實施的移動通信系統(tǒng)中使用低密度奇偶校驗碼解碼對前向糾錯碼進行解碼的計算機程序，包括第一組指令，用于逐行接收來自多個校驗節(jié)點的接收的信息，以及對所接收的信息進行校驗節(jié)點處理；第二組指令，用于將校驗節(jié)點處理的結果值與在前累加值進行累加；第三組指令，用于存儲校驗節(jié)點處理的結果值，并分別存儲累加值和在前累加值；第四組指令，用于從累加值中減去校驗節(jié)點處理結果值，并對接收的信息和減法結果值執(zhí)行硬判決；第五組指令，用于存儲硬判決結果，并對硬判決結果執(zhí)行奇偶校驗以決定是否停止迭代解碼；第六組指令，用于存儲迭狀解碼的減法結果，基本上同時，將減法結果傳送給硬判決塊。
全文摘要
本發(fā)明涉及一種移動通信系統(tǒng)中使用LDPC碼對前向糾錯碼進行解碼的裝置及方法。校驗節(jié)點處理器對多個校驗節(jié)點接收到的信息執(zhí)行校驗節(jié)點處理，累加器將校驗節(jié)點處理器的校驗節(jié)點輸出值與先前累加值進行累加。邊緣存儲器存儲校驗節(jié)點輸出值，以及兩個累加存儲器分別存儲累加器的累加值和先前的累加值。減法器從累加值中減去校驗節(jié)點輸出值，和硬判決解碼塊對接收到的信息以及減法器輸出值進行硬判決解碼。比特緩沖器存儲硬判決解碼結果，和奇偶校驗塊對硬判決結果進行奇偶校驗以決定是否終止迭代解碼操作。多路復用器傳送減法結果值至校驗節(jié)點處理器和硬判決解碼塊。
文檔編號H03M13/00GK1767397SQ20051012499
公開日2006年5月3日 申請日期2005年10月12日 優(yōu)先權日2004年10月12日
發(fā)明者樸成鎮(zhèn), 金相曉, 金漢柱, 金潣龜 申請人:三星電子株式會社