專利名稱：具有相位選定電路的時鐘數(shù)據(jù)回復(fù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于時鐘數(shù)據(jù)回復(fù)，且特別是有關(guān)于具有相位選定電路的時鐘數(shù)據(jù)回復(fù)電路。
背景技術(shù)：
有些數(shù)據(jù)流的傳送(特別是高速的串行數(shù)據(jù)流，如磁盤驅(qū)動器的磁頭所傳出的原始數(shù)據(jù)流)并未有時鐘的伴隨，接收器利用鎖相回路(phase lockedloop)以參考頻率產(chǎn)生時鐘，并將其相位與數(shù)據(jù)流的信號切換同步，為了讓此機制可以運作，數(shù)據(jù)流必須切換得夠頻繁以矯正鎖相回路的震蕩器所產(chǎn)生的飄移(drift)，因此時鐘數(shù)據(jù)回復(fù)電路是接收器中一個極具關(guān)鍵性的電路區(qū)塊。
圖1顯示一傳統(tǒng)的時鐘數(shù)據(jù)回復(fù)電路，該時鐘數(shù)據(jù)回復(fù)電路被揭露于“A0.5um CMOS 4Gbit/s Serial Link Transceiver with Data Recovery UsingOversampling”，IEEE J.Solid-State Circuits，vol.33，pp713-722，May.1998，by C.K.Yang and M.Horowitz，且其包括取樣器110、異或(XOR)電路區(qū)塊120、移位寄存器(shift register)130、投票機(voter)140、多工器150以及后端處理邏輯電路160，取樣器110接收輸入數(shù)據(jù)流IN以及取樣時鐘信號CLK，并對輸入數(shù)據(jù)流IN進行超取樣(oversampling)，異或(XOR)電路區(qū)塊120耦接至取樣器110，并接收超取樣過后的輸入數(shù)據(jù)流IN’，移位寄存器130耦接至異或(XOR)電路區(qū)塊120，投票機140耦接至移位寄存器130并依據(jù)超取樣過后的輸入數(shù)據(jù)流IN’產(chǎn)生投票結(jié)果，多工器150耦接至投票機140，并依據(jù)投票結(jié)果從超取樣過后的輸入數(shù)據(jù)流IN’選出數(shù)據(jù)，選定的數(shù)據(jù)經(jīng)過后端處理邏輯電路160進行數(shù)據(jù)處理而得出輸出信號，在此傳統(tǒng)的時鐘數(shù)據(jù)回復(fù)電路中，投票的量必須夠大，投票出錯的比例才會降低，此外，硬件所占用的面積較大，成本也較高。
圖2顯示另一傳統(tǒng)的時鐘數(shù)據(jù)回復(fù)電路，該時鐘數(shù)據(jù)回復(fù)電路被揭露于“Multi-Gigabit-Rate Clock and Data Recovery Based on BlindOversampling”，IEEE Communication Magazine，pp.68-74，Dec.2003，byJ.Kim and D.K.Jeong，且其包括取樣器210、異或(XOR)電路區(qū)塊220、第一投票機(voter)230、移位寄存器(shift register)240、第二投票機(voter)250、多工器260以及后端處理邏輯電路270，取樣器210接收輸入數(shù)據(jù)流IN以及取樣時鐘信號CLK，并對輸入數(shù)據(jù)流IN進行超取樣，異或(XOR)電路區(qū)塊220耦接至取樣器210，并接收超取樣過后的輸入數(shù)據(jù)流IN’，第一投票機230耦接至異或(XOR)電路區(qū)塊220，并進行第一輪投票，移位寄存器240耦接至第一投票機230，并接收第一輪投票結(jié)果，第二投票機250耦接至移位寄存器240并依據(jù)移位寄存器240的輸出信號產(chǎn)生第二輪投票結(jié)果，多工器260耦接至第二投票機250，并依據(jù)第二輪投票結(jié)果從超取樣過后的輸入數(shù)據(jù)流IN’選出數(shù)據(jù)，選定的數(shù)據(jù)經(jīng)過后端處理邏輯電路270進行數(shù)據(jù)處理而得出一輸出信號，在此傳統(tǒng)的時鐘數(shù)據(jù)回復(fù)電路中，投票的量必須夠大，投票出錯的比例才會降低，此外，硬件所占用的面積雖然比前一傳統(tǒng)的時鐘數(shù)據(jù)回復(fù)電路要小，但仍相當(dāng)大，成本也仍可觀。

發(fā)明內(nèi)容
本發(fā)明提供一種具有反饋式相位選定功能的時鐘數(shù)據(jù)回復(fù)電路，其可產(chǎn)生B個位的輸出信號并包括取樣器、相域選定(phase region decision)電路、相域狀態(tài)移位寄存器(phase region status shift register)以及多工器，取樣器利用取樣時鐘信號對數(shù)據(jù)輸入信號進行超取樣，每個周期取k*B個位的數(shù)據(jù)，相域選定電路依據(jù)超取樣后的數(shù)據(jù)輸入信號與當(dāng)前相域狀態(tài)信號(current region status signal)產(chǎn)生多個二元的上-下選定信號(binaryup-down decision signal)，相域狀態(tài)移位寄存器依據(jù)二元的上-下選定信號產(chǎn)生當(dāng)前相域狀態(tài)信號，多工器依據(jù)當(dāng)前相域狀態(tài)信號從超取樣后的數(shù)據(jù)輸入信號選出B個位的數(shù)據(jù)，多工器會選擇在相位Φn5取樣的數(shù)據(jù)，其中n5為nx5/k的余數(shù)，而nx5為k與m的和，二元的上-下選定信號包括第一向上信號、第一向下信號、第二向上信號以及第二向下信號，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn1，則第一向上信號為1，其中n1為nx1/k的余數(shù)，nx1為n+1、n+2、…n+ny1之一，且ny1為1、2、…、m之一，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn2，則第一向下信號為1，其中n2為nx2/k的余數(shù)，nx2為n、n-1、…、n-ny2之一，且ny2為0、1、…、m之一，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn3，則第二向上信號為1，其中n3為nx3/k的余數(shù)，nx3為n、n+1、…、n+ny3之一，且ny3為0、1、…、m之一，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn4，則第二向下信號為1，其中n4為nx4/k的余數(shù)，nx4為n-1、n-2、…n-ny4之一，且ny4為1、2、…、m之一，Rn為當(dāng)前相域狀態(tài)信號，n為0、1、…、k-1之一，而m為 且為整數(shù)。
本發(fā)明提供另一種具有反饋式相位選定功能的時鐘數(shù)據(jù)回復(fù)電路，其可產(chǎn)生B個位的輸出信號并包括取樣器、相域選定(phase region decision)電路、相域狀態(tài)移位寄存器(phase region status shift register)以及多工器，取樣器利用取樣時鐘信號對數(shù)據(jù)輸入信號進行超取樣，每個周期取k*B個位的數(shù)據(jù)，相域選定電路依據(jù)超取樣后的數(shù)據(jù)輸入信號與當(dāng)前相域狀態(tài)信號(current region status signal)產(chǎn)生多個二元的上-下選定信號(binaryup-down decision signal)，相域狀態(tài)移位寄存器依據(jù)二元的上-下選定信號產(chǎn)生當(dāng)前相域狀態(tài)信號，多工器依據(jù)當(dāng)前相域狀態(tài)信號從超取樣后的數(shù)據(jù)輸入信號選出B個位的數(shù)據(jù)，多工器會選擇在相位Φn取樣的數(shù)據(jù)，二元的上-下選定信號包括向上信號以及向下信號，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn1，則向上信號為1，其中n1為nx1/k的余數(shù)，nx1為n-m+1、…、n-m+1+ny1之一，且ny1為0、1、…、m-1之一，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn2，則向下信號為1，其中n2為nx2/k的余數(shù)，nx2為n+m、n+m-1、…、n+m-ny2之一，且ny2為0、1、…、m-1之一，Rn為當(dāng)前相域狀態(tài)信號，n為0、1、…、k-1之一，而m為 且為整數(shù)。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細(xì)說明如下。


圖1顯示一傳統(tǒng)的時鐘數(shù)據(jù)回復(fù)電路，該時鐘數(shù)據(jù)回復(fù)電路被揭露于“A0.5um CMOS 4Gbit/s Serial Link Transceiver with Data Recovery UsingOversampling”，IEEE J.Solid-State Circuits，vol.33，pp713-722，May.1998，by C.K.Yang and M.Horowitz。
圖2顯示另一傳統(tǒng)的時鐘數(shù)據(jù)回復(fù)電路，該時鐘數(shù)據(jù)回復(fù)電路被揭露于“Multi-Gigabit-Rate Clock and Data Recovery Based on BlindOversampling”，IEEE Communication Magazine，pp.68-74，Dec.2003，byJ.Kim and D.K.Jeong。
圖3A為依據(jù)本發(fā)明一實施例的具有反饋式相位選定功能的時鐘數(shù)據(jù)回復(fù)電路。
圖3B為圖3A中時鐘數(shù)據(jù)回復(fù)電路的變形。
圖4為說明第3A與3B圖中異或電路區(qū)塊的功能的示意圖。
圖5為說明第3A與3B圖中投票機的功能的示意圖。
圖6為以一范例說明第3A與3B圖中時鐘數(shù)據(jù)回復(fù)電路操作的示意圖。
圖7A與7B所示為后端處理邏輯電路進行數(shù)據(jù)處理的示意圖。
圖8A為依據(jù)本發(fā)明另一實施例的具有反饋式相位選定功能的時鐘數(shù)據(jù)回復(fù)電路。
圖8B為圖8A中時鐘數(shù)據(jù)回復(fù)電路的變形。
圖9為以一范例說明第8A與8B圖中時鐘數(shù)據(jù)回復(fù)電路操作的示意圖。
圖10A為依據(jù)本發(fā)明一實施例的相域選定電路。
圖10B顯示圖10A的相域選定電路的變形。
圖11A為依據(jù)本發(fā)明一實施例的相域選定電路。
圖11B顯示圖11A的相域選定電路的變形。
110～取樣器； 120～異或(XOR)電路區(qū)塊；130～移位寄存器； 140～投票機；150～多工器； 160～后端處理邏輯電路；210～取樣器； 220～異或(XOR)電路區(qū)塊；230～第一投票機； 240～移位寄存器；250～第二投票機； 260～多工器；270～后端處理邏輯電路； 310～取樣器；320～異或(XOR)電路區(qū)塊；330～相域選定電路；335～投票機； 338～比較器；340、340’～相域比較器；345、345’～1/N電路； 350～相域狀態(tài)移位寄存器；360～多工器； 370～后端處理邏輯電路；380～統(tǒng)計電路； 390～取樣電路。
具體實施例方式
圖3A為依據(jù)本發(fā)明一實施例的具有反饋式相位選定功能的時鐘數(shù)據(jù)回復(fù)電路，其可產(chǎn)生B個位的輸出信號并包括取樣器310、異或(XOR)電路區(qū)塊320、相域選定(phase region decision)電路330、相域狀態(tài)移位寄存器(phaseregion status shift register)350、多工器360以及后端處理邏輯電路370，取樣器310接收串行的輸入數(shù)據(jù)流IN以及取樣時鐘信號CLK，并對輸入數(shù)據(jù)流IN進行超取樣(oversampling)，產(chǎn)生超取樣后的輸入數(shù)據(jù)流IN’，異或(XOR)電路區(qū)塊320耦接至取樣器310，并接收超取樣過后的輸入數(shù)據(jù)流IN’，相域選定電路330耦接至異或(XOR)電路區(qū)塊320，依據(jù)超取樣后的數(shù)據(jù)輸入信號IN’與當(dāng)前相域狀態(tài)信號(current region status signal)CRS產(chǎn)生多個二元的上-下選定信號(binary up-down decision signal)，相域選定電路330包括投票機335、相域比較器(phase region comparator)340以及兩個1/N電路(divided by N circuits)345、345’，投票機335耦接至異或(XOR)電路區(qū)塊320，并依據(jù)超取樣過后的輸入數(shù)據(jù)流IN’產(chǎn)生投票結(jié)果，相域比較器(phase region comparator)340耦接至投票機335，并依據(jù)投票結(jié)果產(chǎn)生二元的上-下選定信號，兩個1/N電路(divided by N circuits)345、345’耦接至相域比較器(phase region comparator)340，相域狀態(tài)移位寄存器350耦接至兩個1/N電路(divided by N circuits)345、345’，并依據(jù)二元的上-下選定信號產(chǎn)生當(dāng)前相域狀態(tài)信號CRS，多工器360耦接至相域狀態(tài)移位寄存器350、相域選定電路330以及取樣器310，并依據(jù)當(dāng)前相域狀態(tài)信號CRS從超取樣后的輸入數(shù)據(jù)流IN’選出B個位的數(shù)據(jù)，后端處理邏輯電路370依據(jù)當(dāng)前相域狀態(tài)信號CRS產(chǎn)生輸出信號OUT。
在圖3A中，取樣器310對串行的輸入數(shù)據(jù)流IN進行超取樣，每個位周期中所取樣的次數(shù)稱為超取樣比例(oversampling ratio)k，標(biāo)號B代表一個周期中被取樣的位數(shù)，由于在一個周期當(dāng)中有k*B次取樣時鐘切換，超取樣后的輸入數(shù)據(jù)流IN’在一個周期中有k*B個位，超取樣后的輸入數(shù)據(jù)流IN’中，每對相鄰兩數(shù)據(jù)位會被送至異或(XOR)電路區(qū)塊320中的異或(XOR)邏輯門，如圖4所示，在圖4中，超取樣后的輸入數(shù)據(jù)流IN’的數(shù)據(jù)位以Sxyz表示，其中x代表取樣的周期，y代表一個取樣周期內(nèi)輸入數(shù)據(jù)流IN的第y個位，z代表取樣發(fā)生所在的相位，當(dāng)輸入數(shù)據(jù)流IN于兩次連續(xù)的取樣間切換時，異或(XOR)邏輯門的輸出信號Xx’y’z’便等于1，換句話說，異或(XOR)邏輯門可以檢測輸入數(shù)據(jù)流IN于哪一個相域發(fā)生，舉例而言，若X213為1，則輸入數(shù)據(jù)流IN的第1個位于第三相域內(nèi)發(fā)生，在投票機335內(nèi)，數(shù)個對應(yīng)于同一相域的異或(XOR)邏輯門(更明確地說總數(shù)為B個)的輸出信號會被加總，如圖5所示，每一區(qū)域內(nèi)的加總數(shù)字被送至投票機335內(nèi)的比較器338，比較器338會決定出數(shù)據(jù)切換最可能發(fā)生的區(qū)域，投票機335的投票結(jié)果再送至相域比較器340，相域比較器340將當(dāng)前相域狀態(tài)與投票結(jié)果作比較，并產(chǎn)生出二元的上-下選定信號，二元的上-下選定信號包括第一向上信號UP1、第一向下信號DN1、第二向上信號UP2以及第二向下信號DN2，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn1，則第一向上信號UP1為1，其中n1為nx1/k的余數(shù)，nx1為n+1、n+2、…n+ny1之一，且ny1為1、2、…、m之一，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn2，則第一向下信號DN1為1，其中n2為nx2/k的余數(shù)，nx2為n、n-1、…、n-ny2之一，且ny2為0、1、…、m之一，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn3，則第二向上信號UP2為1，其中n3為nx3/k的余數(shù)，nx3為n、n+1…、n+ny 3之一，且ny3為0、1、…、m之一，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn4，則第二向下信號DN2為1，其中n4為nx4/k的余數(shù)，nx4為n-1、n-2…n-ny4之一，且ny4為1、2…、m之一，Rn為當(dāng)前相域狀態(tài)信號，n為0、1、…、k-1之一，而m為 且為整數(shù)。
第一1/N電路345接收第一向上信號UP1與第一向下信號DN1，并產(chǎn)生相位調(diào)升(phase-up)信號PH_UP與第一相位維持(phase-hold)信號PH_hold1，第二1/N電路345’接收第二向上信號UP2與第二向下信號DN2，并產(chǎn)生相位調(diào)降(phase-down)信號PH_DN與第二相位維持(phase-hold)信號PH_hold2，相域狀態(tài)移位寄存器350依據(jù)相位調(diào)升信號、相位調(diào)降信號以及相位維持信號動態(tài)地調(diào)整當(dāng)前相域狀態(tài)信號CRS，以指明輸出信號該取自哪個相域，當(dāng)前相域狀態(tài)信號CRS會反饋至相域比較器340，使得相域比較器340得以知道當(dāng)前相域是否需改變，當(dāng)前相域狀態(tài)信號CRS同時也是輸出信號該取自何一相域的指標(biāo)，于是多工器360依據(jù)當(dāng)前相域狀態(tài)信號CRS從超取樣后的輸入數(shù)據(jù)流IN’中選擇B個位的數(shù)據(jù)，更明確地說，多工器360會選擇在相位Φn5取樣的數(shù)據(jù)，其中n5為nx5/k的余數(shù)，而nx5為k與m的和。
以超取樣比例k為3(k＝3)為例，如圖6所示，假若當(dāng)前相域狀態(tài)為第一區(qū)域R1，則相域比較器340的選定準(zhǔn)則如后所述，當(dāng)投票結(jié)果為第2相域(R2)，第一向上信號UP1被相域比較器340定義為1；當(dāng)投票結(jié)果為第1相域(R1)或是第0相位(R0)與第1相域(R1)之一，第一向下信號DN1被定義為1；當(dāng)投票結(jié)果為第1相域(R1)或是第1相位(R1)與第2相域(R2)之一，第二向上信號UP2被定義為1；當(dāng)投票結(jié)果為第0相域(R0)，第二向下信號DN2被定義為1，經(jīng)過兩個1/N電路345與345’、兩個或邏輯門346與346’以及相域狀態(tài)移位寄存器350的處理，信號會反饋至相域比較器340與多工器360，因此，多工器360會選擇在相位Φ2取樣的數(shù)據(jù)，換言之，數(shù)據(jù)位是選自離數(shù)據(jù)切換時最遠的一個相位。
圖7A與7B所示為后端處理邏輯電路370進行數(shù)據(jù)處理的示意圖，后端處理邏輯電路370用于當(dāng)數(shù)據(jù)來源的相位發(fā)生改變時對數(shù)據(jù)進行處理，舉例而言，若超取樣比例為5(k＝5)，當(dāng)數(shù)據(jù)原本取樣自相位Φ0轉(zhuǎn)成相位Φ4時，會發(fā)生下限溢位(underflow)，如圖7A所示，后端處理邏輯電路會將一個額外的位插入數(shù)據(jù)流，超取樣后的輸入數(shù)據(jù)流自S200至S290皆取樣于相位Φ0，而超取樣后的輸入數(shù)據(jù)流自S300至S394皆取樣于相位Φ4；相反地，當(dāng)數(shù)據(jù)原本取樣自相位Φ4轉(zhuǎn)成相位Φ0時，會發(fā)生上限溢位(overflow)，如圖7B所示，后端處理邏輯電路會將一個位(未示于圖7B)抽出數(shù)據(jù)流外，超取樣后的輸入數(shù)據(jù)流自S204至S294皆取樣于相位Φ4，而超取樣后的輸入數(shù)據(jù)流自S310至S390皆取樣于相位Φ0。
圖3B顯示圖3A中時鐘數(shù)據(jù)回復(fù)電路的變形，其差異在于相域選定電路330包括多個相域比較器(phase region comparator)340、第一與第二投票機335與335’、以及兩個1/N電路(divided by N circuits)345、345’，相域比較器(phase region comparator)340耦接至異或(XOR)電路區(qū)塊320，且分別依據(jù)超取樣后的數(shù)據(jù)輸入信號IN’經(jīng)異或運算的結(jié)果產(chǎn)生多個二元的上-下選定信號(binary up-down decision signal)，多個二元的上-下選定信號(binary up-down decision signal)的內(nèi)容與圖3A相同，第一投票機335接收第一向上與第一向下信號，并產(chǎn)生第一向上投票信號UPX1與第一向下投票信號DNX1，當(dāng)?shù)谝幌蛏闲盘朥P1的和超過第一向下信號DN1的和，第一向上投票信號UPX1為1，當(dāng)?shù)谝幌蛏闲盘朥P1的和等于第一向下信號DN1的和，第一向上投票信號UPX1為0，當(dāng)?shù)谝幌蛳滦盘朌N1的和超過第一向上信號UP1的和，第一向下投票信號DNX1為1，當(dāng)?shù)谝幌蛏闲盘朥P1的和等于第一向下信號DN1的和，第一向下投票信號DNX1為0；第二投票機335’接收第二向上與第二向下信號，并產(chǎn)生第二向上投票信號UPX2與第二向下投票信號DNX2，當(dāng)?shù)诙蛏闲盘朥P2的和超過第二向下信號DN2的和，第二向上投票信號UPX2為1，當(dāng)?shù)诙蛏闲盘朥P2的和等于第二向下信號DN2的和，第二向上投票信號UPX2為0，當(dāng)?shù)诙蛳滦盘朌N2的和超過第二向上信號UP2的和，第二向下投票信號DNX2為1，當(dāng)?shù)诙蛏闲盘朥P2的和等于第二向下信號DN2的和，第二向下投票信號DNX2為0，兩個1/N電路(divided by Ncircuits)345、345’分別耦接于第一、第二投票機335、335’與相域狀態(tài)移位寄存器350之間，并產(chǎn)生相位調(diào)升信號、相位調(diào)降信號以及相位維持信號。
圖8A為依據(jù)本發(fā)明另一實施例的具有反饋式相位選定功能的時鐘數(shù)據(jù)回復(fù)電路，其可產(chǎn)生B個位的輸出信號并包括取樣器310、異或(XOR)電路區(qū)塊320、相域選定(phase region decision)電路330、相域狀態(tài)移位寄存器(phase region status shift register)350、多工器360以及后端處理邏輯電路370，取樣器310接收串行的輸入數(shù)據(jù)流IN以及取樣時鐘信號CLK，并對輸入數(shù)據(jù)流IN進行超取樣(oversampling)，產(chǎn)生超取樣后的輸入數(shù)據(jù)流IN’，異或(XOR)電路區(qū)塊320耦接至取樣器310，并接收超取樣過后的輸入數(shù)據(jù)流IN’，相域選定電路330耦接至異或(XOR)電路區(qū)塊320，依據(jù)超取樣后的數(shù)據(jù)輸入信號IN’與當(dāng)前相域狀態(tài)信號(current region statussignal)CRS產(chǎn)生多個二元的上-下選定信號(binary up-down decisionsignal)，相域選定電路330包括投票機335、相域比較器(phase regioncomparator)340以及一個1/N電路(divided by N circuits)345，投票機335耦接至異或(XOR)電路區(qū)塊320，并依據(jù)超取樣過后的輸入數(shù)據(jù)流IN’產(chǎn)生投票結(jié)果，相域比較器(phase region comparator)340耦接至投票機335，并依據(jù)投票結(jié)果產(chǎn)生二元的上-下選定信號，1/N電路(divided by Ncircuits)345耦接至相域比較器(phase region comparator)340，相域狀態(tài)移位寄存器350耦接至1/N電路(divided by N circuits)345，并依據(jù)二元的上-下選定信號產(chǎn)生當(dāng)前相域狀態(tài)信號CRS，多工器360耦接至相域狀態(tài)移位寄存器350、相域選定電路330以及取樣器310，并依據(jù)當(dāng)前相域狀態(tài)信號CRS從超取樣后的輸入數(shù)據(jù)流IN’選出B個位的數(shù)據(jù)，后端處理邏輯電路370耦接至取樣器310、相域選定(phase region decision)電路330以及多工器360，并依據(jù)當(dāng)前相域狀態(tài)信號CRS產(chǎn)生輸出信號OUT。
此一實施例中的大部分電路區(qū)塊都與第一實施例相同，因此，此處僅對相域選定電路330與相域狀態(tài)移位寄存器350作深入介紹，在投票機335內(nèi)，數(shù)個對應(yīng)于同一相域的異或(XOR)邏輯門(更明確地說總數(shù)為B個)的輸出信號會被加總，如圖5所示，每一區(qū)域內(nèi)的加總數(shù)字被送至投票機335內(nèi)的比較器338，比較器338會決定出數(shù)據(jù)切換最可能發(fā)生的區(qū)域，投票機335的投票結(jié)果再送至相域比較器340，相域比較器340將當(dāng)前相域狀態(tài)與投票結(jié)果作比較，并產(chǎn)生出二元的上-下選定信號，二元的上-下選定信號包括向上信號UP以及向下信號DN，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn1，則向上信號UP為1，其中n1為nx1/k的余數(shù)，nx1為n-m+1、…、n-m+1+ny1之一，且ny1為0、1、…、m-1之一，當(dāng)超取樣后的數(shù)據(jù)輸入信號的相位為Rn2，則向下信號DN為1，其中n2為nx2/k的余數(shù)，nx2為n+m、n+m-1、…、n+m-ny2之一，且ny2為0、1、…、m-1之一，當(dāng)前相域狀態(tài)信號CRS為一相域Rn，n為0、1、…、k-1之一，而m為 且為整數(shù)。
1/N電路345接收向上信號UP與向下信號DN，并產(chǎn)生相位調(diào)升(phase-up)信號PH_UP與相位調(diào)降(phase-down)信號PH_DN，相域狀態(tài)移位寄存器350依據(jù)相位調(diào)升信號以及相位調(diào)降信號動態(tài)地調(diào)整當(dāng)前相域狀態(tài)信號CRS，以指明輸出信號該取自哪個相域，當(dāng)前相域狀態(tài)信號CRS會反饋至相域比較器340，使得相域比較器340得以知道當(dāng)前相域是否需改變，當(dāng)前相域狀態(tài)信號CRS同時也是輸出信號該取自何一相域的指標(biāo)，于是多工器360依據(jù)當(dāng)前相域狀態(tài)信號CRS從超取樣后的輸入數(shù)據(jù)流IN’中選擇B個位的數(shù)據(jù)，更明確地說，多工器360會選擇在相位Φn取樣的數(shù)據(jù)。
以超取樣比例k為4(k＝4)為例，如圖9所示，假若當(dāng)前相域狀態(tài)為第一區(qū)域R1，則相域比較器340的選定準(zhǔn)則如后所述，當(dāng)投票結(jié)果為第0相域(R0)或是第0相位(R0)與第1相域(R1)之一，向上信號UP被相域比較器340定義為1；當(dāng)投票結(jié)果為第3相域(R3)或是第3相位(R3)與第2相域(R2)之一，向下信號DN被定義為1；經(jīng)過1/N電路345、或邏輯門346以及相域狀態(tài)移位寄存器350處理，信號會反饋至相域比較器340與多工器360，因此，多工器360會選擇在相位Φ1取樣的數(shù)據(jù)，換言之，數(shù)據(jù)位是選自離數(shù)據(jù)切換時最遠的一個相位。
圖8B顯示圖8A中時鐘數(shù)據(jù)回復(fù)電路的變形，其差異在于相域選定電路330包括多個相域比較器(phase region comparator)340’、投票機335、以及1/N電路(divided by Ncircuits)345，相域比較器(phase regioncomparator)340’耦接至耦接至異或(XOR)電路區(qū)塊320，且分別依據(jù)超取樣后的數(shù)據(jù)輸入信號IN’經(jīng)異或運算的結(jié)果產(chǎn)生多個二元的上-下選定信號(binary up-down decision signal)，多個二元的上-下選定信號(binaryup-down decision signal)的內(nèi)容與圖8A相同，投票機335接收向上與向下信號，并產(chǎn)生向上投票信號UPX與向下投票信號DNX，當(dāng)向上信號UP的和超過向下信號DN的和，向上投票信號UPX為1，當(dāng)向上信號UP的和等于向下信號DN的和，向上投票信號UPX為0，當(dāng)向下信號DN的和超過向上信號UP的和，向下投票信號DNX為1，當(dāng)向上信號UP的和等于向下信號DN的和，向下投票信號DN為0，1/N電路(divided by N circuits)345耦接于投票機335與相域狀態(tài)移位寄存器350之間，并產(chǎn)生相位調(diào)升信號UPX以及相位調(diào)降信號DNX。
圖10A為依據(jù)本發(fā)明一實施例的相域選定電路，本實施例的操作與圖3A相同，其中，取樣電路390包括取樣器310與異或電路320，相域選定電路330包括相域比較器以及統(tǒng)計電路，相域選定電路340依據(jù)超取樣后的輸入數(shù)據(jù)流產(chǎn)生至少一組上下選定信號，上下選定信號包括第一向上信號UP1、第一向下信號DN1、第二向上信號UP2以及第二向下信號DN2，統(tǒng)計電路380產(chǎn)生一組相位調(diào)升信號PH_UP以及相位調(diào)降信號PH_DN給相域狀態(tài)寄存器350，相域狀態(tài)寄存器350提供當(dāng)前相位信號CPS給相域比較器340，相域比較器接收該組上下選定信號340，統(tǒng)計電路380并產(chǎn)生當(dāng)前相位信號CPS給相域比較器340作比較，并給多工器以便其將選擇電路390輸出的超取樣后的輸入數(shù)據(jù)流對應(yīng)于當(dāng)前相域信號CPS的數(shù)據(jù)挑出來作輸出，再者統(tǒng)計電路380包括兩1/N電路345與345’以及兩或電路(OR circuits)，兩1/N電路345與345’耦接至相域比較器340并接收上下選定信號，兩或電路346與346’分別耦接至1/N電路345與345’。
圖10B顯示圖10A的相域選定電路的變形，本實施例的操作與圖3B相同，其中，取樣電路390包括取樣器310與異或電路320，相域選定電路330包括相域比較器以及統(tǒng)計電路，相域選定電路340依據(jù)超取樣后的輸入數(shù)據(jù)流產(chǎn)生至少一組上下選定信號，上下選定信號包括第一向上信號UP1、第一向下信號DN1、第二向上信號UP2以及第二向下信號DN2，統(tǒng)計電路380產(chǎn)生一組相位調(diào)升信號PH_UP以及相位調(diào)降信號PH_DN給相域狀態(tài)寄存器350，相域狀態(tài)寄存器350提供當(dāng)前相位信號CPS給相域比較器340，相域比較器接收該組上下選定信號340，統(tǒng)計電路380并產(chǎn)生當(dāng)前相位信號CPS給相域比較器340作比較，并給多工器以便其將選擇電路390輸出的超取樣后的輸入數(shù)據(jù)流對應(yīng)于當(dāng)前相域信號CPS的數(shù)據(jù)挑出來作輸出，再者統(tǒng)計電路380包括兩1/N電路345與345’以及兩或電路(OR circuits)，兩1/N電路345與345’耦接至相域比較器340并接收上下選定信號，兩或電路346與346’分別耦接至1/N電路345與345’。圖10B與圖10A的差異在于相域選定電路330包括多個相域比較器(phase region comparator)340、第一與第二投票機335與335’、以及兩個1/N電路(divided by N circuits)345、345’，相域比較器(phase region comparator)340耦接至耦接至異或(XOR)電路區(qū)塊320，且分別依據(jù)超取樣后的數(shù)據(jù)輸入信號IN’經(jīng)異或運算的結(jié)果產(chǎn)生多個二元的上-下選定信號(binary up-down decision signal)，多個二元的上-下選定信號(binary up-down decision signal)的內(nèi)容與圖3A相同，第一投票機335接收第一向上與第一向下信號，并產(chǎn)生第一向上投票信號UPX1與第一向下投票信號DNX1，當(dāng)?shù)谝幌蛏闲盘朥P1的和超過第一向下信號DN1的和，第一向上投票信號UPX1為1，當(dāng)?shù)谝幌蛏闲盘朥P1的和等于第一向下信號DN1的和，第一向上投票信號UPX1為0，當(dāng)?shù)谝幌蛳滦盘朌N1的和超過第一向上信號UP1的和，第一向下投票信號DNX1為1，當(dāng)?shù)谝幌蛏闲盘朥P1的和等于第一向下信號DN1的和，第一向下投票信號DNX1為0；第二投票機335’接收第二向上與第二向下信號，并產(chǎn)生第二向上投票信號UPX2與第二向下投票信號DNX2，當(dāng)?shù)诙蛏闲盘朥P2的和超過第二向下信號DN2的和，第二向上投票信號UPX2為1，當(dāng)?shù)诙蛏闲盘朥P2的和等于第二向下信號DN2的和，第二向上投票信號UPX2為0，當(dāng)?shù)诙蛳滦盘朌N2的和超過第二向上信號UP2的和，第二向下投票信號DNX2為1，當(dāng)?shù)诙蛏闲盘朥P2的和等于第二向下信號DN2的和，第二向下投票信號DNX2為0，兩個1/N電路(divided by Ncircuits)345、345’分別耦接于第一、第二投票機335、335’與相域狀態(tài)移位寄存器350之間，并產(chǎn)生相位調(diào)升信號、相位調(diào)降信號以及相位維持信號。
圖11A為依據(jù)本發(fā)明一實施例的相域選定電路，本實施例的操作與圖8A相同，其中，取樣電路390包括取樣器310與異或電路320，相域選定電路330包括相域比較器以及統(tǒng)計電路，相域選定電路340依據(jù)超取樣后的輸入數(shù)據(jù)流產(chǎn)生至少一組上下選定信號，上下選定信號包括第一向上信號UP1以及第一向下信號DN1，統(tǒng)計電路380產(chǎn)生一組相位調(diào)升信號PH_UP以及相位調(diào)降信號PH_DN給相域狀態(tài)寄存器350，相域狀態(tài)寄存器350提供當(dāng)前相位信號CPS給相域比較器340，相域比較器接收該組上下選定信號340，統(tǒng)計電路380并產(chǎn)生當(dāng)前相位信號CPS給相域比較器340作比較，并給多工器以便其將選擇電路390輸出的超取樣后的輸入數(shù)據(jù)流對應(yīng)于當(dāng)前相域信號CPS的數(shù)據(jù)挑出來作輸出，再者統(tǒng)計電路380包括兩1/N電路345與345’以及兩或電路(OR circuits)，兩1/N電路345與345’耦接至相域比較器340并接收上下選定信號，兩或電路346與346’分別耦接至1/N電路345與345’。
圖11B顯示圖11A的相域選定電路的變形，本實施例的操作與圖8B相同，其中，取樣電路390包括取樣器310與異或電路320，相域選定電路330包括相域比較器以及統(tǒng)計電路，相域選定電路340依據(jù)超取樣后的輸入數(shù)據(jù)流產(chǎn)生至少一組上下選定信號，上下選定信號包括第一向上信號UP1以及第一向下信號DN1，統(tǒng)計電路380產(chǎn)生一組相位調(diào)升信號PH_UP以及相位調(diào)降信號PH_DN給相域狀態(tài)寄存器350，相域狀態(tài)寄存器350提供當(dāng)前相位信號CPS給相域比較器340，相域比較器接收該組上下選定信號340，統(tǒng)計電路380并產(chǎn)生當(dāng)前相位信號CPS給相域比較器340作比較，并給多工器以便其將選擇電路390輸出的超取樣后的輸入數(shù)據(jù)流對應(yīng)于當(dāng)前相域信號CPS的數(shù)據(jù)挑出來作輸出，再者統(tǒng)計電路380包括兩1/N電路345與345’以及兩或電路(ORcircuits)，兩1/N電路345與345’耦接至相域比較器340并接收上下選定信號，兩或電路346與346’分別耦接至1/N電路345與345’，圖11B與圖11A之差異在于相域選定電路330包括多個相域比較器(phase regioncomparator)340、第一與第二投票機335與335’、以及兩個1/N電路(dividedby N circuits)345、345’，相域比較器(phase region comparator)340耦接至耦接至異或(XOR)電路區(qū)塊320，且分別依據(jù)超取樣后的數(shù)據(jù)輸入信號IN’經(jīng)異或運算的結(jié)果產(chǎn)生多個二元的上-下選定信號(binary up-downdecision signal)，多個二元的上-下選定信號(binary up-down decisionsignal)的內(nèi)容與圖3A相同，第一投票機335接收第一向上與第一向下信號，并產(chǎn)生第一向上投票信號UPX1與第一向下投票信號DNX1，當(dāng)?shù)谝幌蛏闲盘朥P1的和超過第一向下信號DN1的和，第一向上投票信號UPX1為1，當(dāng)?shù)谝幌蛏闲盘朥P1的和等于第一向下信號DN1的和，第一向上投票信號UPX1為0，當(dāng)?shù)谝幌蛳滦盘朌N1的和超過第一向上信號UP1的和，第一向下投票信號DNX1為1，當(dāng)?shù)谝幌蛏闲盘朥P1的和等于第一向下信號DN1的和，第一向下投票信號DNX1為0；第二投票機335’接收第二向上與第二向下信號，并產(chǎn)生第二向上投票信號UPX2與第二向下投票信號DNX2，當(dāng)?shù)诙蛏闲盘朥P2的和超過第二向下信號DN2的和，第二向上投票信號UPX2為1，當(dāng)?shù)诙蛏闲盘朥P2的和等于第二向下信號DN2的和，第二向上投票信號UPX2為0，當(dāng)?shù)诙蛳滦盘朌N2的和超過第二向上信號UP2的和，第二向下投票信號DNX2為1，當(dāng)?shù)诙蛏闲盘朥P2的和等于第二向下信號DN2的和，第二向下投票信號DNX2為0，兩個1/N電路(divided by N circuits)345、345’分別耦接于第一、第二投票機335、335’與相域狀態(tài)移位寄存器350之間，并產(chǎn)生相位調(diào)升信號、相位調(diào)降信號以及相位維持信號。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護范圍當(dāng)視所附的權(quán)利要求范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種時鐘數(shù)據(jù)回復(fù)電路，具有反饋式相位選定功能，可產(chǎn)生B個位的輸出信號，并包括取樣器，利用取樣時鐘信號對串行的輸入數(shù)據(jù)流進行超取樣，每個周期取k*B個位的數(shù)據(jù)；相域選定電路，依據(jù)超取樣后的輸入數(shù)據(jù)流與當(dāng)前相域狀態(tài)信號產(chǎn)生多個二元的上-下選定信號；相域狀態(tài)移位寄存器，依據(jù)該等二元的上-下選定信號產(chǎn)生該當(dāng)前相域狀態(tài)信號；以及多工器，依據(jù)該當(dāng)前相域狀態(tài)信號從該超取樣后的數(shù)據(jù)輸入信號選出B個位的數(shù)據(jù)；其中該多工器會選擇在相位Φn5取樣的數(shù)據(jù)，其中n5為nx5/k的余數(shù)，而nx5為k與m的和，且二元的上-下選定信號包括第一向上信號，其值于超取樣后的數(shù)據(jù)輸入信號的相位為Rn1時為1，其中n1為nx1/k的余數(shù)，nx1為n+1、n+2、…n+ny1之一，且ny1為1、2、…、m之一；第一向下信號，其值于超取樣后的數(shù)據(jù)輸入信號的相位為Rn2時為1，其中n2為nx2/k的余數(shù)，nx2為n、n-1、…、n-ny2之一，且ny2為0、1、…、m之一；第二向上信號，其值于超取樣后的數(shù)據(jù)輸入信號的相位為Rn3時為1，其中n3為nx3/k的余數(shù)，nx3為n、n+1、…、n+ny3之一，且ny3為0、1、…、m之一；第二向下信號，其值于超取樣后的數(shù)據(jù)輸入信號的相位為Rn4時為1，其中n4為nx4/k的余數(shù)，nx4為n-1、n-2、…n-ny4之一，且ny4為1、2、…、m之一；其中當(dāng)前相域狀態(tài)信號的值為Rn，n為0、1、…、k-1之一，而m為 且為整數(shù)。
2.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)回復(fù)電路，其中，該相域選定電路包括投票機依據(jù)超取樣過后的輸入數(shù)據(jù)流產(chǎn)生投票結(jié)果、相域比較器依據(jù)投票結(jié)果產(chǎn)生二元的上-下選定信號以及兩個1/N電路耦接于該相域比較器與該相域狀態(tài)移位寄存器之間。
3.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)回復(fù)電路，其中，相域選定電路包括多個相域比較器、第一與第二投票機以及兩個1/N電路，該等相域比較器分別依據(jù)超取樣后的輸入數(shù)據(jù)流產(chǎn)生多個二元的上-下選定信號，第一與第二投票機分別依據(jù)該等二元的上-下選定信號產(chǎn)生投票結(jié)果，兩個1/N電路分別耦接于該第一與第二投票機與該相域狀態(tài)移位寄存器之間，其中該第一投票機的投票結(jié)果包括第一向上投票信號，其值于該第一向上信號的和超過該第一向下信號的和時為1，并于該第一向上信號的和等于該第一向下信號的和時為0；第一向下投票信號，其值于該第一向下信號的和超過該第一向上信號的和時為1，并于該第一向上信號的和等于該第一向下信號的和時為0；且該第一投票機的投票結(jié)果包括第二向上投票信號，其值于該第二向上信號的和超過該第二向下信號的和時為1，并于該第二向上信號的和等于該第二向下信號的和時為0；第二向下投票信號，其值于該第二向下信號的和超過該第二向上信號的和時為1，并于該第二向上信號的和等于該第二向下信號的和時為0。
4.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)回復(fù)電路，還包括異或電路區(qū)塊耦接于該取樣器與該相域選定電路之間。
5.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)回復(fù)電路，還包括后端處理邏輯電路依據(jù)該數(shù)據(jù)與該當(dāng)前相域狀態(tài)信號產(chǎn)生該輸出信號。
6.一種時鐘數(shù)據(jù)回復(fù)電路，具有反饋式相位選定功能，可產(chǎn)生B個位的輸出信號，并包括取樣器，利用取樣時鐘信號對串行的輸入數(shù)據(jù)流進行超取樣，每個周期取k*B個位的數(shù)據(jù)；相域選定電路，依據(jù)超取樣后的輸入數(shù)據(jù)流與當(dāng)前相域狀態(tài)信號產(chǎn)生多個二元的上-下選定信號；相域狀態(tài)移位寄存器，依據(jù)該等二元的上-下選定信號產(chǎn)生該當(dāng)前相域狀態(tài)信號；以及多工器，依據(jù)該當(dāng)前相域狀態(tài)信號從該超取樣后的數(shù)據(jù)輸入信號選出B個位的數(shù)據(jù)；其中該多工器會選擇在相位Φn取樣的數(shù)據(jù)，且二元的上-下選定信號包括向上信號，其值于超取樣后的數(shù)據(jù)輸入信號的相位為Rn1時為1，其中n1為nx1/k的余數(shù)，nx1為n-m+1、…、n-m+1+ny1之一，且ny1為0、1、…、m-1之一；向下信號，其值于超取樣后的數(shù)據(jù)輸入信號的相位為Rn2時為1，其中n2為nx2/k的余數(shù)，nx2為n+m、n+m-1、…、n+m-ny2之一，且ny2為0、1、…、m-1之一；其中當(dāng)前相域狀態(tài)信號的值為Rn，n為0、1、…、k-1之一，而m為 且為整數(shù)。
7.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)回復(fù)電路，其中，該相域選定電路包括投票機依據(jù)超取樣過后的輸入數(shù)據(jù)流產(chǎn)生投票結(jié)果、相域比較器依據(jù)投票結(jié)果產(chǎn)生二元的上-下選定信號以及一個1/N電路耦接于該相域比較器與該相域狀態(tài)移位寄存器之間。
8.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)回復(fù)電路，其中，相域選定電路包括多個相域比較器、一投票機以及一個1/N電路，該等相域比較器分別依據(jù)超取樣后的輸入數(shù)據(jù)流產(chǎn)生多個二元的上-下選定信號，該投票機依據(jù)該等二元的上-下選定信號產(chǎn)生投票結(jié)果，該1/N電路耦接于該投票機與該相域狀態(tài)移位寄存器之間，其中該投票機的投票結(jié)果包括向上投票信號，其值于該向上信號的和超過該向下信號的和時為1，并于該向上信號的和等于該向下信號的和時為0；向下投票信號，其值于該向下信號的和超過該向上信號的和時為1，并于該向上信號的和等于該向下信號的和時為0。
9.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)回復(fù)電路，還包括異或電路區(qū)塊耦接于該取樣器與該相域選定電路之間。
10.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)回復(fù)電路，還包括后端處理邏輯電路依據(jù)該數(shù)據(jù)與該當(dāng)前相域狀態(tài)信號產(chǎn)生該輸出信號。
全文摘要
本發(fā)明提供一種具有反饋式相位選定功能的時鐘數(shù)據(jù)回復(fù)電路，其可產(chǎn)生B個位的輸出信號并包括取樣器、相域選定(phase region decision)電路、相域狀態(tài)移位寄存器(phase region status shift register)以及多工器，取樣器利用取樣時鐘信號對數(shù)據(jù)輸入信號進行超取樣，每個周期取k*B個位的數(shù)據(jù)，相域選定電路依據(jù)超取樣后的數(shù)據(jù)輸入信號與當(dāng)前相域狀態(tài)信號(current region statu ssignal)產(chǎn)生多個二元的上－下選定信號(binaryup－down decision signal)，相域狀態(tài)移位寄存器依據(jù)二元的上－下選定信號產(chǎn)生當(dāng)前相域狀態(tài)信號，多工器依據(jù)當(dāng)前相域狀態(tài)信號從超取樣后的數(shù)據(jù)輸入信號選出B個位的數(shù)據(jù)。
文檔編號H03L7/00GK1815610SQ20051012906
公開日2006年8月9日 申請日期2005年11月29日 優(yōu)先權(quán)日2004年11月29日
發(fā)明者葉澤賢, 王維宇 申請人:威盛電子股份有限公司