專利名稱：利用濾波器乘積的線性校正器的制作方法
技術領域：
本發(fā)明涉及線性誤差校正，更具體地涉及利用濾波器乘積的線性校正器，用來減少或消除由信號處理系統(tǒng)例如模擬數(shù)字轉換器(ADC)產生的失真。
背景技術：
減少由ADC產生的失真提高無寄生動態(tài)范圍(spurious-free dynamicrange)(SFDR)，這對于使用ADC采集數(shù)據(jù)的系統(tǒng)例如頻譜分析儀，以及其它電子測量儀器是有用的。
現(xiàn)代高速ADC設計采用了深時鐘流水線(deep clock pipeline)，從而通過一系列的改進的步驟幫助準確地將模擬輸入轉換成采樣到的數(shù)字表示。ADC設計者們付出了巨大的努力來消除模擬處理電路中明顯的非線性源。然而，一般很難消除所有的誤差源。設計者們試圖消除電路中最明顯的問題，直到計算機化建模例如SPICE建模表明轉換器滿足了技術要求。線性度可以得到提高，這需要通過利用例如減小非線性裝置中的動態(tài)范圍，或者通過利用其周圍的反饋的技術。然而，一些電路布局具有不能完全消除的固有失真機制。
流水線處理(pipelined processing)還為內部的數(shù)字和模擬電路活動提供了機會來調制內部模擬信號的處理。在許多這樣的例子中，具有自身或其自身衍生物的線性函數(shù)的輸入信號的自調制產生了殘留的非線性失真。這導致了一些很難消除的低層失真。這種調制能夠經由內部的供電分配而出現(xiàn)。這種情況下，在電源軌(power supply rails)上能夠產生電壓調制的電路通道的數(shù)量會非常高。模擬這些效應使得裝置建模變得復雜，并且減緩了計算機化模擬。對第一階(Tofirst order)，這些對于電源調制的影響會幾乎線性增加，因此，可以將它們作為線性有限脈沖響應(FIR)濾波器進行建模。
在模擬信號處理中的一點或多點，調制出現(xiàn)，其相當于乘法。在流水線ADC中，調制一般出現(xiàn)在轉換級之間的高增益模擬放大器中。在這種情況下，諧波失真和互調失真的特征通常在于存在第2階或3階失真項，并出現(xiàn)非常小的更高階失真。
此前提出的解決方案基于Volterra濾波器。ADC的脈沖響應可以是許多時鐘周期，例如可以采用64個時鐘周期。利用Volterra濾波器的校正系統(tǒng)會需要相似的響應長度。在3階失真Volterra系統(tǒng)中，這導致了(N3)/6抽頭(taps)階的濾波器，其對于具有64響應長度的校正系統(tǒng)會導致在大約50000抽頭的階上。具有如此大數(shù)量抽頭的濾波器系統(tǒng)太復雜也太昂貴，以至于當時無法在實際系統(tǒng)中實現(xiàn)。
此外還提出了另一個解決方案，用來與揚聲器中的校正失真聯(lián)系使用，其利用了一種近似Volterra濾波器某個方面的濾波器結構。圖1示出了具有第1階校正和第3階校正的該解決方案的型式。第一階補償由濾波器12(h1)提供。通過利用乘法器18將濾波器14的輸出和濾波器16的輸出相乘，利用濾波器20過濾來自乘法器18的輸出，并利用乘法器24將濾波器20的輸出和濾波器22的輸出相乘，最后利用濾波器26過濾乘法器24的輸出，提供第3階補償。通過利用加法器28將來自于第一階補償?shù)妮敵雠c第三階補償相加，提供線性三次補償。圖1中示出的系統(tǒng)的第3階補償執(zhí)行下述方程式，y(n)=Σi=0NP-1hp(i)Σj=0Na+Nm-2h3(j)x(n-i-j)Σk=0Nm-1hm(k)·]]>Σl=0Na-1h1(l)x(n-l-k-i)Σm=0Na-1h2(m)x(n-m-k-i)]]>其被描述為通常的第3階非線性濾波器結構。該執(zhí)行利用了在乘法器18后的濾波器20以及乘法器24后的濾波器26。一旦獲得了線性三次補償，便將其從需要補償?shù)奈粗到y(tǒng)的輸出中減去。這需要校正器可以訪問輸出到未知系統(tǒng)中的原始信號，這在原始信號不是數(shù)字的情況下是不可用的。盡管它可以是Volterra濾波器有用的子情況，但是其存在缺點，該缺點使得其對于具有好的線性頻率響應的系統(tǒng)是不合適的。緊接著乘法器的濾波器不能夠在原始成分和由先前乘法的非線性效應引起的混淆成分之間進行區(qū)分。盡管緊接著乘法器的附加濾波能對于在信號通道中的頻率相關幅值和相位響應提供一些校正，但是，當在利用大部分尼奎斯特(Nyquist)頻帶的應用中使用時，混淆現(xiàn)象不允許濾波器對原始和混淆成分之間的幅值響應和相位中的差進行校正。
在線性補償系統(tǒng)中遺留的問題涉及校準。這些系統(tǒng)可能需要求解相對于輸出為非線性的濾波器系數(shù)的系統(tǒng)。求解更多的系數(shù)需要對于能夠應用到該系統(tǒng)的任何校準方案的更多的計算。
下面將更詳細地討論在先前的解決方案上的細節(jié)和改進。

發(fā)明內容
于是，提供利用濾波器乘積的ADC線性校正器。本發(fā)明的ADC線性校正器的實施例能夠利用比基于一般目的的Volterra濾波器系統(tǒng)的系統(tǒng)少得多的濾波器抽頭來實現(xiàn)。
因此，如果通過恢復ADC中的等效失真濾波器的系數(shù)可對失真機制建模，則ADC輸出可以通過以基本相同的方式使信號失真的數(shù)字處理網(wǎng)絡，從而減去失真，以便減少或消除ADC失真。盡管完全消除所有的ADC失真是不可能的，但是該方法改善了ADC的無寄生動態(tài)范圍(SFDR)。例如，依賴于ADC的特性，具有80dB SFDR的ADC可以改善15dB的因子。這種改善還從先前提出的布局中去除了一些濾波器，從而簡化了與具有相對平坦線性頻率響應的系統(tǒng)一起使用的設計。這種簡化可以替換校正系統(tǒng)中較長的濾波器，從而獲得具有相同處理量的改善的性能。這種改善對于精確測量的應用是有意義的，例如與頻譜分析儀、示波器或者其它利用ADC的測量儀器相關的應用。
提供一種線性校正器，其具有第1階信號通道，用于通過具有更高階失真的第1階信號，第n階濾波器乘積電路，其中n是大于1的整數(shù)，提供相對第1階信號通道具有延遲的補償信號，以及加法器，該加法器連接到第一信號通道并且直接連接到第n階濾波器乘積電路，以使補償信號減少第1階信號中相應的失真項。
還提供一種補償方法。該補償方法提供濾波器乘積，其僅累加了相對于第1階信號的延遲，以使來自于ADC的原始輸出中的失真成分減少或消除。


圖1(現(xiàn)有技術)是用來補償揚聲器的現(xiàn)有技術的線性校正器布置的框圖。
圖2是基于濾波器乘積的線性校正器的框圖，該線性校正器包括對第一、第二以及第三階失真的補償。
圖3是基于濾波器乘積的線性校正器的框圖，該線性校正器包括對第一以及第三階失真的補償。
圖4是基于濾波器乘積的線性校正器的框圖，該線性校正器包括對第一、第二、第三以及第四階失真的補償。
圖5是基于濾波器乘積的線性校正器的框圖，該線性校正器包括除兩個分離的第三階失真以外還對第一和第二階失真的補償。
圖6是經過補償?shù)腁DC的框圖。
具體實施例方式
如上所述，在前提出的解決方案基于Volterra濾波器。然而，由于Volterra濾波器非常大并且很難與ADC連同執(zhí)行，因此，需要一種解決方案，其能夠利用更易操縱的濾波器設計，同時還能夠減少一些遺留的主要失真。以Volterra濾波器作為起始點，廣義的非線性濾波器系統(tǒng)能夠在數(shù)學上定義為y(t)=h0+Σk=1n(Σj1=0N-1Σj2=0N-1···Σjk=0N-1hj1,j2···jkΠj=1kx(t-ji))]]>(方程1)其中，N是濾波器的脈沖響應長度，并且k是濾波器階指數(shù)。
例如，如果n＝3，則得到DC值(h0)、在k＝1的線性FIR濾波器項、在k＝2的第2階失真濾波器、以及在k＝3的第3階濾波器的和。
因此，對于n＝3，Volterra濾波器可以表示為y(t)=h0+Σj1=1N-1hj1x(t-j1)+Σj1=0N-1Σj2=0N-1hj1,j2x(t-j1)x(t-j2)+]]>Σj1=0N-1Σj2=0N-1Σj3=0N-1hj1,j2,j3x(t-j1)x(t-j2)x(t-j3)]]>(方程2)Volterra濾波器系數(shù)與輸出y是線性的，所以理論上能夠通過數(shù)據(jù)訓練找到一組h。一些乘積項恰好是相同組輸入采樣的置換(permutation)，因此在該組h中，對于每個階指數(shù)k，不同值的數(shù)量相應于濾波器抽頭的數(shù)量，該不同值的數(shù)量實際由以下方程給出Taps(k)=N+k-1N-1=Πj=1k(N+k-j)k!≥Nkk!]]>(方程3)不幸的是，流水線ADC系統(tǒng)的脈沖響應可能很大，因此，N可能也大，對于k＝3產生了非常大的抽頭數(shù)量。例如，如果流水線ADC系統(tǒng)的脈沖響應是64個時鐘周期，以至于N＝64，于是需要的抽頭數(shù)量將會是大約44000。附加抽頭對于其它階濾波器也是需要的，如果有的話。
本發(fā)明ADC線性校正器的實施例依賴于Volterra濾波器系統(tǒng)的子集。Volterra濾波器系統(tǒng)的這種子集的特征在于y(t)=Σk=1n(Πj=1k(Σi=0N-1hk,j,ix(t-i)))]]>(方程4)對于1≤k≤n，系統(tǒng)階n定義了一組乘積階。
盡管抽頭的數(shù)量和值是未知的，假定失真模型是這種形式。除非基于具有特定ADC構造的實驗，事先選擇階和濾波器的長度，則校正模型具有相同的形式。因此校準包含找出濾波器抽頭。注意到，通常濾波器抽頭對于每個濾波器是不同的。對于系統(tǒng)階n＝3，忽略h0(DC)項，我們得到y(tǒng)(t)=Σi=0N-1h1,1,ix(t-i)+(Σi=0N-1h2,1,ix(t-i))(Σi=0N-1h2,2,ix(t-i))+]]>(Σi=0N-1h3,1,ix(t-i))(Σi=0N-1h3,2,ix(t-i))(Σi=0N-1h3,3,ix(t-i))]]>(方程5)該結構實施例的特征在于，具有利用濾波器執(zhí)行的每個線性卷積的N抽頭濾波器的乘積。
圖2示出了執(zhí)行方程式5的線性校正器100的實施例。信號處理系統(tǒng)例如ADC的輸出作為輸入提供到線性校正器100。每個線性卷積，如在方程式5給出的，利用濾波器102到112來執(zhí)行。濾波器可以作為FIR濾波器執(zhí)行。第一階項相應于濾波器102。在一個可選擇的實施例中，通過將濾波器102替換為等于大約其它濾波器一半長度的固定延遲而獲得第一階項。在另一個實施例中，通過將濾波器102替換為固定延遲和濾波器的組合而獲得第一階項，以至于固定延遲加上一半濾波器長度大約是其它階濾波器的一半長度。通過利用乘法器120將來自于濾波器104和濾波器106的輸出相乘來執(zhí)行第二階項，以產生第二階濾波器乘積。通過利用乘法器122將來自于濾波器108、濾波器110以及濾波器112的輸出相乘來執(zhí)行第三階，以產生第三階濾波器乘積。然后，利用加法器124將來自于濾波器102的輸出累加到來自于乘法器120和乘法器122的輸出，從而提供濾波器乘積的簡單的和作為輸出。這里用到的術語簡單的和，指的是在乘法器和加法器124之間沒有附加濾波的情況下累加乘法器值的操作。該簡單的和通過將乘法器直接連接到加法器獲得。這里用到的術語直接連接(或者直接被連接)意味著在通道中不存在濾波器或者其它處理元件，在通道中可能存在寄存器或者其它元件，但是，其并沒有改變通道上信號的采樣值。該輸出現(xiàn)在是具有由信號處理系統(tǒng)例如ADC產生的減少了非線性的補償信號。應該注意的是，本發(fā)明的實施例消除了現(xiàn)有技術的解決方案中所提供的緊接著乘法器的濾波器。盡管這與圖1中示出的現(xiàn)有技術相比，可能需要具有附加抽頭的濾波器，但是，其允許濾波器執(zhí)行作為頻率函數(shù)的更好的追蹤ADC中的變量的工作。例如，如果在圖1的現(xiàn)有技術中采用了半個時鐘周期延遲的全通輸出濾波器20(所謂的sin(x)/x或者sinc(x)濾波器)，則該半時鐘延遲可以在相乘之前引入到濾波器中。通過僅在乘法器之前采用濾波器，可能的是對于濾波器乘積系統(tǒng)更好地在原始成分和混淆成分之間區(qū)分校正濾波器響應。
盡管可以通過在一些實施例中利用不同長度的濾波器來減少計算量，但是較長長度的濾波器的使用可能增加在校準過程中需要求解的變量的數(shù)量，這會減緩校正算法。對于硬件實現(xiàn)，較長長度的濾波器可能還需要附加延遲來匹配濾波器信號延遲。因此，在校正器100的實施例中，所有的濾波器長度相等，以至于不需要附加延遲。
圖3顯示了設計成用來補償?shù)谝浑A和第三階失真的線性校正器100的實施例，其沒有對第二階失真進行補償。在一些應用中，第二階失真可能不是足夠大到以證明包含第二階補償是正當?shù)?。如圖3所示，通過利用乘法器122將來自于濾波器108、濾波器110以及濾波器112的輸出相乘來提供第三階補償，以產生第三階濾波器乘積。然后，第三階濾波器乘積和第一階濾波器乘積的簡單的和可提供補償信號，該補償信號具有減少了的或者消除了的第一和第三階失真。
如圖4所示，提供包括第四階補償?shù)男Ｕ?00的實施例是可能的。采用方程4通常的形式，對于系統(tǒng)階n＝4，并忽略h0(DC)項，我們得到y(tǒng)(t)=Σi=0N-1h1,1,ix(t-i)+(Σi=0N-1h2,1,ix(t-i))(Σi=0N-1h2,2,ix(t-i))+]]>(Σi=0N-1h3,1,ix(t-i))(Σi=0N-1h3,2,ix(t-i))(Σi=0N-1h3,3,ix(t-i))+]]>(Σi=0N-1h4,1,ix(t-i))(Σi=0N-1h4,2,ix(t-i))(Σi=0N-1h4,3,ix(t-i))(Σi=0N-1h4,4,ix(t-i))]]>(方程6)如圖4所示，通過利用乘法器148將濾波器140、濾波器142、濾波器144以及濾波器146相乘到一起，可執(zhí)行第四階項。此外，在乘法器148和加法器124之間沒有任何中間濾波器的情況下，該濾波器乘積利用加法器124直接累加到其它階補償。如從前述例子中可以清楚得到的，一個本領域普通技術人員能夠求解方程4，從而將其以對于任何預期的階類似于方程5和方程6的形式放置，這可以利用如在此教導的濾波器乘積的簡單的和來實現(xiàn)。
圖5顯示設計成用來對兩個第三階失真進行補償?shù)臑V波器乘積系統(tǒng)。由于每個乘積階k可能僅補償單一的自調制機制，所以通過提供兩個第三階濾波器乘積能夠對于兩個第三階失真進行補償。因此，第二第三階濾波器乘積通過利用乘法器166將濾波器160、濾波器162以及濾波器164相乘而獲得。該第二第三階濾波器乘積然后可以利用加法器124累加到來自于乘法器122的第一第三階濾波器乘積上。
對于所提出的通常的Volterra形式的分解的有效性以及相應的濾波器乘積結構的證明，在于理解對于每個乘積階k存在單一的自調制機制，而不在于任何隨機Volterra濾波器系統(tǒng)能夠以這種方式被分解的可能性上。
線性校正器100的各種實施例可以利用專用的硬件執(zhí)行，例如FPGA或者ASIC，或者利用運行軟件的通用處理器執(zhí)行。當前，盡管運行在通用處理器上的軟件對于后采集校正是有用的，但是FPGA或者ASIC對于執(zhí)行實時校正是有用的。在未來，也有可能為了實時校正利用在通用處理器上的軟件。
盡管在一些實施例中，線性校正器100用于補償從ADC輸出的信號，但是在其它實施例中，線性校正器100的結構可以集成到與ADC相同的封裝內，或者可集成在與ADC相同的芯片上，以便形成補償?shù)腁DC。圖6中示出了補償?shù)腁DC190。它包含ADC模塊192，其包含各種電路以將模擬信號轉換成數(shù)字信號。ADC模塊192的數(shù)字輸出被輸入到線性校正器100，其可以如上所教導的來實現(xiàn)。線性校正器的輸出是具有減少的諧波或互調制失真的輸出。該復合結構提供校正的ADC。
為了適當?shù)膬?yōu)化上述的線性校正，有必要校準線性校正器，從而對每個濾波器確定合適的濾波器系數(shù)。不象通常的Volterra濾波器，圖2-4示出的校正器的濾波器乘積的輸出與其系數(shù)并非是線性相關的，因此濾波器系數(shù)的計算在通常的情況下是非線性優(yōu)化問題。
對于本領于技術人員，很容易對本發(fā)明的上述實施例的細節(jié)實施一些改變，而不背離本發(fā)明的根本原理。因此，本發(fā)明的范圍通過下述權利要求確定。
權利要求
1.一種線性校正器，包含第一階信號通道，提供第一階信號；第n階濾波器乘積電路，提供相對于所述第一階信號通道具有延遲的補償信號，其中n是大于1的整數(shù)；以及加法器，該加法器連接到所述第一階信號通道，并且直接連接到所述第n階濾波器乘積電路，其中所述延遲引起所述補償信號來減少在所述第一階信號中的失真。
2.如權利要求1中所述的線性校正器，其中所述第一階信號通道包含延遲電路，該延遲電路等于在所述第n階濾波器乘積電路中每個濾波器長度的一半。
3.如權利要求1中所述的線性校正器，其中所述第一階信號通道包含F(xiàn)IR濾波器。
4.如權利要求1中所述的線性校正器，其中所述第n階濾波器乘積電路包含n個濾波器，每一個所述濾波器具有連接到乘法器的輸出，藉此通過所述乘法器輸出濾波器乘積。
5.如權利要求4中所述的線性校正器，其中所述濾波器是FIR濾波器。
6.如權利要求1中所述的線性校正器，還包含直接連接到所述加法器上的第二第n階濾波器乘積電路。
7.如權利要求1中所述的線性校正器，還包含直接連接到所述加法器上的第m階濾波器乘積電路，其中n是偶數(shù)，m是大于1的奇數(shù)。
8.如權利要求1中所述的線性校正器，還包含在普通組合件中與所述第n階濾波器乘積電路結合的ADC電路。
9.如權利要求1中所述的線性校正器，還包含在普通芯片上與所述第n階濾波器乘積電路結合的ADC電路。
10.一種線性校正器，包含連接到加法器的第一階通道；第二階濾波器乘積電路，其包含并行連接到第一乘法器的兩個濾波器，其中所述第一乘法器具有直接連接到所述加法器的輸出；以及第三階濾波器乘積電路，其包含并行連接到第二乘法器的三個濾波器，其中所述第二乘法器具有直接連接到所述加法器的輸出。
11.如權利要求10中所述的線性校正器，其中所述第一階通道包含濾波器。
12.如權利要求11中所述的線性校正器，其中所述濾波器是FIR濾波器。
13.如權利要求10中所述的線性校正器，其中所述第一階通道包含延遲元件。
14.如權利要求10中所述的線性校正器，其中所述兩個濾波器和所述三個濾波器是FIR濾波器。
15.如權利要求14中所述的線性校正器，其中所述FIR濾波器是相同長度的。
16.一種補償非線性失真的方法，包含引入具有失真的信號；使所述信號通過具有預定延遲的信號通道，以生成延遲的信號；確定所述信號的第一濾波器乘積，其中相對于所述延遲的信號延遲所述濾波器乘積信號，以及計算所述第一濾波器乘積和所述延遲信號的簡單的和，其中由所述濾波器乘積產生的失真成分減少了包含在延遲信號中的失真。
17.如權利要求16中所述的方法，還包含確定所述信號的第二濾波器乘積并且計算所述第一濾波器乘積和所述第二濾波器乘積的簡單的和。
全文摘要
本發(fā)明涉及一種線性校正器，其減少在信號處理系統(tǒng)如ADC中的失真。該線性校正器提供具有連接到加法器上的失真成分的第一階信號通道，以及同樣連接到該加法器上的濾波器乘積電路。本發(fā)明提供一種減少失真的方法，該方法通過計算濾波器乘積并且將該濾波器乘積與具有相對延遲的第一階信號累加，以至于該濾波器乘積減少或者消除相應于濾波器乘積階的失真階。
文檔編號H03M1/36GK1815893SQ200510131508
公開日2006年8月9日 申請日期2005年11月4日 優(yōu)先權日2004年11月4日
發(fā)明者K·R·斯拉文 申請人:特克特朗尼克公司