專利名稱：分頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及分頻器。
在現(xiàn)代通信設(shè)備中廣泛地使用分頻器，用于將具有頻率的時鐘信號進行分頻，并且獲得頻率比該時鐘信號的頻率低的另一個信號。通常，使用觸發(fā)器或者鎖存電路來實現(xiàn)分頻器。因為時鐘信號是二進制信號，即，具有高值電平和低電平，因此相對更容易實現(xiàn)為2的冪的分頻因子。
在現(xiàn)代通信電路中，經(jīng)常使用差分信號，作為直接的結(jié)果是需要適合于差分信號的分頻器。US-A-6,166,571介紹了一種用于產(chǎn)生頻率為輸入時鐘信號頻率一半的輸出信號的分頻器電路，其包括兩個相同的電路部分，各自產(chǎn)生輸出信號和其反碼(complement)。電路部分彼此連接，從而一個電路部分的輸出信號用作到另一個電路部分的輸入信號。每個電路部分包括負載晶體管和開關(guān)晶體管，該負載晶體管由時鐘信號和時鐘信號反碼之一來控制，該開關(guān)晶體管由時鐘信號和時鐘信號反碼中的另一個來控制。該電路對于每個電路部分展現(xiàn)出減少的RC時間常數(shù)以及輸出信號和它們各自的反碼之間的增加的輸出信號擺幅。觀察到該分頻器包括都由該時鐘信號提供時鐘的兩個相等的部分。頻率越高，消耗的功率越多。
因此，需要具有差分的分頻器，其可在相對高的頻率下操作并且消耗相對低的功率。
在獨立權(quán)利要求中限定了本發(fā)明。從屬權(quán)利要求限定了有益的實施例。
因為第二鎖存器不再連接到時鐘信號，因此減少了消耗的總功率。
第二鎖存器可以包括晶體管的差分對，該差分對包括第一對晶體管和第二對晶體管，該第一對晶體管包括連接到第二晶體管的第一晶體管，該第二對晶體管包括連接到第四晶體管的第三晶體管。每個晶體管具有漏極、源極和柵極。這里應(yīng)當指出本發(fā)明不限于MOS晶體管實施方式，并且在雙極型實施方式中每個晶體管具有分別對應(yīng)于漏極、源極和柵極的集電極、發(fā)射極和基極。第一晶體管的漏極和第三晶體管的漏極分別連接到第二晶體管的源極和第四晶體管的源極。第二晶體管和第四晶體管的柵極接收第一鎖存器產(chǎn)生的信號。第一晶體管和第三晶體管的柵極連接到控制信號，用于確定第二鎖存器的低通特性。
注意到該鎖存器電路表現(xiàn)為低通濾波器和放大器?？刂菩盘柗謩e確定第一對晶體管和第二對晶體管的漏極和源極中的電流，其反過來確定它們的放大器和低通特性。或者，如果不需要控制，則第二晶體管和第四晶體管可以直接連接到地。
控制信號可以是DC信號，例如電壓或電流，但是它也可以是與輸送到第一鎖存器的時鐘信號互補的時鐘信號。
當該控制信號是DC信號時，第一鎖存器表現(xiàn)為混頻器電路。第一鎖存器接收具有頻率fin的輸入信號，而第二鎖存器用作非線性反饋回路。第一鎖存器將輸入信號和第二鎖存器反饋的信號相結(jié)合，第二鎖存器產(chǎn)生的信號的輸出頻率為輸入信號的次諧波。如果在該反饋回路內(nèi)存在頻率乘法元件，則分頻器可以進行2、4、6...等等分頻?；祛l器的非線性表現(xiàn)為頻率乘法元件，并且當模擬驗證時，這種新的拓撲能夠在與控制信號是施加到第一鎖存器的時鐘信號的反相信號時的情況相同的功耗下進行2、4和6分頻。這里還指出如果修改反饋回路的非線性，則也可以用如3、5、7的因子進行分頻。這種分頻器的有價值的特性是其能夠在不增加功耗的情況下達到更高的頻率。這種特性使得該分頻器可以達到標準的基于D-FF的分頻器所不能實現(xiàn)的頻率。
在該分頻器中，每個鎖存器包括分別連接在所述第二晶體管和所述第四晶體管的漏極之間以及連接在第五晶體管的漏極和第六晶體管的漏極之間的負電阻。為了得到這些電路的鎖存特性并且為了具有這些鎖存器中的必要增益，負電阻是必要的。通常，利用一對交叉連接的晶體管來獲得該負電阻。
通過參照附圖對本發(fā)明的示例性實施例進行以下說明，本發(fā)明的上述和其它特征和優(yōu)點將變得顯而易見，其中

圖1示出根據(jù)本發(fā)明的分頻器的方框示意圖；圖2a示出根據(jù)本發(fā)明的第二鎖存器電路的實施例；圖2b示出根據(jù)本發(fā)明的第二鎖存器電路的另一實施例；以及圖3a和3b示出本發(fā)明的操作原理。
圖1示出根據(jù)本發(fā)明的分頻器的方框示意圖。該分頻器包括第一鎖存器10和第二鎖存器20，第二鎖存器20交叉連接到第一鎖存器。第一鎖存器10包括用于接收時鐘信號的時鐘輸入端，第二鎖存器20包括配置為低通濾波器的鎖存器電路。第一鎖存器10包括第一輸入端I1和第一互補輸入端I2，以及第一輸出端O1和第一互補輸出端O2。
第二鎖存器20包括第二輸入端I3和第二互補輸入端I4，以及第二輸出端O3和第二互補輸出端O4。第一鎖存器10的輸出端連接到第二鎖存器20的對應(yīng)輸入端，即，O1到I3和O2到I4。第二鎖存器20的輸出端連接到第一鎖存器10的互補輸入端，即，O3到I2和O4到I1，即，第一鎖存器10和第二鎖存器交叉連接。第一鎖存器10接收差分時鐘信號Ck，Ck，并且一對控制信號C1和C2控制第二鎖存器20。在第二輸出端O3且在第二互補輸出端O4，獲得頻率為時鐘信號頻率的分數(shù)的信號。
優(yōu)選地，如圖2a所示的第二鎖存器20包括晶體管M1，M3；M2，M4的差分對，其包括第一對晶體管，該第一對晶體管包括連接到第二晶體管M3的第一晶體管M1。第二對晶體管包括連接到第四晶體管M4的第三晶體管M2，每個晶體管具有漏極、源極和柵極。這里應(yīng)該指出本發(fā)明不限于MOS晶體管實施方式，并且在雙極型實施方式中每個晶體管具有分別對應(yīng)于漏極、源極和柵極的集電極、發(fā)射極和基極。第一晶體管M1的漏極和第三晶體管M2的漏極分別連接到第二晶體管M3的源極和第四晶體管M4的源極。第二晶體管M3和第四晶體管M4的柵極接收第一鎖存器10產(chǎn)生的信號。第一晶體管M1和第三晶體管M2的柵極連接到控制信號C1、C2，用于確定第二鎖存器的低通特性。在圖2a中，具有和圖1中同樣意義的項目用相同的標記，即，字母和圖形來表示。
注意到該鎖存器電路起到低通濾波器和放大器的作用?？刂菩盘朇1和C2分別確定第一對晶體管M1、M3和第二對晶體管M2、M4的漏極和源極中的電流，其反過來確定它們的放大器和低通特性。或者，如果不需要控制，則第二晶體管和第四晶體管可以如圖2b所示直接連接到地。在圖2b中，第二鎖存器20包括晶體管M1’、M2’的差分對，其包括第五晶體管M1’和第六晶體管M2’。第五晶體管M1’的漏極和第六晶體管M2’的漏極經(jīng)由各自的電阻器R連接到電源電壓Vs。第五晶體管M1’的源極和第六晶體管M2’的源極連接到公共的電位，例如地。第五晶體管M1’和第六晶體管M2’的柵極接收第一鎖存器10產(chǎn)生的信號。在圖2b中，具有和圖2a中同樣意義的項目用相同的標記，即，字母和圖形來表示?？刂菩盘朇1、C2可以是DC信號，例如電壓或電流。
此外，C1和C2可以基本上彼此相等?？刂菩盘柨梢允桥c輸送到第一鎖存器的時鐘信號互補的時鐘信號。
當該控制信號是DC信號時，第一鎖存器起到混頻器電路的作用。第一鎖存器10接收具有頻率fin的輸入信號，而第二鎖存器用作非線性反饋回路。第一鎖存器10將輸入信號和第二鎖存器20反饋的信號相結(jié)合，第二鎖存器20產(chǎn)生的信號的輸出頻率為輸入信號的次諧波。如果在該反饋回路內(nèi)存在頻率乘法元件，則分頻器可以進行2、4、6...等等分頻。這里還指出如果修改反饋回路的非線性，則也可以用如3、5、7的因子進行分頻。
利用圖3a和3b所示的示意圖可以更容易說明分頻器的特性。如圖3a所示，輸出信號fout被反饋到混頻器MIX的輸入端。低通濾波器濾掉了來自混頻器的高頻產(chǎn)物。如果在回路中存在足夠的增益并且總的相移是2π的倍數(shù)，則可以滿足以下等式fin-fout＝fout→fin＝2fout(1)如果在回路中存在頻率乘法元件，則甚至可以進行大于2的分頻，fin-(N-1)fout＝fout→fin＝Nfout(2)這種分頻思想的最大輸入頻率通常由回路截止頻率fmax確定，該回路截止頻率fmax受到混頻器和放大器兩者的限制。理論上說，可以在輸入頻率2fmax/3和2fmax之間進行分頻。在低于2fmax/3的輸入頻率下，乘積fin*fout落入低通濾波器的通帶。因此，再生(regenerative)分頻器在理論上具有最小的工作頻率?？梢允境龃_定理論帶寬(2fmax/3-2fmax)的其中一個因素是低通濾波器的階數(shù)。如果將低通濾波器選擇為一階濾波器，則不能實現(xiàn)分頻。對于三階或更高階濾波器來說，理論上最大可能的帶寬(2fmax/3-2fmax)假設(shè)變得可以接受。當沒有輸入信號時不能獲得輸出信號。僅僅當存在輸入信號時才產(chǎn)生輸出信號。混頻器的非線性表現(xiàn)為頻率乘法元件，并且當模擬驗證時，這種新的拓撲能夠在與控制信號是施加到第一鎖存器的時鐘信號的反相信號時的情況相同的功耗下進行2、4和6分頻。這種分頻器的一個值得提及的特性是其能夠在不增加功耗的情況下達到更高的頻率。這種特性使得該分頻器可以達到標準的基于D-FF的分頻器所不能實現(xiàn)的頻率。
在該分頻器中，每個鎖存器包括分別連接在所述第二晶體管和所述第四晶體管的漏極之間以及連接在第五晶體管的漏極和第六晶體管的漏極之間的負電阻。為了得到這些電路的鎖存特性并且為了具有這些鎖存器中的必要增益，負電阻是必要的。通常，利用一對交叉連接的晶體管來獲得該負電阻，所述晶體管對在圖2a和2b中被介紹為晶體管對M5、M6。
注意本發(fā)明的保護范圍不限于這里介紹的實施例。本發(fā)明的保護范圍也不受權(quán)利要求中的參考標記的限制。詞語“包括”并不排除權(quán)利要求中提及的那些部件之外的其它部件。元件之前的用語“一個”并不排除多個這種元件的存在。形成本發(fā)明部件的裝置既可以以專用硬件的形式來實施，或者也可以以編程用途處理器來實施。本發(fā)明在于每一個新的特征或者特征的組合。
權(quán)利要求
1.一種分頻器，包括第一鎖存器(10)，包括用于接收時鐘信號的時鐘輸入端，以及第二鎖存器(20)，包括配置為低通濾波器的鎖存器電路，該第二鎖存器(20)交叉連接到該第一鎖存器。
2.如權(quán)利要求1所述的分頻器，其中該第二鎖存器包括晶體管(M1，M3；M2，M4)的差分對，其包括第一對晶體管，包括連接到第二晶體管(M3)的第一晶體管(M1)，第二對晶體管，包括連接到第四晶體管(M4)的第三晶體管(M2)，每個晶體管具有漏極、源極和柵極，該第一晶體管(M1)的漏極和該第三晶體管(M2)的漏極分別連接到該第二晶體管(M3)的源極和該第四晶體管(M4)的源極，該第二晶體管(M3)和該第四晶體管(M4)的柵極接收該第一鎖存器(10)產(chǎn)生的信號，該第一晶體管(M1)和該第三晶體管(M2)的柵極連接到控制信號(C1、C2)，用于確定該第二鎖存器的低通特性。
3.如權(quán)利要求1所述的分頻器，其中該第二鎖存器包括晶體管(M1’，M2’)的差分對，其包括第五晶體管(M1’)和第六晶體管(M2’)，每個晶體管具有漏極、源極和柵極，該第五晶體管(M1’)的漏極和該第六晶體管(M2’)的漏極經(jīng)由各自的電阻器連接到電源電壓(Vs)，該第五晶體管(M1’)的源極和該第六晶體管(M2’)的源極連接到公共的電位，該第五晶體管(M1’)和第六晶體管(M2’)的柵極接收該第一鎖存器(10)產(chǎn)生的信號。
4.如權(quán)利要求2所述的分頻器，其中該控制信號(C1、C2)是DC信號。
5.如權(quán)利要求2所述的分頻器，其中該控制信號(C1、C2)是與輸送到該第一鎖存器(10)的時鐘信號互補的時鐘信號。
6.如權(quán)利要求5所述的分頻器，其中該第一鎖存器(10)與該第二鎖存器(20)基本相同。
7.如前述權(quán)利要求2-6中任意一項所述的分頻器，其中每個鎖存器包括分別連接在所述第二晶體管(M3)和所述第四晶體管(M4)的漏極之間以及連接在該第五晶體管(M1’)的漏極和該第六晶體管(M6’)的漏極之間的負電阻。
全文摘要
本發(fā)明涉及一種分頻器，其包括第一鎖存器(10)和第二鎖存器(20)，該第二鎖存器(20)交叉連接到第一鎖存器。第一鎖存器(10)包括用于接收時鐘信號的時鐘輸入端，并且該第二鎖存器(20)包括配置為低通濾波器的鎖存器電路。
文檔編號H03K3/356GK1930780SQ200580007593
公開日2007年3月14日 申請日期2005年3月4日 優(yōu)先權(quán)日2004年3月11日
發(fā)明者多米尼克斯·M.·W.·萊納厄茨, 布拉姆·瑙塔, 穆斯塔法·阿卡爾 申請人:皇家飛利浦電子股份有限公司