專利名稱：鎖相環(huán)電路及信息再現(xiàn)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及應(yīng)用于例如光盤設(shè)備的RF信號處理系統(tǒng)的鎖相環(huán)(phaselocked loop，PLL)電路以及配備所述電路的信息再現(xiàn)裝置。
背景技術(shù)：
一般來說，在用于光盤等的數(shù)字記錄/再現(xiàn)裝置的RF信號處理系統(tǒng)中，利用PLL電路，通過比較用于記錄和再現(xiàn)數(shù)據(jù)的相位和頻率，獲取合適的時鐘。
作為一種在用于光盤的PLL電路中比較頻率的方法，利用了例如提取所述盤的擺動信號(wobble signal)并鎖定到此頻率從而與所述盤的轉(zhuǎn)速同步的方法。
但是，在例如盤中不存在擺動信號(例如藍(lán)光盤ROM，此后稱為“BDROM”)的情況下不能使用這種方法。
而且，不使用擺動信號而是周期性地提取針對每一個記錄幀記錄的幀同步信號并鎖定到此信號的方法得到使用(例如見專利文檔1)。
此外，作為一種從隨機(jī)數(shù)據(jù)模型(pattern)中提取頻率誤差的方法，監(jiān)視壓控振蕩器(voltage controlled oscillator)標(biāo)準(zhǔn)的多相位時鐘或基于多相位時鐘監(jiān)視數(shù)據(jù)沿的相位轉(zhuǎn)變的方法是已知的(例如見專利文檔2)。
專利文檔1No.11-232795號日本專利申請專利文檔2No.11-308097號日本專利申請發(fā)明內(nèi)容本發(fā)明要解決的問題然而在專利文檔1中公開的方法的情況下，相位頻率比較周期取決于幀周期并變得很長(在BDROM的情況下1932個周期)，因此，當(dāng)還包括長達(dá)幀同步的檢測的時間時，存在著鎖定花費很長時間的缺點，所以這種方法不適于高速頻率鎖定。
此外，在專利文檔2中公開的方法中，當(dāng)其應(yīng)用于高密度光盤時，由于模擬信號的均衡誤差、盤的擾動、噪聲等的影響所致，輸入數(shù)據(jù)沿的質(zhì)量很差，因此存在著經(jīng)常發(fā)生頻率檢測器的錯誤檢測的缺點，所以穩(wěn)定的頻率鎖定是不可能的。
此外，在這種方法中，頻率檢測增益和頻率誤差不成比例，并且增益在誤差變大到一定程度時降低，因此存在著在初始相位誤差較大的狀態(tài)下這種錯誤檢測將增加鎖定時間或者頻率可能最終散布到鎖定范圍以外的可能性。
此外，在切換到相位模式時，頻率誤差必須在相位鎖定范圍以內(nèi)，但是當(dāng)收斂值由于頻率環(huán)路的錯誤檢測所致未穩(wěn)定時，存在著相位鎖定是不可能的并且不能再讀取數(shù)據(jù)的可能性。
為了確保頻率環(huán)路的穩(wěn)定性，可以把環(huán)路增益降低，但是在這種情況下鎖定所花費的時間增加了。
本發(fā)明的一個目的是提供一種PLL電路及信息再現(xiàn)裝置，所述PLL電路及信息再現(xiàn)裝置即使在發(fā)生頻率比較器的錯誤檢測的情況下也能夠降低錯誤檢測的影響，并且，所述PLL電路及信息再現(xiàn)裝置能夠?qū)崿F(xiàn)穩(wěn)定和高速的頻率鎖定。
用于解決問題的方法根據(jù)本發(fā)明第一個方面的鎖相環(huán)電路具有根據(jù)控制信號以一種頻率振蕩并輸出具有預(yù)定的頻率的時鐘的振蕩電路；檢測來自所述振蕩電路的時鐘和輸入信號之間的相位差，并輸出相位差數(shù)據(jù)的相位比較電路；基于所述相位比較電路的所述相位差數(shù)據(jù)和反饋信號來產(chǎn)生所述控制信號，并將其提供給所述振蕩電路的反饋電路；比較所述輸入信號和所述振蕩電路的所述時鐘的頻率，并根據(jù)頻率誤差輸出信號的頻率比較器；按照所述頻率比較器的所述頻率誤差積分所述信號的積分電路；由所述積分電路的積分結(jié)果來判斷所述頻率誤差的方向的判斷電路；和基于所述判斷電路的判斷結(jié)果，切換所述反饋信號的反饋增益的增益調(diào)整電路。
最好，所述增益調(diào)整電路基于所述判斷電路的所述判斷結(jié)果的順序模型(sequential pattern)切換所述反饋信號的所述反饋增益。
最好，所述積分電路的積分常數(shù)可調(diào)。
最好，所述判斷電路基于預(yù)定的閾值執(zhí)行所述判斷，并且，當(dāng)所述判斷結(jié)果小于所述閾值時，輸出將輸出到所述增益調(diào)整電路的所述反饋信號暫停的信號。
最好，所述判斷電路的所述判斷閾值可調(diào)。
最好，所述增益調(diào)整電路在初始鎖定狀態(tài)下不輸出所述反饋信號，并且，當(dāng)連續(xù)地接收到相同的判斷結(jié)果作為輸入時，順次地增大所述反饋增益。
最好，所述增益調(diào)整電路在因鎖定中的錯誤檢測所致而接收到反方向的頻率誤差檢測的判斷結(jié)果作為輸入時，一度使得所述反饋增益為零，然后，當(dāng)連續(xù)地接收到相同的判斷結(jié)果作為輸入時，順次地增大所述反饋增益。
根據(jù)本發(fā)明第二個方面的鎖相環(huán)電路具有根據(jù)控制信號以一種頻率振蕩并輸出具有彼此不同的相位的多相位時鐘的振蕩電路；檢測來自所述振蕩電路的所述多相位時鐘其中一個時鐘和輸入信號之間的相位差，并輸出相位差數(shù)據(jù)的相位比較電路；基于所述相位比較電路的所述相位差數(shù)據(jù)和反饋信號來產(chǎn)生所述控制信號，并將其提供給所述振蕩電路的反饋電路；基于所述輸入信號的過零信號和所述振蕩電路的所述多相位時鐘，檢測所述輸入信號和所述時鐘之間自所述輸入信號的過零沿起的頻率誤差，并根據(jù)所述頻率誤差輸出信號的頻率比較器；根據(jù)所述頻率比較器的所述頻率誤差積分所述信號的積分電路；由所述積分電路的積分結(jié)果來判斷所述頻率誤差的方向的判斷電路；和基于所述判斷電路的判斷結(jié)果，切換所述反饋信號的反饋增益的增益調(diào)整電路。
最好，所述頻率比較器基于所述振蕩電路的所述多相位時鐘提取所述輸入信號的所述過零信號，并觀察所述輸入數(shù)據(jù)信號的所述過零沿與所述多相位時鐘中的所述一個時鐘同步地從哪個相位到哪個相位改變，從而檢測因為所述頻率誤差，所述頻率是高了還是低了。
當(dāng)在正常操作情況下不發(fā)生所述過零沿的變化的時刻檢測到所述過零沿的變化時，最好，所述頻率比較器根據(jù)所述頻率誤差暫停所述信號的所述輸出。
本發(fā)明的第三個方面提供了一種基于時鐘對從記錄介質(zhì)讀出的信號進(jìn)行采樣，以便將其轉(zhuǎn)換為數(shù)字信號用于再現(xiàn)的信息再現(xiàn)裝置，所述裝置具有用于使所述時鐘的采樣相位和正確狀態(tài)匹配的鎖相環(huán)電路，其中，所述鎖相環(huán)電路具有根據(jù)控制信號以一種頻率振蕩并輸出具有預(yù)定的頻率的時鐘的振蕩電路；檢測來自所述振蕩電路的時鐘和輸入信號之間的相位差，并輸出相位差數(shù)據(jù)的相位比較電路；基于所述相位比較電路的所述相位差數(shù)據(jù)和反饋信號來產(chǎn)生所述控制信號，并將其提供給所述振蕩電路的反饋電路；比較所述輸入信號和所述振蕩電路的所述時鐘的頻率，并根據(jù)頻率誤差輸出信號的頻率比較器；根據(jù)所述頻率比較器的所述頻率誤差積分所述信號的積分電路；由所述積分電路的積分結(jié)果來判斷所述頻率誤差的方向的判斷電路；和基于所述判斷電路的判斷結(jié)果，切換所述反饋信號的反饋增益的增益調(diào)整電路。
本發(fā)明的第四個方面提供了一種基于時鐘對從記錄介質(zhì)讀出的正弦波狀態(tài)信號進(jìn)行采樣，以便將其轉(zhuǎn)換為數(shù)字信號用于再現(xiàn)的信息再現(xiàn)裝置，所述裝置具有用于使來自所述時鐘的采樣相位和正確狀態(tài)匹配的鎖相環(huán)電路，其中，所述鎖相環(huán)電路具有根據(jù)控制信號以一種頻率振蕩并輸出具有彼此不同的相位的多相位時鐘的振蕩電路；檢測來自所述振蕩電路的所述多相位時鐘其中一個時鐘和輸入信號之間的相位差，并輸出相位差數(shù)據(jù)的相位比較電路；基于所述相位比較電路的所述相位差數(shù)據(jù)和反饋信號來產(chǎn)生所述控制信號，并將其提供給所述振蕩電路的反饋電路；基于所述輸入信號的過零信號和所述振蕩電路的所述多相位時鐘，檢測所述輸入信號和所述時鐘之間自所述輸入信號的過零沿起的頻率誤差，并根據(jù)所述頻率誤差輸出信號的頻率比較器；根據(jù)所述頻率比較器的所述頻率誤差積分所述信號的積分電路；由所述積分電路的積分結(jié)果來判斷所述頻率誤差的方向的判斷電路；和基于所述判斷電路的判斷結(jié)果，切換所述反饋信號的反饋增益的增益調(diào)整電路。
根據(jù)本發(fā)明，振蕩電路的時鐘提供給所述相位比較電路和所述頻率比較器。
首先，在頻率比較器中，輸入信號和振蕩電路的時鐘的頻率比較，并且根據(jù)頻率誤差的信號輸出到積分電路。
積分電路根據(jù)頻率比較器的頻率誤差積分所述信號，并將其提供給判斷電路。所述判斷電路由所述積分電路的積分結(jié)果判斷所述頻率誤差的方向，并基于所述判斷電路的所述判斷結(jié)果切換所述增益信號的反饋增益。
此外，所述相位比較電路檢測來自所述振蕩電路的時鐘和所述輸入信號之間的相位差，并將所述相位差數(shù)據(jù)輸出到所述反饋電路。
基于所述相位比較電路的所述相位差數(shù)據(jù)和所述反饋信號產(chǎn)生所述控制信號，并且控制所述振蕩電路的振蕩頻率。
發(fā)明效果根據(jù)本發(fā)明，即使當(dāng)例如輸入信號的過零沿的質(zhì)量較差并且發(fā)生頻率比較器的錯誤檢測時，其影響也可以降低，結(jié)果，穩(wěn)定并且高速的頻率鎖定變得可能。
此外，即使在除了上面所述以外的頻率檢測方法中，例如直接測量數(shù)據(jù)的過零間隔的頻率比較系統(tǒng)，也有著錯誤檢測的影響減少且高速的頻率鎖定變得可能的優(yōu)點。
圖1是系統(tǒng)配置的示意圖，示出了采用根據(jù)本發(fā)明的PLL電路的光盤設(shè)備的RF信號處理系統(tǒng)的實施例。
圖2A到圖2Z是時序圖，示出了在根據(jù)該實施例的PLL電路中的輸入信號、過零信號、三個相位的時鐘信號以及部分頻率比較器的波形。
圖3是示出根據(jù)該實施例的頻率比較器的操作圖像的示意圖。
圖4是示出根據(jù)該實施例的頻率比較器的比較邏輯的示意圖。
圖5是電路示意圖，示出了實現(xiàn)圖3的檢測操作的頻率比較器的邏輯電路的例子。
圖6是示出高密度光盤中讀出數(shù)據(jù)均衡之后波形的例子的曲線圖。
圖7是示出高密度光盤中數(shù)據(jù)過零時刻的分布的例子的曲線圖。
圖8是示出頻率比較器的輸出特性(檢測增益)的示意圖。
圖9A到圖9H是時序圖，示出了使用計數(shù)器的比較器和積分器的操作，并示出了在積分設(shè)置是8并且判斷閾值是4時信號UPM從比較器輸出的情況下操作的例子。
圖10A到圖10H是時序圖，示出了使用計數(shù)器的比較器和積分器的操作，并示出了在積分設(shè)置是8并且判斷閾值是4時信號NONM從比較器輸出的情況下操作的例子。
圖11是示出根據(jù)該實施例的模型檢測和增益調(diào)整電路的邏輯的示意圖。
圖12A到圖12F是時序圖，示出了在模型檢測和增益調(diào)整電路的初始頻率鎖定狀態(tài)中的操作。
圖13A到圖13F是時序圖，示出了處于模型檢測和增益調(diào)整電路的頻率鎖定中時的操作。
圖14A到圖14F是時序圖，示出了在模型檢測和增益調(diào)整電路收斂時的操作。
符號描述10光盤設(shè)備11光盤12光學(xué)頭13前置放大器14AGC電路15模擬均衡器16模擬/數(shù)字轉(zhuǎn)換器(ADC)17FIR濾波器18維特比解碼器(viterbi decoder)19解碼器(ECC接口(I/F))20編碼器21激光驅(qū)動器22相位比較器23VCO24過零比較器25頻率比較器26積分電路27起到判斷電路作用的比較器28模型檢測和增益調(diào)整電路29電荷泵電路30環(huán)路濾波器40PLL電路具體實施方式
下面將參考
本發(fā)明的實施例。
圖1是系統(tǒng)配置的示意圖，示出了采用根據(jù)該實施例的PLL電路(鎖相環(huán)電路)的光盤設(shè)備的RF信號處理系統(tǒng)的實施例。
如圖1中所示，本光盤設(shè)備10具有起到記錄介質(zhì)作用的光盤11、光學(xué)頭(optical head，OPHD)12、前置放大器13、AGC(自動增益控制)電路14、模擬均衡器(analog equalizer，AEQZ)15、模擬/數(shù)字轉(zhuǎn)換器(ADC)16、FIR濾波器17、格形解碼器(VITERBI)18、解碼器(DEC、ECC、接口(1/F))19、編碼器(ENC)20、激光驅(qū)動器(laser driver，LZRDRV)21、相位比較器(phase comparator，PCMP)22、VCO 23、過零比較器(zero cross comparator，ZCCMP)24、頻率比較器(frequency comparator，F(xiàn)CMP)25、積分電路26、起到判斷電路作用的比較器(CMP)27、模型檢測(pattern detection，PTNDT)和增益調(diào)整電路(gain adjustment，GAINADJ)28、電荷泵電路(charge pump，CP)29和環(huán)路濾波器(loop filter，LP)30。
在這些部件中，相位比較器22、VCO 23、過零比較器24、頻率比較器25、積分電路26、起到判斷電路作用的比較器27、模型檢測和增益調(diào)整電路28、電荷泵電路29和環(huán)路濾波器30構(gòu)成了本發(fā)明的PLL電路40。電荷泵電路29和環(huán)路濾波器30構(gòu)成了本發(fā)明的反饋電路。
下面，將以該PLL電路部件的具體功能為中心給出說明。
在光盤設(shè)備10中，從光盤頭12輸出并在前置放大器13處放大的再現(xiàn)信號在AGC電路14中在幅度上進(jìn)行調(diào)整，并輸入到模擬均衡器電路15中。
由模擬均衡器15均衡并消除高頻噪聲的再現(xiàn)信號輸入到ADC 16和過零比較器24。
將ADC16的輸出輸入PLL電路的相位比較器22。如稍后將說明的那樣，PLL電路40控制VCO 23以匹配ADC 16的采樣相位。
此外，ADC 16的輸出輸入FIR濾波器17，進(jìn)一步以高精度均衡，然后輸入格形解碼器18，解碼并校正誤差，然后作為NRZ(no-return-to-zero，非歸零)數(shù)據(jù)輸出。
此外，將NRZ數(shù)據(jù)在編碼器20處編碼?；谶@個結(jié)果，激光驅(qū)動器21在驅(qū)動中控制光學(xué)頭12的激光。
下面將更詳細(xì)地說明PLL電路。
相位比較器22比較來自ADC 16的數(shù)字信號的相位和VCO 23的輸出時鐘CLKA的相位，并將相位誤差數(shù)據(jù)S22輸出到環(huán)路濾波器30。
VCO 23具有反相器231到233的三級環(huán)形結(jié)構(gòu)。振蕩頻率受控制信號S30控制，通過由環(huán)路濾波器30積分相位誤差數(shù)據(jù)S22來獲取控制信號S30。
在VCO 23中，來自3級環(huán)形結(jié)構(gòu)的不同級的輸出變成了三個相位的時鐘CLKA、CLKB和CLKC，將一個CLK周期分為3個，如圖2C、圖2D和圖2E中所示。這三個相位的時鐘CLKA、CLKB和CLKC提供給頻率比較器25。
VCO 23的第一個相位的時鐘(反相器233的輸出時鐘)提供給ADC 16、FIR濾波器17、格形解碼器18和相位比較器22。
過零比較器24從模擬均衡器15接收例如圖2A中所示的正弦波狀態(tài)的RF再現(xiàn)信號S15，并將如圖2B中所示的過零信號ZC輸出到頻率比較器25，過零信號ZC具有對應(yīng)于過零點變化的電平。
PLL電路需要使ADC 16的采樣相位和正確的狀態(tài)匹配，但是當(dāng)輸入信號頻率和時鐘頻率之間的偏差較大時(例如當(dāng)它約超過3％時)，相位檢測器的相位鎖定很困難，因此首先有必要由頻率環(huán)路縮減頻率偏差。
頻率比較器25設(shè)置在這個頻率環(huán)路的第一級。
頻率比較器25與來自VCO 23的三個相位的時鐘CLKA、CLKB和CLKC同步地從過零比較器24提取過零信號ZC，并且此后例如與第一個相位的時鐘CLKA同步地觀察輸入數(shù)據(jù)信號的過零沿從哪個相位到哪個相位變化，從而檢測因為頻率誤差頻率是高還是低，并且將向上信號UP或向下信號DOWN輸出到積分電路26。
圖3是示出根據(jù)該實施例的頻率比較器的操作圖像的示意圖。此外，圖4是示出根據(jù)該實施例的頻率比較器的比較邏輯的示意圖。
如圖3中所示，第一相位時鐘CLKA、第二相位時鐘CLKB和第三相位時鐘CLKC這三個相位的時鐘將1個時鐘CLK段分為三個。這些相位段定義為A、B和C。
此時，按照如下從輸入數(shù)據(jù)信號的當(dāng)前過零沿Yn和下一個沿Yn+1的相位轉(zhuǎn)變(transition)來檢測頻率誤差(方向)。
當(dāng)沿的轉(zhuǎn)變相對于時鐘CLK1周期中的相位A、B和C是正方向(A-＞B-＞C)時，可以認(rèn)為輸入信號的頻率低于VCO 23的振蕩頻率，因此輸出向下信號DOWN。
當(dāng)沿的轉(zhuǎn)變是逆方向(C-＞B-＞A)時，認(rèn)為輸入數(shù)據(jù)信號的頻率高于VCO 23的振蕩頻率，因此輸出向上信號UP。
當(dāng)不存在沿的相位轉(zhuǎn)變時，誤差檢測是不可能的，因此什么也不輸出。
具體來說，如圖4中所示，當(dāng)沿Yn具有相位A并且下一個沿Yn+1具有相位A時，頻率比較器25不能檢測誤差，因為不存在沿的相位轉(zhuǎn)變，因此既不輸出向上信號UP也不輸出向下信號DOWN。
在沿Yn具有相位A并且下一個沿Yn+1具有相位B的情況下，認(rèn)為輸入數(shù)據(jù)信號的頻率低于VCO 23的振蕩頻率，因此輸出向下信號DOWN。
在沿Yn具有相位A并且下一個沿Yn+1具有相位C的情況下，認(rèn)為輸入數(shù)據(jù)信號的頻率高于振蕩頻率，因此輸出向上信號UP。
在沿Yn具有相位B并且下一個沿Yn+1具有相位A的情況下，認(rèn)為輸入數(shù)據(jù)信號的頻率高于振蕩頻率，因此輸出向上信號UP。
在沿Yn具有相位B并且下一個沿Yn+1具有相位B的情況下，不存在沿的相位轉(zhuǎn)變并且誤差檢測是不可能的，因此既不輸出向上信號UP也不輸出向下信號DOWN。
在沿Yn具有相位B并且下一個沿Yn+1具有相位C的情況下，認(rèn)為輸入數(shù)據(jù)信號的頻率低于VCO 23的振蕩頻率，因此輸出向下信號DOWN。
在沿Yn具有相位C并且下一個沿Yn+1具有相位A的情況下，認(rèn)為輸入數(shù)據(jù)信號的頻率低于振蕩頻率，因此輸出向下信號DOWN。
在沿Yn具有相位C并且下一個沿Yn+1具有相位B的情況下，認(rèn)為輸入數(shù)據(jù)信號的頻率高于振蕩頻率，因此輸出向上信號UP。
在沿Yn具有相位C并且下一個沿Yn+1具有相位C時，不存在沿的相位轉(zhuǎn)變并且誤差檢測是不可能的，因此既不輸出向上信號UP也不輸出向下信號DOWN。
圖5是電路圖，示出了實現(xiàn)圖3的檢測操作的頻率比較器的邏輯電路的例子。
圖5的頻率比較器具有D型觸發(fā)器201到217，邏輯異或(exclusivelogical OR，EXOR)門218到220、包括負(fù)輸入的2輸入AND門(與門)221、包括負(fù)輸入的3輸入AND門222、3輸入OR門(或門)223到225、開關(guān)電路226到228、2輸入AND門229、3輸入AND門230到234，以及用于延遲第一相位時鐘CLKA等的緩沖器235和236。
觸發(fā)器201到203相對于過零信號ZC的輸入ZCIN并聯(lián)設(shè)置。觸發(fā)器201與第一相位時鐘CLKA同步地鎖存過零信號ZC，觸發(fā)器202與第二相位時鐘CLKB同步地鎖存過零信號ZC，并且觸發(fā)器203與第三相位時鐘CLKC同步地鎖存過零信號ZC。
就是說，觸發(fā)器201到203設(shè)置在頻率比較器25的輸入級，并與VCO 23的三個相位的時鐘CLKA、CLKB和CLKC同步地鎖存來自過零比較器24的過零信號ZC。
圖2F到圖2H將觸發(fā)器201到203的Q輸出示為A0、B0和C0。
注意，第一級和后續(xù)級觸發(fā)器204到217與第一相位時鐘CLKA同步地輸入/輸出數(shù)據(jù)。
觸發(fā)器204的D輸入端連接到第一級觸發(fā)器201的Q輸出端，觸發(fā)器205的D輸入端連接到第一級觸發(fā)器202的Q輸出端，并且觸發(fā)器206的D輸入連接端到第一級觸發(fā)器203的Q輸出端。
觸發(fā)器204到206與通過緩沖器235的第一相位時鐘CLKA同步地鎖存觸發(fā)器201到203的輸出。
圖2I到圖2K將觸發(fā)器204到206的Q輸出示為A1、B1和C1。
EXOR 218在觸發(fā)器204的輸出A1和觸發(fā)器205的輸出B1之間取邏輯異或，并將結(jié)果提供給開關(guān)226的H輸入端、AND門221的負(fù)輸入端、AND門222的第一負(fù)輸入端和OR門223的第一輸入端。
EXOR 219在觸發(fā)器205的輸出B1和觸發(fā)器206的輸出C1之間取邏輯異或，并將結(jié)果提供給AND門221的正輸入端、AND門222的第二負(fù)輸入端和OR門223的第二輸入端。
EXOR 220在觸發(fā)器206的輸出C1和第一級觸發(fā)器201的輸出A0之間取邏輯異或，并將結(jié)果輸出到AND門222的正輸入端和OR門223的第三輸入端。
提供這三個EXOR 218到220以便獲取目前(當(dāng)前)的時鐘。每一個提取時鐘CLKA、CLKB和CLKC其中之一。
圖2L到圖2N將EXOR 218到220的輸出示為A2、B2和C2。
當(dāng)存在過零時，EXOR 218到220的輸出A2、B2和C2其中之一變成高電平。在這個例子中，EXOR 220的輸出C2變成高電平。
AND門221的輸出提供給開關(guān)電路227的H輸入端，并且AND門222的輸出提供給開關(guān)電路228的H輸入端。
OR門223對EXOR 218到220的輸出A2、B2和C2取邏輯或，并將其作為開關(guān)信號SW輸出到開關(guān)電路226到228。
考慮到在開關(guān)信號SW處于高電平的情況下檢測到過零點，開關(guān)電路226到228選擇H輸入，并將其輸出到下一級中對應(yīng)的觸發(fā)器207到209的D輸入端。
考慮到在開關(guān)信號SW處于低電平的情況下未檢測到過零點，開關(guān)電路226到228選擇L輸入，并形成用于將下一級中對應(yīng)的觸發(fā)器207到209的D輸出輸入到D輸入端的環(huán)路。
圖20示出作為OR門223的輸出的開關(guān)信號SW。
如上面說明的那樣，觸發(fā)器207到209與通過緩沖器235和236的第一相位時鐘CLKA同步地提取對應(yīng)的開關(guān)電路226到228的輸出。
在未檢測到過零期間，觸發(fā)器207到209與第一相位時鐘CLKA同步地連續(xù)鎖存由開關(guān)電路226到228形成的環(huán)路在上一次鎖存的數(shù)據(jù)，并且，在檢測到過零時，則通過開關(guān)電路226到228，與第一相位時鐘CLKA同步地鎖存在檢測的時間點的數(shù)據(jù)。
觸發(fā)器207的Q輸出提供給開關(guān)電路226的L輸入端、下一級觸發(fā)器210的D輸入端、AND門231的第一輸入端和AND門234的第三輸入端。
觸發(fā)器208的Q輸出提供給開關(guān)電路227的L輸入端、下一級觸發(fā)器211的D輸入端、AND門230的第三輸入端和AND門233的第二輸入端。
觸發(fā)器209的Q輸出提供給開關(guān)電路228的L輸入端、下一級觸發(fā)器212的D輸入端、AND門229的第二輸入端和AND門232的第三輸入端。
圖2P到圖2R將觸發(fā)器207到209的Q輸出示為A3、B3和C3。
觸發(fā)器210到212與通過緩沖器235和236的第一相位時鐘CLKA同步地鎖存觸發(fā)器207到209的輸出。
觸發(fā)器210的輸出提供給下一級觸發(fā)器213的D輸入端、AND門229的第一輸入端和AND門230的第一輸入端。
觸發(fā)器211的輸出提供給下一級觸發(fā)器214的D輸入端、AND門231的第二輸入端和AND門232的第一輸入端。
觸發(fā)器212的輸出提供給下一級觸發(fā)器215的D輸入端、AND門233的第一輸入端和AND門234的第二輸入端。
圖2S到圖2U將觸發(fā)器210到212的輸出示為A4、B4和C4。
觸發(fā)器213到215與通過緩沖器235和236的第一相位時鐘CLKA同步地鎖存觸發(fā)器210到212的輸出。
觸發(fā)器213的Q輸出提供給AND門230的第二輸入端。
觸發(fā)器214的Q輸出提供給AND門231的第三輸入端和AND門232的第二輸入端。
觸發(fā)器215的輸出提供給AND門233的第三輸入端和AND門234的第一輸入端。
當(dāng)沿Yn具有相位A并且下一個沿Yn+1具有相位C時，基于圖4的邏輯，考慮到輸入數(shù)據(jù)信號的頻率高于VCO 23的振蕩頻率，AND門229給OR門224的第一輸入端提供高電平信號，以便輸出向上信號UP。
當(dāng)前一沿Yn具有相位A并且下一個沿Yn+1具有相位B時，基于圖4的邏輯，考慮到輸入數(shù)據(jù)信號的頻率低于VCO 23的振蕩頻率，AND門230給OR門225的第一輸入端提供高電平信號，以便輸出向下信號DOWN。
當(dāng)沿Yn具有相位A并且沿Yn+1具有相位A時，AND門229和230給門224和225提供低電平信號，以便既不輸出向上信號UP也不輸出向下信號DOWN，因為不存在沿的相位轉(zhuǎn)變，并且誤差檢測是不可能的。
當(dāng)前一沿Yn具有相位B并且下一個沿Yn+1具有相位A時，基于圖4的邏輯，考慮到輸入數(shù)據(jù)信號的頻率高于VCO 23的振蕩頻率，AND門231給OR門224的第二輸入端提供高電平信號，以便輸出向上信號UP。
當(dāng)前一沿Yn具有相位B并且下一個沿Yn+1具有相位C時，基于圖4的邏輯，考慮到輸入數(shù)據(jù)信號的頻率低于VCO 23的振蕩頻率，AND門232給OR門225的第二輸入端提供高電平信號，以便輸出向下信號DOWN。
當(dāng)沿Yn具有相位B并且沿Yn+1具有相位B時，AND門231和232給門224和225提供低電平信號，以便既不輸出向上信號UP也不輸出向下信號DOWN，因為不存在沿的相位轉(zhuǎn)變，并且誤差檢測是不可能的。
當(dāng)前一沿Yn具有相位C并且下一個沿Yn+1具有相位B時，基于圖4的邏輯，考慮到輸入數(shù)據(jù)信號的頻率高于VCO 23的振蕩頻率，AND門233給OR門224的第三輸入端提供高電平信號，以便輸出向上信號UP。
當(dāng)前一沿Yn具有相位C并且下一個沿Yn+1具有相位A時，基于圖4的邏輯，考慮到輸入數(shù)據(jù)信號的頻率低于VCO 23的振蕩頻率，AND門234給OR門225的第三輸入端提供高電平信號，以便輸出向下信號DOWN。
當(dāng)沿Yn具有相位C并且沿Yn+1具有相位C時，AND門233和234給門224和225提供低電平信號，以便既不輸出向上信號UP也不輸出向下信號DOWN，因為不存在沿的相位轉(zhuǎn)變，并且誤差檢測是不可能的。
OR門224對AND門229、231和233的輸出信號取邏輯OR，并將其提供給向上信號UP的輸出級觸發(fā)器216的D輸入端。
OR門225對AND門230、232和234的輸出信號取邏輯OR，并將其提供給向下信號DOWN的輸出級觸發(fā)器217的D輸入端。
圖2V和圖2W將OR門224和225的輸出示為U0和D0。
觸發(fā)器216與通過緩沖器235和236的第一相位時鐘CLKA同步地鎖存OR門234的取高電平或者低電平的輸出U0，并將向上信號UP從Q輸出端輸出到積分電路26。
觸發(fā)器217與通過緩沖器235和236的第一相位時鐘CLKA同步地鎖存OR門235的取高電平或者低電平的輸出D0，并將向下信號DOWN從Q輸出端輸出到積分電路26。
圖2X和圖2Y示出了作為觸發(fā)器216和217的輸出的向上信號UP和向下信號DOWN。
注意，也有可能構(gòu)成一種系統(tǒng)，以便如圖5中的虛線指示的那樣提供分頻器(例如除2)237。在分頻之后，提供給觸發(fā)器216和217的第一相位時鐘CLKA定義為第一相位時鐘CLK2，并且將向上信號UP和向下信號DOWN鎖存和輸出。
圖2Z示出了這個時鐘CLK2。
提供了通過緩沖器235和236的第一相位時鐘CLKA或者進(jìn)一步分頻的時鐘CLK2作為如圖1中所示的積分電路26的積分器(integrator，INTG)261和262、比較器27以及模型檢測和增益調(diào)整電路28的操作時鐘。
注意，在圖5的頻率比較器25中，指示在哪個相位檢測到前一過零的數(shù)據(jù)設(shè)置在觸發(fā)器210到212中，并且指示在哪個相位檢測到當(dāng)前(下一個)過零的數(shù)據(jù)設(shè)置在觸發(fā)器207到209中，因此，獲取了檢測到的前一沿Yn的相位的信息和檢測到的下一個沿Yn+1的相位的信息，所以為了檢測相位變化，并非總有必要提供觸發(fā)器213到215。
在本實施例中，由于下面的原因提供了觸發(fā)器213到215。
考慮到因為由于數(shù)據(jù)的特性，在第一相位時鐘的一個周期內(nèi)檢測兩個過零是不可能的，所以如果在1T內(nèi)檢測到的相位有變化則讀取了基于噪聲等的數(shù)據(jù)，為了不輸出向上信號UP和向下信號DOWN而是忽略它們，提供了這些觸發(fā)器。
例如，在正常操作的情況下，當(dāng)前一沿Yn具有相位A并且下一個沿Yn+1具有相位B時，觸發(fā)器210的輸出A4和觸發(fā)器208的輸出B3必定處于高電平，并且鎖定提前當(dāng)前數(shù)據(jù)1T的數(shù)據(jù)的觸發(fā)器213的輸出必定處于高電平，因此，在AND門230中，考慮到輸入數(shù)據(jù)信號的頻率低于VCO 23的振蕩頻率，所以為了輸出向下信號DOWN，高電平信號提供給OR門225。
但是由于噪聲等所致，當(dāng)在1T內(nèi)檢測到的相位有變化時，觸發(fā)器213的輸出處于低電平，因此AND門230的輸出被屏蔽并保持在低電平，并且向下信號DOWN的輸出被抑制。
以同樣的方式，在正常操作的情況下，當(dāng)前一沿Yn具有相位B并且下一個沿Yn+1具有相位A時，觸發(fā)器207的輸出A3和觸發(fā)器211的輸出B4必定處于高電平，并且鎖定提前當(dāng)前數(shù)據(jù)1T的數(shù)據(jù)的觸發(fā)器214的輸出必定處于高電平，因此，在AND門231中，考慮到輸入數(shù)據(jù)信號的頻率高于VCO 23的振蕩頻率，所以為了輸出向上信號UP，高電平信號提供給OR門224。
但是，由于噪聲等所致，當(dāng)在1T內(nèi)檢測到的相位有變化時，觸發(fā)器214的輸出處于低電平，因此AND門231的輸出被屏蔽并保持在低電平，并且向上信號UP的輸出被抑制。
以同樣的方式，在正常操作的情況下，當(dāng)前一沿Yn具有相位B并且下一個沿Yn+1具有相位C時，觸發(fā)器209的輸出C3和觸發(fā)器211的輸出B4必定處于高電平，并且鎖定提前當(dāng)前數(shù)據(jù)1T的數(shù)據(jù)的觸發(fā)器214的輸出必定處于高電平，因此，在AND門232中，考慮到輸入數(shù)據(jù)信號的頻率低于VCO 23的振蕩頻率，所以為了輸出向下信號DOWN，高電平信號提供給OR門225。
但是，當(dāng)由于噪聲等所致，在1T內(nèi)檢測到的相位有變化時，觸發(fā)器214的輸出處于低電平，因此AND門232的輸出被屏蔽并保持在低電平，并且向下信號DOWN的輸出被抑制。
以同樣的方式，在正常操作的情況下，當(dāng)前一沿Yn具有相位C并且下一個沿Yn+1具有相位B時，觸發(fā)器208的輸出B3和觸發(fā)器212的輸出C4必定處于高電平，并且鎖定提前當(dāng)前數(shù)據(jù)1T的數(shù)據(jù)的觸發(fā)器215的輸出也必定處于高電平，因此，在AND門233中，考慮到輸入數(shù)據(jù)信號的頻率高于VCO 23的振蕩頻率，所以為了輸出向上信號UP，高電平信號提供給OR門224。
但是，當(dāng)由于噪聲等所致，在1T內(nèi)檢測到的相位有變化時，觸發(fā)器215的輸出處于低電平，因此AND門233的輸出被屏蔽并保持在低電平，并且向上信號UP的輸出被抑制。
以同樣的方式，在正常操作的情況下，當(dāng)前一沿Yn具有相位C并且下一個沿Yn+1具有相位A時，觸發(fā)器207的輸出A3和觸發(fā)器212的輸出C4必定處于高電平，并且鎖定提前當(dāng)前數(shù)據(jù)1T的數(shù)據(jù)的觸發(fā)器215的輸出也必定處于高電平，因此，在AND門234中，考慮到輸入數(shù)據(jù)信號的頻率低于VCO 23的振蕩頻率，所以為了輸出向下信號DOWN，高電平信號提供給OR門225。
但是，當(dāng)由于噪聲等所致，在1T內(nèi)檢測到的相位有變化時，觸發(fā)器215的輸出處于低電平，因此AND門234的輸出被屏蔽并保持在低電平，并且向下信號DOWN的輸出被抑制。
注意，當(dāng)在以高密度記錄的隨機(jī)數(shù)據(jù)模型中使用上面說明的頻率比較器25的頻率比較方法時，由于各種因素所致的數(shù)據(jù)沿定時質(zhì)量的惡化導(dǎo)致在某些情況下檢測不到正確的頻率。至于質(zhì)量惡化的因素，存在下列因素。
由于(徑向或切向)傾斜所致的惡化；由于聚焦偏差所致的惡化；由于光功率偏差所致的不對稱(非線性畸變)由于球表面像差(spherical surface aberration)所致的惡化；和取決于均衡器的頻率特性的均衡誤差此外，當(dāng)執(zhí)行部分響應(yīng)均衡時，從過零沿的頻率檢測不能總是執(zhí)行，但是在BDROM的情況下，通過信道碼(1-7RLL)和PR2(1-2-1)的組合，過零信息可以用于頻率檢測。
但是，在這種組合中，均衡之后數(shù)據(jù)電平取±1和±2四個值，因此，短周期模型(2T)的幅度相對于數(shù)據(jù)的包絡(luò)變小，因此過零沿的斜度變低，由于電路失調(diào)和噪聲以及其他因素所致，這變成了定時質(zhì)量惡化的因素。
圖6是示出在BDROM的情況下均衡之后的波形的例子的曲線圖。
此外，圖7是示出在由于上面所述的因素所致的惡化的情況下過零沿的分布的例子的曲線圖。
在圖7中，分布中的峰值是2T到8T的模型。
從這個數(shù)據(jù)還可以看到，每單位時間2T的比率是最大的。認(rèn)為這個沿的信號質(zhì)量對頻率檢測的精度施加的影響是較大的。
每一個模型的分布的擴(kuò)展具有±1T或更大的寬度，因此模型未被充分地分開，并且由于這個原因經(jīng)常發(fā)生錯誤的檢測。
由于上面所述的因素所致，即使在發(fā)生頻率檢測器的錯誤檢測的情況下，也有必要以高速鎖定頻率。
圖8是示出頻率比較器的輸出特性的示意圖。在圖8中，橫坐標(biāo)指示頻率誤差(FERR)，縱坐標(biāo)指示頻率比較器的輸出(FCMPOT)。
在根據(jù)本方法的頻率檢測中，頻率檢測的增益相對于未變成常數(shù)，而是變成了凸曲線，該曲線在7％的頻率誤差附近達(dá)到峰值。當(dāng)頻率誤差增加時增益降低。
有必要防止這種增益減少并且無論頻率誤差如何，實現(xiàn)穩(wěn)定的高速鎖定。
由于這個原因，首先也如圖1中所示，頻率檢測器25的輸出向上信號UP和向下信號DOWN在積分電路26中積分。
例如，積分電路26具有由例如計數(shù)器構(gòu)成的UP積分器261和DOWN積分器262，基于在寄存器(REG)31中設(shè)置的積分設(shè)置值INTSTV對頻率比較器25的向上信號UP和向下信號DOWN進(jìn)行積分，并將其輸出到比較器27。
注意，在本實施例中，為了簡化電路將計數(shù)器用作積分器，但是可以使用另外的單元，只要它起到積分器的作用?？梢允褂肔PF(低通濾波器)等。
比較器27接收由積分電路26積分的向上信號UP和向下信號DOWN，根據(jù)在寄存器(REG)32中設(shè)置的判斷閾值(TRSHV)判斷頻率誤差的方向，并根據(jù)判斷結(jié)果，將三個信號UPM、DOWNM和NONM輸出到模型檢測和增益調(diào)整電路28。
圖9A到圖9H和圖10A到圖10H是時序圖，示出了使用計數(shù)器的比較器和積分器的操作，并且圖9A到圖9H并示出了在積分設(shè)置值是8并且判斷閾值是4時從比較器27輸出信號UPM的情況下的操作。圖10A到圖10G示出了在積分設(shè)置是8并且判斷閾值是4時從比較器27輸出信號NONM的情況下的操作。
注意，在計數(shù)器的情況下，在向上信號UP或向下信號DOWN的計數(shù)到達(dá)設(shè)置值時的時間點，計數(shù)值在比較器處比較，信號UPM或DOWNM輸出，并且計數(shù)器復(fù)位。
圖9A到圖9H示出了信號UPM輸出的情況，但是對于信號DOWNM執(zhí)行同樣的操作。
在這個例子中，積分電路26的UP計數(shù)器261計數(shù)到8，并且DOWN計數(shù)器262計數(shù)到3。因此，兩個計數(shù)之間的差5大于判斷閾值4，因此，信號UPM輸出。
此外，比較器27具有閾值設(shè)置功能，并且當(dāng)計數(shù)的差小于閾值4時輸出信號NONM，因此能夠屏蔽具有較低可靠性的比較結(jié)果。
圖10A到圖10H示出了信號NONM輸出的情況。
在這個例子中，積分電路26的UP計數(shù)器261計數(shù)到8，并且DOWN計數(shù)器262計數(shù)到5。兩個計數(shù)值之間的差3小于判斷閾值4，因此信號NON輸出。具有較低可靠性的比較結(jié)果被屏蔽。
存在只通過這些功能不能防止取決于寫模型等的局部誤差檢測的情況，因此，以下列方式防止局部誤差檢測的影響而不增加積分值。
來自比較器27的三個誤差信號UPM、DOWNM和NONM輸入到模型檢測和增益調(diào)整電路28。
模型檢測和增益調(diào)整電路28根據(jù)來自比較器27的三個信號UPM、DOWNM和NONM的順序?qū)⑿盘朥POUT或DOWNOUT輸出到電荷泵電路29，什么也不輸出，或者根據(jù)模型改變輸出脈沖的寬度。
圖11是示出模型檢測和增益調(diào)整電路的邏輯的示意圖。
在這個例子中，順序地觀察比較器27的前三次輸出、前兩次輸出以及前一次輸出和比較器27的當(dāng)前輸出，以便確定輸出和反饋增益(脈沖寬度)。
在比較器27的前三次輸出、前兩次輸出以及前一次輸出是UPM除外的(other than UPM)并且比較器27的當(dāng)前輸出是UPM的情況下，模型檢測和增益調(diào)整電路28什么也不輸出，并且增益設(shè)置為0。
在比較器27的前三次輸出或前兩次輸出任有一個是UPM，前一次輸出是UPM除外的并且比較器27的當(dāng)前輸出是UPM的情況下，則模型檢測和增益調(diào)整電路28輸出信號UPOUT，并且增益設(shè)置為0.25(1T)。
在比較器27的前三次輸出和前兩次輸出都是UPM除外的，前一次輸出是UPM，并且比較器27的當(dāng)前輸出是UPM的情況下，模型檢測和增益調(diào)整電路28輸出信號UPOUT，并且增益設(shè)置為0.25(1T)。
在比較器27的前三次輸出是UPM除外的，前兩次輸出是UPM，前一次輸出是UPM，并且比較器27的當(dāng)前輸出是UPM的情況下，模型檢測和增益調(diào)整電路28輸出信號UPOUT，并且增益設(shè)置為0.5(2T)。
在比較器27的前三次輸出，前兩次輸出，前一次輸出以及比較器27的當(dāng)前輸出全是UPM的情況下，模型檢測和增益調(diào)整電路28輸出信號UPOUT，并且增益設(shè)置為1(4T)。
在比較器27的前三次輸出，前兩次輸出和前一次輸出是DOWNM除外的(other than DOWNM)并且比較器27的當(dāng)前輸出是DOWNM的情況下，模型檢測和增益調(diào)整電路28什么也不輸出，并且增益設(shè)置為0。
在比較器27的前三次輸出或前兩次輸出是任有一個是DOWNM，前一次輸出是DOWNM除外的并且比較器27的當(dāng)前輸出是DOWNM的情況下，模型檢測和增益調(diào)整電路28輸出信號DOWNOUT，并且增益設(shè)置為0.25(1T)。
在比較器27的前三次輸出和前兩次輸出都是DOWNM除外的，前一次輸出是DOWNM，并且比較器27的當(dāng)前輸出是DOWNM的情況下，模型檢測和增益調(diào)整電路28輸出信號DOWNOUT，并且增益設(shè)置為0.25(1T)。
在比較器27的前三次輸出是DOWNM除外的，前兩次輸出都是DOWNM，前一次輸出是DOWNM，并且比較器27的當(dāng)前輸出是DOWNM的情況下，模型檢測和增益調(diào)整電路28輸出信號DOWNOUT，并且增益設(shè)置為0.5(2T)。
在比較器27的前三次輸出，前兩次輸出，前一次輸出以及比較器27的當(dāng)前輸出全是DOWNM的情況下，模型檢測和增益調(diào)整電路28輸出信號DOWNOUT，并且增益設(shè)置為1(4T)。
此外，在比較器27的前三次輸出、前兩次輸出和前一次輸出是UPM、UPM除外的、DOWN或DOWN除外的中的一個，并且比較器27的全部當(dāng)前輸出都是NONM的情況下，模型檢測和增益調(diào)整電路28什么也不輸出，并且增益設(shè)置為0。
圖12A到圖12F是時序圖，示出了模型檢測和增益調(diào)整電路28基于圖11的邏輯的鎖定初始階段的操作的例子。
在鎖定開始的時間，無法參考以往的順序，所以使得針對第一個UPM或DOWNM信號的反饋為零。
此后，當(dāng)連續(xù)地輸入相同的信號時，反饋增益按0.25、0.5和1.0順次地增加。
在圖12A到圖12F的例子的情況下，是假設(shè)錯誤檢測發(fā)生在初始階段的情況，但是和不執(zhí)行增益調(diào)整的情況相比，由于錯誤檢測所致的控制電壓波動能夠被抑制到1/8。實際上，如已經(jīng)示出的那樣，當(dāng)由于錯誤檢測將頻率誤差放大時，檢測增益降低，因此抑制這種錯誤檢測的影響很重要。
圖13A到圖13F是時序圖，示出了模型檢測和增益調(diào)整電路28基于圖11的邏輯在鎖定中的操作的例子。
在鎖定中，當(dāng)由于錯誤檢測檢測到反方向的頻率誤差時，一度(once)使得增益為零。此后，當(dāng)相同的信號繼續(xù)時，反饋增益順次地增加。
在圖13A到圖13F的例子的情況下，和不執(zhí)行增益調(diào)整的情況相比，由于錯誤檢測所致的頻率波動被抑制到1/8。
圖14A到圖14F是時序圖，示出了在模型檢測和調(diào)整電路基于圖11的邏輯收斂時的操作的例子。
在收斂時，向上信號UP和向下信號DOWN的積分結(jié)果的差變得較小，并且信號UPM和DOWNM出現(xiàn)的概率變得幾乎相同。
此外，信號NONM出現(xiàn)的概率變得較高。
在圖14A到圖14F的例子的情況下，檢測結(jié)果不繼續(xù)，因此增益不增加，并且和不執(zhí)行增益調(diào)整的情況相比，頻率波動可以被抑制到1/4到1/8。
注意，無需采用這個邏輯作為使用模型的增益調(diào)整方法?？梢愿淖兯O(jiān)視的模型長度、模型的變化、增益的可變范圍、分辨率等。
通過這些功能，對于在鎖定中的錯誤檢測，增益被自動降低，并且能夠抑制由于錯誤檢測所致的VCO頻率的波動。
此外，當(dāng)頻率鎖定收斂時，有可能自動地降低平均反饋增益并抑制由于錯誤檢測所致的頻率波動。
此外，按照本實施例中的增益調(diào)整方法，由于高速增益切換是可能的，所以使用了改變電荷泵29的開關(guān)脈沖寬度的方法，但是只要增益能夠調(diào)整，就可以使用另外的方法。例如，電流源的電流值可以切換。
下面將說明圖1的電路的操作。
在從光學(xué)頭12輸出并在前置放大器13處放大的再現(xiàn)信號在AGC電路14中在幅度上經(jīng)調(diào)整，并輸入到模擬均衡器電路15。
由模擬均衡器15均衡并消除高頻噪聲的再現(xiàn)信號輸入到ADC 16和過零比較器24。
此時，PLL電路40必須使ADC 16的采樣相位和正確的狀態(tài)匹配，但是當(dāng)輸入信號頻率和時鐘頻率之間的偏差較大時(它超過大約3％時)，相位檢測器的相位鎖定很困難，因此首先由頻率環(huán)路縮減頻率偏差。
過零比較器24的輸出輸入到PLL電路40的頻率比較器25，并用于檢測頻率誤差的方向(UP還是DOWN)。
該向上信號UP或向下信號DOWN的輸出進(jìn)一步在積分電路26(積分器261、262)被積分，然后在比較器27處比較，并根據(jù)設(shè)置的閾值作為三個信號UPM、DOWNM和NONM輸出到模型檢測和增益調(diào)整電路28。
模型檢測和增益調(diào)整電路28由這三個信號的順序輸出信號UPOUT或DOWNOUT，或者什么也不輸出，或者根據(jù)模型改變輸出脈沖的寬度。
模型檢測和增益調(diào)整電路28的輸出在用于頻率環(huán)路的電荷泵電路29處轉(zhuǎn)換為電流，并在環(huán)路濾波器30處被積分。
在操作中，VCO 23的振蕩頻率受環(huán)路濾波器30的輸出控制信號S30控制，并使得與輸入數(shù)據(jù)信號的頻率匹配。
VCO 23具有三級環(huán)形結(jié)構(gòu)。來自各級的輸出變成三個相位的時鐘CLKA、CLKB和CLKC，將一個CLK周期分為3個。這三個相位的時鐘CLKA、CLKB和CLKC輸入到頻率比較器25，并與從過零比較器24輸出的過零信號ZC比較，從而執(zhí)行了頻率檢測。
上面的描述涉及頻率模式中的操作，當(dāng)通過頻率環(huán)路的操作，輸入數(shù)據(jù)信號和VCO 23的振蕩頻率大致相同時，PLL電路40切換到相位鎖定模式。
ADC 16的輸出輸入到PLL電路40的相位比較電路22，因此其相位誤差數(shù)據(jù)S22在環(huán)路濾波器30處被積分，VCO 23受到控制，并使得ADC 16的采樣頻率匹配。
此外，ADC 16的輸出輸入到FIR濾波器17，進(jìn)一步以高精度均衡，然后輸入格形解碼器18，被解碼并校正誤差，然后作為NRZ數(shù)據(jù)輸出。
如上面說明的那樣，根據(jù)本實施例，提供了頻率比較器25，用于與VCO23的三個相位的時鐘CLKA、CLKB和CLKC同步地從過零比較器24提取過零信號ZC，并且此后觀察輸入數(shù)據(jù)信號的過零沿與例如第一相位的時鐘CLKA同步地從哪個相位到哪個相位改變，從而檢測頻率是高了還是低了，并輸出向上信號UP或向下信號DOWN；積分電路26，用于基于寄存器31中設(shè)置的積分設(shè)置值對頻率比較器25的向上信號UP或向下信號DOWN進(jìn)行積分；比較器27接收積分電路26積分的向上信號UP或向下信號DOWN，根據(jù)寄存器32中設(shè)置的判斷閾值判斷頻率誤差的方向，并根據(jù)判斷結(jié)果輸出三個信號UPM、DOWNM和NOM；和模型檢測和增益調(diào)整電路28，用于確定是否要輸出信號UPOUT或DOWNOUT，或者從來自比較器27的三個信號UPM、DOWNM和NONM的順序的模型確定反饋增益，并將其輸出到電荷泵電路29，因此能夠獲取下面的效果。
即，在使用輸入數(shù)據(jù)和VCO的多相位時鐘的頻率比較方法中，當(dāng)輸入信號的過零沿質(zhì)量較差并且發(fā)生頻率比較器的錯誤檢測時，可以減少其影響，結(jié)果，穩(wěn)定且高速的頻率鎖定變成可能。
此外，即使在除了上面所述以外的頻率檢測方法中，例如，直接測量數(shù)據(jù)的過零間隔的頻率比較方法，錯誤檢測的影響也減少，并且穩(wěn)定且高速的頻率鎖定變成可能。
工業(yè)可用性根據(jù)本發(fā)明的PLL電路和信息再現(xiàn)裝置即使在發(fā)生了頻率比較器的錯誤檢測時也能夠減少錯誤檢測的影響，并且能夠?qū)崿F(xiàn)穩(wěn)定且高速的頻率鎖定，因此能夠應(yīng)用于藍(lán)光盤和其他的光盤設(shè)備。
權(quán)利要求
1.一種鎖相環(huán)電路，包含根據(jù)控制信號以一種頻率振蕩并輸出具有預(yù)定的頻率的時鐘的振蕩電路；檢測來自所述振蕩電路的時鐘和輸入信號之間的相位差，并輸出相位差數(shù)據(jù)的相位比較電路；基于述相位比較電路的所述相位差數(shù)據(jù)和反饋信號來產(chǎn)生所述控制信號，并將其提供給所述振蕩電路的反饋電路；比較所述輸入信號和所述振蕩電路的所述時鐘的頻率，并輸出根據(jù)頻率誤差的信號的頻率比較器；按照所述頻率比較器的所述頻率誤差積分所述信號的積分電路；由所述積分電路的積分結(jié)果來判斷所述頻率誤差的方向的判斷電路；和基于所述判斷電路的判斷結(jié)果，切換所述反饋信號的反饋增益的增益調(diào)整電路。
2.如權(quán)利要求1所述的鎖相環(huán)電路，其中，所述增益調(diào)整電路基于所述判斷電路的所述判斷結(jié)果的順序模型切換所述反饋信號的所述反饋增益。
3.如權(quán)利要求1所述的鎖相環(huán)電路，其中，所述積分電路的積分常數(shù)可調(diào)。
4.如權(quán)利要求1所述的鎖相環(huán)電路，其中，所述判斷電路基于預(yù)定的閾值執(zhí)行所述判斷，并且，當(dāng)所述判斷結(jié)果小于所述閾值時，輸出用于將輸出到所述增益調(diào)整電路的所述反饋信號暫停的信號。
5.如權(quán)利要求4所述的鎖相環(huán)電路，其中，所述判斷電路的所述判斷閾值可調(diào)。
6.如權(quán)利要求1所述的鎖相環(huán)電路，其中，所述增益調(diào)整電路在初始鎖定狀態(tài)下不輸出所述反饋信號，并且，當(dāng)連續(xù)地接收到相同的判斷結(jié)果作為輸入時，順次地增大所述反饋增益。
7.如權(quán)利要求6所述的鎖相環(huán)電路，其中，所述增益調(diào)整電路在因鎖定中的錯誤檢測所致而接收到反方向的頻率誤差檢測的判斷結(jié)果作為輸入時，一度使得所述反饋增益為零，然后，當(dāng)連續(xù)地接收到相同的判斷結(jié)果作為輸入時，順次地增大所述反饋增益。
8.一種鎖相環(huán)電路，包含根據(jù)控制信號以一種頻率振蕩并輸出具有彼此不同的相位的多相位時鐘的振蕩電路；檢測來自所述振蕩電路的所述多相位時鐘其中一個時鐘和輸入信號之間的相位差，并輸出相位差數(shù)據(jù)的相位比較電路；基于所述相位比較電路的所述相位差數(shù)據(jù)和反饋信號來產(chǎn)生所述控制信號，并將其提供給所述振蕩電路的反饋電路；基于所述輸入信號的過零信號和所述振蕩電路的所述多相位時鐘，檢測所述輸入信號和所述時鐘之間自所述輸入信號的過零沿起的頻率誤差，并根據(jù)所述頻率誤差輸出信號的頻率比較器；根據(jù)所述頻率比較器的所述頻率誤差積分所述信號的積分電路；由所述積分電路的積分結(jié)果來判斷所述頻率誤差的方向的判斷電路；和基于所述判斷電路的判斷結(jié)果，切換所述反饋信號的反饋增益的增益調(diào)整電路。
9.如權(quán)利要求8所述的鎖相環(huán)電路，其中，所述增益調(diào)整電路基于所述判斷電路的判斷結(jié)果的順序模型切換所述反饋信號的所述反饋增益。
10.如權(quán)利要求8所述的鎖相環(huán)電路，其中，所述頻率比較器基于所述振蕩電路的所述多相位時鐘提取所述輸入信號的所述過零信號，并觀察所述輸入數(shù)據(jù)信號的所述過零沿與所述多相位時鐘中的所述一個時鐘同步地從哪個相位到哪個相位改變，從而檢測所述頻率是高了還是低了。
11.如權(quán)利要求10所述的鎖相環(huán)電路，其中，當(dāng)在正常操作情況下不發(fā)生所述過零沿的變化的時刻檢測到所述過零沿的變化時，所述頻率比較器根據(jù)所述頻率誤差暫停所述信號的所述輸出。
12.如權(quán)利要求8所述的鎖相環(huán)電路，其中，所述積分電路的積分常數(shù)可調(diào)。
13.如權(quán)利要求8所述的鎖相環(huán)電路，其中，所述判斷電路基于預(yù)定的閾值執(zhí)行所述判斷，并且，當(dāng)所述判斷結(jié)果小于所述閾值時，輸出用于將輸出到所述增益調(diào)整電路的所述反饋信號暫停的信號。
14.如權(quán)利要求13所述的鎖相環(huán)電路，其中，所述判斷電路的所述判斷閾值可調(diào)。
15.如權(quán)利要求14所述的鎖相環(huán)電路，其中，所述增益調(diào)整電路在初始鎖定狀態(tài)下不輸出所述反饋信號，并且，當(dāng)連續(xù)地接收到相同的判斷結(jié)果作為輸入時，順次地增大所述反饋增益。
16.一種用于基于時鐘對從記錄介質(zhì)讀出的信號進(jìn)行采樣，以便將其轉(zhuǎn)換為數(shù)字信號用于再現(xiàn)的信息再現(xiàn)裝置，包含用于使所述時鐘的采樣相位和正確狀態(tài)匹配的鎖相環(huán)電路，其中所述鎖相環(huán)電路具有根據(jù)控制信號以一種頻率振蕩并輸出具有預(yù)定的頻率的時鐘的振蕩電路；檢測來自所述振蕩電路的時鐘和輸入信號之間的相位差，并輸出相位差數(shù)據(jù)的相位比較電路；基于所述相位比較電路的所述相位差數(shù)據(jù)和反饋信號來產(chǎn)生所述控制信號，并將其提供給所述振蕩電路的反饋電路；比較所述輸入信號和所述振蕩電路的所述時鐘的頻率，并輸出根據(jù)頻率誤差的信號的頻率比較器；根據(jù)所述頻率比較器的所述頻率誤差積分所述信號的積分電路；由所述積分電路的積分結(jié)果來判斷所述頻率誤差的方向的判斷電路；和基于所述判斷電路的判斷結(jié)果，切換所述反饋信號的反饋增益的增益調(diào)整電路。
17.如權(quán)利要求16所述的信息再現(xiàn)裝置，其中，所述增益調(diào)整電路基于所述判斷電路的所述判斷結(jié)果的順序模型切換所述反饋信號的所述反饋增益。
18.如權(quán)利要求16所述的信息再現(xiàn)裝置，其中，所述判斷電路根據(jù)預(yù)定的閾值執(zhí)行所述判斷，并且，當(dāng)所述判斷結(jié)果小于所述閾值時，輸出用于將輸出到所述增益調(diào)整電路的所述反饋信號暫停的信號。
19.如權(quán)利要求16所述的信息再現(xiàn)裝置，其中，所述增益調(diào)整電路在初始鎖定狀態(tài)下不輸出所述反饋信號，并且，當(dāng)連續(xù)地接收到相同的判斷結(jié)果作為輸入時，順次地增大所述反饋增益。
20.如權(quán)利要求19所述的信息再現(xiàn)裝置，其中，所述增益調(diào)整電路在因鎖定中的錯誤檢測所致而接收到反方向的頻率誤差檢測的判斷結(jié)果作為輸入時，一度使得所述反饋增益為零，然后，當(dāng)連續(xù)地接收到相同的判斷結(jié)果作為輸入時，順次地增大所述反饋增益。
21.一種用于基于時鐘對從記錄介質(zhì)讀出的正弦波狀態(tài)信號進(jìn)行采樣，以便將其轉(zhuǎn)換為數(shù)字信號用于再現(xiàn)的信息再現(xiàn)裝置，包含用于使來自所述時鐘的采樣相位和正確狀態(tài)匹配的鎖相環(huán)電路，其中所述鎖相環(huán)電路具有根據(jù)控制信號以一種頻率振蕩并輸出具有彼此不同的相位的多相位時鐘的振蕩電路；檢測來自所述振蕩電路的所述多相位時鐘其中一個時鐘和輸入信號之間的相位差，并輸出相位差數(shù)據(jù)的相位比較電路；基于所述相位比較電路的所述相位差數(shù)據(jù)和反饋信號來產(chǎn)生所述控制信號，并將其提供給所述振蕩電路的反饋電路；基于所述輸入信號的過零信號和所述振蕩電路的所述多相位時鐘，檢測所述輸入信號和所述時鐘之間自所述輸入信號的過零沿起的頻率誤差，并根據(jù)所述頻率誤差輸出信號的頻率比較器；根據(jù)所述頻率比較器的所述頻率誤差積分所述信號的積分電路；由所述積分電路的積分結(jié)果來判斷所述頻率誤差的方向的判斷電路；和基于所述判斷電路的判斷結(jié)果，切換所述反饋信號的反饋增益的增益調(diào)整電路。
22.如權(quán)利要求21所述的信息再現(xiàn)裝置，其中，所述增益調(diào)整電路基于所述判斷電路的判斷結(jié)果的順序模型切換所述反饋信號的所述反饋增益。
23.如權(quán)利要求21所述的信息再現(xiàn)裝置，其中，所述頻率比較器基于所述振蕩電路的所述多相位時鐘提取所述輸入信號的所述過零信號，并觀察所述輸入數(shù)據(jù)信號的所述過零沿與所述多相位時鐘中的所述一個時鐘同步地從哪個相位到哪個相位改變，從而檢測因為所述頻率誤差，所述頻率是高了還是低了。
24.如權(quán)利要求23所述的信息再現(xiàn)裝置，其中，當(dāng)在正常操作情況下不發(fā)生所述過零沿的變化的時刻檢測到所述過零沿的變化，則所述頻率比較器根據(jù)所述頻率誤差暫停所述信號的所述輸出。
25.如權(quán)利要求21所述的信息再現(xiàn)裝置，其中，所述判斷電路根據(jù)預(yù)定的閾值執(zhí)行所述判斷，并且，當(dāng)所述判斷結(jié)果小于所述閾值時，輸出用于將輸出到所述增益調(diào)整電路的所述反饋信號暫停的信號。
26.如權(quán)利要求25所述的信息再現(xiàn)裝置，其中，所述增益調(diào)整電路在初始鎖定狀態(tài)下不輸出所述反饋信號，并且，當(dāng)連續(xù)地接收到相同的判斷結(jié)果作為輸入時，順次地增大所述反饋增益。
全文摘要
提供一種即使在發(fā)生了頻率比較器的錯誤檢測時也能夠減少錯誤檢測的影響，并且能夠?qū)崿F(xiàn)穩(wěn)定且高速的頻率鎖定的PLL電路和信息再現(xiàn)裝置，具有頻率比較器25，與來自VCO 23的時鐘CLKA到CLKC同步地提取過零信號ZC，并且觀察過零沿與時鐘CLKA同步地從哪個相位到哪個相位改變，從而檢測因為頻率誤差所致的頻率的高/低，并輸出向上信號UP或向下信號DOWN；積分電路26，對向上信號UP或向下信號DOWN進(jìn)行積分；比較器27，接收被積分的向上信號UP或向下信號DOWN，判斷頻率誤差的方向，并輸出三個信號UPM、DOWNM和NOM；和增益調(diào)整電路28，確定是否要輸出信號，或者由信號UPM、DOWNM和NONM的順序的模型確定反饋增益，并將其輸出。
文檔編號H03L7/113GK1951015SQ200580014380
公開日2007年4月18日 申請日期2005年2月25日 優(yōu)先權(quán)日2004年3月4日
發(fā)明者仙波公正 申請人:索尼株式會社