專利名稱：高速暫態(tài)避免差動的電平轉(zhuǎn)移設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電平轉(zhuǎn)移設(shè)備，更尤其，涉及以高頻運行的電平轉(zhuǎn)移設(shè)備，例如，達(dá)到大約2MHz，并描述了瞬態(tài)電壓(即，共模)的低功耗和優(yōu)良的抗擾性。
背景技術(shù)：
電平轉(zhuǎn)移器主要是接口緩沖器(interface buffer)，其將參考(referenced to)第一信號電平的信號連接到完全分離和差動第二信號電平的電路中。例如，集成電路(IC)邏輯設(shè)備部分可以在電源電壓VSUPP和普通信號電平COM之間連接，但I(xiàn)C的輸出必須驅(qū)動在電源電壓VPWR和接地GND之間連接的另一設(shè)備。該應(yīng)用的實例包括在馬達(dá)驅(qū)動，日光燈鎮(zhèn)流器，D級音頻放大器和其它浮動井(floating well)系統(tǒng)技術(shù)中應(yīng)用的半橋和全橋高壓技術(shù)。
在一些應(yīng)用中，例如D級放大器和.等離子體平板顯示，必須以高頻(例如，達(dá)到約2MHz)運行具有最小傳播延遲的電平轉(zhuǎn)移器，并必須由共模暫態(tài)避免由高開關(guān)速度引起的誤動作。并通常，由于ICS，首先考慮低功耗。
已經(jīng)提出了大量電路設(shè)計以滿足這些需求，但所有的在一個或多個方面都缺乏較大和較小的度。因此仍然需要設(shè)計更好滿足這些需求的電平轉(zhuǎn)移電路。

發(fā)明內(nèi)容
本發(fā)明目的是通過僅僅在操作的關(guān)鍵途徑中使用NMOS設(shè)備并通過使用全差動電路拓?fù)?，以及智能共模瞬時感應(yīng)來滿足上述需求。
根據(jù)本發(fā)明一個方面，電平轉(zhuǎn)移設(shè)備設(shè)置有輸入側(cè)、輸出側(cè)以及該電平轉(zhuǎn)移電路連接該輸入側(cè)和輸出側(cè)。該輸入側(cè)包括以第一電壓運行的輸入電路以及以由單獨和獨立的電源和參考母線提供的第二電壓運行的輸出側(cè)。該輸入電路接收參考第一電壓的輸入信號，并給電平轉(zhuǎn)移電路提供輸出。該輸出側(cè)包括具有全差動拓?fù)涞牡谝浑娐?；以及從第一電路接收全差動輸入并提供參考第二電壓的單端輸出的輸出電路?br> 進(jìn)一步根據(jù)本發(fā)明的第一方面，提供一對應(yīng)于共模暫態(tài)以保持輸出信號的電路在其電流電平直到暫態(tài)通過，但當(dāng)輸入信號回到第二電平時允許輸出返回靜止水平(rest level)。
根據(jù)本發(fā)明的第二方面，輸入電路的輸出包括對應(yīng)于從第一電平到第二電平輸入信號轉(zhuǎn)換的第一信號，對應(yīng)于從第二電平到第一電平輸入信號轉(zhuǎn)換的第二信號，對應(yīng)于輸入信號每次轉(zhuǎn)換的第三信號。
根據(jù)本發(fā)明的第三方面，電平轉(zhuǎn)移電路包括多個開關(guān)，每一個具有信號通路和控制終端，其中來自輸入電路的輸出信號分別連接到一個開關(guān)的控制端，以及開關(guān)的信號通路連接在第一參考母線和第二電源母線之間。
根據(jù)本發(fā)明的第四方面，輸出側(cè)運行于對應(yīng)于在第一和第二信號電平之間輸入信號轉(zhuǎn)換(transition)的采樣信號，并以差動形式供給輸出電路保持值，該輸出電路將差動信號轉(zhuǎn)換成單端形式。
進(jìn)一步根據(jù)本發(fā)明的第四方面，輸出側(cè)包括一具有第一和第二互補輸出的鎖存電路，其操作以保持相應(yīng)于兩轉(zhuǎn)換之間采樣值的信號，并將其輸出以差動輸入供應(yīng)給單端轉(zhuǎn)換電路。
根據(jù)本發(fā)明第五方面，電平電路包括多個n-溝道MOSFET。
根據(jù)本發(fā)明第六方面，電平轉(zhuǎn)移設(shè)備實現(xiàn)為集成電路芯片。
本發(fā)明的一個目的是提供一種高頻運行的電平轉(zhuǎn)移設(shè)備，并顯示低功耗并避免共模暫態(tài)。
參考附圖根據(jù)本發(fā)明的下面描述，本發(fā)明的其他特征和優(yōu)勢將變得顯而易見。


圖1是本發(fā)明電路拓?fù)涞目偨Y(jié)構(gòu)圖。
圖2例示了圖1多路電路的晶體管電平實現(xiàn)。
圖3示出了圖1辨別器鎖存電路的晶體管電平實現(xiàn)。
圖4示出了圖1部分的晶體管電平實現(xiàn)，其執(zhí)行了對單端輸出轉(zhuǎn)換的差動。
具體實施例方式參考圖1，根據(jù)本發(fā)明的電平轉(zhuǎn)移器10轉(zhuǎn)換參考電壓VSUP和COM(“低側(cè)”或LS)之間的輸入信號并提供參考電壓VPWR和接地GND(“高側(cè)”或HS)之間的輸出。電平轉(zhuǎn)換器10的輸入或低側(cè)包括在VSUP13和COM總線15之間連接的輸入電路12。輸入電路12具有接收參考VSUP和COM之間的輸入脈沖輸入端14，并分別在三個輸出16、18和20提供邊緣觸發(fā)脈沖。三個輸出被連接到三個電平轉(zhuǎn)移晶體管22、24和26的柵極端。分別與VPWR總線53和晶體管漏端節(jié)點36-40之間的電阻器30、32和33并聯(lián)的二極管42-46在這些節(jié)點將電壓鉗制到VPWR以阻止由于過電壓引起設(shè)備擊穿。
第四晶體管28具有連接到COM總線15的柵極和源極端以及通過電阻器35連接到VPWR總線53以及并行二極管48的漏極端。這用作共模暫態(tài)感應(yīng)晶體管。該感應(yīng)信息接著被智能處理以在共模暫態(tài)期間將IC的輸出保持在安全狀態(tài)，如下面將詳細(xì)描述。
輸入電路12是任何適合和期望設(shè)計的邏輯電路，其響應(yīng)于在端口14輸入脈沖的上升邊緣以在各自的輸出端18和20提供SET和ENABLE脈沖。輸入電路12還響應(yīng)于輸入脈沖的下降邊緣以在各自的輸出端18和20提供RESET和ENABLE脈沖。換句話說，輸入脈沖的前緣產(chǎn)生SET脈沖，后緣產(chǎn)生RESET脈沖，以及兩個邊緣產(chǎn)生ENABLE脈沖。
來自輸入電路12的輸出脈沖驅(qū)動各自的電平轉(zhuǎn)移晶體管22、24和26到導(dǎo)通，其依次下拉到各自的源端節(jié)點36、38和40。這些分別提供ENABLE N，SET N，以及RESET N信號。二極管42-48將在于VPWR有關(guān)的ENABLE N、SET N以及RESET N節(jié)點36-40的電壓鉗位以阻止如前所述的由于過電壓引起的設(shè)備擊穿。
電平轉(zhuǎn)移器10的高側(cè)功能由復(fù)用器單元50/鑒別器鎖存單元52以及單端變換單元54的差動提供。所有這些單元在與VPWR總線53和GND總線55之間連接。這些單元每個的運行將隨后描述。
復(fù)用器單元50包括3個全差動電路56-60。電路56的輸出“Ctrl1”和“Ctrl2”是互補信號，其控制電路58和60。
圖2示出了復(fù)用器單元50的一個適合的實現(xiàn)，但其它使用全差動拓?fù)浜蚇MOS晶體管的適合實現(xiàn)也可以用在本發(fā)明的范圍之內(nèi)。電路56包含晶體管68和70，其柵極由在節(jié)點36的ENABLE N信號以及參考電源源72(參見圖1)驅(qū)動。如圖2所示，這由在芯片產(chǎn)生的理想電壓源74表示，其給與電阻器78串聯(lián)的晶體管76饋電。偏置電流(圖2中示出是理想電壓源80)也在芯片內(nèi)產(chǎn)生。由于電子對空穴(hole)增加的移動性，N溝道MOS設(shè)備比P溝道設(shè)備運行得更快。因此，電路主要用NMOS設(shè)備實現(xiàn)。仍然參考圖2，電路58實現(xiàn)為一對晶體管82和84，而電路60實現(xiàn)為一對晶體管86和88。
如圖1所示，在“Enable N”節(jié)點36的電壓控制通過晶體管M7和M10的電流，其依次控制輸出SP和RP。
控制邏輯如下當(dāng)Enable N小于(PWR-Vref)時，電路56的Ctrl1輸出高，并啟動電路58，而電路56的Ctrl2輸出低，并不啟動(de-activated)電路60。激活電路56意思是Set N節(jié)點38和Seset N節(jié)點40(對應(yīng)于輸入脈沖)被采樣。因此，這響應(yīng)于輸入采樣狀態(tài)。
當(dāng)“Enable N”大于(PWR-Vref)時，Ctrl2輸出高并啟動電路60，而Ctrl1輸出低，并不啟動電路58。激活電路60意思是SP N和RP N(鑒別器鎖存單元52節(jié)點92和94的輸出)被采樣。這對應(yīng)于一HOLD狀態(tài)，電平轉(zhuǎn)移電路保持由鑒別器鎖存電路建立的前狀態(tài)。
“SP”和“RP”信號是復(fù)用器單元50的輸出，并取決于由電路56控制邏輯激活的塊(block)，它們響應(yīng)于施加給電路58和60的各自的輸入。
鑒別器鎖存電路52包含兩個全差動電路96和98以及鎖存電路100。電路96的輸出Ctrl3和Ctrl4是互補信號，其控制電路98和100。
圖3示出了圖1中電路96-100的優(yōu)選實施，但其他用全差動拓?fù)浜蚇MOS晶體管的實施也在本發(fā)明的范圍之內(nèi)。理想的電流源102和104片上(on-chip)生成于參考電流塊(未示出)。鎖存電路100由晶體管106和108形成，而電路96由晶體管110和112形成，以及電路98由晶體管114和116形成。
控制邏輯如下 當(dāng)沒有顯著的共模暫態(tài)信號時，晶體管28關(guān)閉，以及在節(jié)點41(參見圖1)的Dvdt N信號比在節(jié)點46的Reset N信號大。在這種情況下，電路96的Ctrl3輸出信號是高，并且電路98被啟動。激活電路98意思是電路58和60各自的SP和RP輸出(對應(yīng)于輸入脈沖)被采樣。因此，這也響應(yīng)于輸入采樣狀態(tài)。
當(dāng)在節(jié)點41的共模暫態(tài)晶體管小于Reset N信號時，Ctrl3輸出信號是高，以及電路100啟動。此時，Ctrl4輸出信號是低，并不啟動電路98。激活鎖存電路100意思是鎖存的輸出節(jié)點SP N和RP N與以前狀態(tài)相比沒有變化，因此這對應(yīng)于一HOLD狀態(tài)。
節(jié)點“SP N”和“RP N”是鑒別器鎖存電路52的輸出，并取決于由電路96控制邏輯啟動的電路，它們處于INPUT采樣狀態(tài)(響應(yīng)于“SET”和“Reset”信號)或HOLD狀態(tài)。因為低dv/dt N信號表示出現(xiàn)共模暫態(tài)，鎖存電路100被阻止響應(yīng)于SET信號，并且只要出現(xiàn)暫態(tài)就保持不啟動。如果當(dāng)瞬變開始時鎖存100啟動當(dāng)，則其將保持啟動直至重置。只要瞬變保持，則電路96和98就將不響應(yīng)于SET信號，以及鎖存100將保持不啟動。
差動單端轉(zhuǎn)換電路54包括一差動電路104。鎖存電路輸出，信號“SP N”和“RP N”是到電路104的輸出。上述電路50和52是全差動電路，其中它們各自的輸入和輸出是差動信號。這些差動信號“SP N”和“RPN”通過電路54轉(zhuǎn)換回單端信號“VOUT”。這是簡化設(shè)計下面電路所必須的，其處理來自電平轉(zhuǎn)移器方案的信號。
電路54的一個適合的實現(xiàn)如圖4中晶體管電平所示。再次，其他用全差動拓?fù)浜蚇MOS晶體管的實施也在本發(fā)明的范圍之內(nèi)。如所示的，電路54包括晶體管106-120。差動信號SP N和RP N被轉(zhuǎn)化成參考VOUT和GND之間一信號，以提供單端輸出。
在被連接到差動放大器的輸入晶體管114和118之前，差動信號SP N和RP N連接到源跟隨器晶體管106、108、110和112。源跟隨器相對于VPWR將SP N和RP N下移到以便它們能被晶體管114、118和116以及120形成的差動放大器使用。這將在其輸入的差動信號轉(zhuǎn)換成在其輸出VOUT的單端信號。
盡管本發(fā)明已經(jīng)針對其特殊實施例進(jìn)行描述，但許多其他的變化和改進(jìn)以及其他使用對于本領(lǐng)域技術(shù)人來說是顯而易見的。因此，本發(fā)明并不被限定在這里的具體公開中，其整個范圍由附屬權(quán)利要求所限定。
權(quán)利要求
1.一種電平轉(zhuǎn)移設(shè)備，其具有輸入側(cè)、輸出側(cè)以及連接該輸入側(cè)和輸出側(cè)的電平轉(zhuǎn)移電路；其中輸入側(cè)包括以在第一電源總線和第一參考總線間的第一電壓運行的輸入電路，該輸入電路適于接收參考第一電壓的輸入信號，并提供輸出；電平轉(zhuǎn)移電路連接到輸入電路的輸出；以及該輸出側(cè)以第二電源總線和第二參考總線間的第二電壓運行；第二總線分離并獨立于第一總線；以及輸出側(cè)包括具有全差動拓?fù)涞牡牡谝浑娐罚灰约拜敵鲭娐窂牡谝浑娐方邮杖顒虞斎氩⑻峁﹨⒖嫉诙妷旱膯味溯敵觥?br> 2.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)移設(shè)備，其中輸入電路的輸出包括響應(yīng)從第一電平到第二電平輸入信號轉(zhuǎn)換的第一信號，響應(yīng)從第二電平到第一電平輸入信號轉(zhuǎn)換的第二信號，以及響應(yīng)輸入信號每次轉(zhuǎn)換的第三信號。
3.根據(jù)權(quán)利要求2所述的電平轉(zhuǎn)移設(shè)備，其中電平轉(zhuǎn)移電路包括多個半導(dǎo)體開關(guān)，每一個半導(dǎo)體開關(guān)具有信號通路和控制終端，其中來自輸入電路的輸出信號分別連接到一個開關(guān)的控制端，以及開關(guān)的信號通路在第一參考總線和第二電源總線之間連接。
4.根據(jù)權(quán)利要求3所述的電平轉(zhuǎn)移設(shè)備，進(jìn)一步包括含有具有信號通路和控制端的附加半導(dǎo)體開關(guān)的共模暫態(tài)傳感器，其中控制端連接到第一參考總線，以及信號通路連接在第一參考總線和第二電源總線之間，傳感器運行以提供共模暫態(tài)的檢測輸出表示。
5.根據(jù)權(quán)利要求4所述的電平轉(zhuǎn)移設(shè)備，其中輸出側(cè)的第一電路運行以采樣響應(yīng)于第一和第二電平之間的輸入信號轉(zhuǎn)換的信號，保持響應(yīng)于轉(zhuǎn)換之間采樣信號值的信號，并將保持值以差動形式提供給輸出電路。
6.根據(jù)權(quán)利要求5所述的電平轉(zhuǎn)移設(shè)備，其中輸出側(cè)的第一電路包括一個部分，其在共模暫態(tài)出現(xiàn)時對共模暫態(tài)的檢測響應(yīng)以阻止表示輸入信號到達(dá)的信號傳到輸出電路，但其允許表示輸入信號中止的信號傳給輸出電路。
7.根據(jù)權(quán)利要求5所述的電平轉(zhuǎn)移設(shè)備，其中輸出側(cè)的第一電路包括一個部分，其在共模暫態(tài)出現(xiàn)時對共模暫態(tài)的檢測響應(yīng)以阻止表示輸入信號從第一電平到第二電平的轉(zhuǎn)換的信號傳到輸出電路，但其允許表示輸入信號從第二電平到第一電平轉(zhuǎn)換的信號傳給輸出電路。
8.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)移設(shè)備，其中輸出側(cè)的第一電路運行以采樣響應(yīng)于第一和第二電平之間的輸入信號的轉(zhuǎn)換的信號，以保持對應(yīng)于在轉(zhuǎn)換之間采樣信號值的信號，并將保持值以差動形式提供給輸出電路。
9.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)移設(shè)備，其中輸入電路的輸出包含對應(yīng)于從在第一參考總線的信號電平到在第一電源總線的信號電平方向轉(zhuǎn)換的第一信號，對應(yīng)于從第一電源電平到第一參考電平方向的輸入信號的轉(zhuǎn)換的第二信號，以及第三信號，上述第一、第二和第三信號在各自的輸出端可用。
10.根據(jù)權(quán)利要求9所述的電平轉(zhuǎn)移設(shè)備，其中所述電平轉(zhuǎn)移電路包含多個MOSFET，每一個MOSFET具有分別連接到輸入電路的一個輸出的柵極端，以及源-漏極信號通路連接在第一參考總線和第二電源總線之間。
11.根據(jù)權(quán)利要求10所述的電平轉(zhuǎn)移設(shè)備，其中所述MOSFET是n溝道MOSFET。
12.根據(jù)權(quán)利要求9所述的電平轉(zhuǎn)移設(shè)備，進(jìn)一步包括含有具有連接到第一參考總線的柵極引出線的附加MOSFET的共模暫態(tài)傳感器，以及在第一參考總線和第二電源總線之間連接的源-漏極信號通路，所述傳感器運行以提供表示共模暫態(tài)檢測的輸出。
13.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)移設(shè)備，其中第一電路運行以采樣表示在其在第一和第二電平之間轉(zhuǎn)換的輸入信號的信號，并包括具有第一和第二互補輸出的鎖存電路，其運行以保持對應(yīng)于轉(zhuǎn)換之間采樣值的信號，并將其輸出作為輸入供給輸出電路。
14.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)移設(shè)備，進(jìn)一步包括一可運行以檢測共模暫態(tài)的感測電路；以及當(dāng)出現(xiàn)共模暫態(tài)時，其中輸出側(cè)第一電路的一部分響應(yīng)于共模暫態(tài)的檢測以阻止表示輸入信號到達(dá)的通過信號傳到輸出電路，但其允許表示輸入信號中止的信號傳給輸出電路。
15.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)移設(shè)備，其中該設(shè)備電路包含大量晶體管，其每個都是n-溝道MOSFET。
16.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)移設(shè)備，其中電路實現(xiàn)為集成電路芯片。
全文摘要
一種電平轉(zhuǎn)移設(shè)備，其具有以第一電壓電平運行的輸入側(cè)和以第二電壓電平運行的輸出側(cè)以及連接輸入和輸出側(cè)的電平轉(zhuǎn)移電路。輸入電路接收參考第一電壓電平的輸入信號并提供對應(yīng)于輸入信號轉(zhuǎn)換的單獨輸出。該電平轉(zhuǎn)移電路包括具有分別連接至輸入電路每個輸出的柵極的MOSFET；以及在第二電壓和第一電壓參考之間連接的源－漏極通路。輸出側(cè)具有差動拓?fù)?，并包括一響?yīng)于輸入信號轉(zhuǎn)換的樣本信號的第一電路，保持轉(zhuǎn)換間的采樣，以及一接收差動形式的保持的采樣信號并為了由其他電路使用而將其轉(zhuǎn)化成單端形式的輸出電路。當(dāng)出現(xiàn)共模暫態(tài)時該電路還阻止輸入信號。在操作的關(guān)鍵通路中，該設(shè)備專門用n溝道MOSFET實現(xiàn)為集成電路。
文檔編號H03K19/094GK1981440SQ200580016680
公開日2007年6月13日 申請日期2005年3月28日 優(yōu)先權(quán)日2004年3月26日
發(fā)明者M·蘇布拉馬尼亞恩, R·莫哈納韋盧 申請人:國際整流器公司