專利名稱：：一種時鐘頻率檢測與轉換裝置的制作方法
技術領域：
：本發(fā)明涉及時鐘(clock)，尤其涉及一種時鐘頻率檢測與轉換裝置，不但可自動檢測輸入時鐘的頻率，還可將輸入時鐘的頻率分頻(frequencydivider)至集成電路(integratedcircuit，IC)所需的頻率。
背景技術：
：一般集成電路的主工作頻率是固定的，如通用串行總線(universalserialbus，USB)控制器(controller)通常必須工作在6MHz(低速)或是48MHz(全速)，因此提供給該IC的振蕩器(oscillator)必須使用6MHz或48MHz，或者使用6MHz或12MHz振蕩器，再經(jīng)過一內部鎖相環(huán)回路(phase-locked-loop，PLL)將其倍頻至48MHz。由于市場銷售的振蕩器依不同頻率有不同體積大小，不同售價與方便購得與否的限制，當IC限制使用某一固定頻率的振蕩器，而該振蕩器在市場上缺貨，或是該購得的振蕩器體積太大，均會影響整個系統(tǒng)產(chǎn)品的生產(chǎn)和應用靈活性。
發(fā)明內容有鑒于上述問題，本發(fā)明的目的是提供一種時鐘頻率檢測與轉換裝置，只要輸入時鐘的頻率為一集成電路工作頻率的整數(shù)倍，即可通過適當?shù)姆诸l產(chǎn)生該集成電路所需的工作頻率。為達成上述目的，本發(fā)明提供了一種時鐘頻率檢測與轉換裝置，用于接收一輸入時鐘，并產(chǎn)生一輸出時鐘，該裝置包含一脈沖寬度檢測器，用于接收前述輸入時鐘，并計算該輸入時鐘的脈沖寬度后，產(chǎn)生一脈沖寬度數(shù)據(jù)；一比較單元，用于接收前述脈沖寬度數(shù)據(jù)并與多個比較數(shù)據(jù)進行比較后，產(chǎn)生一組比較信號；一編碼器，用于接收前述比較信號后產(chǎn)生一個選擇信號；多個分頻器，每一分頻器用于接收前述輸入時鐘，并對該輸入時鐘分別除以不同值后，產(chǎn)生不同頻率的分頻信號；以及一多路選擇器，用于接收前述輸入時鐘與前述多個分頻信號，并根據(jù)前述選擇信號選擇其中一信號輸出作為前述輸出時鐘。綜上所述，只要輸入時鐘的工作頻率為輸出時鐘工作頻率的整數(shù)倍，本發(fā)明即可自動檢測出輸入時鐘的頻率，再將相對應的分頻信號輸出，作為輸出時鐘再送給集成電路使用。如此，輸入時鐘的頻率就有很多選擇性。所以，集成電路便可搭配各種頻率的振蕩器使用，而不需生產(chǎn)不同的集成電路來搭配不同頻率的振蕩器，大大增加了集成電路搭配振蕩器使用上的靈活性。圖1是本發(fā)明與集成電路的關系示意圖。圖2是本發(fā)明時鐘頻率檢測與轉換裝置的結構示意圖。圖3是本發(fā)明脈沖寬度檢測器的一種結構的示意圖。圖4是本發(fā)明脈沖寬度檢測器的另一種結構的示意圖。具體實施例方式圖1是本發(fā)明與集成電路的關系示意圖。本發(fā)明的時鐘頻率檢測與轉換裝置100根據(jù)內置低頻時鐘發(fā)生器120所產(chǎn)生的時鐘RCLK，檢測輸入時鐘CLK_IN的頻率并通過適當?shù)姆诸l處理后，產(chǎn)生信號SYS_CLK再供集成電路110使用。如此，集成電路110便可搭配各種頻率的振蕩器使用，而不需生產(chǎn)不同集成電路來搭配不同的振蕩器。以USB控制器為例，便可允許該集成電路搭配6MHz、12MHz、18MHz、24MHz、或48MHZ的振蕩器，或是由另一系統(tǒng)輸出一時鐘給該集成電路，只要該時鐘為該集成電路工作頻率的整數(shù)倍即可。圖2是本發(fā)明時鐘頻率檢測與轉換裝置的結構示意圖。本發(fā)明的時鐘頻率檢測與轉換裝置100是根據(jù)一個工作頻率為f3的參考時鐘RCLK，接收一個工作頻率為f1的輸入時鐘CLK_IN，產(chǎn)生一個工作頻率為f2的輸出時鐘SYS_CLK。裝置100包含多個分頻器202～20m、一多路選擇器210、一脈沖寬度檢測器220、一周期頻率對應表230、一比較單元240以及一編碼器250。脈沖寬度檢測器220首先接收輸入時鐘CLK_IN，并根據(jù)參考時鐘RCLK來計算在參考時鐘RCLK的一個脈沖寬度中，輸入時鐘CLK_IN的周期數(shù)目S，并輸出為脈沖寬度數(shù)據(jù)。周期頻率對應表230包含多個不同輸入時鐘周期數(shù)目范圍與不同輸入時鐘預估頻率的對應關系。比較單元240接收輸入時鐘CLK_IN的脈沖寬度數(shù)據(jù)S，并根據(jù)周期頻率對應表230的多個比較數(shù)據(jù)產(chǎn)生一組比較信號。編碼器250接收該比較信號，加以編碼后產(chǎn)生一選擇信號SB。每一分頻器202～20m均接收輸入時鐘CLK_IN，并對頻率f1分別除以不同的整數(shù)值后，分別產(chǎn)生不同的分頻信號Db2～Dbm。多路選擇器210接收不同的分頻信號Db2～Dbm以及輸入時鐘CLK_IN(其實等于將工作頻率f1除以1)，并根據(jù)選擇信號SB，選擇相對應的信號(CLK_IN或Db2～Dbm之一)輸出為前述輸出時鐘SYS_CLK。圖3是本發(fā)明脈沖寬度檢測器的結構示意圖。脈沖寬度檢測器220包含一計數(shù)器310、一上升沿(risingedge)觸發(fā)器320、一下降沿(fallingedge)觸發(fā)器330以及一減法器340。計數(shù)器310接收輸入時鐘CLK_IN，累計輸入時鐘周期數(shù)并輸出。當參考時鐘RCLK產(chǎn)生上升沿時，上升沿觸發(fā)器320將輸入時鐘周期數(shù)鎖存(latch)至輸出端并輸出為上升沿觸發(fā)周期數(shù)S+。當參考時鐘RCLK產(chǎn)生下降沿時，下降沿觸發(fā)器330將輸入時鐘周期數(shù)鎖存至輸出端并輸出為下降沿觸發(fā)周期數(shù)S-。接著，減法器340將下降沿觸發(fā)周期數(shù)S-減去上升沿觸發(fā)周期數(shù)S+，并取其絕對值(即若所得為負數(shù)，則取其2的補碼作輸出)，以產(chǎn)生一個周期數(shù)目S，這個值也就是參考時鐘RCLK的一個脈沖寬度，其以輸入時鐘CLK_IN周期數(shù)量為計算單位。因為參考時鐘RCLK的頻率是固定且是已知的，同時，輸入時鐘CLK_IN的頻率也是穩(wěn)定的，因此，從參考時鐘RCLK的一個脈沖寬度中產(chǎn)生的輸入時鐘CLK_IN周期數(shù)目S，便可輕易推算出輸入時鐘CLK_IN的頻率。值得注意的是，脈沖寬度檢測器220’也可以利用一計數(shù)器310、兩個上升沿觸發(fā)器320、320’、一非門350以及一減法器340來實施，如圖4所示。非門350接收參考時鐘RCLK，將其反相后輸出為一反相參考時鐘(-RCLK)，再提供給上升沿觸發(fā)器320’使用。上升沿觸發(fā)器320’接收反相參考時鐘(-RCLK)與計數(shù)器310產(chǎn)生的輸入時鐘周期數(shù)，當前述反相參考時鐘(-RCLK)產(chǎn)生上升沿時(也就是參考時鐘RCLK產(chǎn)生下降沿時)，將前述輸入時鐘周期數(shù)鎖存至輸出端并輸出為一下降沿觸發(fā)周期數(shù)S-。圖4的其它單元的功能與圖3相同，不再重復贅述。表一周期頻率對應表表一是本發(fā)明周期頻率對應表的一個例子。上述由參考時鐘RCLK的一個脈沖寬度中產(chǎn)生的輸入時鐘CLK_IN周期數(shù)目S，來推算輸入時鐘CLK_IN的工作頻率f1的過程并不是通過數(shù)學計算，而是根據(jù)預先建好的周期數(shù)目S、SYS_CLK的工作頻率f2與CLK_IN的工作頻率f1的對應表，利用查表(lookuptable)方式快速將輸入時鐘CLK_IN的工作頻率f1求出。表一的周期頻率對應表僅是建構本發(fā)明周期頻率對應表的一個例子，本發(fā)明不以此為限。表一包含二個字段周期數(shù)目S與輸出時鐘SYS_CLK的工作頻率f2。假設，參考時鐘RCLK的周期長度(cyclelength)為CYC_rclk、期望的輸出時鐘SYS_CLK的周期長度為CYC_sys，并且CYC_rclk＝K*CYC_sys，其中K為整數(shù)。當減法器340的輸出端產(chǎn)生的輸入時鐘CLK_IN周期數(shù)目S落入表一中周期數(shù)目S字段的六個范圍之一時，即可找出其相對應的輸入時鐘CLK_IN的預估頻率f1及其分頻選擇。假設f1分別為48MHz、36MHz、24MHz、12MHz和6MHz時，若想得到F2＝6MHz，在K＝2情況下會有CYC_rclk＝2*CYC_sys，即1/F3＝2*1/F2＝＞F3＝3(MHz)，那么，通過脈沖寬度檢測器測量周期數(shù)目S，并根據(jù)表一和S數(shù)找到F1需要的分頻選擇，即表一中F2所在段。將上述過程列于表二，以便更好地理解本發(fā)明。表二周期頻率對應表可以軟件形態(tài)被儲存于一寄存器(register)中、或是一隨機存取存儲器(RAM)、或是一只讀存儲器(ROM)中，也可以利用一硬連接(hard-wired)邏輯電路來實施。當周期頻率對應表以軟件形態(tài)存在時，比較單元可搭配一固件(firmware)來完成其比較功能。而當周期頻率對應表以硬件形態(tài)實現(xiàn)時，比較單元也可搭配一硬連接邏輯電路來實施其比較功能。以表一中周期數(shù)目S的六個范圍為例，比較單元應包含六個比較器且輸出6個比較信號，但其中只會有一個比較信號的輸出不同。不論是以軟件或硬件形態(tài)實施，比較單元240必須產(chǎn)生一組比較信號，使編碼器250根據(jù)該組比較信號產(chǎn)生選擇信號SB。多路選擇器210則根據(jù)該選擇信號SB選擇一分頻信號Db2～Dbm或輸入時鐘CLK_IN輸出，作為輸出時鐘SYS_CLK。由于比較器為已知技術，詳細內容不再重復說明。請參考圖2與表一，若圖2的時鐘頻率檢測與轉換裝置100具有表一的周期頻率對應表，則表示時鐘頻率檢測與轉換裝置100需具有5個分頻器，且除數(shù)分別為2、4、6、8以及10。所以，時鐘頻率檢測與轉換裝置100可使用的輸入時鐘CLK_IN的頻率可以為輸出時鐘SYS_CLK頻率的2、4、6、8以及10倍數(shù)。例如，當所需要的輸出時鐘SYS_CLK的頻率為100KHz，則輸入時鐘CLK_IN的頻率可以為100KHz、200KHz、300KHz、400KHz、500KHz以及1MHz。當然，時鐘頻率檢測與轉換裝置100的分頻器越多，所需要的周期頻率對應表也要相對應的增加，而可輸入的輸入時鐘CLK_IN的頻率的范圍也越廣。所以，時鐘頻率檢測與轉換裝置100的分頻器數(shù)量與除數(shù)值是根據(jù)輸入時鐘CLK_IN的頻率的范圍來決定。綜上所述，只要輸入時鐘CLK_IN的工作頻率f1為輸出時鐘SYS_CLK工作頻率f2的整數(shù)倍，本發(fā)明即可自動檢測出輸入時鐘CLK_IN的頻率，再將相對應的分頻信號輸出，作為輸出時鐘SYS_CLK，再送給集成電路110使用。如此，輸入時鐘CLK_IN的頻率就有很多選擇性。所以，集成電路110便可搭配各種頻率的振蕩器使用，而不需生產(chǎn)不同的集成電路來搭配不同的頻率的振蕩器，大幅增加集成電路搭配振蕩器使用上的靈活性。以上雖以實施例說明本發(fā)明，但并不因此限定本發(fā)明的范圍，只要不脫離本發(fā)明的要旨，本領域技術人員可進行各種變形或變更。權利要求1.一種時鐘頻率檢測與轉換裝置，用于接收一輸入時鐘，并產(chǎn)生一輸出時鐘，該裝置包含一脈沖寬度檢測器，用于接收前述輸入時鐘，并計算該輸入時鐘的脈沖寬度后，產(chǎn)生一脈沖寬度數(shù)據(jù)；一比較單元，用于接收前述脈沖寬度數(shù)據(jù)并與多個比較數(shù)據(jù)進行比較后，產(chǎn)生一組比較信號；一編碼器，用于接收前述比較信號后產(chǎn)生一個選擇信號；多個分頻器，每一分頻器用于接收前述輸入時鐘，并對該輸入時鐘分別除以不同值后，產(chǎn)生不同頻率的分頻信號；以及一多路選擇器，用于接收前述輸入時鐘與前述多個分頻信號，并根據(jù)前述選擇信號選擇其中一信號輸出作為前述輸出時鐘。2.如權利要求1所述的時鐘頻率檢測與轉換裝置，其中前述輸入時鐘的頻率為前述輸出時鐘頻率的整數(shù)倍。3.如權利要求2所述的時鐘頻率檢測與轉換裝置，其中前述脈沖寬度檢測器還接收一參考時鐘，并根據(jù)該參考時鐘計數(shù)前述輸入時鐘的周期數(shù)，作為前述脈沖寬度數(shù)據(jù)。4.如權利要求3所述的時鐘頻率檢測與轉換裝置，其中前述脈沖寬度檢測器包含一計數(shù)器，接收前述輸入時鐘，計數(shù)該輸入時鐘的周期數(shù)并輸出一計數(shù)數(shù)據(jù)；一上升沿觸發(fā)器，用于接收前述參考時鐘，在該參考時鐘的上升沿時將前述計數(shù)數(shù)據(jù)鎖存住，并輸出一第一鎖存數(shù)據(jù)；一下降沿觸發(fā)器，用于接收前述參考時鐘，在該參考時鐘的下降沿時將前述計數(shù)數(shù)據(jù)鎖存住，并輸出一第二鎖存數(shù)據(jù)；以及一減法器，將前述第二鎖存數(shù)據(jù)減去第一鎖存數(shù)據(jù)后，取絕對值，以產(chǎn)生前述脈沖寬度數(shù)據(jù)。5.如權利要求3所述的時鐘頻率檢測與轉換裝置，其中前述脈沖寬度檢測器包含一計數(shù)器，接收前述輸入時鐘，計數(shù)該輸入時鐘的周期數(shù)并輸出一計數(shù)數(shù)據(jù)；一第一上升沿觸發(fā)器，用于接收前述參考時鐘，在該參考時鐘的上升沿時將前述計數(shù)數(shù)據(jù)鎖存住，并輸出一第一鎖存數(shù)據(jù)；一非門，接收前述參考時鐘，將其反相后輸出為一反相參考時鐘；一第二上升沿觸發(fā)器，用于接收前述反相參考時鐘，并在該反相參考時鐘的上升沿時將前述計數(shù)數(shù)據(jù)鎖存住，并輸出一第二鎖存數(shù)據(jù)；以及一減法器，將前述第二鎖存數(shù)據(jù)減去第一鎖存數(shù)據(jù)后，取絕對值，以產(chǎn)生前述脈沖寬度數(shù)據(jù)。6.如權利要求3所述的時鐘頻率檢測與轉換裝置，還包括一周期頻率對應表，來存儲并輸出前述多個比較數(shù)據(jù)，這些比較數(shù)據(jù)對應于不同輸入時鐘預估頻率時的周期數(shù)。7.如權利要求6所述的時鐘頻率檢測與轉換裝置，其中前述周期頻率對應表的多個比較數(shù)據(jù)被儲存于一寄存器中、或是一隨機存取存儲器中、或是一只讀存儲器中。8.如權利要求6所述的時鐘頻率檢測與轉換裝置，其中前述周期頻率對應表是利用一硬連接邏輯電路來實施。9.如權利要求6所述的時鐘頻率檢測與轉換裝置，其中前述周期頻率對應表是以軟件形態(tài)與存儲單元結合來實施。10.如權利要求1所述的時鐘頻率檢測與轉換裝置，其中前述比較單元包含多個比較器，其中只會有一個比較信號的輸出不同。全文摘要本發(fā)明提供一種時鐘頻率檢測與轉換裝置，其包含多個分頻器、一多路選擇器、一脈沖寬度檢測器、一比較單元以及一編碼器。本發(fā)明可自動檢測輸入時鐘的工作頻率，再根據(jù)檢測到的工作頻率，將輸入時鐘除以一預定整數(shù)倍率后，使之成為集成電路所需的工作頻率的時鐘。文檔編號H03K3/00GK101018052SQ20061000310公開日2007年8月15日申請日期2006年2月10日優(yōu)先權日2006年2月10日發(fā)明者莊喬棟申請人:凌陽科技股份有限公司