專利名稱：三階σ－δ調制器的制作方法
技術領域：
本發(fā)明是涉及∑-Δ調制器，更明確地說，是涉及具有前饋通路的三階∑-Δ調制器。
背景技術：
∑-Δ調制器的應用非常廣泛，例如助聽器、蜂巢式電話、以及需要于音頻與數(shù)字信號格式間進行轉換的其它電子設備。近年來，三階或更高階∑-Δ調制器在低功耗與高解析的應用中(如語音IP及音頻編譯碼器)備受矚目。
為描繪∑-Δ調制器的特征，必須定義兩個轉換函數(shù)。此二函數(shù)為信號轉換函數(shù)(STF)與噪聲轉換函數(shù)(NTF)。STF的定義為從該調制器的輸入至輸出的轉換函數(shù)，而NTF的定義為從量化噪聲源至輸出的轉換函數(shù)。以1位、單回路∑-Δ調制器為例，我們可以看出，NTF為高通濾波函數(shù)，而STF為低通濾波函數(shù)。也就是，低頻處的噪聲會被抑制，而低頻輸入信號則會毫不受影響地通過該調制器。接著，后方的濾波器(數(shù)字式或模擬式)便可移除高頻噪聲，從而留下該信號的低頻部份，具有經改良的信號至噪聲失真比(SNDR)。
當設計特定階的∑-Δ調制器用于低功率或低電壓應用中時，重要的是必須抑制噪聲電平，以便確保該調制器的穩(wěn)定性，不會對該調制器的輸出擺動造成負面影響。所以，本發(fā)明的目的便是提供一種供低功率與低電壓應用使用的∑-Δ調制器，以便在可接受的應用頻寬中確保有最大的SNDR與最大的穩(wěn)定性。

發(fā)明內容
本發(fā)明是涉及一種解決因先前技術的限制與缺點所造成的種種問題的經改良的三階∑-Δ調制器與方法。
根據本發(fā)明一具體實施例，提供一種三階∑-Δ調制器，其包括第一加法單元，用以接收輸入信號；第一積分網絡，連接至該第一加法單元的輸出；第二積分網絡，用以接收該第一積分網絡的輸出；第二加法單元，連接至該第二積分網絡的輸出；第三積分網絡，連接至該第二加法單元的輸出；以及前饋通路，從該第一積分網絡的輸出接至該第二加法單元的輸入。
另，根據本發(fā)明，提供一種三階∑-Δ調制器，其包括第一加法單元，用以接收輸入信號；第一積分網絡，連接至該第一加法單元的輸出；第二積分網絡，用以接收該第一積分網絡的輸出；第二加法單元，連接至該第二積分網絡的輸出；第三積分網絡，連接至該第二加法單元的輸出；第三加法單元，連接至該第三積分網絡的輸出；以及前饋通路，從該第二積分網絡的輸出接至該第三加法單元的輸入。
又，根據本發(fā)明，提供一種三階∑-Δ調制器，其包括第一加法單元，用以接收輸入信號；第一積分網絡，連接至該第一加法單元的輸出；第二加法單元，連接至該第一積分網絡的輸出；第二積分網絡，連接至該第二加法單元的輸出；第三積分網絡，用以接收該第二積分網絡的輸出；第三加法單元，連接至該第三積分網絡的輸出；以及前饋通路，從該第一積分網絡的輸出接至該第三加法單元的輸入。
再，根據本發(fā)明，提供一種三階∑-Δ調制器，其包括第一加法單元，用以接收輸入信號；第一積分網絡，連接至該第一加法單元的輸出；第二加法單元，連接至該第一積分網絡的輸出；第二積分網絡，連接至該第二加法單元的輸出；第三加法單元，連接至該第二積分網絡的輸出；第三積分網絡，連接至該第三加法單元的輸出；以及前饋通路，從該第一加法單元的輸出接至該第三加法單元的輸入。
再，根據本發(fā)明，提供一種對輸入信號進行調制以產生輸出數(shù)字信號的方法，其包括提供第一加法單元，用以接收該輸入信號；將第一積分網絡連接至該第一加法單元的輸出；提供第二積分網絡，用以接收該第一積分網絡的輸出；將第二加法單元連接至該第二積分網絡的輸出；將第三積分網絡連接至該第二加法單元的輸出；以及將該第一積分網絡的輸出處的已調制信號前饋至該第二加法單元的輸入。
再，根據本發(fā)明，提供一種對輸入信號進行調制以產生輸出數(shù)字信號的方法，其包括提供第一加法單元，用以接收該輸入信號；將第一積分網絡連接至該第一加法單元的輸出；提供第二積分網絡，用以接收該第一積分網絡的輸出；將第二加法單元連接至該第二積分網絡的輸出；將第三積分網絡連接至該第二加法單元的輸出；將第三加法單元連接至該第三積分網絡的輸出；以及將該第二積分網絡的輸出處的已調制信號前饋至該第三加法單元的輸入。
再，根據本發(fā)明，提供一種對輸入信號進行調制以產生輸出數(shù)字信號的方法，其包括提供第一加法單元，用以接收該輸入信號；將第一積分網絡連接至該第一加法單元的輸出；將第二加法單元連接至該第一積分網絡的輸出；將第二積分網絡連接至該第二加法單元的輸出；提供第三積分網絡，用以接收該第二積分網絡的輸出；將第三加法單元連接至該第三積分網絡的輸出；以及將該第一積分網絡的輸出處的已調制信號前饋至該第三加法單元的輸入。
再，根據本發(fā)明，提供一種對輸入信號進行調制以產生輸出數(shù)字信號的方法，其包括提供第一加法單元，用以接收該輸入信號；將第一積分網絡連接至該第一加法單元的輸出；將第二加法單元連接至該第一積分網絡的輸出；將第二積分網絡連接至該第二加法單元的輸出；將第三加法單元連接至該第二積分網絡的輸出；將第三積分網絡連接至該第三加法單元的輸出；以及將該第一加法單元的輸出處的已調制信號前饋至該第三加法單元的輸入。
于下文的說明中將部份提出本發(fā)明的其它特點與優(yōu)點，而且從該說明中將了解本發(fā)明其中一部份，或者通過實施本發(fā)明亦可了解。通過權利要求中特別列出的元件與組合將可了解且達成本發(fā)明的特點與優(yōu)點。
應該了解的是，上文的概要說明以及下文的詳細說明都僅供作例示與解釋，其并未限制本文所主張的發(fā)明。


當結合各隨附附圖而閱覽時，即可更好地了解本發(fā)明之前披露的摘要以及下文詳細說明。為達本發(fā)明的說明目的，各附圖里繪有現(xiàn)屬較佳的各具體實施例。然應了解本發(fā)明并不限于所繪的精確排置方式及設備裝置。
在各附圖中圖1A與1B為根據本發(fā)明一具體實施例的∑-Δ調制器的方框圖；圖1C為圖1A中所示的∑-Δ調制器替代例的方框圖；圖2為根據本發(fā)明另一具體實施例的∑-Δ調制器的方框圖；圖3為根據本發(fā)明又一具體實施例的∑-Δ調制器的方框圖；圖4為根據本發(fā)明再一具體實施例的∑-Δ調制器的方框圖；
圖5A為根據本發(fā)明一具體實施例的∑-Δ調制器的模擬結果的功率頻譜關系圖；圖5B為圖5A中所示的∑-Δ調制器的SNDR(信號至噪聲失真比)的頻譜；以及圖6為根據本發(fā)明再一具體實施例的∑-Δ調制器的方框圖。
主要元件標記說明10∑-Δ調制器10’ ∑-Δ調制器11第一積分網絡12第二積分網絡13第三積分網絡14模擬至數(shù)字轉換器15數(shù)字至模擬轉換器16前饋通路17第一反饋通路18第二反饋通路19第三反饋通路20∑-Δ調制器21第一加法單元22第二加法單元23第三加法單元24第四加法單元26前饋通路27第一反饋通路
28第二反饋通路30∑-Δ調制器36前饋通路37第一反饋通路38第二反饋通路40∑-Δ調制器46前饋通路47第一反饋通路48第二反饋通路60∑-Δ調制器61第一積分網絡62第二積分網絡63第三積分網絡64截訊器66前饋通路67第一反饋通路68第一反饋通路71第一加法單元72第二加法單元131 增益單元132 加法單元133 延遲單元
具體實施例方式
圖1A與1B為根據本發(fā)明一具體實施例的∑-Δ調制器10的方框圖。參考圖1A，∑-Δ調制器10包含第一積分網絡11、第二積分網絡12、第三積分網絡13、第一加法單元21、第二加法單元22、第三加法單元23、以及前饋通路16。第一積分網絡11、第二積分網絡12、以及第三積分網絡13會串接在一起，以使積分網絡輸出被連接至接續(xù)積分網絡的輸入。再者，第一積分網絡11、第二積分網絡12、以及第三積分網絡13會分別被連接至第一加法單元21、第二加法單元22、以及第三加法單元23。第一加法單元21會于正終端處接收輸入模擬信號X(Z)。第二加法單元22是設置在第一積分網絡11與第二積分網絡12之間。第三加法單元23是設置在第二積分網絡12與第三積分網絡13之間。前饋通路16(包含增益系數(shù)C1)會將第一積分網絡11的輸出連接至第三加法單元23的正輸入。
∑-Δ調制器10進一步包含模擬至數(shù)字轉換器(ADC)14以及數(shù)字至模擬轉換器(DAC)15。ADC 14會接收第三積分網絡23的輸出且產生輸出數(shù)字信號Y(Z)。DAC 15會將該數(shù)字信號Y(Z)轉換成模擬信號。第一反饋通路17會將DAC 15的輸出處的模擬信號連接至第一加法單元21的負輸入。第二反饋通路18會將DAC 15的輸出處的模擬信號連接至第三加法單元23的負輸入。第一反饋通路17與第二反饋通路18是用來降低∑-Δ調制器10中的噪聲。
第一積分網絡11、第二積分網絡12、以及第三積分網絡13的增益系數(shù)分別為A1、A2、以及A3。參考圖1B，舉例來說，第三積分網絡13包含增益系數(shù)為A3的增益單元131、加法單元132、以及延遲單元133。ADC 14會產生一因為其模擬至數(shù)字運算的量化誤差Q。積分網絡11、12、13、ADC 14、以及DAC 15的功能、運算、以及構造均為所屬技術領域的技術人員所熟知且不會在本文中作詳細討論。
∑-Δ調制器10的效能可取決于下面的噪聲轉換函數(shù)(NTF)。
NTF＝(Z-1)3/((Z-1)3+A3(Z-1)2+A1A3C1(Z-1)+A1A2A3)其中Z是Z-轉換變量，A1、A2、以及A3分別是第一積分網絡11、第二積分網絡12、以及第三積分網絡13的增益系數(shù)，而C1則是前饋通路16的增益系數(shù)。
通過調整上述這些系數(shù)A1、A2、A3、以及C1便可達到預期的∑-Δ調制器。于根據本發(fā)明其中一具體實施例中，上述這些增益系數(shù)A1、A2、A3、以及C1分別約為0.4、0.1、0.2、以及0.8。
于根據本發(fā)明其中一具體實施例中，可移除第二加法單元22以降低電路復雜度。于此情況中，第一積分網絡11的輸出會直接被耦合至第二積分網絡12。移除第二加法單元22并不會對∑-Δ調制器10的效能造成負面影響。于其它具體實施例中，會有反饋通路連接至第二加法單元22以改良效能，如圖1C所示。圖1C為圖1A中所示的∑-Δ調制器10替代例的方框圖。參考圖1C，除了第三反饋通路19之外，∑’-Δ調制器10’和∑-Δ調制器10具有相同的結構。第三反饋通路19會將第三積分網絡13的輸出連接至第二加法單元22的負輸入，用來進一步降低∑-Δ調制器10’中的噪聲。
圖2為根據本發(fā)明另一具體實施例的∑-Δ調制器20的方框圖。參考圖2，除了前饋通路26以外，∑-Δ調制器20的結構均與圖1A中所示的∑-Δ調制器10相同，前饋通路26會將第二積分網絡12的輸出連接至第四加法單元24的輸入。第四加法單元24是設置在第三積分網絡13與ADC 14之間。于根據本發(fā)明的其中一具體實施例中，可移除第二加法單元22以降低電路復雜度。第一反饋通路27會將DAC 15的輸出連接至第一加法單元21的負輸入。第二反饋通路28會將DAC 15的輸出連接至第三加法單元23的負輸入。∑-Δ調制器20的NTF如下。
NTF＝(Z-1)3/((Z-1)3+A3(Z-1)2+A1A2C1(Z-1)+A1A2A3)其中Z是Z-轉換變量，A1、A2、以及A3分別是第一積分網絡11、第二積分網絡12、以及第三積分網絡13的增益系數(shù)，而C1則是前饋通路26的增益系數(shù)。
圖3為根據本發(fā)明又一具體實施例的∑-Δ調制器30的方框圖。參考圖3，除了前饋通路36與第二反饋通路38以外，∑-Δ調制器30的結構均與圖2中所示的∑-Δ調制器20相同，前饋通路36會將第一積分網絡11的輸出連接至第四加法單元24的輸入。于根據本發(fā)明的其中一具體實施例中，可移除第三加法單元23以降低電路復雜度。第一反饋通路37會將DAC 15的輸出連接至第一加法單元21的負輸入。第二反饋通路38會將DAC 15的輸出連接至第二加法單元22的負輸入。∑-Δ調制器30的NTF如下。
NTF＝(Z-1)3/((Z-1)3+A1C1(Z-1)2+A2A3(Z-1)+A1A2A3)其中Z是Z-轉換變量，A1、A2、以及A3分別是第一積分網絡11、第二積分網絡12、以及第三積分網絡13的增益系數(shù)，而C1則是前饋通路36的增益系數(shù)。
圖4為根據本發(fā)明再一具體實施例的∑-Δ調制器40的方框圖。參考圖4，除了前饋通路46以外，∑-Δ調制器40的結構均與圖3中所示的∑-Δ調制器30相同，前饋通路46會將第一加法單元21的輸出連接至第三加法單元23的輸入。第一反饋通路47會將DAC 15的輸出連接至第一加法單元21的負輸入。第二反饋通路48會將DAC 15的輸出連接至第二加法單元22的負輸入?！?Δ調制器40的NTF如下。
NTF＝(Z-1)3/((Z-1)3+A3C1(Z-1)2+A2A3(Z-1)+A1A2A3)其中Z是Z-轉換變量，A1、A2、以及A3分別是第一積分網絡11、第二積分網絡12、以及第三積分網絡13的增益系數(shù)，而C1則是前饋通路46的增益系數(shù)。
圖5A為根據本發(fā)明一具體實施例的∑-Δ調制器的模擬結果的功率頻譜關系圖。于該仿真結果中是利用1位、單回路∑-Δ調制器(如圖1A中所示的∑-Δ調制器10)來調變1KHz頻率處的正弦波信號。參考圖5，假定頻寬為20K，那么大部份的量化誤差或噪聲Q，尤其是頻率20K以上的噪聲，均會被濾除。
圖5B為圖5A中所示的∑-Δ調制器的SNDR(信號至噪聲失真比)的頻譜關系圖。SNDR是用來表示轉換器線性的量測值。參考圖5B，該三階∑-Δ調制器的SNDR于-2dB全擺動處約為101dB。
雖然上述參考圖1A、1B、2、3、以及4的具體實施例系關于將模擬輸入X(Z)轉換成數(shù)字輸出Y(Z)。不過，本發(fā)明并不局限于模擬至數(shù)字轉換，并且也可用在數(shù)字至數(shù)字轉換中。圖6為根據本發(fā)明再一具體實施例的∑-Δ調制器60的方框圖。參考圖6，∑-Δ調制器60包含第一積分網絡61、第二積分網絡62、第三積分網絡63、截訊器64、第一加法單元71、第二加法單元72、以及前饋通路66。第一積分網絡61、第二積分網絡62、以及第三積分網絡63會串接在一起，以使積分網絡輸出被連接至接續(xù)積分網絡的輸入。第一加法單元71會于正輸入處接收輸入數(shù)字信號YIN(Z)。第二加法單元72是設置在第二積分網絡62與第三積分網絡63之間。前饋通路66(包含增益系數(shù)C1)會將第一積分網絡61的輸出連接至第二加法單元72的正輸入。
截訊器64會接收第三積分網絡63的輸出且產生輸出數(shù)字信號YOUT(Z)。第一反饋通路67會將截訊器64輸出處的數(shù)字信號YOUT(Z)連接至第一加法單元71的負輸入。第二反饋通路68會將截訊器64輸出處的數(shù)字信號YOUT(Z)連接至第二加法單元72的負輸入?！?Δ調制器60的NTF如下。
NTF＝(Z-1)3/((Z-1)3+A3(Z-1)2+A1A3C1(Z-1)+A1A2A3)其中Z是Z-轉換變量，A1、A2、以及A3分別是第一積分網絡61、第二積分網絡62、以及第三積分網絡63的增益系數(shù)，而C1則是前饋通路66的增益系數(shù)。
所屬技術領域的技術人員應該了解可對上述各項具體實施例進行變化，而不致悖離其廣義的發(fā)明性概念。舉例來說，圖2、3、以及4中分別顯示的用于模擬至數(shù)字轉換的∑-Δ調制器20、30、以及40可修正為用于數(shù)字至數(shù)字轉換，如圖6中所示的∑-Δ調制器60之例。因此，應了解本發(fā)明并不限于在此披露的特定具體實施例，而是為涵蓋歸屬權利要求所定義是本發(fā)明精神及范圍內的修飾。
另外，在說明本發(fā)明的代表性具體實施例時，本說明書可將本發(fā)明的方法及/或工藝表示為一特定的步驟次序。不過，由于該方法或工藝的范圍并不是于本文所提出的特定的步驟次序，故該方法或工藝不應受限于所述的特定的步驟次序。身為所屬技術領域的技術人員應當了解其它步驟次序也是可行的。所以，不應將本說明書所提出的特定步驟次序視為對權利要求的限制。此外，也不應將有關本發(fā)明是方法及/或工藝的權利要求僅限制在以書面所載的步驟次序的實施，所屬技術領域的技術人員易于了解，上述這些次序也可加以改變，并且仍涵蓋于本發(fā)明是精神與范疇之內。
權利要求
1.一種三階∑-Δ調制器，其特征是包括第一加法單元，用以接收輸入信號；第一積分網絡，連接至該第一加法單元的輸出；第二積分網絡，用以接收該第一積分網絡的輸出；第二加法單元，連接至該第二積分網絡的輸出；第三積分網絡，連接至該第二加法單元的輸出；以及前饋通路，從該第一積分網絡的輸出接至該第二加法單元的輸入。
2.根據權利要求1所述的調制器，其特征是進一步包括模擬至數(shù)字轉換器(ADC)或截訊器中的一個，用以接收該第三積分網絡的輸出。
3.根據權利要求2所述的調制器，其特征是進一步包括數(shù)字至模擬轉換器(DAC)，用以接收該ADC的輸出。
4.根據權利要求2所述的調制器，其特征是進一步包括反饋通路，連接于ADC或截訊器中的一個的輸出以及該第一加法單元的輸入之間。
5.根據權利要求2所述的調制器，其特征是進一步包括反饋通路，連接于ADC或截訊器中的一個的輸出以及該第二加法單元的另一輸入之間。
6.根據權利要求2所述的調制器，其特征是進一步包括第三加法單元，連接于該第一積分網絡與該第二積分網絡之間。
7.根據權利要求6所述的調制器，其特征是進一步包括反饋通路，從該第三積分網絡的輸出接至該第三加法單元的輸入。
8.一種三階∑-Δ調制器，其特征是包括第一加法單元，用以接收輸入信號；第一積分網絡，連接至該第一加法單元的輸出；第二積分網絡，用以接收該第一積分網絡的輸出；第二加法單元，連接至該第二積分網絡的輸出；第三積分網絡，連接至該第二加法單元的輸出；第三加法單元，連接至該第三積分網絡的輸出；以及前饋通路，從該第二積分網絡的輸出接至該第三加法單元的輸入。
9.根據權利要求8所述的調制器，其特征是進一步包括模擬至數(shù)字轉換器(ADC)或截訊器中的一個，用以接收該第三加法單元的輸出。
10.根據權利要求9所述的調制器，其特征是進一步包括數(shù)字至模擬轉換器(DAC)，用以接收該ADC的輸出。
11.根據權利要求9所述的調制器，其特征是進一步包括反饋通路，連接于ADC或截訊器中的一個的輸出以及該第一積分網絡的輸入之間。
12.根據權利要求9所述的調制器，其特征是進一步包括反饋通路，連接于ADC或截訊器中的一個的輸出以及該第二積分網絡的輸入之間。
13.一種三階∑-Δ調制器，其特征是包括第一加法單元，用以接收輸入信號；第一積分網絡，連接至該第一加法單元的輸出；第二加法單元，連接至該第一積分網絡的輸出；第二積分網絡，連接至該第二加法單元的輸出；第三積分網絡，用以接收該第二積分網絡的輸出；第三加法單元，連接至該第三積分網絡的輸出；以及前饋通路，從該第一積分網絡的輸出接至該第三加法單元的輸入。
14.根據權利要求13所述的調制器，其特征是進一步包括模擬至數(shù)字轉換器(ADC)或截訊器中的一個，用以接收該第三加法單元的輸出。
15.根據權利要求14所述的調制器，其特征是進一步包括數(shù)字至模擬轉換器(DAC)，用以接收該ADC的輸出。
16.根據權利要求14所述的調制器，其特征是進一步包括反饋通路，連接于ADC或截訊器中的一個的輸出以及該第一積分網絡的輸入之間。
17.根據權利要求14所述的調制器，其特征是進一步包括反饋通路，連接于ADC或截訊器中的一個的輸出以及該第二積分網絡的輸入之間。
18.一種三階∑-Δ調制器，其特征是包括第一加法單元，用以接收輸入信號；第一積分網絡，連接至該第一加法單元的輸出；第二加法單元，連接至該第一積分網絡的輸出；第二積分網絡，連接至該第二加法單元的輸出；第三加法單元，連接至該第二積分網絡的輸出；第三積分網絡，連接至該第三加法單元的輸出；以及前饋通路，從該第一加法單元的輸出接至該第三加法單元的輸入。
19.根據權利要求18所述的調制器，其特征是進一步包括模擬至數(shù)字轉換器(ADC)或截訊器中的一個，用以接收該第三積分網絡的輸出。
20.根據權利要求19所述的調制器，其特征是進一步包括數(shù)字至模擬轉換器(DAC)，用以接收該ADC的輸出。
21.根據權利要求19所述的調制器，其特征是進一步包括反饋通路，連接于ADC或截訊器中的一個的輸出以及該第一積分網絡的輸入之間。
22.根據權利要求19所述的調制器，其特征是進一步包括反饋通路，連接于ADC或截訊器中的一個的輸出以及該第二積分網絡的輸入之間。
23.一種對輸入信號進行調制以產生輸出數(shù)字信號的方法，其特征是包括提供第一加法單元，用以接收該輸入信號；將第一積分網絡連接至該第一加法單元的輸出；提供第二積分網絡，用以接收該第一積分網絡的輸出；將第二加法單元連接至該第二積分網絡的輸出；將第三積分網絡連接至該第二加法單元的輸出；以及將該第一積分網絡的輸出處的已調制信號前饋至該第二加法單元的輸入。
24.根據權利要求23所述的方法，其特征是進一步包括將模擬至數(shù)字轉換器(ADC)或截訊器中的一個連接至該第三積分網絡的輸出。
25.根據權利要求24所述的方法，其特征是進一步包括將ADC或截訊器中的一個的輸出處的信號反饋至該第一加法單元的輸入。
26.根據權利要求24所述的方法，其特征是進一步包括將ADC或截訊器中的一個的輸出處的信號反饋至該第二加法單元的另一輸入。
27.根據權利要求23所述的方法，其特征是進一步包括根據下面的噪聲轉換函數(shù)(NTF)來調制該輸入信號，NTF＝(Z-1)3/((Z-1)3+A3(Z-1)2+A1A3C1(Z-1)+A1A2A3)其中Z是Z-轉換變量，A1、A2、以及A3分別是第一積分網絡、第二積分網絡、以及第三積分網絡的增益系數(shù)，而C1則是從該第一積分網絡的輸出接至該第二加法單元的輸入的前饋通路的增益系數(shù)。
28.根據權利要求23所述的方法，其特征是進一步包括將第三加法單元連接于該第一積分網絡與該第二積分網絡之間。
29.根據權利要求28所述的方法，其特征是進一步包括將第三積分網絡的輸出處的信號反饋至該第三加法單元的輸入。
30.一種對輸入信號進行調制以產生輸出數(shù)字信號的方法，其特征是包括提供第一加法單元，用以接收該輸入信號；將第一積分網絡連接至該第一加法單元的輸出；提供第二積分網絡，用以接收該第一積分網絡的輸出；將第二加法單元連接至該第二積分網絡的輸出；將第三積分網絡連接至該第二加法單元的輸出；將第三加法單元連接至該第三積分網絡的輸出；以及將該第二積分網絡的輸出處的已調制信號前饋至該第三加法單元的輸入。
31.根據權利要求30所述的方法，其特征是進一步包括將模擬至數(shù)字轉換器(ADC)或截訊器中的一個連接至該第三加法單元的輸出。
32.根據權利要求31所述的方法，其特征是進一步包括將ADC或截訊器中的一個的輸出處的信號反饋至該第一加法單元的輸入。
33.根據權利要求31所述的方法，其特征是進一步包括將ADC或截訊器中的一個的輸出處的信號反饋至該第二加法單元的輸入。
34.根據權利要求30所述的方法，其特征是進一步包括根據下面的噪聲轉換函數(shù)(NTF)來調制該輸入信號，NTF＝(Z-1)3/((Z-1)3+A3(Z-1)2+A1A2C1(Z-1)+A1A2A3)其中Z是Z-轉換變量，A1、A2、以及A3分別是第一積分網絡、第二積分網絡、以及第三積分網絡的增益系數(shù)，而C1則是從該第二積分網絡的輸出接至該第三加法單元的輸入的前饋通路的增益系數(shù)。
35.一種對輸入信號進行調制以產生輸出數(shù)字信號的方法，其特征是包括提供第一加法單元，用以接收該輸入信號；將第一積分網絡連接至該第一加法單元的輸出；將第二加法單元連接至該第一積分網絡的輸出；將第二積分網絡連接至該第二加法單元的輸出；提供第三積分網絡，用以接收該第二積分網絡的輸出；將第三加法單元連接至該第三積分網絡的輸出；以及將該第一積分網絡的輸出處的已調制信號前饋至該第三加法單元的輸入。
36.根據權利要求35所述的方法，其特征是進一步包括將模擬至數(shù)字轉換器(ADC)或截訊器中的一個連接至該第三加法單元的輸出。
37.根據權利要求36所述的方法，其特征是進一步包括將ADC或截訊器中的一個的輸出處的信號反饋至該第一加法單元的輸入。
38.根據權利要求36所述的方法，其特征是進一步包括將ADC或截訊器中的一個的輸出處的信號反饋至該第二加法單元的輸入。
39.根據權利要求35所述的方法，其特征是進一步包括根據下面的噪聲轉換函數(shù)(NTF)來調制該輸入信號，NTF＝(Z-1)3/((Z-1)3+A1C1(Z-1)2+A2A3(Z-1)+A1A2A3)其中Z的Z-轉換變量，A1、A2、以及A3分別是第一積分網絡、第二積分網絡、以及第三積分網絡的增益系數(shù)，而C1則是從該第一積分網絡的輸出接至該第三加法單元的輸入的前饋通路的增益系數(shù)。
40.一種對輸入信號進行調制以產生輸出數(shù)字信號的方法，其特征是包括提供第一加法單元，用以接收輸入信號；將第一積分網絡連接至該第一加法單元的輸出；將第二加法單元連接至該第一積分網絡的輸出；將第二積分網絡連接至該第二加法單元的輸出；將第三加法單元連接至該第二積分網絡的輸出；將第三積分網絡連接至該第三加法單元的輸出；以及將該第一加法單元的輸出處的已調制信號前饋至該第三加法單元的輸入。
41.根據權利要求40所述的方法，其特征是進一步包括將模擬至數(shù)字轉換器(ADC)或截訊器中的一個連接至該第三積分網絡的輸出。
42.根據權利要求41所述的方法，其特征是進一步包括將ADC或截訊器中的一個的輸出處的信號反饋至該第一加法單元的輸入。
43.根據權利要求41所述的方法，其特征是進一步包括將ADC或截訊器中的一個的輸出處的信號反饋至該第二加法單元的輸入。
44.根據權利要求40所述的方法，其特征是進一步包括根據下面的噪聲轉換函數(shù)(NTF)來調制該輸入信號，NTF＝(Z-1)3/((Z-1)3+A3C1(Z-1)2+A2A3(Z-1)+A1A2A3)其中Z是Z-轉換變量，A1、A2、以及A3分別是第一積分網絡、第二積分網絡、以及第三積分網絡的增益系數(shù)，而C1則是從該第一加法單元的輸出接至該第三加法單元的輸入的前饋通路的增益系數(shù)。
全文摘要
本發(fā)明提供一種三階∑－Δ調制器，其包括第一加法單元，用以接收輸入信號；第一積分網絡，連接至該第一加法單元的輸出；第二積分網絡，用以接收該第一積分網絡的輸出；第二加法單元，連接至該第二積分網絡的輸出；第三積分網絡，連接至該第二加法單元的輸出；以及前饋通路，從該第一積分網絡的輸出接至該第二加法單元的輸入。
文檔編號H03M3/02GK1901379SQ20061007897
公開日2007年1月24日 申請日期2006年4月29日 優(yōu)先權日2005年7月20日
發(fā)明者張用璽, 洪家駿 申請人:財團法人工業(yè)技術研究院