專利名稱：維特比譯碼裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種例如在衛(wèi)星廣播等中使用的卷積碼最佳譯碼法中使用的維特比譯碼裝置。
背景技術(shù)：
作為對(duì)卷積碼進(jìn)行譯碼的方法之一，已知維特比譯碼。維特比譯碼是能夠以少的計(jì)算量進(jìn)行最佳譯碼的譯碼方法。
圖21表示了約束長＝4時(shí)的卷積碼的轉(zhuǎn)換圖(格子圖)。
如圖21所示，當(dāng)由某時(shí)刻的轉(zhuǎn)換狀態(tài)(也稱為狀態(tài)。轉(zhuǎn)換狀態(tài)對(duì)應(yīng)于存儲(chǔ)在該時(shí)刻的卷積編碼器的存儲(chǔ)元件中的比特列。)輸入新信息(1比特)時(shí)，卷積碼轉(zhuǎn)移到新的下一個(gè)轉(zhuǎn)換狀態(tài)。新信息是0或者1，因此，當(dāng)從某時(shí)刻的一個(gè)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換到下一個(gè)時(shí)刻時(shí)，可取得的轉(zhuǎn)換狀態(tài)僅成為兩個(gè)。即，在卷積碼中從某時(shí)刻到下一個(gè)時(shí)刻的轉(zhuǎn)換狀態(tài)的路徑只有兩條。
在維特比譯碼中，在各時(shí)刻，關(guān)于有可能的全部轉(zhuǎn)換狀態(tài)，選擇到達(dá)該轉(zhuǎn)換狀態(tài)的兩條路徑中似然度高的某一個(gè)路徑。具體地說，對(duì)于匯合到某轉(zhuǎn)換狀態(tài)的兩條路徑，將接收信號(hào)和路徑間的漢明距離(分支度量)、和到此為止的分支度量的累積和(狀態(tài)度量)進(jìn)行加法運(yùn)算并進(jìn)行比較，根據(jù)該比較結(jié)果將似然度高的一個(gè)路徑設(shè)為該轉(zhuǎn)換狀態(tài)的選擇路徑。選擇路徑暫時(shí)存儲(chǔ)在路徑存儲(chǔ)電路中，進(jìn)行規(guī)定期間(多個(gè)時(shí)刻)的以上處理并存儲(chǔ)其結(jié)果。而且，當(dāng)存儲(chǔ)規(guī)定期間的選擇路徑時(shí)，路徑存儲(chǔ)電路跟蹤該存儲(chǔ)的選擇路徑，找出似然度最高的路徑列，根據(jù)找出的路徑列輸出譯碼結(jié)果。
此外，進(jìn)行跟蹤的期間越長，譯碼結(jié)果中錯(cuò)誤越少，但是由于存儲(chǔ)容量以及計(jì)算能力有限，因此，以固定時(shí)間進(jìn)行截止來輸出譯碼結(jié)果。該時(shí)間稱為“截止期間”。
在此，主要有如下方法在進(jìn)行路徑存儲(chǔ)電路的硬件安裝時(shí)，使用RAM存儲(chǔ)路徑選擇內(nèi)容，將其在追溯時(shí)間的方向上進(jìn)行跟蹤來譯碼(參照專利文獻(xiàn)1、2、3)。下面，將該方法稱為回溯法。
將約束長＝4的情況作為例子說明回溯法中的跟蹤動(dòng)作。在圖22中考慮從狀態(tài)001進(jìn)行跟蹤的情況。有轉(zhuǎn)換到狀態(tài)001的可能性的狀態(tài)是狀態(tài)000和狀態(tài)100。當(dāng)選擇了狀態(tài)000側(cè)的路徑時(shí)在路徑存儲(chǔ)電路中存儲(chǔ)0，當(dāng)選擇了狀態(tài)100側(cè)的路徑時(shí)在路徑存儲(chǔ)電路中存儲(chǔ)1(即前狀態(tài)的最高位比特)。另外，無論從哪種情況轉(zhuǎn)換時(shí)輸入都是1，這由狀態(tài)001的最低位比特表現(xiàn)。根據(jù)以上內(nèi)容，只要如下進(jìn)行跟蹤的動(dòng)作即可。
將目前正在進(jìn)行跟蹤的狀態(tài)的最低位比特設(shè)為譯碼比特，接著通過將路徑存儲(chǔ)器內(nèi)的比特作為新的最高位比特添加到從目前跟蹤狀態(tài)的最高位比特到低位第二比特為止，生成下一個(gè)進(jìn)行跟蹤的狀態(tài)編號(hào)(參照?qǐng)D23)。通過該動(dòng)作可從取得最小狀態(tài)度量的狀態(tài)起依次追溯選擇的路徑。
為了使維特比譯碼裝置高速動(dòng)作，在每個(gè)時(shí)鐘只能存取一次RAM。將使用四個(gè)單口(single-port)存儲(chǔ)器的情況作為例子，說明用來以一次存取對(duì)各RAM進(jìn)行譯碼的路徑存儲(chǔ)器的動(dòng)作。
設(shè)碼約束長＝4，將截止期間設(shè)為6。首先，準(zhǔn)備四個(gè)具有與狀態(tài)數(shù)相應(yīng)的比特?cái)?shù)(在當(dāng)前例子中是8比特)和與截止期間相應(yīng)的字?jǐn)?shù)(在當(dāng)前例子中是6個(gè)字)的單口RAM。路徑存儲(chǔ)電路中，在每個(gè)時(shí)鐘從路徑的選擇電路輸入與狀態(tài)數(shù)相應(yīng)的路徑選擇信息。四個(gè)RAM在與截止期間相應(yīng)的每個(gè)時(shí)鐘(在當(dāng)前例子中是6個(gè)時(shí)鐘)依次轉(zhuǎn)換以下的四個(gè)作用(參照?qǐng)D24)。
(1)依次寫入路徑選擇信息
(2)根據(jù)寫入的路徑選擇信息依次跟蹤。不進(jìn)行譯碼(3)沒有存取(4)根據(jù)2中的跟蹤結(jié)果依次進(jìn)行跟蹤輸出譯碼比特。
將基于該操作的RAM動(dòng)作表示在圖25中。
通過以上所述的存儲(chǔ)操作，可構(gòu)成即使使用RAM也能夠進(jìn)行高速譯碼的維特比譯碼裝置。
專利文獻(xiàn)1日本特開2004-153319號(hào)公報(bào)專利文獻(xiàn)2日本特開平11-186920號(hào)公報(bào)專利文獻(xiàn)3日本特開2001-186026號(hào)公報(bào)發(fā)明內(nèi)容另外，在使用了回溯法的維特比譯碼裝置中，功耗的大半是跟蹤時(shí)從存儲(chǔ)器讀出時(shí)的功率，實(shí)現(xiàn)低功耗化需要減少讀出時(shí)的功耗。
本發(fā)明是鑒于以上情況而提出的，其目的在于，在具備路徑存儲(chǔ)器的維特比譯碼裝置中減少功耗。
與本發(fā)明有關(guān)的維特比譯碼裝置，進(jìn)行卷積碼的譯碼，其特征在于，具備路徑存儲(chǔ)部，關(guān)于連續(xù)的多個(gè)時(shí)間，存儲(chǔ)朝向卷積碼的各轉(zhuǎn)換狀態(tài)的兩條路徑中的一條路徑作為選擇路徑；跟蹤部，通過在追溯過去的方向上跟蹤存儲(chǔ)在前述路徑存儲(chǔ)部中的選擇路徑，進(jìn)行比規(guī)定的截止期間靠前的各時(shí)間的卷積碼的譯碼；以及控制部，控制前述路徑存儲(chǔ)部，前述路徑存儲(chǔ)部將存儲(chǔ)各時(shí)間的各轉(zhuǎn)換狀態(tài)的選擇路徑的存儲(chǔ)區(qū)域從轉(zhuǎn)換狀態(tài)的最低位起按每規(guī)定位數(shù)的比特值進(jìn)行分割，并且，對(duì)每個(gè)該分割區(qū)域能夠進(jìn)行數(shù)據(jù)的讀出停止，前述控制部確定在各時(shí)間不需要讀出選擇路徑的分割區(qū)域，對(duì)確定的分割區(qū)域進(jìn)行讀出停止的控制。
在與本發(fā)明有關(guān)的維特比譯碼裝置中，將路徑存儲(chǔ)部的存儲(chǔ)區(qū)域從表示轉(zhuǎn)換狀態(tài)的比特列的最低位起按每規(guī)定數(shù)位數(shù)進(jìn)行分割，并且，對(duì)每個(gè)分割單位能夠進(jìn)行數(shù)據(jù)的讀出停止。在維特比譯碼裝置中，確定在各時(shí)間不需要讀出選擇路徑的分割區(qū)域，對(duì)確定的分割區(qū)域進(jìn)行讀出停止的控制。
由此，在與本發(fā)明有關(guān)的譯碼裝置中，能夠抑制跟蹤時(shí)的無用數(shù)據(jù)的讀出，能夠減少功耗。


圖1是應(yīng)用了本發(fā)明的維特比譯碼裝置的結(jié)構(gòu)框圖。
圖2是路徑存儲(chǔ)電路的結(jié)構(gòu)框圖。
圖3是約束長＝7的卷積編碼器的電路圖。
圖4的(A)是表示時(shí)刻1時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻1時(shí)的格子圖的圖。
圖5的(A)是表示時(shí)刻2時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻2時(shí)的格子圖的圖。
圖6的(A)是表示時(shí)刻3時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻3時(shí)的格子圖的圖。
圖7的(A)是表示時(shí)刻4時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻4時(shí)的格子圖的圖。
圖8的(A)是表示時(shí)刻5時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻5時(shí)的格子圖的圖。
圖9的(A)是表示時(shí)刻6時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻6時(shí)的格子圖的圖。
圖10的(A)是表示時(shí)刻7時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻7時(shí)的格子圖的圖。
圖11的(A)是表示時(shí)刻8時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻8時(shí)的格子圖的圖。
圖12的(A)是表示時(shí)刻9時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻9時(shí)的格子圖的圖。
圖13的(A)是表示時(shí)刻10時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻10時(shí)的格子圖的圖。
圖14的(A)是表示時(shí)刻11時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻11時(shí)的格子圖的圖。
圖15的(A)是表示時(shí)刻12時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻12時(shí)的格子圖的圖。
圖16的(A)是表示時(shí)刻13時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻13時(shí)的格子圖的圖。
圖17的(A)是表示時(shí)刻14時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻14時(shí)的格子圖的圖。
圖18的(A)是表示時(shí)刻15時(shí)寫入到存儲(chǔ)單元以及從存儲(chǔ)單元讀出狀態(tài)的圖，(B)是表示時(shí)刻15時(shí)的格子圖的圖。
圖19的(A)是表示將存儲(chǔ)單元分割為高位RAM和低位RAM來進(jìn)行讀出時(shí)的停止控制的狀態(tài)的圖，(B)是表示此時(shí)的格子圖的圖。
圖20是表示為了選擇進(jìn)行讀出停止的RAM而進(jìn)行參照的比特位置的圖。
圖21是表示約束長＝4時(shí)的卷積碼的轉(zhuǎn)換圖的圖。
圖22是表示回溯法中的跟蹤原理的圖。
圖23是接著圖22表示跟蹤原理的圖。
圖24是表示現(xiàn)有回溯法中的各RAM的作用的圖。
圖25是表示現(xiàn)有回溯法中的存儲(chǔ)操作例子的圖。
附圖標(biāo)記說明10維特比譯碼裝置；15路徑存儲(chǔ)電路；21、22、23、24存儲(chǔ)單元；25跟蹤電路；26控制電路；27輸出緩沖器。
具體實(shí)施例方式
作為用于實(shí)施本發(fā)明的最佳方式，對(duì)應(yīng)用本發(fā)明的維特比譯碼裝置進(jìn)行以下說明。
維特比譯碼裝置的整體結(jié)構(gòu)圖1是應(yīng)用了本發(fā)明的維特比譯碼裝置10的結(jié)構(gòu)框圖。
如圖1所示，維特比譯碼裝置10具備分支度量計(jì)算電路11、ACS(Add Compare Select加比選)電路12、歸一化電路13、狀態(tài)度量存儲(chǔ)電路14、以及路徑存儲(chǔ)器15。
在分支度量計(jì)算電路11中被輸入接收信號(hào)。分支度量計(jì)算電路11求出某時(shí)刻的接收信號(hào)與卷積碼的各轉(zhuǎn)換狀態(tài)的接收期望值的漢明距離或者歐幾里得距離，將求出的漢明距離或者歐幾里得距離作為該時(shí)刻的各轉(zhuǎn)換狀態(tài)的分支度量輸出。
在ACS電路12中，由分支度量計(jì)算電路11提供分支度量，并且，從狀態(tài)度量存儲(chǔ)電路14提供狀態(tài)度量(將到此為止的到達(dá)該路徑的分支度量的累積和進(jìn)行歸一化后的量)。ACS電路12分別對(duì)到達(dá)各轉(zhuǎn)換狀態(tài)的兩條路徑分別將分支度量和狀態(tài)度量相加，將兩條路徑的加法運(yùn)算值進(jìn)行比較，根據(jù)該比較結(jié)果選擇兩條路徑中似然度高的路徑，將選擇的路徑的加法運(yùn)算值設(shè)為該轉(zhuǎn)換狀態(tài)的新狀態(tài)度量。從ACS電路12輸出的狀態(tài)度量被提供給歸一化電路13。
并且，ACS電路12將對(duì)該時(shí)刻中的各轉(zhuǎn)換狀態(tài)選擇的路徑(選擇路徑)和表示在該時(shí)刻中最佳轉(zhuǎn)換狀態(tài)的最佳路徑信息，提供給路徑存儲(chǔ)電路15。
歸一化電路13進(jìn)行歸一化，使得從ACS電路12輸出的各轉(zhuǎn)換狀態(tài)的狀態(tài)度量成為預(yù)先規(guī)定的設(shè)定范圍內(nèi)的值。例如，對(duì)各轉(zhuǎn)換狀態(tài)的狀態(tài)度量，使用減去最小的狀態(tài)度量的方法等，進(jìn)行歸一化。進(jìn)行歸一化的狀態(tài)度量被提供給狀態(tài)度量存儲(chǔ)電路14。
狀態(tài)度量存儲(chǔ)電路14存儲(chǔ)由歸一化電路13提供的被歸一化后的狀態(tài)度量，根據(jù)來自ACS電路12的讀出請(qǐng)求而輸出。
路徑存儲(chǔ)電路15存儲(chǔ)從ACS電路12輸出的選擇路徑。與此同時(shí)，路徑存儲(chǔ)電路15根據(jù)從ACS電路12輸出的最佳路徑信息，在追溯時(shí)間的方向上跟蹤存儲(chǔ)的選擇路徑，對(duì)與截止期間以前的選擇路徑相應(yīng)的信息序列進(jìn)行譯碼并輸出。
路徑存儲(chǔ)電路15的電路結(jié)構(gòu)和動(dòng)作接著，進(jìn)一步詳細(xì)說明路徑存儲(chǔ)電路15。
(路徑存儲(chǔ)電路的結(jié)構(gòu))圖2是路徑存儲(chǔ)電路15的結(jié)構(gòu)框圖。
路徑存儲(chǔ)電路15具有存儲(chǔ)選擇路徑的第一～第四這4個(gè)存儲(chǔ)單元21、22、23、24；進(jìn)行選擇路徑的跟蹤的跟蹤電路25；進(jìn)行該路徑存儲(chǔ)電路15的控制的控制電路26；以及保存譯碼結(jié)果的輸出緩沖器27。
路徑存儲(chǔ)電路15中，從ACS電路12在接收信號(hào)的每個(gè)采樣定時(shí)輸入選擇路徑。
針對(duì)卷積碼的各轉(zhuǎn)換狀態(tài)，分別選擇選擇路徑。為此，在1個(gè)時(shí)刻被選擇的選擇路徑的個(gè)數(shù)與卷積碼的轉(zhuǎn)換狀態(tài)的個(gè)數(shù)相同。例如，當(dāng)為約束長＝7的卷積碼時(shí)，轉(zhuǎn)換狀態(tài)有64個(gè)，因此，從ACS電路12輸入64個(gè)選擇路徑。另外，由1個(gè)比特(0，1)表示選擇路徑，在路徑存儲(chǔ)電路15中，從ACS電路12輸入由卷積碼的轉(zhuǎn)換狀態(tài)的個(gè)數(shù)的比特?cái)?shù)(例如，如果是約束長＝7的卷積碼，則是64比特)表示的選擇路徑。
在第一～第四存儲(chǔ)單元21、22、23、24中被輸入選擇路徑。輸入的選擇路徑被寫入到四個(gè)存儲(chǔ)單元21、22、23、24中的由來自控制電路26的寫入控制信號(hào)確定的某一個(gè)中。四個(gè)存儲(chǔ)單元21、22、23、24在每一時(shí)鐘被巡回選擇。例如，以如下的順序?qū)懭脒x擇路徑第一存儲(chǔ)單元21→第二存儲(chǔ)單元22→第三存儲(chǔ)單元23→第四存儲(chǔ)單元24→第一存儲(chǔ)單元21→第二存儲(chǔ)單元22→……。
另外，第一～第四存儲(chǔ)單元21、22、23、24，分別被分割為高位RAM21-H、22-H、23-H、24-H、和低位RAM 21-L、22-L、23-L、24-L。
高位RAM21-H、22-H、23-H、24-H保存全部選擇路徑(例如64個(gè))中關(guān)于高位的轉(zhuǎn)換狀態(tài)的選擇路徑。低位RAM21-L、22-L、23-L、24-L保存全部選擇路徑(例如64個(gè))中關(guān)于低位的轉(zhuǎn)換狀態(tài)的選擇路徑。
在此，“高位的轉(zhuǎn)換狀態(tài)”是指表示卷積碼的轉(zhuǎn)換狀態(tài)的比特列之中最低位的比特是“1”的轉(zhuǎn)換狀態(tài)，“低位的轉(zhuǎn)換狀態(tài)”是指表示卷積碼的轉(zhuǎn)換狀態(tài)的比特列之中最低位的比特是“0”的轉(zhuǎn)換狀態(tài)。
卷積碼的轉(zhuǎn)換狀態(tài)對(duì)應(yīng)于某時(shí)刻存儲(chǔ)在卷積編碼器的存儲(chǔ)元件中的比特的狀態(tài)。例如，如果是約束長＝7的卷積碼，如圖3所示，該編碼器有b0、b1、b2、b3、b4、b5這六個(gè)存儲(chǔ)元件(延遲器)，因此，對(duì)應(yīng)于表示該b0、b1、b2、b3、b4、b5這六個(gè)存儲(chǔ)元件(延遲器)的內(nèi)部比特值是1還是0。
即，在“高位的轉(zhuǎn)換狀態(tài)”時(shí)，表示編碼器的最終級(jí)的存儲(chǔ)元件(例如，如果是圖3的例子，則是b5的存儲(chǔ)元件)的內(nèi)部狀態(tài)是“1”的轉(zhuǎn)換狀態(tài)；在“低位的轉(zhuǎn)換狀態(tài)”時(shí)，表示編碼器的最終級(jí)的存儲(chǔ)元件(例如，如果是圖3的例子，則是b5的存儲(chǔ)元件)的內(nèi)部狀態(tài)是“0”的轉(zhuǎn)換狀態(tài)。
由此，如果是約束長＝7的卷積碼，則在高位RAM21-H、22-H、23-H、24-H中，被寫入關(guān)于由“1”表示最低位1比特的32個(gè)轉(zhuǎn)換狀態(tài)的選擇路徑，在低位RAM21-L、22-L、23-L、24-L中，被寫入關(guān)于由“0”表示最低位1比特的32個(gè)轉(zhuǎn)換狀態(tài)的選擇路徑。
各第一～第四存儲(chǔ)單元21、22、23、24，通過被分割為高位RAM和低位RAM，能夠分別獨(dú)立地進(jìn)行數(shù)據(jù)的讀出停止控制。即，能夠只對(duì)高位RAM或者低位RAM的某一個(gè)進(jìn)行讀出停止控制。另外，高位RAM21-H、22-H、23-H、24-H、以及低位RAM21-L、22-L、23-L、24-L，分別獨(dú)立地從控制電路26提供時(shí)鐘禁止信號(hào)。高位RAM21-H、22-H、23-H、24-H、以及低位RAM21-L、22-L、23-L、24-L在被提供時(shí)鐘禁止信號(hào)時(shí)，停止存儲(chǔ)在內(nèi)部的信息的讀出。
跟蹤電路25讀出存儲(chǔ)在第一～第四存儲(chǔ)單元21、22、23、24中的選擇路徑，從最新時(shí)刻的最佳路徑起在追溯時(shí)刻的方向上跟蹤各時(shí)刻的選擇路徑。在此，跟蹤是指根據(jù)選擇路徑追溯各時(shí)刻的轉(zhuǎn)換狀態(tài)的作業(yè)。
跟蹤電路25從最新的時(shí)刻起跟蹤與固定截止期間相應(yīng)的時(shí)刻，并且，還對(duì)截止期間以前的時(shí)刻的選擇路徑進(jìn)行跟蹤。而且，將截止期間以前的時(shí)刻的跟蹤結(jié)果提供給控制電路26。
控制電路26向第一～第四存儲(chǔ)單元21、22、23、24，提供用于確定是否對(duì)某個(gè)存儲(chǔ)單元寫入被輸入的選擇路徑的寫入控制信號(hào)。另外，控制電路26向第一～第四存儲(chǔ)單元21、22、23、24，提供確定是否將存儲(chǔ)在某個(gè)存儲(chǔ)單元中的選擇路徑輸出到跟蹤電路25的讀出控制信號(hào)。
另外，控制電路26產(chǎn)生時(shí)鐘禁止信號(hào)，對(duì)第一～第四存儲(chǔ)單元21、22、23、24的各高位RAM以及低位RAM，進(jìn)行讀出的停止控制。
另外，當(dāng)由跟蹤電路25輸入比截止期間靠前的跟蹤結(jié)果時(shí)，控制電路26重新排列該被跟蹤的選擇路徑的時(shí)間順序，進(jìn)行信息比特的譯碼，保存到輸出緩沖器27。
輸出緩沖器27保存從控制電路26輸出的被譯碼的信息比特。輸出緩沖器27根據(jù)來自外部的讀出請(qǐng)求，輸出保存的信息比特。
(寫入以及跟蹤動(dòng)作)接著，參照?qǐng)D4～圖18說明對(duì)路徑存儲(chǔ)電15的第一～第四存儲(chǔ)單元21、22、23、24的選擇路徑的寫入、以及由跟蹤電路25進(jìn)行的跟蹤動(dòng)作。
以下說明的寫入以及跟蹤動(dòng)作，通過在1個(gè)時(shí)鐘對(duì)多個(gè)存儲(chǔ)單元進(jìn)行存取，在1個(gè)時(shí)鐘進(jìn)行對(duì)多個(gè)時(shí)刻的跟蹤，實(shí)現(xiàn)存儲(chǔ)容量的削減。
此外，圖4～圖18的(A)圖示出了對(duì)第一～第四存儲(chǔ)單元21、22、23、24的寫入以及讀出的狀態(tài)。另外，圖4～圖18的(B)圖示出了格子圖。
另外，各第一～第四存儲(chǔ)單元21、22、23、24被分割為高位RAM和低位RAM，但是在圖4～圖18中作為被分割的狀態(tài)沒有圖示。對(duì)于以狀態(tài)的高位和低位分割存儲(chǔ)區(qū)域的理由、優(yōu)點(diǎn)，說明跟蹤動(dòng)作后進(jìn)行說明。
另外，在此為了簡(jiǎn)化說明，將進(jìn)行譯碼的卷積碼的約束長＝3的情況、即轉(zhuǎn)換狀態(tài)(state)為四個(gè)的情況作為例子進(jìn)行說明，但是本發(fā)明的應(yīng)用不限于約束長為3的情況。
首先，在每1個(gè)時(shí)鐘選擇路徑被輸入到路徑存儲(chǔ)電路15。被輸入的選擇路徑是該時(shí)刻的全部狀態(tài)(如果約束長＝3，則是4個(gè)狀態(tài)，如果約束長＝7，則是64個(gè)狀態(tài))的選擇路徑。
控制電路26產(chǎn)生寫入控制信號(hào)，使得對(duì)四個(gè)存儲(chǔ)單元21～24之中的某一個(gè)存儲(chǔ)單元寫入選擇路徑。寫入選擇路徑的存儲(chǔ)單元在每1個(gè)時(shí)鐘被切換一次，巡回地選擇四個(gè)存儲(chǔ)單元。
例如，如下地進(jìn)行寫入。
首先，在時(shí)刻1，如圖4所示，時(shí)刻1的各狀態(tài)的選擇路徑被寫入到第一存儲(chǔ)單元21。在接著的時(shí)刻2，如圖5所示，時(shí)刻2的各狀態(tài)的選擇路徑被寫入到第二存儲(chǔ)單元22。在接著的時(shí)刻3，如圖6所示，時(shí)刻3的各狀態(tài)的選擇路徑被寫入到第三存儲(chǔ)單元23。在接著的時(shí)刻4，如圖7所示，時(shí)刻4的各狀態(tài)的選擇路徑被寫入到第四存儲(chǔ)單元24。
并且，在接著的時(shí)刻5，如圖8所示，時(shí)刻5的時(shí)間的各狀態(tài)的選擇路徑返回到第一存儲(chǔ)單元21進(jìn)行寫入。
之后，如圖9、圖10、圖11、圖12所示，各時(shí)刻的各狀態(tài)的選擇路徑如下依次進(jìn)行寫入第二存儲(chǔ)單元22→第三存儲(chǔ)單元23→第四存儲(chǔ)單元24→第一存儲(chǔ)單元21→。
接著，路徑存儲(chǔ)電路15當(dāng)存儲(chǔ)比截止期間多的選擇路徑時(shí)，能夠從其下一時(shí)刻開始跟蹤。
從跟蹤開始時(shí)刻起在追溯過去的方向上，從存儲(chǔ)單元讀出各時(shí)間的選擇路徑進(jìn)行跟蹤。
此時(shí)，存儲(chǔ)單元有多個(gè)，在這些存儲(chǔ)器中依次存儲(chǔ)有選擇路徑，因此，能夠同時(shí)讀出多個(gè)時(shí)間的選擇路徑。但是，有一個(gè)存儲(chǔ)單元一定正在進(jìn)行當(dāng)前選擇路徑的寫入，因此，能夠進(jìn)行存儲(chǔ)單元的總數(shù)減去1個(gè)的時(shí)間的選擇路徑的讀出。本例中有四個(gè)存儲(chǔ)單元，因此，可從正在進(jìn)行寫入的存儲(chǔ)單元以外的三個(gè)存儲(chǔ)單元同時(shí)讀出選擇路徑。
具體地說，如下地進(jìn)行讀出。
首先，在時(shí)刻10，如圖13所示，時(shí)刻10的各狀態(tài)的選擇路徑被寫入到第二存儲(chǔ)單元22。與此同時(shí)，跟蹤電路25從第一、第四以及第三存儲(chǔ)單元21、24、23讀出時(shí)刻9、時(shí)刻8、時(shí)刻7的選擇路徑，將時(shí)刻9的時(shí)間中的最佳路徑信息作為開始狀態(tài)，像時(shí)刻9→時(shí)刻8→時(shí)刻7那樣在追溯時(shí)間的方向上跟蹤選擇路徑。
在接著的時(shí)刻11，如圖14所示，時(shí)刻11的各狀態(tài)的選擇路徑被寫入到第三存儲(chǔ)單元23。與此同時(shí)，跟蹤電路25從第二、第一以及第四存儲(chǔ)單元22、21、24讀出時(shí)刻6、時(shí)刻5、時(shí)刻4的選擇路徑，接著先前時(shí)刻7的跟蹤結(jié)果，像時(shí)刻6→時(shí)刻5→時(shí)刻4那樣在追溯時(shí)間的方向上跟蹤選擇路徑。
其結(jié)果，按時(shí)刻9、8、7、6、5、4進(jìn)行跟蹤，完成截止期間的跟蹤。
在接著的時(shí)刻12，如圖15所示，時(shí)刻12的各狀態(tài)的選擇路徑被寫入到第四存儲(chǔ)單元24。與此同時(shí)，跟蹤電路25從第三、第二以及第一存儲(chǔ)單元23、22、21讀出時(shí)刻3、時(shí)刻2、時(shí)刻1的選擇路徑，接著先前時(shí)刻4的跟蹤結(jié)果，像時(shí)刻3→時(shí)刻2→時(shí)刻1那樣在追溯時(shí)間的方向上跟蹤選擇路徑。
時(shí)刻3、2、1的跟蹤結(jié)果是比截止期間靠前的時(shí)間的選擇路徑的跟蹤結(jié)果。因而，跟蹤電路25將時(shí)刻3、2、1的跟蹤結(jié)果提供給控制電路26?？刂齐娐?6通過將由時(shí)刻3、2、1的跟蹤結(jié)果確定的各狀態(tài)的最低位比特按時(shí)間順序重新排列來進(jìn)行譯碼，將譯碼結(jié)果保存到緩沖電路27。
在時(shí)刻13以后，如圖16、圖17以及圖18所示，重復(fù)進(jìn)行選擇路徑的寫入處理以及跟蹤(以及譯碼)，進(jìn)行譯碼。
如上所述，在路徑存儲(chǔ)電路15中，以回溯方式進(jìn)行選擇路徑的跟蹤以及譯碼時(shí)，能夠在1個(gè)時(shí)鐘讀出多個(gè)時(shí)間的選擇路徑，因此能夠?qū)崿F(xiàn)存儲(chǔ)容量的削減。
具體地說，各第一～第四存儲(chǔ)單元21、22、23、24的容量只要具有能夠保存截止期間的1/2時(shí)間的選擇路徑的容量即可。即，如果截止期間是6，則各第一～第四存儲(chǔ)單元21、22、23、24具有至少能夠保存3個(gè)字的選擇路徑的容量即可。
(通過存儲(chǔ)器分割削減讀出時(shí)的功率)接著，說明對(duì)路徑存儲(chǔ)電路15的第一～第四存儲(chǔ)單元21、22、23、24讀出時(shí)的功率削減方法。
各第一～第四存儲(chǔ)單元21、22、23、24被分割為保存最低位比特為“1”的狀態(tài)的選擇路徑的區(qū)域(高位RAM)、和保存最低位比特為“0”的狀態(tài)的選擇路徑的區(qū)域(低位RAM)。
選擇路徑的跟蹤(以及譯碼)時(shí)所需的選擇路徑，只是多個(gè)狀態(tài)(如果約束長＝3，則是四個(gè)狀態(tài)；如果是64個(gè)狀態(tài)的約束長＝7，則是64個(gè)狀態(tài))中的關(guān)于一個(gè)狀態(tài)的選擇路徑。因而，只在高位RAM或者低位RAM的某一個(gè)中包含有跟蹤(以及譯碼)所需的選擇路徑，另一個(gè)中不包含所需的選擇路徑。
因此，在路徑存儲(chǔ)電路15中，當(dāng)進(jìn)行跟蹤(以及譯碼)時(shí)從各存儲(chǔ)單元讀出選擇路徑的時(shí)候，對(duì)于高位RAM或者低位RAM的讀出中不需要的一方，從控制電路26提供時(shí)鐘禁止信號(hào)，使其進(jìn)行讀出的停止控制。
輸入了時(shí)鐘禁止信號(hào)的RAM不進(jìn)行讀出，因此輸出的路徑選擇信息全部成為不能參照的信號(hào)，輸入了時(shí)鐘禁止信號(hào)的RAM的各狀態(tài)的選擇路徑不會(huì)成為跟蹤對(duì)象，因此對(duì)譯碼結(jié)果不帶來任何影響。但是，RAM的讀出比特?cái)?shù)作為整體來看減為一半，因此，RAM讀出所消耗的功率降低到約一半。
例如，當(dāng)在上述例中說明的時(shí)刻10的時(shí)候，如圖19的(A)、(B)所示，對(duì)于第一存儲(chǔ)單元21，讀出關(guān)于時(shí)刻9的狀態(tài)“00”的選擇路徑，因此，只使低位RAM21-L動(dòng)作，停止高位RAM21-H的讀出。對(duì)于第四存儲(chǔ)單元24，讀出關(guān)于時(shí)刻8的狀態(tài)“01”的選擇路徑，因此，停止低位RAM24-L的讀出停止，只使高位RAM24-H動(dòng)作。對(duì)于第三存儲(chǔ)單元23，讀出關(guān)于時(shí)刻7的狀態(tài)“10”的選擇路徑，因此，只使低位RAM23-L動(dòng)作，停止高位RAM23-H的讀出。
此外，當(dāng)時(shí)刻10的時(shí)候，對(duì)第二存儲(chǔ)單元22寫入選擇路徑，因此，對(duì)于第二存儲(chǔ)單元22不進(jìn)行讀出的停止控制。
在此，對(duì)于高位RAM或者低位RAM的哪一側(cè)能夠停止(即，跟蹤時(shí)從哪個(gè)RAM讀出選擇路徑)，能夠如下進(jìn)行判斷。
數(shù)字廣播中廣泛使用的約束長＝7的卷積編碼器(參照?qǐng)D3)具有由六個(gè)存儲(chǔ)元件(延遲器)構(gòu)成的移位寄存器。當(dāng)由b0、b1、b2、b3、b4、b5表示各存儲(chǔ)元件各自的存儲(chǔ)內(nèi)容(0或者1)時(shí)，卷積碼的狀態(tài)使用這些b0～b5能夠表示成{b5，b4，b3，b2，b1，b0}。卷積碼的狀態(tài)能夠取從{0，0，0，0，0，0}到{1，1，1，1，1，1}為止的共64種。
在路徑存儲(chǔ)電路15中，在一個(gè)時(shí)鐘的期間進(jìn)行3個(gè)時(shí)刻的跟蹤，但是，當(dāng)將跟蹤開始時(shí)刻的狀態(tài)設(shè)為{b5，b4，b3，b2，b1，b0}時(shí)，具有在跟蹤開始時(shí)刻的1個(gè)時(shí)刻前進(jìn)行跟蹤的可能性的狀態(tài)是{0，b5，b4，b3，b2，b1}或者{1，b5，b4，b3，b2，b1}兩種。并且，具有在跟蹤開始時(shí)刻的2個(gè)時(shí)刻前進(jìn)行跟蹤的可能性的狀態(tài)是{0，0，b5，b4，b3，b2}、{0，1，b5，b4，b3，b2}、{1，0，b5，b4，b3，b2}或者{1，1，b5，b4，b3，b2}四種。
即，如圖20所示，對(duì)跟蹤開始時(shí)刻進(jìn)行跟蹤(或者譯碼)時(shí)，如果該跟蹤開始時(shí)刻的狀態(tài)的最低位比特b0是1，則在高位RAM中存儲(chǔ)有所需的選擇路徑，如果最低位比特b0是0，則在低位RAM中存儲(chǔ)有所需的選擇路徑。因而，對(duì)跟蹤開始時(shí)刻進(jìn)行跟蹤(或者譯碼)時(shí)，如果跟蹤開始時(shí)刻的狀態(tài)的最低位比特b0是1，則能夠停止低位RAM，如果最低位比特b0是0，則能夠停止高位RAM。
另外，對(duì)跟蹤開始時(shí)刻的1個(gè)時(shí)刻前進(jìn)行跟蹤(或者譯碼)時(shí)，如果從跟蹤開始時(shí)刻的狀態(tài)的低位起第二比特b1是1，則在高位RAM中存儲(chǔ)有所需的選擇路徑，如果是從低位起第二比特b1是0，則在低位RAM中存儲(chǔ)有所需的選擇路徑。因而，對(duì)跟蹤開始時(shí)刻的1個(gè)時(shí)刻前進(jìn)行跟蹤(或者譯碼)時(shí)，如果從跟蹤開始時(shí)刻的狀態(tài)的低位起第二比特b1是1，則能夠停止低位RAM，如果從低位起第二比特b1是0，則能夠停止高位RAM。
另外，對(duì)跟蹤開始時(shí)刻的2個(gè)時(shí)刻前進(jìn)行跟蹤(或者譯碼)時(shí)，如果從跟蹤開始時(shí)刻的狀態(tài)的低位起第三比特b2是1，則在高位RAM中存儲(chǔ)有所需的選擇路徑，如果從低位起第三比特b2是0，則在低位RAM中存儲(chǔ)有所需的選擇路徑。因而，對(duì)跟蹤開始時(shí)刻的2個(gè)時(shí)刻前進(jìn)行跟蹤(或者譯碼)時(shí)，如果從跟蹤開始時(shí)刻的狀態(tài)的低位起第三比特b1是1，則能夠停止低位RAM，如果從低位第二比特b1是0，則能夠停止高位RAM。
因而，控制電路26可根據(jù)跟蹤開始時(shí)刻的最佳路徑的狀態(tài)的低位比特，進(jìn)行對(duì)高位RAM或者低位RAM的讀出停止控制。
以上的例子是將約束長＝7的情況作為例子，但是約束長不限于該值，可以設(shè)為任意值。
另外，在以上的例子中，示出了設(shè)置四個(gè)存儲(chǔ)單元使得在1個(gè)時(shí)鐘進(jìn)行多個(gè)時(shí)刻的跟蹤的例子，但是將存儲(chǔ)選擇路徑的存儲(chǔ)器分割為高位以及低位來進(jìn)行讀出時(shí)的功率削減的方法，同樣能夠應(yīng)用在基于回溯法的所有路徑存儲(chǔ)電路中。
另外，在以上的例子中，示出了將1個(gè)時(shí)刻的路徑選擇信息用狀態(tài)的最低位比特二分割為高位和低位的例子，但是根據(jù)從狀態(tài)的最低位比特起規(guī)定數(shù)的比特內(nèi)容，也能夠設(shè)為四分割、八分割來進(jìn)行讀出時(shí)的停止。
另外，在以上的例子中，將使用時(shí)鐘禁止信號(hào)來停止RAM的情況作為例子，但是能夠進(jìn)行根據(jù)選通時(shí)鐘來停止時(shí)鐘本身等各種變形。
權(quán)利要求
1.一種維特比譯碼裝置，進(jìn)行卷積碼的譯碼，其特征在于，具備路徑存儲(chǔ)部，關(guān)于連續(xù)的多個(gè)時(shí)間，存儲(chǔ)朝向卷積碼的各轉(zhuǎn)換狀態(tài)的兩條路徑中的一條路徑作為選擇路徑；跟蹤部，通過在追溯過去的方向上跟蹤存儲(chǔ)在前述路徑存儲(chǔ)部中的選擇路徑，進(jìn)行比規(guī)定的截止期間靠前的各時(shí)間的卷積碼的譯碼；以及控制部，控制前述路徑存儲(chǔ)部，前述路徑存儲(chǔ)部將存儲(chǔ)各時(shí)間的各轉(zhuǎn)換狀態(tài)的選擇路徑的存儲(chǔ)區(qū)域從轉(zhuǎn)換狀態(tài)的最低位起按每規(guī)定位數(shù)的比特值進(jìn)行分割，并且，對(duì)每個(gè)該分割區(qū)域能夠進(jìn)行數(shù)據(jù)的讀出停止，前述控制部確定在各時(shí)間不需要讀出選擇路徑的分割區(qū)域，對(duì)確定的分割區(qū)域進(jìn)行讀出停止的控制。
2.根據(jù)權(quán)利要求1所述的維特比譯碼裝置，其特征在于，前述路徑存儲(chǔ)部具有多個(gè)至少能夠存儲(chǔ)大于或等于截止期間二分之一的時(shí)間的選擇路徑的存儲(chǔ)器，對(duì)多個(gè)存儲(chǔ)器巡回地進(jìn)行選擇路徑的寫入，跟蹤部從多個(gè)存儲(chǔ)器中除正在進(jìn)行寫入的存儲(chǔ)器以外的存儲(chǔ)器讀出選擇路徑，進(jìn)行跟蹤，并且，前述路徑存儲(chǔ)部在每個(gè)存儲(chǔ)器中分割有選擇路徑的存儲(chǔ)區(qū)域。
3.根據(jù)權(quán)利要求1所述的維特比譯碼裝置，其特征在于，前述控制部參照從跟蹤開始時(shí)間的轉(zhuǎn)換狀態(tài)的最低位起規(guī)定位數(shù)的比特值，確定在各時(shí)間不需要讀出選擇路徑的分割區(qū)域。
全文摘要
提供一種維特比譯碼裝置，削減跟蹤時(shí)的功耗。進(jìn)行卷積碼的譯碼的維特比譯碼裝置的路徑存儲(chǔ)部(15)，被分割為保存關(guān)于最低位比特是0的轉(zhuǎn)換狀態(tài)的選擇路徑的高位RAM、和保存關(guān)于最低位比特是1的轉(zhuǎn)換狀態(tài)的選擇路徑的低位RAM。高位RAM和低位RAM能夠分別獨(dú)立地由控制電路(26)進(jìn)行數(shù)據(jù)讀出停止控制。在跟蹤時(shí)，控制電路(26)參照跟蹤開始時(shí)間的轉(zhuǎn)換狀態(tài)的最低位比特，確定不需要讀出選擇路徑的RAM，對(duì)確定的RAM進(jìn)行讀出停止的控制。
文檔編號(hào)H03M13/41GK1893283SQ20061009072
公開日2007年1月10日 申請(qǐng)日期2006年6月28日 優(yōu)先權(quán)日2005年6月28日
發(fā)明者宮內(nèi)俊之, 水谷祐一 申請(qǐng)人:索尼株式會(huì)社