專利名稱：噪音濾波器電路的制作方法
技術領域：
本發(fā)明涉及一種通過去除噪音信號僅輸出常規(guī)信號脈沖的電路。
背景技術：
如圖2所示，在傳統(tǒng)的用于從數(shù)字信號去除噪音的噪音去除電路中，輸入信號被劃分為兩個信號要輸入到門電路(對應于圖2的AND門電路16)的信號和要輸入到延遲電路15的信號。延遲電路15延遲輸入信號以輸出延遲信號，并且延遲信號被輸入門電路。門電路執(zhí)行計算以獲得兩個輸入的邏輯乘或邏輯加(圖2中獲得的是邏輯乘)，并且輸出結果。
延遲電路15延遲輸入信號的量大于噪音脈沖寬度，并且延遲信號被輸入到AND門電路16。AND門電路16獲得所述輸入信號和被延遲電路延遲的輸入信號的邏輯乘，從而去除噪音脈沖。然后AND門電路16使輸入信號的信號分量的尾沿彼此同相，以生成最后的輸出信號(例如，參考JP 06-132791 A)。
但是，這種傳統(tǒng)噪音去除電路的問題在于，當輸入的噪音脈沖的寬度等于或大于延遲電路的延遲時間的時候，具有這樣寬度的噪音脈沖不能被去除并且被允許與常規(guī)信號脈沖一起通過。
另外，從這樣的傳統(tǒng)噪音去除電路輸出的輸出信號的脈沖寬度對應于從輸出信號消除延遲時間得到的脈沖寬度，這導致另一個問題，即在接下來的級難以將該信號與時鐘信號同相。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供了一種在使用延遲電路的噪音去除電路之后的一級額外提供觸發(fā)器的噪音濾波器電路，其中令要輸入觸發(fā)器的時鐘信號的延遲時間與噪音去除電路的延遲時間不同，從而構造與時鐘信號同步的常規(guī)信號脈沖。
依照本發(fā)明的噪音濾波器電路，即使輸入了寬度大于延遲時間的噪音脈沖，也阻止將該噪音脈沖傳遞到隨后一級，除非該噪音脈沖與隨后一級中的觸發(fā)器中的時鐘信號的前沿或尾沿同步。因此，只有常規(guī)信號脈沖能夠與時鐘信號同步輸出。


在附圖中圖1是依照本發(fā)明的噪音濾波器電路的電路圖。
圖2是傳統(tǒng)的噪音去除電路的電路圖。
圖3是依照本發(fā)明的噪音濾波器電路的時間圖。
圖4是依照本發(fā)明實施例的噪音濾波器電路中使用的延遲電路的電路圖。
圖5是依照本發(fā)明實施例的噪音濾波器電路中使用的低通濾波器的電路圖。
具體實施例方式
下文將參考附圖詳細描述本發(fā)明的實施例。圖1是依照本發(fā)明的噪音濾波器電路的電路圖。該噪音濾波器電路包含第一信號輸入端1；通過ESD/CDM保護電路2和低通濾波器3接收從第一信號輸入端1輸入的信號的噪音去除電路7；時鐘輸入端11；用于延遲從時鐘輸入端11輸入的信號的第二延遲電路12；第二信號輸入端8；用于延遲從第二信號輸入端8輸入的信號的第三延遲電路9；用于接收從噪音去除電路7輸入的信號和來自第三延遲電路9的信號的0R門電路10；用于接收從OR電路10輸入的信號和來自第二延遲電路12的時鐘的觸發(fā)器13。所述噪音去除電路7包含，例如用于反相從低通濾波器3輸入的信號的反向電路4；用于延遲從反相電路4輸入的信號的第一延遲電路5；用于接收從反相電路4輸入的信號和從第一延遲電路5輸入的信號的NOR門電路6。或者，如圖2所示，噪音去除電路7可以包含用于延遲從低通濾波器3輸入的信號的第一延遲電路5；用于接收從低通濾波器3輸入的信號和從第一延遲電路5輸入的信號的AND門電路16。低通濾波器3例如由圖5所示的電路構成。
低通濾波器3從第一信號輸入端1輸入的信號中去除高頻噪音分量。噪音去除電路7去除脈沖寬度小于延遲電路5的延遲時間的噪音脈沖。隨后一級中的觸發(fā)器13輸出與經(jīng)第二延遲電路12延遲的時鐘同步的信號。
下面參考圖3的時間圖描述依照本發(fā)明的噪音濾波器電路。
首先，考慮表示為輸入數(shù)據(jù)1的噪音和常規(guī)脈沖信號被輸入第一信號輸入端1的情況。輸入數(shù)據(jù)1的信號通過反相電路4被劃分為兩個信號，這兩個信號之一被直接輸入到NOR門電路6；這兩個信號中的另一個通過延遲電路5輸入到NOR門電路6。從NOR門電路6輸出的信號是寬度小于延遲電路5的延遲時間的噪音脈沖(OR門10的輸出)已經(jīng)被去除的信號。更具體的，OR門10的輸出信號是其寬度小于輸入數(shù)據(jù)1經(jīng)過延遲電路5的延遲時間的信號波形的寬度的信號，并且與輸入數(shù)據(jù)1的信號波形具有相同的相位。如同寬度等于或大于延遲電路5的延遲時間的噪音脈沖，寬度小于延遲時間的噪音脈沖被輸出到隨后的一級。
來自OR門電路10的信號被輸入到觸發(fā)器13。觸發(fā)器13是被構造為當時鐘上升時維持輸入數(shù)據(jù)直到下一個前沿為止的電路。當具有一個時鐘的寬度的脈沖信號被輸入通過觸發(fā)器時，時鐘信號的前沿通常被設置在輸入信號脈沖的中心，以便輸出具有穩(wěn)定性的脈沖。已經(jīng)通過噪音去除電路7的常規(guī)信號脈沖的寬度的一部分被從前沿一側消除，消除的是延遲時間的量。因此，需要通過使用第二延遲電路12將要輸入觸發(fā)器13的時鐘信號延遲，并且考慮消除的脈沖寬度。在這種情況下，可以依照以下等式設置時鐘信號的延遲時間(時鐘信號的延遲時間)＝(噪音去除電路的延遲時間)/2(1)當考慮到噪音去除電路的延遲時間之外的延遲時(低通濾波器、接線電阻、寄生電容造成的延遲)，可以依照下式設置時鐘信號的延遲時間(時鐘信號的延遲時間)＝(噪音去除電路的延遲時間)/2+(其它延遲時間之和) (2)這樣，就去除了不能通過噪音去除電路7去除的噪音，將常規(guī)信號脈沖穩(wěn)定地與延遲的時鐘信號同步輸出。
接下來，考慮表示為輸入數(shù)據(jù)2的常規(guī)信號脈沖(以虛線表示的脈沖信號)從第二信號輸入端8輸入的情況。
常規(guī)信號脈沖被不經(jīng)過噪音去除電路7直接輸入到觸發(fā)器。因此，通過利用第三延遲電路9將信號脈沖與時鐘信號延遲相同的時間(以獲得OR門10的輸出中虛線所示的脈沖信號)，可以從觸發(fā)器穩(wěn)定地輸出同步信號。
另外，由于如下結構，即要從時鐘輸入端11輸入的時鐘信號作為在觸發(fā)器13之外的邏輯中使用的時鐘被直接輸入，而不通過延遲電路，所以觸發(fā)器之外的內(nèi)部邏輯與從時鐘輸入端11輸入的時鐘信號同步運行。也就是說，觸發(fā)器之外的內(nèi)部邏輯與從外部輸入的時鐘信號同步運行，這使得與使用在內(nèi)部專門延遲的時鐘的情況相比有可能阻止由于時鐘信號異相而產(chǎn)生不必要的噪音。
圖4示出了在依照本實施例的噪音濾波器電路中使用的延遲電路的典型電路圖。由于每個電容器21的電容或在電容器之前的級中每個反相器中的晶體管的溝道電阻(基于門的長度或寬度)，可以通過調(diào)整或可選地轉換多晶硅/鋁而變化的結構，因此可以按照需要調(diào)節(jié)延遲時間。
另外，依照本實施例的噪音濾波器電路包含在第一信號輸入端1或第二信號輸入端8提供的ESD/CDM保護電路，這防止了當從輸入端輸入突然電涌或者當輸入端結點在浮動狀態(tài)中電荷積聚而引起問題。
另外，依照本實施例的噪音濾波器電路具有低通濾波器3被Schmitt觸發(fā)器電路替代或者在低通濾波器之后的級中另外提供Schmitt觸發(fā)器電路的結構，以便當?shù)谝恍盘栞斎攵?的信號脈沖上升或下降時阻止振動。
權利要求
1.一種噪音濾波器電路，包含具有第一延遲電路的噪音去除電路；第二延遲電路；觸發(fā)器；其中觸發(fā)器輸出與第二延遲電路延遲的時鐘同步的第一信號數(shù)據(jù)，第一信號數(shù)據(jù)已經(jīng)通過噪音去除電路。
2.依照權利要求1所述的噪音濾波器電路，還包含在噪音去除電路之前一級的低通濾波器。
3.依照權利要求1或2所述的噪音濾波器電路，還包含如下結構，其中邏輯時鐘被直接輸入到內(nèi)部邏輯而不經(jīng)過第二延遲電路。
4.依照權利要求1到3中任一個所述的噪音濾波器電路，還包含第三延遲電路，其中通過令第二輸入信號數(shù)據(jù)通過第三延遲電路，觸發(fā)器輸出比第一輸入信號延時的第二輸入信號數(shù)據(jù)，并且該信號與第二延遲電路延遲的時鐘同步。
5.依照權利要求1到4中任一個所述的噪音濾波器電路，其中第一到第三延遲電路每一個被調(diào)節(jié)具有期望的延遲時間。
6.依照權利要求1的噪音濾波器電路，其中噪音去除電路被低通濾波器取代。
7.依照權利要求1到6中任一個所述的噪音濾波器電路，其中第一或第二輸入信號數(shù)據(jù)通過作為第一級的ESD/CDM保護電路。
8.依照權利要求2到7中任一個所述的噪音濾波器電路，其中低通濾波器被Schmitt觸發(fā)器電路取代，或者在低通濾波器之后的一級中另外提供Schmitt觸發(fā)器電路。
9.如權利要求1所述的噪音濾波器電路，其中所述噪音去除電路包括反相電路；連接到反相電路的第一延遲電路；NOR門電路；并且反相電路和第一延遲電路都具有輸入到NOR門電路的輸出。
全文摘要
提供了一種噪音濾波器電路，其能夠僅輸出與時鐘信號同步的常規(guī)信號脈沖而不允許噪音脈沖通過以到達隨后的級，即使輸入的噪音脈沖的寬度大于延遲時間也是如此。依照本發(fā)明的噪音濾波器電路在使用延遲電路的噪音去除電路之后的級上另外提供了觸發(fā)器。令輸入到觸發(fā)器的時鐘信號的延遲時間與噪音去除電路的延遲時間不同，從而獲得與時鐘信號同步輸出的常規(guī)信號脈沖。
文檔編號H03K5/1252GK1937406SQ20061013983
公開日2007年3月28日 申請日期2006年9月21日 優(yōu)先權日2005年9月21日
發(fā)明者村岡大介 申請人:精工電子有限公司