專利名稱：一種高速fir濾波器實現裝置的制作方法
一種高速FIR濾波器實現裝置技術領域5本發(fā)明涉及一種高速FIR濾波器實現裝置，尤其涉及數字信號處理領 域的常系數FIR濾波器。
背景技術：
帶有常系數的FIR濾波器是一種LTI數字濾波器。L階或者長度為L io 的FIR輸出對應于輸入時間序列x[n]的關系是由一種有限巻積數量形式給 出，具體形式如下<formula>formula see original document page 4</formula> (1)其中從/[W * o一直到/[丄-- 0均是濾波器的L階的系數，同時也對應 于FIR的脈沖響應。對于LTI系統可以更為方便地將式(1)表達成z域內 15 的形式<formula>formula see original document page 4</formula> (2)其中F(z)是FIR的傳遞函數，其z域內的定義形式如下 <formula>formula see original document page 4</formula> (3)圖1給出了 L階LTI型FIR濾波器的圖解?？梢钥闯?，FIR濾波器是 20由一個"抽頭延遲線，，加法器和乘法器的集合構成的，傳給每個乘法器的 操作數就是一個FIR系數，顯然也可以稱作"抽頭權重"。過去也有將FIR 濾波器稱為"橫行濾波器"，就是說它的"抽頭延遲線"結構。式(3)中多項式F(z)的根確定了濾波器的零點。僅有零點存在也就是FIR
濾波器經常#1稱作"全零點濾波器"的原因。直接FIR模型的一個變種稱為轉置式FIR濾波器，可以根據圖1中的 FIR濾波器來構造(1)輸入輸出互換； 5 (2)顛倒信號流的方向；(3)用一個差分放大器代替一個加法器，反之亦然。 轉置式FIR濾波器如圖2所示，通常是指FIR濾波器的實現，該濾波 器的優(yōu)點在于，不再需要給x[n]提供額外的移位寄存器。圖2中的 為加法器。 一個基本的N比特二進制加法器由N個FA( foil io adder,全加器)組成，每個全加器都執(zhí)行如下布爾方程sk="kXORbkXORck ," =a k 、式(4)定義了和的位，進位位按下式計算ck+1 = ("kANDbk)OR(flkANDck)OR(6kANDck) ( 5 )=(ak -6k) + (ak -ck) + (6k .ck)最簡單的加法器結構稱為并行加法器，其實現結構與式(4)、 (5)完 15全對應，如圖3所示。由式(5)和圖3可以很容易地發(fā)現對于這種加法 器來講，最長的延遲來自進位的脈沖通過所有FA。因此，隨著輸入數據位寬N的增加，加法器進位鏈的長度增加，加法 器延遲也隨之增加，從而導致加法器最高工作頻率的下降。目前已經采取 了很多技術來縮短這一進位延遲，比如跳躍進位、先行進位、條件和進 20 位選擇加法器。盡管這些技術都能夠減少加法器的進位延遲，但是它們都 要對N比特的輸入數據a和N比特的輸入數據b進行相加產生1比特的最 終進位c[N],進位延遲仍然與輸入數據位寬N正相關。因此，隨著輸入數 據位寬N的增加，加法器進位延遲也隨之增加，從而導致加法器最高工作 頻率的下降。
現代數字信號處理對數據處理精度和數據吞吐量的要求越來越高。數據處理精度的提高也就是需要處理的數據位寬增大；數據吞吐量提高的最 直接途徑就是提高數字信號處理模塊的工作頻率。隨著濾波器輸入數據位 寬或濾波器系數位寬的增大，濾波器輸入數據和濾波器系數相乘后產生的 5 乘積的位寬也相應增大，也就是輸入到加法器的數據位寬增大，導致加法 器進位延遲增加，最終導致轉置式FIR濾波器的工作頻率下降。顯然，現 有的轉置式FIR濾波器無法滿足現代數字信號處理對數據處理精度和數據 吞吐量的要求。io 發(fā)明內容本發(fā)明為了克服現有技術中轉置式FIR濾波器的工作頻率隨著輸入數 據位寬或濾波器系數位寬的增大而下降的缺點，解決現有技術中存在的轉 置式FIR濾波器無法滿足現代數字信號處理對數據處理精度和數據吞吐量 的要求的問題。15在本發(fā)明中，設濾波器輸入數據位寬為n比特，濾波器系數位寬為m 比特；共有k個濾波器系數。則本發(fā)明所述的高速FIR濾波器實現裝置包 括l個單比特半加器組、k-2個單比特全加器組、k個高速乘法器、l個 進位傳遞加法器、1個位寬為n+m-l的寄存器A、 1個位寬為n的寄存器B。 單比特半加器組由n+m-l個單比特半加器(half adder, HA)和2n+2m-3加個單比特寄存器組合而成，它的結構如圖4所示。單比特半加器組對位寬 為n+m-l比特的輸入數據a、 b按照相應的比特位置逐個比特相加。除了 最高位比特外，1個輸入數據a的比特和相應比特位置的1個輸入數據b 的比特相加，產生該比特位置的1比特和、1比特進位，分別用單比特寄 存器寄存后輸出，輸入數據a的最高位比特a[n+m-2]與輸入數據b的最高25位比特b[n+m-2]相加后產生的1比特進位被舍棄，1比特和用單比特寄存
器寄存后輸出。所有比特位置的單比特和組合成位寬為n+m-l的和矢量s, 所有比特位置的單比特進位組合成位寬為n+m-2的進位矢量r。在本發(fā)明中，單比特半加器組在k-2級使用，用于對乘法器k-2的乘積 以及寄存器A中緩存的乘法器k-l的乘積進行相加，產生和矢量s—k-2、 5 進位矢量r一k-2。單比特全加器組由n卞m-2個單比特全加器、1個單比特半加器以及 2n+2m-3個單比特寄存器組合而成，它的結構如圖5所示。單比特全加器 組對位寬為n+m-l比特的輸入數據a、 b以及位寬為n+m-2的輸入進位c 按照相應的比特位置逐個比特相加。輸入數據a的最低位比特a
與輸入io 數據b的最低位比特b[O]用單比特半加器相加后產生最低位的1比特和、1 比特進位，分別用單比特寄存器寄存后輸出。除了最低位、最高位比特外，1個輸入數據a的比特和相應比特位置的 1個輸入數據b的比特、1個輸入進位c的比特用單比特全加器相加，產生 該比特位置的1比特和、l比特進位，分別用單比特寄存器寄存后輸出15 在比特位置1,輸入數據a的比特a[l]與輸入數據b的比特b[l]、輸入進位 c的比特c[O]相加后產生比特位置1的1比特和、1比特進位；在比特位置 2，輸入數據a的比特a[2]與輸入數據b的比特b[2]、輸入進位c的比特c[l] 相加后產生比特位置2的1比特和、1比特進位；其余比特位置依此類推。 輸入數據a的最高位比特a[n+m-2]與輸入數據b的最高位比特b[n+m-2]、加輸入進位c的最高位比特c[n+m-3]用單比特全加器相加后產生的1比特進 位被舍棄，1比特和用單比特寄存器寄存后輸出。所有比特位置的單比特 和組合成位寬為n+m-l的和矢量s，所有比特位置的單比特進位組合成位 寬為n+m-2的進位矢量r。在本發(fā)明所述裝置中，單比特全加器組用于對本級乘法器的乘積以及"上一級產生的和矢量、進位矢量進行相加，產生本級的和矢量、進位矢量。
高速乘法器實現兩個數據的乘運算，產生乘積。在本發(fā)明所述裝置中， 高速乘法器用于對濾波器輸入數據和濾波器系數進行乘法運算。進位傳遞 加法器實現兩個數據的加運算，產生和。在本發(fā)明所述裝置中，進位傳遞加法器用于對0級的單比特全加器組 .5 產生的和矢量0 ( s—0)及進位矢量0 (r—0)進行加法運算，產生濾波器的 最終結果。高速乘法器和進位傳遞加法器均使用流水線技術實現，流水線 級數可根據速度要求增減。這兩種;f莫塊有大量的實現結構可選用，在經典 的數字信號處理教材和專著、論文中可以找到具體的實現結構。位寬為n+m-l的寄存器A實現對輸入數據緩存一個時鐘節(jié)拍后輸出的 io 功能。在本發(fā)明所述裝置中，寄存器A用于對乘法器k-l的乘積進行緩存。 位寬為n的寄存器B實現對輸入數據緩存一個時鐘節(jié)拍后輸出的功能。 在本發(fā)明所述裝置中，寄存器B用于對進位傳遞加法器的和進行緩存后輸出。 整個高速FIR濾波器實現裝置如圖6所示。濾波器輸入數椐同時輸入 到k個乘法器的各一個數據輸入端，k個乘法器的另一個數據輸入端輸入 15與該乘法器相應的濾波器系數。濾波器輸入數據與系數k-l在乘法器k-l 中相乘，產生的乘積經寄存器A緩存后輸入單比特半加器組的b輸入端。 濾波器輸入數據與系數k-2在乘法器k-2中相乘，產生的乘積輸入單比特 半加器組的a輸入端。單比特半加器組對a、 b輸入端輸入的數據進行相加，產生k-2級的和 20 矢量k-2 (s—k-2 )、進位矢量k-2 (r_k-2)分別輸入到單比特全加器組k-3 的b輸入端、c輸入端。濾波器輸入數據與系數k-3在乘法器k-3中相乘， 產生的乘積輸入單比特全加器組k-3的a輸入端；單比特全加器組k-3對a、 b、 c輸入端輸入的數據進行相加，產生k-3級的和矢量k-3 (s_k-3)、進位 矢量k-3 (r—k-3)分別輸入到單比特全加器組k-4的b輸入端、c輸入端。 25 濾波器輸入數據與系數k-4在乘法器k-4中相乘，產生的乘積輸入單比
特全加器組k-4的a輸入端；單比特全加器組k-4對a、 b、 c輸入端輸入 的數據進行相加，產生k-4級的和矢量k-4 (sJc-4 )、進位矢量k-4 (r—k-4) 分別輸入到單比特全加器組k-5的b輸入端、c輸入端。其余級的連接關 系依此類推。5單比特全加器組0對a、 b、 c輸入端輸入的數據進行相加，產生0級 的和矢量0(s—0)、進位矢量0(r—0)。位寬為n+m-l比特的和矢量0(s—0) 輸入到進位傳遞加法器的-一個輸入端，位寬為n+m-2比特的進位矢量0 (r—0)在最低位用0擴展1比特使位寬變?yōu)閚+m-l比特后輸入到進位傳 遞加法器的另一個輸入端,io 進位傳遞加法器對兩個輸入端輸入的數據進4于相加，產生濾波器的最 終結果輸入寄存器B。位寬為n比特的寄存器B將n+m-l比特的進位傳遞 加法器的和的高n位緩存后輸出，其余低位比特舍棄。采用本發(fā)明所述裝置，與現有技術相比，轉置式FIR濾波器數據通路 上的加法運算部件由多比特二進制加法器改進為單比特全加器(或半加15 器)組。在單比特全加器(或半加器)組中，低位比特相加產生的進位并 不向高位傳遞，而是保留下來輸入到數據通路的下一級。由于低位比特相 加產生的進位并不向高位傳遞，因此也就不存在低位比特至高位比特的進 位鏈；加法運算的延遲固定為通過一個FA (或HA)的時間，與加法輸入 數據的位寬無關。所以采用本發(fā)明所述裝置能夠克服現有技術中轉置式20 FIR濾波器的工作頻率隨著輸入數據位寬或濾波器系數位寬的增大而下降 的缺點，使得轉置式FIR濾波器滿足了現代數字信號處理對數據處理精度 和數據吞吐量的要求。


25 圖1是直接形式的FIR濾波器；
圖2是轉置結構的FIR濾波器； 圖3是并行加法器； 圖4是單比特半加器組； 圖5是單比特全加器組； 5 圖6是高速FIR濾波器實現裝置。
具體實施方式
下面結合附圖對技術方案的實施作進一步的詳細描述 以數字信號處理中常見的用于進行反sinc函數濾波的濾波器為例，濾io 波器輸入數據用二進制補碼表示，位寬為n=20比特；濾波器系數用二進 制補碼表示，位寬為m-16比特，共有k-21個濾波器系數。則本發(fā)明所述的高速FIR濾波器實現裝置由以下幾部分組成1個單 比特半加器組、19個單比特全加器組、21個高速乘法器、l個進位傳遞加 法器、1個位寬為35的寄存器A、 1個位寬為20的寄存器B。15 4艮據圖4的描述，單比特半加器組由35個單比特半加器和69個單比特寄存器組合而成。每個時鐘節(jié)拍分別輸入一個數據到單比特半加器組的 a、 b輸入端。單比特半加器組對位寬為35比特的輸入數據a、 b按照相應 的比特位置逐個比特相加。除了最高位比特外，l個輸入數據a的比特和 相應比特位置的1個輸入lt據b的比特相加,產生該比特位置的1比特和、20 1比特進位，分別用單比特寄存器緩存一個時鐘節(jié)拍后輸出。輸入數據a 的最高位比特a[34]與輸入數據b的最高位比特b[34]相加后產生的1比特 進位—皮舍棄，1比特和用單比特寄存器緩存一個時鐘節(jié)拍后輸出。所有比 特位置的單比特和組合成位寬為35的和矢量s,所有比特位置的單比特進 位組合成位寬為34的進位矢量r。25在這個實施例子中，單比特半加器組在本發(fā)明所述裝置的19級使用， 產生和矢量s—19、進位矢量r一19。根據圖5的描述，單比特全加器組由34個單比特全加器、1個單比特 半加器以及69個單比特寄存器組合而成。每個時鐘節(jié)拍分別輸入一個數 5 據到單比特全加器組的a、 b、 c輸入端。單比特全加器組對位寬為35比特 的輸入數據a、 b以及位寬為34的輸入進位c按照相應的比特位置逐個比 特相加。輸入數據a的最低位比特a
與輸入數據b的最低位比特b
用單比特 半加器相加后產生最低位的1比特和、1比特進位，分別用單比特寄存器io 緩存一個時鐘節(jié)拍后輸出.，除了最低位、最高位比特外，1個輸入數據a 的比特和相應比特位置的1個輸入數據b的比特、1個輸入進位c的比特 用單比特全加器相加，產生該比特位置的1比特和、1比特進位，分別用 單比特寄存器緩存一個時鐘節(jié)拍后輸出在比特位置1,輸入數據a的比 特a[l]與輸入數據b的比特b[l]、輸入進位c的比特c
相加后產生比特15 位置1的1比特和、1比特進位；在比特位置2,輸入數據a的比特a[2] 與輸入數據b的比特b[2].輸入進位c的比特c[l]相加后產生比特位置2 的1比特和、1比特進位；其余比特位置依此類推。輸入數據a的最高位 比特a[34]與輸入數據b的最高位比特b[34]、輸入進位c的最高位比特c[33] 用單比特全加器相加后產生的1比特進位凈皮舍棄，1比特和用單比特寄存20器緩存一個時鐘節(jié)拍后輸出。所有比特位置的單比特和組合成位寬為35 的和矢量s,所有比特位置的單比特進位組合成位寬為34的進位矢量r。 在這個實施例子中，單比特全加器組在本發(fā)明所述裝置中的18級、17級........0級^(吏用，用于對本級乘法器的乘積以及上一級產生的和矢量、進位矢量進行相加，產生本級的和矢量、進位矢量。25 根據圖6可以得出整個高速FIR濾波器實現裝置的工作過程。
每個時鐘輸入一個濾波器輸入凄t據，輸入數據同時輸入到21個乘法器的各一個數據輸入端，21個乘法器的另一個數據輸入端輸入與該乘法器相 應的濾波器系數。濾波器輸入數據與系數20在乘法器20中相乘，產生的 乘積經寄存器A緩存一拍后輸入單比特半加器組的b輸入端。濾波器輸入 5 數據與系數19在乘法器19中相乘，產生的乘積輸入單比特半加器組的a 輸入端。單比特半加器組對a、 b輸入端輸入的數據進行相加并經寄存器緩 存一拍后輸出，由此產生了 19級的和矢量19(s—19)、進位矢量19(r—19) 分別輸入到單比特全加器組18的b輸入端、c輸入端。濾波器輸入數據與 系數18在乘法器18中相乘，產生的乘積輸入單比特全加器組18的a輸入io 端；單比特全加器組18對a、 b、 c輸入端輸入的數據進行相加并經寄存器 緩存一拍后輸出，產生了 18級的和矢量18 (s—18)、進位矢量18 (r—18) 分別輸入到單比特全加器組17的b輸入端、c輸入端。濾波器輸入數據與 系數17在乘法器17中相乘，產生的乘積輸入單比特全加器組17的a輸入 端；單比特全加器組17對a、 b、 c輸入端輸入的數據進行相加并經寄存器15 緩存一拍后輸出，產生了 17級的和矢量17 (s—17)、進位矢量17 (r_17) 分別輸入到單比特全加器組16的b輸入端、c輸入端。其余級的連接關系 依此類推。單比特全加器組0對a、 b、 c輸入端輸入的數據進行相加并經寄存器 緩存一拍后輸出，產生了 O級的和矢量O (s—0)、進位矢量O(rJ))。位寬 20 為35比特的和矢量0 (s_0)輸入到進位傳遞加法器的一個輸入端，位寬 為34比特的進位矢量0 (r一O )在最低位用0擴展1比特使位寬變?yōu)?5比 特后輸入到進位傳遞加法器的另 一個輸入端。進位傳遞加法器對兩個輸入端輸入的數據進行相加，產生濾波器的最 終結果輸入寄存器B。位寬為20比特的寄存器B將35比特的進位傳遞加 25法器的和的高20位緩存一個時鐘節(jié)拍后輸出，其余低位比特舍棄。
權利要求
1、一種高速FIR濾波器實現裝置，設定濾波器輸入數據位寬為n，濾波器系數位寬為m，濾波器系數個數為k，其特征在于，包括一單比特半加器組，一進位傳遞加法器，單比特全加器組，高速乘法器，寄存器，其中，單比特全加器組的個數為k-2；高速乘法器的個數為k；所述寄存器，其中一寄存器的位寬為n+m-1，一寄存器的位寬為n；所述單比特半加器組，對位寬為n+m-1比特的兩組輸入數據按照相應的比特位置逐個比特相加；所述單比特全加器組，對位寬為n+m-1比特的兩組輸入數據以及位寬為n+m-2的輸入進位按照相應的比特位置逐個比特相加；所述高速乘法器，用于對濾波器輸入數據和濾波器系數進行乘法運算；所述進位傳遞加法器，用于對0級的單比特全加器組產生的和矢量及進位矢量進行加法運算，產生濾波器的最終結果；所述寄存器，實現對輸入數據緩存一個時鐘節(jié)拍后輸出的功能。
2、 如權利要求1所述的高速FIR濾波器實現裝置，其特征在于， 所迷單比特半加器組，包括n+m-l個單比特半加器和2n+2m-3個單比特寄存器，1個輸入數據的比特和相應比特位置的另 一輸入數據的比特相加，產生 20 該比特位置的1比特和、1比特進位，分別用單比特寄存器寄存后輸出， 但兩組輸入數據的最高位比特相加后產生的1比特進位被舍棄。
3、 如權利要求2所述的高速FIR濾波器實現裝置，其特征在于， 所述單比特半加器組，在k-2級使用，用于對乘法器k-2的乘積以及位寬為n+m-l的寄存器中緩存的乘法器k-l的乘積進行相加，產生和矢量、 進位失蚤。
4、 如權利要求1所述的高速FIR濾波器實現裝置，其特征在于，所述單比特全加器組，包括n+m-2個羊比特全加器、1個羊比特平加器以及2n+2m-3個單比特寄存器； 5兩組輸入數據的最低位比特用單比特半加器相加后產生最低位的1比特和、l比特進位，分別用單比特寄存器寄存后輸出；1個輸入數據的比特和相應比特位置的1個輸入數據的比特、1個輸入進位的比特用單比特全加器相加，產生該比特位置的1比特和、1比特進位，分別用單比特寄存器寄存后輸出； io1個輸入數據的最高位比特和相應比特位置的1個輸入lt據的最高位比特、輸入進位的最高位比特用單比特全加器相加后產生的1比特進位被舍棄，1比特和用單比特寄存器寄存后輸出。
5、 如權利要求4所述的高速FIR濾波器實現裝置，其特征在于， 所述單比特全加器組，用于對本級乘法器的乘積以及上一級產生的和15矢量、進位矢量進行相加，產生本級的和矢量、進位矢量。
6、 如權利要求1所述的高速FIR濾波器實現裝置，其特征在于， 所述位寬為n+m-l的寄存器，用于對乘法器k-l的乘積進行緩存； 所述位寬為n的寄存器B，用于對進位傳遞加法器的和進行緩存后輸
全文摘要
本發(fā)明涉及數字信號處理領域的常系數FIR濾波器，具體公開了一種高速FIR濾波器實現裝置，1個單比特半加器組、k-2個單比特全加器組、k個高速乘法器、1個進位傳遞加法器、1個位寬為n+m-1的寄存器、1個位寬為n的寄存器；其中，n為濾波器輸入數據位寬，m為濾波器系數位寬。采用本發(fā)明所述裝置能夠克服現有技術中轉置式FIR濾波器的工作頻率隨著輸入數據位寬或濾波器系數位寬的增大而下降的缺點，使得轉置式FIR濾波器滿足了現代數字信號處理對數據處理精度和數據吞吐量的要求。
文檔編號H03H17/02GK101162895SQ20061014113
公開日2008年4月16日 申請日期2006年10月11日 優(yōu)先權日2006年10月11日
發(fā)明者孫天亮 申請人:中興通訊股份有限公司