專利名稱：具有50%工作周期的可編程分頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種分頻器，特別是涉及一種具有50%工作周期的可編程分頻器。
背景技術(shù)：
請參考圖1,圖1為現(xiàn)有分頻器IO的示意圖。分頻器10包含一計(jì)數(shù)器 12， 一比較器"以及一T型觸發(fā)器16。計(jì)數(shù)器12依據(jù)一參考頻率Fref的 上升緣，輸出一序列計(jì)數(shù)。比較器14可比較一數(shù)值n與計(jì)數(shù)器12的計(jì)數(shù)， 當(dāng)數(shù)值n與計(jì)數(shù)器12的計(jì)數(shù)相等時，比較器14會輸出一高電平方波，計(jì)數(shù) 器U被比較器14輸出的高電平方波觸發(fā)而重置為啟始狀態(tài)，重新依據(jù)參考 頻率Fref的上升緣，輸出一序列計(jì)數(shù)Scn。 T型觸發(fā)器16受到比較器14輸 出的高電平方波觸發(fā)，其輸出訊號就會反相，因此，分頻器10藉計(jì)數(shù)器12 及比較器14所形成的閉回路以及一 T型觸發(fā)器16即可輸出一除以2n的頻 率Fc2n。請參考圖2,圖2為現(xiàn)有分頻器10輸出1/4倍頻Fc4相關(guān)波形的示意圖。 當(dāng)分頻器10需輸出1/4倍頻Fc4時，比較器14的比較數(shù)n會被設(shè)為2。計(jì) 數(shù)器12依據(jù)參考頻率Fref的上升緣輸出序列計(jì)數(shù)，當(dāng)計(jì)數(shù)器12的計(jì)數(shù)為2 時，比較器14會輸出高電平訊號，計(jì)數(shù)器12被比較器14輸出的高電平方 波觸發(fā)而重置為啟始狀態(tài)，重新由O開始計(jì)數(shù)，因此計(jì)數(shù)器12的序列計(jì)數(shù) Sen為每2計(jì)數(shù)即循環(huán)一次。T型觸發(fā)器16受比較器14輸出的高電平訊號 觸發(fā)，其輸出訊號就會反相，如此即可由T型觸發(fā)器16輸出端輸出工作周 期為50%的1/4倍頻Fc4。對于奇數(shù)倍的分頻，則比較數(shù)n必須在n+l與n之間切換，才能輸出一 除以2n+l的頻率Fc2n+l。請參考圖3，圖3為現(xiàn)有分頻器10輸出1/3倍頻 Fc3相關(guān)波形的示意圖。計(jì)數(shù)器12依據(jù)參考頻率Fref的上升緣輸出序列計(jì) 數(shù)， 一開始當(dāng)計(jì)數(shù)器12的計(jì)數(shù)為2時，比較器14才會輸出一高電平方波， 計(jì)數(shù)器12被比較器14輸出的高電平方波觸發(fā)而重置為啟始狀態(tài)，重新由0 開始計(jì)數(shù)，接著當(dāng)計(jì)數(shù)器12的計(jì)數(shù)為1時，比較器14就會輸出一高電平方 波，同時計(jì)數(shù)器12被重置為啟始狀態(tài)，重新由0開始計(jì)數(shù)，之后當(dāng)計(jì)數(shù)器 12的計(jì)數(shù)為2時，比較器14才會輸出一高電平方波，如此循環(huán)下去。T型 觸發(fā)器16受比較器14輸出的高電平訊號觸發(fā)，其輸出訊號就會反相，由T 型觸發(fā)器16輸出的1/3倍頻Fc3的工作周期約為33%,因此當(dāng)分頻數(shù)為奇 數(shù)時，分頻器10就會發(fā)生頻率Fc2n+l的工作周期不對稱的問題。發(fā)明內(nèi)容本發(fā)明提供一種具有50%工作周期的可編程分頻器，包含一反相選擇裝 置，用來于一分頻數(shù)為奇數(shù)且接收到一觸發(fā)信號的瞬變時，調(diào)整該觸發(fā)信號 的瞬變之后傳來的一輸入時鐘信號相對于該觸發(fā)信號的瞬變之前傳來的該 輸入時鐘信號反相，以產(chǎn)生一修改的時鐘信號； 一第一觸發(fā)器，包含一時鐘 輸入端，用來輸入一關(guān)閉信號的互補(bǔ)信號， 一數(shù)據(jù)輸入端，用來輸入該修改 的時鐘信號的互補(bǔ)信號，以及一正輸出端； 一與門，包含二輸入端，分別耦 接該反相裝置的輸出端以及該第一觸發(fā)器的正輸出端，以及一輸出端，用來 輸出一延遲的時鐘信號； 一計(jì)數(shù)器，耦接于該與門的輸出端，用來依據(jù)該延 遲的時鐘信號以及該分頻數(shù)產(chǎn)生該觸發(fā)信號；以及一第二觸發(fā)器，包含一時 鐘輸入端，耦接于該計(jì)數(shù)器的輸出端， 一數(shù)據(jù)輸入端， 一負(fù)輸出端耦接于該 數(shù)據(jù)輸入端，以及一正輸tH端，用來輸出一輸出時鐘信號。


圖1為現(xiàn)有分頻器的示意圖。圖2為圖1的分頻器輸出1/4倍頻Fc4相關(guān)波形的示意圖。 圖3為圖1的分頻器輸出1/3倍頻Fc3相關(guān)波形的示意圖。 圖4為本發(fā)明可編程分頻器的示意圖。 圖5為圖4的反相選擇裝置的示意圖。 圖6為圖5的與非門組合電路的示意圖。 圖7為圖4的計(jì)數(shù)器的示意圖。圖8為圖4的可編程分頻器輸出1/5倍輸出時鐘信號的相關(guān)時序的示意圖。圖9為圖4的可編程分頻器輸出1/6倍輸出時鐘信號的相關(guān)時序的示意圖。附圖符號說明10現(xiàn)有分頻器12計(jì)數(shù)器14比較器16T型觸發(fā)器20可編程分頻器22反相選擇裝置24第一觸發(fā)器26計(jì)數(shù)器28第二觸發(fā)器30或門32第一或非門34第一與門36第三觸發(fā)器38第一與非門組合電路40第一與非門組合電路41--43第一至第三反相器46--48第一至第三與非門51--53第四至第六觸發(fā)器55第二與門56第三與門57第四與非門58第二或非門61-64同門(異或非門)具體實(shí)施方式
請參考圖4，圖4為冬發(fā)明可編程分頻器20的示意圖?？删幊谭诸l器 20包含一反相選擇裝置22、 一第一觸發(fā)器24、 一計(jì)數(shù)器26、 一第二觸發(fā)器 28、 一或門30、 一第一或非門32以及一第一與門34?？删幊谭诸l器20的 輸入信號包含一重置信號RST、 一關(guān)閉(power down)信號PD、 一輸入時鐘信 號CKIN以及一分頻數(shù)的設(shè)定值N。設(shè)定值N加1等于分頻數(shù)，所以若分頻數(shù) 為奇數(shù)，則設(shè)定值N為的最低有效位(least significant bit, LSB)C1為0, 若分頻數(shù)為偶數(shù)，則設(shè)定值N為的最低有效位CI為1。重置信號RST以及關(guān) 閉信號PD輸入或門30產(chǎn)生一電源重置信號PR,電源重置信號PR再與計(jì)數(shù) 器26的輸出信號RBC輸入或非門32產(chǎn)生觸發(fā)信號RB1。反相選擇裝置22 接收輸入時鐘信號CKIN、設(shè)定值N的位CI以及觸發(fā)信號RB1。反相選擇裝 置22于分頻數(shù)為奇數(shù)且接收到觸發(fā)信號RBI的瞬變時，調(diào)整于觸發(fā)信號RBI 的瞬變之后傳來的輸入時鐘信號CKIN相對于觸發(fā)信號RBI的瞬變之前傳來 的輸入時鐘信號CKIN反相，以產(chǎn)生一修改的時鐘信號CKINA。第一觸發(fā)器 24的數(shù)據(jù)輸入端接收修改的時鐘信號的互補(bǔ)信號CKINAB,第一觸發(fā)器24的
時鐘輸入端接收關(guān)閉信號的互補(bǔ)信號PDB,所以第一觸發(fā)器24的正輸出端輸 出一時鐘導(dǎo)通(clock-on)信號CKON。修改的時鐘信號CKINA以及時鐘導(dǎo)通信 號CK0N輸入與門34產(chǎn)生一延遲的時鐘信號CKINA1。計(jì)數(shù)器26依據(jù)設(shè)定值 N以及延遲的時鐘信號CK1NA1產(chǎn)生輸出信號RBC,計(jì)數(shù)器26的輸出信號RBC 由第二觸發(fā)器28的時鐘輸入端輸入，因?yàn)榈诙|發(fā)器28的負(fù)輸出端耦接于 第二觸發(fā)器28的數(shù)據(jù)輸入端，所以當(dāng)?shù)诙|發(fā)器28的時鐘輸入端被觸發(fā)時， 第二觸發(fā)器28的正輸出端所輸出的信號就會反相，形成50%工作周期的輸出 時鐘信號F0UT。請參考圖5，圖5為圖4的反相選擇裝置22的示意圖。反相選擇裝置 22包含一第三觸發(fā)器36、第一與非門組合電路38、 一第二與非門組合電路 40以及第一至第三反相器41-43,其中第一與第二與門組合電路38、 40分 別具有一第一輸入端CK1、 一第二輸入端C0NT1、 一第三輸入端CK2、 一第四 輸入端C0NT2以及一輸出端CKS。反相選擇裝置22接收輸入時鐘信號CKIN、 設(shè)定值N的位C1以及觸發(fā)信號RBl,以產(chǎn)生修改的輸入信號CKINA。時鐘信 號CKIN由第一與非門組合電路38的第三輸入端CK2輸入，也經(jīng)由第一反相 器41輸入第一與非門組合電路38的第一輸入端CK1。設(shè)定值N的位Cl由第 一與非門組合電路38的第四輸入端C0NT2輸入，也經(jīng)由第二反相器42輸入 第一與非門組合電路38的第二輸入端C0NT1。觸發(fā)信號RB1由第三觸發(fā)器 36的時鐘輸入端輸入，第三觸發(fā)器36的負(fù)輸出端耦接于第三觸發(fā)器36的數(shù) 據(jù)輸入端，第三觸發(fā)器36的正輸出端耦接于第二與非門組合電路40的第二 輸入端C0NT1,也經(jīng)由第三反相器43耦接于第二與非門組合電路40的第四 輸入端C0NT2。第二與非門組合電路40的第三輸入端CK2耦接于第一與非門 組合電路38的第一輸入端CK1,第二與非門組合電路40的第一輸入端CK1 耦接于第一與非門組合電路38的輸出端。第二與非門組合電路40的輸出端 輸出修改的輸入信號CKINa。請參考圖6，圖6為圖5的第一與非門組合電路38的示意圖。第二與非 門組合電路40的結(jié)構(gòu)與第 一與非門組合電路38相同。第一與非門組合電路 38包含三個與非門46-48,每一與非門具有二輸入端以及一輸出端。第一與 非門46的輸出端以及第二與非門47的輸出端分別耦接于第三與非門48的 二輸入端。第一與非門46的二輸入端分別對應(yīng)于第一與非門組合電路38的 第一輸入端CK1以及第二輸入端C0NT1,第二與非門47的二輸入端分別對應(yīng)
于第一與非門組合電路38的第三輸入端CK2以及第四輸入端C0NT2,第三與 非門48的輸出端對應(yīng)于第一與非門組合電路38的輸出端CKS。請參考圖7，圖7為圖4的計(jì)數(shù)器26的示意圖。計(jì)數(shù)器26包含第四觸 發(fā)器51、第五觸發(fā)器52、第六觸發(fā)器53、四個同門61-64、第二與門55、 第三與門56、 一第四與非門57以及一第二或非門58，上述的每一邏輯門都 具有二輸入端以及一輸出端，而上述的每一觸發(fā)器的負(fù)輸入都耦接于本身的 數(shù)據(jù)輸入端。計(jì)數(shù)器26的愉入信號包含延遲的時鐘信號CHNA1以及設(shè)定值 N，其中設(shè)定值N由四個位C8、 C4、 C2、 Cl所組成，位C8為最有效位(MSB), 位Cl為最低有效位(LSB)。延遲的時鐘信號CKINA1輸入到第四觸發(fā)器51的 時鐘輸入端以及第一同門61的第一輸入端，第一同門61的第二輸入端用來 輸入設(shè)定值N的位Cl。第四觸發(fā)器51的正輸出端耦接于第五觸發(fā)器52的時 鐘輸入端以及第二同門62的第一輸入端，第二同門62的第二輸入端用來輸 入設(shè)定值N的位C2。第五觸發(fā)器52的正輸出端耦接于第六觸發(fā)器53的時鐘 輸入端以及第三同門63的第一輸入端，第三同門63的第二輸入端用來輸入 設(shè)定值N的位C4。第六觸發(fā)器53的正輸出端耦接于第四同門64的第一輸入 端，第四同門64的第二輸入端用來輸入設(shè)定值N的位C8。第一同門61以及 第三同門63的輸出端分別耦接于第二與門55的二輸入端，第二同門62以 及第四同門64的輸出端分別耦接于第三與門56的二輸入端。第二與門55 以及第三與門56的輸出端分別耦接于第四與非門57的二輸入端，第四與非 門57的輸出端耦接于第二或非門58的二輸入端，第二或非門58的輸出端 輸出計(jì)數(shù)器26的輸出信號RBC。請參考圖8,圖8為圖4的可編程分頻器20輸出1/5倍輸出時鐘信號 FOUT的相關(guān)時序的示意圖，反相選擇裝置22接收輸入時鐘信號CKIN、設(shè)定 值N的位C1以及觸發(fā)信號RB1，在本實(shí)施例中，分頻數(shù)為5,所以設(shè)定值N 的位C8、 C4、 C2、 C1分別為0、 1、 0、 0。當(dāng)設(shè)定值N的C1為0且反相選擇 裝置22接收到觸發(fā)信號RB1的瞬變時,反相選擇裝置22會將于觸發(fā)信號RB1 的瞬變之后傳來的輸入時鐘信號CKIN相對于觸發(fā)信號RB1的瞬變之前傳來 的輸入時鐘信號CKIN反相，產(chǎn)生修改的時鐘信號CKIM,如圖8中的修改的 時鐘信號CKINA所示，t2時段的信號相對于觸發(fā)信號RB1的瞬變之前的tl 時段的信號反相。時鐘導(dǎo)通信號CK0N是利用修改的時鐘信號的互補(bǔ)信號 CUNAB以及關(guān)閉信號的互補(bǔ)信號PDB輸入到第一觸發(fā)器24所產(chǎn)生，延遲的 時鐘信號CKINA1則是修改的時鐘信號CKINA以及時鐘導(dǎo)通信號CK0N作邏輯 r與」運(yùn)算的結(jié)果。計(jì)數(shù)器26依據(jù)延遲的時鐘信號CKINA1以及設(shè)定值N來 做計(jì)數(shù)，產(chǎn)生輸出信號RBC，計(jì)數(shù)器的輸出信號RBC—方面與電源重置信號 PR作邏輯「或非」的運(yùn)算產(chǎn)生觸發(fā)信號RB1，另一方面也用來觸發(fā)第二觸發(fā) 器28,形成50%工作周期的輸出時鐘信號F0UT。請參考圖9,圖9為圖4的可編程分頻器20輸出1/6倍輸出時鐘信號 F0UT的相關(guān)時序的示意圖，分頻數(shù)為6時，設(shè)定值N的位C8、 C4、 C2、 Cl 分別為0、 1、 0、 1。當(dāng)設(shè)定值N的C1為1時，反相選擇裝置22產(chǎn)生的修改 的時鐘信號CKINA與輸入時鐘信號CKIN相同，再利用修改的時鐘信號CKINA 產(chǎn)生延遲的時鐘信號CKINA1。接著，計(jì)數(shù)器26依據(jù)延遲的時鐘信號CKINA1 以及設(shè)定值N來做計(jì)數(shù)，產(chǎn)生輸出信號RBC觸發(fā)第二觸發(fā)器28,以輸出具有 50y。工作周期的輸出時鐘信號FOUT。由上述可知，可編程分頻器20在分頻數(shù) 為偶數(shù)時與分頻數(shù)為奇數(shù)時最大的不同就是反相選擇裝置22產(chǎn)生的修改的 時鐘信號CKINA，然而不論分頻數(shù)為奇數(shù)或偶數(shù)，可編程分頻器22都可輸出 具有50%工作周期的輸出時鐘信號FOUT。綜上所述，本發(fā)明可編程分頻器包含一反相選擇裝置、 一第一觸發(fā)器、 一與門、 一計(jì)數(shù)器以及一第二觸發(fā)器。該反相選擇裝置用來于一分頻數(shù)為奇 數(shù)且接收到一觸發(fā)信號的瞬變時，調(diào)整于該觸發(fā)信號的瞬變之后傳來的一輸 入時鐘信號相對于該觸發(fā)信號的瞬變之前傳來的該輸入時鐘信號反相，以產(chǎn) 生一修改的時鐘信號，再利用該第一觸發(fā)器產(chǎn)生一時鐘導(dǎo)通信號，該修改的 時鐘信號以及該時鐘導(dǎo)通信號經(jīng)過該與門產(chǎn)生一延遲的時鐘信號。該計(jì)數(shù)器 依據(jù)該延遲的時鐘信號以及該分頻數(shù)的設(shè)定值觸發(fā)該第二觸發(fā)器，第二觸發(fā) 器的負(fù)輸出端耦接于其數(shù)據(jù)輸入端形成一除2電路，因此得到具5oy。工作周 期的輸出時鐘信號。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明的權(quán)利要求所做的均等 變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種具有50％工作周期的可編程分頻器，包含一反相選擇裝置，用來于一分頻數(shù)為奇數(shù)且接收到一觸發(fā)信號的瞬變時，調(diào)整該觸發(fā)信號的瞬變之后傳來的一輸入時鐘信號相對于該觸發(fā)信號的瞬變之前傳來的該輸入時鐘信號反相，以產(chǎn)生一修改的時鐘信號；一第一觸發(fā)器，包含一時鐘輸入端，用來輸入一關(guān)閉信號的互補(bǔ)信號，一數(shù)據(jù)輸入端，用來輸入該修改的時鐘信號的互補(bǔ)信號，以及一正輸出端；一與門，包含二輸入端，分別耦接該反相裝置的輸出端以及該第一觸發(fā)器的正輸出端，以及一輸出端，用來輸出一延遲的時鐘信號；一計(jì)數(shù)器，耦接于該與門的輸出端，用來依據(jù)該延遲的時鐘信號以及該分頻數(shù)產(chǎn)生該觸發(fā)信號；以及一第二觸發(fā)器，包含一時鐘輸入端，耦接于該計(jì)數(shù)器的輸出端，一數(shù)據(jù)輸入端，一負(fù)輸出端耦接于該數(shù)據(jù)輸入端，以及一正輸出端，用來輸出一輸出時鐘信號。
2. 如權(quán)利要求1所述的可編程分頻器，其中該第一觸發(fā)器以及該第二 觸發(fā)器為D型觸發(fā)器。
3. 如權(quán)利要求1所述的可編程分頻器，其中該反相選擇裝置包含一第三觸發(fā)器，包含一時鐘輸入端，用來輸入該觸發(fā)信號， 一數(shù)據(jù)輸入端， 一負(fù)輸出端耦接于該數(shù)據(jù)輸入端，以及一正輸出端；一第一與非門組合電路，包含一第一輸入端，用來輸入該輸入時鐘信號的互補(bǔ)信號， 一第二輸入端，用來輸入該分頻數(shù)的設(shè)定值的互補(bǔ)值， 一第三 輸入端，用來輸入該輸入時鐘信號， 一第四輸入端，用來輸入該分頻數(shù)的設(shè) 定值，以及一輸出端；以及一第二與非門組合電路，包含一第一輸入端，耦接于該第二與非門組合電路的輸出端， 一第二輸入端，耦接于該第三觸發(fā)器的正輸出端， 一第三輸 入端，耦接于該第二與非門組合電路的第一輸入端， 一第四輸入端，經(jīng)由一 反相器耦接于該第三觸發(fā)器的正輸出端，以及一輸出端，用來輸出該修改的 時鐘信號。
4. 如權(quán)利要求3所述的可編程分頻器，其中該第三觸發(fā)器為D型觸發(fā)器。
5. 如權(quán)利要求3所述的可編程分頻器，其中該第一與非門組合電路以及該第二與非門組合電路分別包含一第一與非門，包含二輸入端以及一輸出端； 一第二與非門，包含二輸入端以及一輸出端；以及 一第三與非門，包含二輸入端，分別耦接于該第一與非門以及第二與非 門的輸出端，以及一4命入端。
6. 如權(quán)利要求1所述的可編程分頻器，其中該計(jì)數(shù)器包含 一第四觸發(fā)器，包含一時鐘輸入端，用來輸入該延遲的時鐘信號， 一數(shù)據(jù)輸入端， 一負(fù)輸出端耦接于該數(shù)據(jù)輸入端，以及一正輸出端；一第五觸發(fā)器，包含一時鐘輸入端，耦接于該第四觸發(fā)器的正輸出端， 一數(shù)據(jù)輸入端， 一負(fù)輸出端耦接于該數(shù)據(jù)輸入端，以及一正輸出端；一第六觸發(fā)器，包含一時鐘輸入端，耦接于該第五觸發(fā)器的正輸出端， 一數(shù)據(jù)輸入端， 一負(fù)輸出端耦接于該數(shù)據(jù)輸入端，以及一正輸出端；一第一同門，包含一第一輸入端，用來輸入該分頻數(shù)的設(shè)定值的第一位， 一第二輸入端，耦接于該第四觸發(fā)器的時鐘輸入端，以及一輸出端；一第二同門，包含一第一輸入端，用來輸入該分頻數(shù)的設(shè)定值的第二位， 一第二輸入端，耦接于該第四觸發(fā)器的正輸出端，以及一輸出端；一第三同門，包含一第一輸入端，用來輸入該分頻數(shù)的設(shè)定值的第三位， 一第二輸入端，耦接于該第五觸發(fā)器的正輸出端，以及一輸出端；一第四同門，包含一第一輸入端，用來輸入該分頻數(shù)的設(shè)定值的第三位， 一第二輸入端，耦接于該第六觸發(fā)器的正輸出端，以及一輸出端；一第第二與門，包含二輸入端，分別耦接于該第一以及第三同門的輸出 端，以及一llr出端；一第三與門，包含二輸入端，分別耦接于該第二以及第四同門的輸出端， 以及一輸出端；一第四與非門，包含二輸入端，分別耦接于該第二以及第三與門的輸出 端，以及一輸出端；以及一第二或非門，包含二輸入端，分別耦接于該第四與非門的輸出端，以 及一輸出端。
7. 如權(quán)利要求1所述的可編程分頻器，其中該第四觸發(fā)器、第五觸發(fā) 器以及該第六觸發(fā)器為D型觸發(fā)器。
8.如4又利要求1所述的可編程分頻器，還包含一或門，包含二輸入端，用來輸入一重置信號以及一關(guān)閉信號，以及一輸出端；以及一或非門，包含一第一輸入端，耦接于該計(jì)數(shù)器的輸出端， 一第二輸入 端，耦接于該或門的輸出端，以及一輸出端，耦接于該反相選擇裝置。
全文摘要
可編程分頻器包含一反相選擇裝置、二觸發(fā)器、一與門以及一計(jì)數(shù)器。該反相選擇裝置用來于一分頻數(shù)為奇數(shù)且接收到一觸發(fā)信號的瞬變時，調(diào)整于該觸發(fā)信號的瞬變之后傳來的一輸入時鐘信號相對于該觸發(fā)信號的瞬變之前傳來的該輸入時鐘信號反相，以產(chǎn)生一修改的時鐘信號，再與該第一觸發(fā)器產(chǎn)生的一時鐘導(dǎo)通信號經(jīng)過該與門產(chǎn)生一延遲的時鐘信號。該計(jì)數(shù)器依據(jù)該延遲的時鐘信號以及該分頻數(shù)的設(shè)定值觸發(fā)該第二觸發(fā)器，第二觸發(fā)器的負(fù)輸出端耦接于其數(shù)據(jù)輸入端形成一除2電路，因此得到具50％工作周期的輸出時鐘信號。
文檔編號H03K21/00GK101154945SQ20061014122
公開日2008年4月2日 申請日期2006年9月28日 優(yōu)先權(quán)日2006年9月28日
發(fā)明者嚴(yán)敏男 申請人:升達(dá)半導(dǎo)體股份有限公司