專利名稱：模數轉換器裝置的制作方法
技術領域：
本發(fā)明涉及半導體裝置。更加具體地說，本發(fā)明涉及一種改進的模數轉換器(ADC) 裝置。
背景技術：
本發(fā)明公開一種模數轉換器(ADC)裝置，所述模數轉換器裝置結合進一個微控 制器或者某種其它類型的處理裝置中，并且所述模數轉換器裝置向所述裝置的編程用 戶提供為進行模擬數字(A向D)轉換處理編程一個序列的能力。本發(fā)明是一種達四 個可編程序列的實施方案，其中可編程序列的每個序列的最大長度是{8、 4、 4、 1}。 本發(fā)明還提出彼此相對地優(yōu)先權化所述可編程序列。
另外，本發(fā)明提出所述ADC裝置除了在其它微控制器中典型的中斷驅動的事件以 外還設有一種用戶確定事件啟動的采樣。以一種類似于中斷驅動事件的方式，本發(fā)明 提出系統(tǒng)事件可以發(fā)起或者啟動一個A/D轉換的所述可編程序列。
本發(fā)明要求2005年12月21日提交的在先US專利申請?zhí)?0/597,838的優(yōu)先權， 所述申請全部并入本申請作為參引。另外，本發(fā)明還要求2006年12月16日提交的在 先US專利申請?zhí)?0/870,388的優(yōu)先權，所述申請全部并入本申請作為參引。

發(fā)明內容
本發(fā)明公開一種包括下述部件的可編程模數轉換器(ADC)裝置。 一個連接到一 個或者多個模擬輸入的模數轉換器。另外， 一個控制所述裝置的工作并且連接到所述 模數轉換器的控制/狀態(tài)寄存器部件。 一個具有連接到所述模數轉換器的一個第一、第 二、第三和第四FIFO轉換寄存器的FIFO存儲器部件。還有， 一個包括連接到所述FIFO 寄存器部件和所述控制/狀態(tài)寄存器部件的一個第一、第二、第三和第四可編程采樣序 列發(fā)生器的可編程序列發(fā)生器。并且，所述裝置的可編程采樣序列發(fā)生器連接到每個 對應的FIFO轉換寄存器。更進一步，所述裝置包括連接到所述控制/狀態(tài)寄存器部件 的一個第一、第二、第三和第四觸發(fā)事件控制復用器，其中每個觸發(fā)事件控制復用器
對應于每個可編程的采樣序列發(fā)生器。


為有助于理解本發(fā)明，附圖幫助說明本發(fā)明的特征，而以下是附圖的簡述 圖1示出包括本發(fā)明的一個示例性微控制器。 圖2示出本發(fā)明的一個方框圖。
具體實施例方式
本發(fā)明是一種模數轉換器裝置的一種方法和裝置。該公開文件描述數個具體細節(jié) 以提供對本發(fā)明的徹底理解。所屬領域技術人員會理解，勿需這些具體細節(jié)，可以實 踐本發(fā)明。另外，該公開文件不說明某些公知的內容以免混淆本發(fā)明。
圖1示出一個包括本發(fā)明的示例性的微控制器。所揭示的微控制器ioo例如可以
使用LUMINARY MICRO STELLARIS LM3S828。該微控制器100包含一個微控
制器核102，所述微控制器核例如可以是一個ARM CORTEX-M3微控制器核。所述
微控制器100還可以包括存儲器外圍104，所述存儲器外圍可以包括一個嵌入的閃存
104和一個SRAM116。微控制器100還可以包括一個用于數據的D代碼總線106和一
個用于指令的I代碼總線108。另外，微控制器100還可以包括一個ARM兼容的APB
橋118，所述APB橋把所述微控制器102和所述存儲器外圍104連接到所述外圍總線
102。而且，所述微控制器100還可以包括系統(tǒng)控制和系統(tǒng)時鐘112的電路。另外，所
述微控制器100還可以包括一個JTAG檢測接入端口 (TAP)控制器114。
所述系統(tǒng)外圍總線120使得數個另外的裝置能夠連接到所述微控制器核102。從
而，微控制器100可以包括連接到所述外圍總線120的系統(tǒng)外圍122。所述系統(tǒng)外圍
122可以包括一個或者多個通用計時器124、 一個或者多個值守計時器126，或者一個
或者多個通用輸入/輸出128。另外，所述微控制器100可以包括連接到所述外圍總線
120的串行通信外圍130。所述串行通信外圍130可以包括一個同步串行接口 (SSI)
132、 一個通用異步接/發(fā)信機(UART) 134，或者一個內集成電路(12C) 136。而且，
所述微控制器100可以包括一個連接到所述外圍總線120的模擬外圍138。所述模擬外
圍138可以包括一個模數轉換器(ADC)裝置200,所述模數轉換器裝置還可以包括
一個集成的內部溫度傳感器203。
圖2示出本發(fā)明即一個模數轉換器(ADC)裝置200的一個方框圖。所述ADC裝
置還可以包括一個集成的內部溫度傳感器203。一個或者多個模擬輸入202連接到所述 ADC裝置，它們使得所述微控制器100能夠采樣或者說"讀取"任何類型的外部模擬 信號。裝置200包括一個把所述模擬信號轉換成所述信號的一個等效數字表達的模數 轉換器204。所述模數轉換器204是一種為所述采樣選取的模擬輸入產生10位輸出值 的SAR結構。
所述裝置200另外還包括一個先入先出(FIFO)寄存器部件206。所述FIFO寄存 器部件206還包含一個第一轉換寄存器FIFOO、 一個第二轉換寄存器FIFOl、 一個第 三轉換寄存器FIF02、和一個第四FIFO轉換寄存器FIF03。所述裝置200還包括一個 控制其工作的控制/狀態(tài)寄存器部件216。
所述裝置200的另一個部件是一個可編程的序列發(fā)生器300。該可編程的序列發(fā)生 器300還可以包括一個第一可編程的采樣序列發(fā)生器208、 一個第二可編程的采樣序列 發(fā)生器210、 一個第三可編程的采樣序列發(fā)生器212和一個第四可編程的采樣序列發(fā)生 器214。本發(fā)明的優(yōu)選實施方式使用4個可編程的采樣序列發(fā)生器。然而應用從本公開 文件中了解的知識，所屬領域技術人員可以理解本發(fā)明的其它實施方式可以使用不同 數量的可編程采樣序列發(fā)生器。
所述裝置200還包括一個第一觸發(fā)事件控制復用器226、 一個第二觸發(fā)事件控制復 用器228、 一個第三觸發(fā)事件控制復用器230和一個第四觸發(fā)事件控制復用器232。每 個觸發(fā)事件控制復用器對應于一個可編程的采樣序列發(fā)生器208-214。所述裝置200還 包括一個裝置復用器224，用于控制觸發(fā)事件控制復用器234-240。每個觸發(fā)事件控制 復用器226-232都連接到其各自的觸發(fā)事件輸入234、 236、 238和240。本發(fā)明的優(yōu)選 實施方式包括一種PWM的觸發(fā)事件、 一個計時器、 一個比較器和一個GPIO/外接腳 輸入。然而所屬領域技術人員會理解本發(fā)明的其它實施方式可以使用不同的觸發(fā)事件。
所述裝置200還包括一個處理器采樣序列發(fā)起接口 222。以及，所述裝置200包括 一個為所述觸發(fā)事件控制器226-232產生中斷220的ADC裝置中斷控制器218。
本發(fā)明的ADC裝置200通過使用一個可編程的基于序列的方法取代傳統(tǒng)的基于其 它模數轉換模部件的單或雙采樣方法而收集采樣數據。每個采樣序列都是一種全編程 的連續(xù)(背對背)采樣系列，使得所述ADC裝置200能夠從多個輸入源收集數據，而 不必由所述微控制器核重新配置或者說伺服收集數據。所述采樣序列中的每個采樣的 編程都包括一些參數，譬如輸入源和模(對單端輸入的差)、對采樣完成產生中斷，和 所述序列中最后一個采樣的指示器。另外，本發(fā)明使得一名用戶能夠把一個用戶指定
的事件連接到一個特定的可編程的采樣序列發(fā)生器。還有，本發(fā)明使得所述用戶指定 的事件能夠包括一起使用多個可編程的采樣序列發(fā)生器。
一旦處理了一個用戶指定的事件，所述控制/狀態(tài)寄存器部件216就開動恰當的可 編程采樣序列發(fā)生器300。對于每個要進行的采樣，各個可編程的采樣程序發(fā)生器 208-214以準確的序列和參數編程。每個可編程的采樣序列發(fā)生器208-214經其模擬轉 換器(SCTL0-SCTL3)采樣控制通信，以向控制/狀態(tài)寄存器部件216回饋控制信息以 及還控制從所述模數轉換器204捕獲信息?？梢园阉鲅b置200的這些部分之間的接 口做成流水線以隱匿必須從所述處理器域轉向所述模擬域發(fā)生的時鐘交叉。
從所述SCTL反饋轉換開始(SOC)和轉換結束(EOC)的握手信號以協調采樣 到采樣和序列到序列的時序。這樣，使得能夠有所述采樣時間中無抖動的背對背且重 復式樣的序列和所述轉換器的全頻率采樣。另外，中斷是可以用戶編程的并且可以在 所述序列的任何采樣過程中發(fā)生。用戶軟件的職責是，恰當地維持FIFO轉換寄存器， 使得不會發(fā)生一種"溢流"的情況也不會發(fā)生一種"欠流"的情況。硬件確實為這些 事件提供一種便于調試和故障處理的狀態(tài)。
所述事件復用器選擇(EMUX) 224控制裝置200中的事件調節(jié)和優(yōu)先權。復用器 224是用戶把用戶指定事件連接到一個特定的可編程采樣序列發(fā)生器之處。調節(jié)所述用 戶可編程事件以通過用系統(tǒng)微控制器時鐘采樣檢測一個上升沿。當事件同時發(fā)生時， 把它們優(yōu)先權化，以通過所述控制/狀態(tài)寄存器部件216處理。即使一個事件可能比一 個第二事件發(fā)生得早，也可能所述控制/狀態(tài)寄存器部件216尋找下一個要處理的事件 時在所述時鐘處發(fā)生的優(yōu)先權化而快些處理所述第二事件。所述控制/狀態(tài)寄存器部件 在其確定前一個事件于其終末采樣時才給事件排隊。
所述控制/狀態(tài)寄存器部件216使得微控制器100能夠通過數個內部的寄存器控制
所述裝置200的動作。另外，該控制/狀態(tài)寄存器部件處理所有高層信息，譬如中斷、
被賦能的序列、溢流和欠流。它還管理起動、結束和從一個可編程的序列向另一個可
編程的序列的轉移。用戶可以通過所述采樣序列優(yōu)先權(SSPRI)寄存器設定所述可編
程的采樣序列優(yōu)先權。用戶可以通過所述處理器采樣序列發(fā)起(PSSI)寄存器對任何
的或者所有的可編程的采樣序列發(fā)起事件。而且，用戶可以通過啟動采樣序列發(fā)生器
(ACTSS)寄存器控制當前的可編程的采樣序列發(fā)生器。所述可編程的采樣序列發(fā)生
器的溢流狀態(tài)經所述溢流狀態(tài)(OSTAT)寄存器控制。而且所述可編程的采樣序列發(fā)
生器的欠流狀態(tài)經所述欠流狀態(tài)(USTAT)寄存器控制。
詳細的控制和數據捕獲由可編程的序列發(fā)生器300進行，在本發(fā)明的一個實施方 式中，所述可編程的序列發(fā)生器還包含一個第一可編程的采樣序列發(fā)生器208、 一個第 二可編程的采樣序列發(fā)生器210、 一個第三可編程的采樣序列發(fā)生器212和一個第四可 編程的采樣序列發(fā)生器214。除了可編程的采樣數量以外所述可編程的采樣序列發(fā)生器 在實施上是相同的，所述采樣的數量可以由所述采樣序列和對應的FIFO轉換寄存器的 深度提供。在本發(fā)明的優(yōu)選實施方式中，第一可編程的序列發(fā)生器208包括有8個輸 入的8個采樣、10位寬的FIFO轉換寄存器FIFOO。第二可編程的序列發(fā)生器210包 括有4個輸入的4個采樣、IO位寬的FIFO轉換寄存器FIFOI。第三可編程的序列發(fā) 生器212包括有4個輸入的4個采樣、10位寬的FIFO轉換寄存器FIF02。并且，第 四可編程的序列發(fā)生器214包括有1個輸入的1個采樣、10位寬的FIFO轉換寄存器 FIF03。在本發(fā)明的優(yōu)選實施方式中，所述FIFO部件206寬度是10位并且被映射到 一個32位字的較低10位。
一個單個的可編程的采樣序列發(fā)生器內部的一個采樣定義包含容在SSMUXx和 SSCTLx寄存器中含有的2-4位值，在此"x"是代表所述序列號的3...0。所述SSMUXx 半字節(jié)[4* (i+l) -1:4*1]含有模擬輸入接腳選擇。模擬輸入的數量部分地取決于 LUMINARY MICRO STELLARIS生產線?？梢栽谝粋€序列內復用同一個輸入接腳。
所述SSCTLx半字節(jié)[4* (i+l) -1:4"]含有對應的SSMUXx半字節(jié)的采樣控制位。 除了每個可編程的采序列發(fā)生器內的所述SSMUX和SSCTL寄存器以外，還有一個只 讀FIFO狀態(tài)寄存器(FSTAT)。該寄存器可有助于調試軟件并且提供詳細的FIFO部件 狀態(tài)。
控制/狀態(tài)寄存器部件216還管理向轉換器204發(fā)出的控制信號。在本發(fā)明的所述 優(yōu)先實施方式中，該部件多數運行于所述系統(tǒng)和控制部件112中的ADC時鐘分頻器確 定的14MHz至18MHz的ADC時鐘頻率。該分頻器是部分專用的并且創(chuàng)立用于堅守上 述的頻率要求。把一個轉換開始(SOC)信號與適當的mux和控制信息(即差) 一起 傳送到所述數字轉換器204以起動一個采樣轉換。轉換器204回饋一個轉換結束信號 以指示所述數據位適于存儲在一個特定的FIFO轉換寄存器中。跨所述微控制器時鐘域 轉送這些控制信號以提供關于何時改變采樣信息、產生中斷和/或轉移到下一個序列發(fā) 生器的信息。
本發(fā)明的ADC裝置200給所述微控制器100的用戶提供對所述轉換處理編程一個
序列的能力。序列，我們指的是有序的ADC輸入組。程序，我們指的是進行的轉換的
數量和進行這些轉換的順序。例如，可以通過把采樣序列置為(chO、 ch0、 ch0、 ch0、 ch0、 ch0、 ch0、 chO)得到相同的輸入以提供同一接腳的1-8個連續(xù)采樣(最高頻率采 樣)。也可以通過把采樣序列置為(chO、 chl、 ch0、 chl、 ch0、 chl、 ch0、 chlH尋到對 交替1-4個連續(xù)采樣的相同的兩個輸入。也可以通過把采樣序列置為(ch0、chl、ch2、...、 ch7》得到采樣的所有輸入。本發(fā)明的優(yōu)選實施方式實施4個序列，其中每個序列的最 大長度是{8、 4、 4、 1}。用戶可以優(yōu)先權化每個采樣序列。從而，本發(fā)明可以有4個 于其中編程的不同序列。
另外，本發(fā)明的ADC裝置200提供用于事件發(fā)起的采樣。換言之，諸如中斷、系 統(tǒng)事件可以發(fā)起一個采樣序列以啟動進行模數轉換。該特征的好處是一個事件可以起 動本發(fā)明采樣一個接腳的序列而無需微控制器核裝置102的干預。例如，用戶可以按 優(yōu)先權順序{0、 1、 2、 3}把所述序列事件編程為{比較器、計時器、-、處理器}。這樣， 把采樣優(yōu)先權化如下(最高優(yōu)先權)比較器事件(例如輸入電壓超過參照電壓)發(fā)起 一個達8個轉換長度的采樣序列(可能是當它超過一個閾值時向一個馬達數字化回 EMF)、(次高優(yōu)先權)計時器事件(例如定周期采樣)發(fā)起一個達4個轉換長度的采 樣序列、(第三高優(yōu)先權)沒有指定，而最后是(第四高或者最低優(yōu)先權)處理器事件 (即作為程序執(zhí)行部分)對一個槽路采樣一次。
綜上所述，本發(fā)明公開一種包括下述部件的可編程的模數轉換器(ADC)裝置。 一個連接到一個或者多個模擬輸入的模數轉換器。另外， 一個控制所述裝置的工作并 且連接到所述模數轉換器的控制/狀態(tài)寄存器部件。 一個具有連接到所述模數轉換器的 一個第一、第二、第三和第四FIFO轉換寄存器的FIFO存儲器部件。還有， 一個包括 連接到所述FIFO寄存器部件和所述控制/狀態(tài)寄存器部件的一個第一、第二、第三和 第四可編程采樣序列發(fā)生器的可編程序列發(fā)生器。并且，所述裝置的可編程采樣序列 發(fā)生器連接到每個對應的FIFO轉換寄存器。更進一步，所述裝置包括連接到所述控制 /狀態(tài)寄存器部件的一個第一、第二、第三和第四觸發(fā)事件控制復用器，其中每個觸發(fā) 事件控制復用器對應于每個可編程的采樣序列發(fā)生器。
考慮本公開文件或者本公開的發(fā)明以后，本發(fā)明的其它實施方式對于所屬領域技 術人員會是顯而易見的。以上的說明和舉例中是示例性的，本發(fā)明的范疇只由權利要 求書確定。
權利要求
1、一種可編程的模數轉換器(ADC)裝置，包含一個模數轉換器，連接到一個或者多個模擬輸入；一個控制/狀態(tài)寄存器部件，控制所述裝置的工作并且連接到所述模數轉換器；一個FIFO存儲器部件，包括一個第一、第二、第三和第四FIFO轉換寄存器，所述FIFO存儲器部件連接到所述模數轉換器；一個可編程序列發(fā)生器，包括一個第一、第二、第三和第四可編程的采樣序列發(fā)生器，所述可編程序列發(fā)生器連接到所述FIFO寄存器部件和所述控制/狀態(tài)寄存器部件；并且，其中每個所述可編程的采樣序列發(fā)生器連接到每個對應的所述FIFO轉換寄存器。
2、 一種制造一種可編程的模數轉換器(ADC)裝置的方法，包含 把一個模數轉換器連接到一個或者多個模擬輸入；把控制所述裝置的工作的一個控制/狀態(tài)寄存器部件連接到所述模數轉換器； 把一個FIFO寄存器部件連接到所述模數轉換器，所述FIFO寄存器部件還包含一個第一、第二、第三和第四FIFO轉換寄存器；把一個可編程的序列發(fā)生器連接到所述FIFO寄存器部件和所述控制/狀態(tài)寄存器部件，所述可編程的序列發(fā)生器還包含一個第一、第二、第三和第四可編程的采樣序列發(fā)生器；以及把每個所述可編程的采樣序列發(fā)生器連接到每個對應的所述FIFO轉換寄存器。
3、 使用一種可編程的模數轉換器(ADC)裝置的方法，包含 編程一個可編程的序列發(fā)生器，所述可編程的序列發(fā)生器包含一個第一、第二、第三和第四可編程的采樣序列發(fā)生器，所述可編程的序列發(fā)生器連接到一個FIFO轉換 寄存器和一個控制/狀態(tài)寄存器部件；經一個或者多個模擬輸入向一個模數轉換器接收輸入；使用一個控制/狀態(tài)寄存器部件，所述控制/狀態(tài)寄存器部件控制所述裝置的工作 并且連接到所述模數轉換器；其中所述FIFO存儲器部件包含一個第一、第二、第三和第四FIFO轉換寄存器， 所述FIFO存儲器部件連接到所述模數轉換器；并且其中每個所述可編程的序列發(fā)生器連接到每個對應的所述FIFO轉換寄存器。
4、 如權利要求l、 2或者3所述的權利要求，其中，還包含一個第一、第二、第 三和第四觸發(fā)事件控制復用器，所述觸發(fā)事件控制復用器連接到所述控制/狀態(tài)寄存器 部件，其中每個觸發(fā)事件控制復用器對應于每個所述可編程的采樣序列發(fā)生器。
5、 一種可編程的模數轉換器(ADC)裝置，包含 一個模數轉換器，連接到一個或者多個模擬輸入；一個控制/狀態(tài)寄存器部件，控制所述裝置的工作并且連接到所述模數轉換器； 一個FIFO存儲器部件，包括一個第一、第二、第三和第四FIFO轉換寄存器，所述FIFO存儲器部件連接到所述模數轉換器；一個可編程序列發(fā)生器，包括一個第一、第二、第三和第四可編程的采樣序列發(fā)生器，所述可編程序列發(fā)生器連接到所述FIFO寄存器部件和所述控制/狀態(tài)寄存器部件；一個第一、第二、第三和第四觸發(fā)事件控制復用器，所述觸發(fā)事件控制復用器連 接到所述控制/狀態(tài)寄存器部件，其中每個觸發(fā)事件控制復用器對應于每個所述可編程的采樣序列發(fā)生器，并且其中每個所述可編程的采樣序列發(fā)生器連接到每個對應的所述FIFO轉換寄存器。
6、 一種制造一種可編程的模數轉換器(ADC)裝置的方法，包含 把一個模數轉換器連接到一個或者多個模擬輸入；把控制所述裝置的工作的一個控制/狀態(tài)寄存器部件連接到所述模數轉換器； 把一個FIFO寄存器部件連接到所述模數轉換器，所述FIFO寄存器部件還包含一個第一、第二、第三和第四FIFO轉換寄存器；把一個可編程的序列發(fā)生器連接到所述FIFO寄存器部件和所述控制/狀態(tài)寄存器部件，所述可編程的序列發(fā)生器還包含一個第一、第二、第三和第四可編程的采樣序列發(fā)生器；連接一個第一、第二、第三和第四觸發(fā)事件控制復用器，所述觸發(fā)事件控制復用 器連接到所述控制/狀態(tài)寄存器部件，其中每個觸發(fā)事件控制復用器對應于每個所述可 編程的采樣序列發(fā)生器；以及把每個所述可編程的采樣序列發(fā)生器連接到每個對應的所述FIFO轉換寄存器。
7、 使用一種可編程的模數轉換器(ADC)裝置的方法，包含 編程一個可編程的序列發(fā)生器，所述可編程的序列發(fā)生器包含一個第一、第二、 第三和第四可編程的采樣序列發(fā)生器，所述可編程的序列發(fā)生器連接到一個FIFO轉換 寄存器和一個控制/狀態(tài)寄存器部件；經一個或者多個模擬輸入向一個模數轉換器接收輸入；使用一個控制/狀態(tài)寄存器部件，所述控制/狀態(tài)寄存器部件控制所述裝置的工作 并且連接到所述模數轉換器；使用一個第一、第二、第三和第四觸發(fā)事件控制復用器向所述控制/狀態(tài)寄存器部 件發(fā)送觸發(fā)事件，每個所述觸發(fā)事件控制復用器連接到所述控制/狀態(tài)寄存器部件，并 且其中每個觸發(fā)事件控制復用器對應于每個所述可編程的采樣序列發(fā)生器；其中所述FIFO存儲器部件包含一個第一、第二、第三和第四FIFO轉換寄存器，所 述FIFO存儲器部件連接到所述模數轉換器；并且其中每個所述可編程的序列發(fā)生器連接到每個對應的所述FIFO轉換寄存器。
全文摘要
本發(fā)明是一種可編程的模數轉換器(ADC)裝置(200)，所述可編程的模數轉換器裝置包括一個模數轉換器(204)，該模數轉換器包括一個或者多個模擬輸入(202)。另外，所述裝置還包括一個控制/狀態(tài)寄存器部件(216)。所述裝置200還包括一個具有一個第一、第二、第三和第四FIFO轉換寄存器的FIFO存儲器部件(20)6。還包括一個可編程序列發(fā)生器(300)，該可編程序列發(fā)生器包括一個第一(208)、第二(210)、第三(212)和第四(214)可編程的采樣序列發(fā)生器。還有，所述裝置(200)包括一個第一(226)、第二(228)、第三(230)和第四(232)觸發(fā)事件控制復用器，其中每個觸發(fā)事件控制復用器對應于每個所述可編程的采樣序列發(fā)生器。
文檔編號H03M1/12GK101341657SQ200680047895
公開日2009年1月7日 申請日期2006年12月21日 優(yōu)先權日2005年12月21日
發(fā)明者司各特·麥克馬洪, 布賴恩·基歇爾, 格雷格·諾思 申請人:盧米納里微控公司