專利名稱：動態(tài)cmos運算放大器的壓擺率增加器的制作方法
技術領域：
本發(fā)明涉及一種低電源電壓CMOS/BiCMOS模擬集成電路中低功耗運算 放大器的設計，尤其涉及可增加這種運算放大器的壓擺率的壓擺率增加器。
背景技術：
在許多應用中運算放大器的小信號性能和壓擺性能對其工作電流值有不 同要求。例如在圖1所示的一個高信噪比sigma-delta模數(shù)轉換器調制器中，第 --級積分器有3pF采樣電容Cs，在60ns內要求運算放大器(Operational Amplifier) 能夠轉移到積分電容Cc的最大電荷Q為3pF x IV。如果分配30ns給壓擺建立 時間，分配30ns給線性小信號建立時間，壓擺性能需要100uA單邊輸出級驅 動電流Idri，而30MHz單位增益帶寬的小信號性能只需要25uA單邊輸出級偏 置電流Idri。(這里采用電流型運算放大器，當受次極點限制時，帶寬不與偏 置電流值成正比。)
運算放大器的直接作用是通過電流Wri轉移Cs上的Q到Cc而使電壓Vip -Vin.如果Vip和Vin之間存在較大的電壓差，意味著放大器處于壓擺狀態(tài)。 這可以用作增加Idri的判斷信號，來縮短壓擺建立時間；如果Vip和Vin之間 電壓差較小，意味著放大器處于小信號狀態(tài)，Idd處于較低的偏置電流值。
采用以上方法的現(xiàn)有電路有AB類輸入級運算放大器(R. Castello andP.R. Gray, " A high-performance micropower switched-capacitor filter," IEEE J. Solid-State Circuits, vol. 20, no. 6, pp. 1122-1132， Dec. 1985)，其半邊電路如圖 2所示，Vin降低兩個晶體管(輸入MOS管Mni和Mpi)導通電壓后得到Vins.
在小信號狀態(tài)Vip = Vin，電路偏置在Idri = M x Ii = M x Iqui (靜態(tài)輸入級 偏置電流)。在壓擺狀態(tài)，比如Vip〉Vin， Ii(進而Idri)增大很多，以縮短壓擺 建立時間，同時另半邊電路關閉。
然而當電源電壓Vpow隨著工藝關鍵尺寸縮小而降低時，因為Vip與Vins
之差接近電源電壓值，沒有電壓空間來導通晶體管Mni和Mpi，所以該電路不
再有效。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種動態(tài)CMOS運算放大器的壓擺率 增加器，它可以有效地實現(xiàn)低電源電壓低功耗運算放大器的高壓擺率。
本發(fā)明為解決上述技術問題而采用的技術方案是提供一種動態(tài)CMOS運 算放大器的壓擺率增加器，該壓擺率增加器包括一比較單元和一執(zhí)行單元。比 較單元的輸入端連接運算放大器的正相輸入端和負相輸入端，比較單元根據(jù)正 相輸入端電壓和負相輸入端電壓的差值確定一第一狀態(tài)信號和一第二狀態(tài)信 號，其中，當正相輸入端電壓和負相輸入端電壓的差大于一臨界電壓時，使第 一狀態(tài)信號有效，當負相輸入端電壓和正相輸入端電壓的差大于該臨界電壓 時，使第二狀態(tài)信號有效。執(zhí)行單元的輸入端連接比較單元，輸出端連接運算 放大器的正相輸出端及負相輸出端，執(zhí)行單元接收該狀態(tài)信號，其中當接收到 第一狀態(tài)信號且第一狀態(tài)信號有效時，增加對運算放大器的正相輸出端的充電 電流和對負相輸出端的放電電流，當接收到第二狀態(tài)信號時且第二狀態(tài)信號有 效時，增加對運算放大器的負相輸出端的充電電流和對正相輸出端的放電電 流。
上述動態(tài)CMOS運算放大器的壓擺率增加器中，比較單元可進一步包括第 一比較器和第二比較器。第一比較器具有一正相輸入端、 一負相輸入端及一輸 出端，該正相輸入端連接運算放大器的正相輸入端，該負相輸入端連接運算放 大器的負相輸入端，該輸出端輸出該第一狀態(tài)信號，且該負相輸入端具有一失 調電壓；第二比較器具有一正相輸入端、 一負相輸入端及一輸出端，該正相輸 入端連接運算放大器的負相輸入端，該負相輸入端連接運算放大器的正相輸入 端，該輸出端輸出該第二狀態(tài)信號，且該負相輸入端具有一失調電壓。
上述的動態(tài)CMOS運算放大器的壓擺率增加器中，執(zhí)行單元可進一步包括 第一、第二、第三、第四電流源，以及第一、第二開關。其中第一電流源和第 二電流源連接一電壓源，第三電流源和第四電流源連接一接地端；第一開關提 供第一電流源至運算放大器的正相輸出端的充電路徑和負相輸出端至第四電流源的放電路徑，第二開關提供第二電流源至運算放大器的負相輸出端的充電 路徑和正相輸出端至第三電流源的放電路徑。當?shù)谝粻顟B(tài)信號有效時，第一開 關閉合，使第一電流源至該正相輸出端的充電路徑導通，且該負相輸出端至該 第四電流源的放電路徑導通；當該第二狀態(tài)信號有效時，該第二開關閉合，使 第二電流源至該負相輸出端的充電路徑導通，且該正相輸出端至該第三電流源 的放電路徑導通。
進一步地，該第一開關可連接于該第一電流源與該正相輸出端之間，并連 接于該第四電流源與該負相輸出端之間。其次，該第二開關可連接于該第二電 流源與該負相輸出端之間，并連接于該第三電流源與該正相輸出端之間。
上述的動態(tài)CMOS運算放大器的壓擺率增加器中，該臨界電壓小于產生運 算放大器偏置電流能夠及時轉移的電荷的最大電壓值。舉例來說，該臨界電壓
可為500mV。
本發(fā)明還提供一種動態(tài)CMOS運算放大器的壓擺率增加器，包括結構對稱 的第一半邊電路及第二半邊電路，第一半邊電路包括第一比例電流源、第二比
例電流源以及第一至第四開關晶體管。其中第一比例電流源具有一輸入端及第 一、第二輸出端，該輸入端連接一電源電壓，該第一輸出端連接一第一節(jié)點， 該第二輸出端連接該正相輸出端；第二比例電流源具有一輸入端及第一、第二
輸出端，該輸入端連接一接地電壓，該第一輸出端連接一第二節(jié)點'該第二輸 出端連接該負相輸出端。第一開關晶體管的第一源/漏極連接一電源電壓，其第 二源/漏極連接該第一節(jié)點，其柵極連接一第一開關信號。第二開關晶體管的第 一源/漏極連接一接地電壓，其第二源/漏極連接該第二節(jié)點，其柵極連接一第 二開關信號。第三開關晶體管的第一源/漏極連接該第一節(jié)點，其第二源/漏極 連接該第二節(jié)點，其柵極連接一第三開關信號。第四開關晶體管的第一源/漏極 連接該第一節(jié)點，其第二源/漏極連接該第二節(jié)點，其柵極連接一第四開關信號。
上述第一比例電流源進一步包括一第一晶體管及一第二晶體管'該第一晶 體管的源極和第二晶體管的源極連接該輸入端，該第一晶體管的柵極和第二晶 體管的柵極連接該第一節(jié)點，該第一晶體管的漏極連接該第一輸出端，該第二 晶體管的漏極連接該第二輸出端。
上述第二比例電流源進一步包括一第三晶體管及一第四晶體管，該第三晶
體管的源極和第四晶體管的源極連接該輸入端，該第三晶體管的柵極和第四晶 體管的柵極連接該第二節(jié)點，該第三晶體管的漏極連接該第一輸出端，該第四 晶體管的漏極連接該第二輸出端。
上述第一開關晶體管可以是NMOS晶體管，其第一源/漏極是源極，其第
二源/漏極是漏極。上述第二開關晶體管可以是PMOS晶體管，其第一源/漏極 是漏極，其第二源/漏極是源極。此外，上述第三開關晶體管可以是PMOS晶 體管，其第一源/漏極是漏極，其第二源/漏極是源極；而上述第四開關晶體管 可以是NMOS晶體管，其第一源/漏極是源極，其第二源/漏極是漏極。
上述的動態(tài)CMOS運算放大器的壓擺率增加器，還可包括一補償晶體管， 其柵極連接該第二節(jié)點，其源極和漏極連接該接地電壓。
上述的動態(tài)CMOS運算放大器的壓擺率增加器中，該第一、第二開關信號 先于該第三、第四開關信號使能，且該第一、第二開關信號后于該第三、第四 開關信號禁能。
上述的動態(tài)CMOS運算放大器的壓擺率增加器中，第一半邊電路還可包括 一比較器及P/N比例失衡的的第一至第四反相器。比較器具有一正相輸入端、 一負相輸入端及一輸出端，該正相輸入端連接運算放大器的正相輸入端電壓， 該負相輸入端連接運算放大器的負相輸入端電壓，該輸出端輸出一第一狀態(tài)信 號，且該負相輸入端具有一失調電壓。第一反相器的輸入端連接第一狀態(tài)信號， 輸出端輸出該第二開關信號。第二反相器的輸入端連接第一開關信號，其輸出 端輸出該第一開關信號。第三反相器的輸入端連接第一狀態(tài)信號，其輸出端輸 出該第四開關信號。第三反相器的輸入端連接第三開關信號，其輸出端輸出該 第三開關信號。
上述的比較器的負相輸入端的失調電壓介于100mv 500mv之間。 本發(fā)明利用增加對運算放大器輸出端的充電電流和放電電流的方式，使之 與現(xiàn)有技術相比具有如下優(yōu)點
1、 有效地實現(xiàn)低電源電壓低功耗運算放大器的高壓擺率，并且不影響放
大器自身的小信號性能；
2、 具有高可靠性；
3、 具有和AB類輸入級運算放大器一樣的充放電電流匹配性；4、額外增加的功耗和成本很小，實踐表明，額外消耗的平均電流只有不 采用壓擺率增加器而要實現(xiàn)相同建立時間的運算放大器的偏置電流的近1/10。


為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結合附圖對本發(fā) 明的具體實施方式
作詳細說明，其中
圖1是一種處于積分相位的積分器示意圖。
圖2是現(xiàn)有的一種AB類輸入級運算放大器電路圖。 圖3是本發(fā)明的壓擺率增加器的結構框圖。
圖4是本發(fā)明一個實施例的壓擺率增加器的比較單元結構示意圖。
圖5是本發(fā)明一個實施例的壓擺率增加器的執(zhí)行單元結構示意圖。
圖6是本發(fā)明一個較佳實施例的壓擺率增加器的輸出級半邊電路圖。
圖7是圖6所示輸出級半邊電路圖的控制信號時序圖。
圖8是本發(fā)明一個較佳實施例的壓擺率增加器的輸入級第一半邊電路圖。
圖9是本發(fā)明一個較佳實施例的壓擺率增加器的第二半邊電路圖。
具體實施例方式
本發(fā)明是一個動態(tài)CMOS運算放大器的壓擺率增加器，它和放大器2并聯(lián) 使用，如圖3所示，該壓擺率增加器1包括一比較單元100及一執(zhí)行單元200， 比較單元100具有兩輸入端，其中一輸入端連接放大器2的正相輸入端電壓 Vip，另一輸入端連接放大器2的負相輸入端電壓Vin，比較單元100根據(jù)正相 輸入端電壓和負相輸入端電壓的差值確定第一狀態(tài)信號statel和第二狀態(tài)信號 state2，根據(jù)這一差值，壓擺率增加器有3個狀態(tài)
狀態(tài)0: I Vip - Vin I < 5，如果圖1中，Q = Cs x 5/2 V=3pF x S/2 V足夠小 以至于低功耗放大器的偏置電流足以及時轉移它，此時不必輸出狀態(tài)信號；
狀態(tài)1: Vip-Vin>5，在此狀態(tài)下，使第一狀態(tài)信號statel有效，例如 為高電平；
狀態(tài)2: Vin-Vip>S，在此狀態(tài)下，使第二狀態(tài)信號state2有效，例如 為高電平；
其中，參數(shù)S是用以判斷是否需要壓擺率增加器工作的臨界電壓，§<壓
擺率增加器不需要工作的最大值Smax,在本實施例中S=500mv。
執(zhí)行單元200具有兩輸入端和兩輸出端，這兩個輸入端連接比較單元100， 以分別接收第一狀態(tài)信號statel和第二狀態(tài)信號state2。執(zhí)行單元200的兩個輸 出端分別連接放大器2的正相輸出端電壓Vop和負相輸出端電壓Von。當執(zhí)行 單元200接收到有效(如高電平)的第一狀態(tài)信號statel時，執(zhí)行單元200被 使能，從而增加對正相輸出端電壓Vop的充電電流和對負相輸出端電壓Von 的放電電流；而當執(zhí)行單元200接收到有效(如高電平)的第二狀態(tài)信號state2 時，執(zhí)行單元200也被使能，增加對該負相輸出端電壓Von的充電電流和對該 正相輸出端電壓Vop的放電電流。通過上述操作，可以在放大器2處于狀態(tài)1 或狀態(tài)2時，提高放大器的輸出電壓的響應速度，即實現(xiàn)低電源電壓低功耗運 算放大器的高壓擺率。
在一個實施例中，該比較單元IOO可以用具有失調電壓的比較器來實現(xiàn)， 請參閱圖4所示，比較單元IOO包括第一比較器101和第二比較器102，其中 第一比較器101具有一正相輸入端101a、一負相輸入端101b及一輸出端101c， 正相輸入端101a連接運算放大器2的正相輸入端電壓Vip，負相輸入端101b 連接運算放大器的負相輸入端Vin，輸出端101c輸出第一狀態(tài)信號statel。其 中負相輸入端101b具有一失調電壓，該失調電壓等于上述臨界電壓S。由此， 只有當Vip-Vin〉S時，第一狀態(tài)信號statel才呈現(xiàn)為高電平。
第二比較器102也具有一正相輸入端102a、 一負相輸入端102b及一輸出 端102c，正相輸入端102a連接運算放大器2的負相輸入端電壓Vin，第二比較 器102的負相輸入端102b連接運算放大器的正相輸入端電壓Vip，輸出端102c 輸出該第二狀態(tài)信號state2。其中該負相輸入端1012b具有一失調電壓，該失 調電壓等于上述臨界電壓5。由此，只有當Vin-Vip>5時，第二狀態(tài)信號state2 才呈現(xiàn)為高電平。
由上述可知，statel和state2并不同時為高電平。此外，當lVip-Vin|<S 時，無論是statel還是state2，均為低電平。
以下說明執(zhí)行單元200的實施方案，在本發(fā)明中，執(zhí)行單元200可以采用 電流源和開關結合的方式實現(xiàn)。請參閱圖5所示，執(zhí)行單元200可包括第一、
第二、第三、第四電流源201 204，以及第一、第二開關S1、 S2。
第一電流源201和第二電流源202可連接一電壓源Vpow，以提供一充電 電流，第三電流源203和第四電流源204則連接一接地端Gnd，以提供一放電 電流。第一開關Sl用以提供第一電流源201至放大器2的正相輸出端Vop的 充電路徑Ll,以及提供負相輸出端Von至第四電流源203的放電路徑L4。第 二開關S2用以提供第二電流源202至放大器的負相輸出端Vop的充電路徑L2， 以及提供正相輸出端Vop至第三電流源203的放電路徑L3。
第一開關Sl接收第一狀態(tài)信號statel，當?shù)谝粻顟B(tài)信號statel有效(如高 電平)時，第一開關S1閉合，使第一電流源201至正相輸出端Vop的充電路 徑L1導通，且負相輸出端Von 204至第四電流源的放電路徑L4導通。此過程 中，第二狀態(tài)信號state2無效(低電平)，第二開關S2斷開。
第二開關S2接收第二狀態(tài)信號state2，當?shù)诙顟B(tài)信號state2有效(如高 電平)時，第一開關S2閉合，使第二電流源202至負相輸出端Von的充電路 徑L3導通，且正相輸出端V叩至第三電流源203的放電路徑L3導通。此過程 中，第一狀態(tài)信號statel無效(低電平)，第一開關S1斷開。
在一個實施例中，第一開關Sl可連接于第一電流源201與放大器2的正 相輸出端V叩之間，以及第四電流源204與負相輸出端Von之間。而第二開關 S2可連接于第二電流源202與負相輸出端Von之間，以及第三電流源203與 正相輸出端Vop之間。但本領域技術人員可知，控制第一至第四電流源201 204的充/放電路徑的方式并不限于圖5所示的連接方式，而是任何能夠控制充 /放電電流的通斷的連接方式。
舉例來說，第一至第四電流源201 204可由晶體管構成，而該第一開關 Sl和該第二開關S2也可為晶體管。在此情形下，可以通過控制構成電流源的 晶體管的柵極偏置電壓來控制電流源的導通和截止，以下舉一具體電路加以說 明。
圖6示出本發(fā)明一個較佳實施例的一種壓擺率增加器的輸出級半邊電路 圖。本實施例的壓擺率增加器包括結構完全對稱的第一半邊電路及第二半邊電 路，現(xiàn)以圖6所示的第一半邊電路的輸出級為例進行描述。該輸出級電路(即 執(zhí)行單元)包括第一比例電流源301、第二比例電流源302、第一開關晶體管
MU、第二開關晶體管MD、第三開關晶體管Sln和第四開關晶體管Slp。以下 分別詳述。
第一比例電流源301具有一輸入端30la及第一、第二輸出端301b、 3C)Ic， 輸入端301a連接一電源電壓Vpow，第一輸出端301b連接一第一節(jié)點PB，第 二輸出端301c連接放大器2 (參閱圖3)的正相輸出端Vop。具體地說，第一 比例電流源301包括一第一晶體管3011及一第二晶體管3012。其中，第一晶 體管3011的源極和第二晶體管的源極連接輸入端301a，第一晶體管3011的柵 極和第二晶體管3012的柵極連接第一節(jié)點PB，第一晶體管3011的漏極連接第 一輸出端301b，第二晶體管3012的漏極連接該第二輸出端301"在一個實施 例中，第一晶體管3011及第二晶體管3012均為NMOS晶體管，其電流比為1: M。
第二比例電流源302具有一輸入端302a及第一、第二輸出端302b、 302c， 輸入端302a連接一接地電壓Gnd，第一輸出端302b連接一第二節(jié)點NB,第 二輸出端302c連接放大器2的負相輸出端Von。具體地說，第二比例電流源 302包括一第三晶體管3021及一第四晶體管3022。其中，該第一晶體管3021 的源極和第二晶體管3022的源極連接輸入端302a，第一晶體管3021的柵極和 第二晶體管3022的柵極連接第二節(jié)點NB，第一晶體管3021的漏極連接第一 輸出端302b，該第二晶體管3022的漏極連接該第二輸出端302c。在一個實施 例中，第三晶體管3021及第四晶體管3022均為PMOS晶體管，其電流比為1: M。
第一開關晶體管MU的源極連接電源電壓Vpow，其漏極連接第一節(jié)點PB， 其柵極連接一第一開關信號offp。第二幵關晶體管MD的源極連接一接地電壓， 其漏極連接第二節(jié)點NB，其柵極連接一第二開關信號offn。在本實施例中， 第一開關晶體管MU可為一 NMOS晶體管，第二開關晶體管MD可為一 PMOS 晶體管。
第三開關晶體管Sln的漏極連接第一節(jié)點PB，源極連接第二節(jié)點NB，其 柵極連接一第三開關信號Orni。第四開關晶體管Slp的漏極連接第一節(jié)點PB， 源極連接第二節(jié)點NB，其柵極連接一第四開關信號Onp。第三開關晶體管Sln 可為一PMOS晶體管，第四開關晶體管Slp可為一NMOS晶體管。
為了減輕全差分運算放大器2的共模反饋電路的負擔，圖6所示電路中對
Vop的充電電流和對Von的放電電流應盡量相等，該壓擺率增加器具有和圖2 所示AB類輸入級運算放大器一樣的充放電電流匹配性。
此外，在相等的柵源電壓下要導通相等的電流， 一般地PMOS的尺寸大于 NMOS。因此較佳地，可用補償晶體管Mc的柵電容來補償?shù)谝还?jié)點PB和第二 節(jié)點NB之間的寄生電容差，進一步避免在狀態(tài)變化時充放電電流不相等，實 踐顯示這種補償不需要非常精確。
另外為了避免在狀態(tài)變化時充放電電流不相等，第一、第二開關晶體管 MU、 MD和第三、第四開關晶體管Slp、 Sln不能同時導通，為此，可令第一、 第二開關信號Offp、 Offn先于第三、第四開關信號Onn、 O叩使能(enable)， 且令令第一、第二開關信號Offp、 Offn后于第三、第四開關信號Onn、 O叩禁 能(disable)。圖7示出圖6所示電路的控制信號時序圖。
舉例來說，該控制時序可以用P/N比例失衡的反相器串容易地產生。 一個 輸入級半邊電路如圖8所示，其中壓擺率增加器的輸入級包括比較器401、第 一至第四反相器402 405。比較器401具有一正相輸入端401a、 一負相輸入端 401b及一輸出端401c，該正相輸入端401a連接運算放大器2的正相輸入端電 壓Vip，該負相輸入端401b連接運算放大器2的負相輸入端Vin，該輸出端401c 輸出第一狀態(tài)信號statel。其中該負相輸入端401b具有一失調電壓，該失調電 壓等于臨界電壓5。
第一反相器402的輸入端連接第一狀態(tài)信號statel ，其輸出端輸出第二開 關信號Offn，第二反相器403的輸入端連接第二開關信號Offn，其輸出端輸出 第一幵關信號Offp。第一反相器402、第二反相器403對statel的上升沿響應 較快，而對下降沿的響應較慢。
第三反相器404的輸入端連接第一狀態(tài)信號statel,其輸出端輸出第四開 關信號O叩，第四反相器405的輸入端連接第四開關信號O叩，其輸出端輸出 第三開關信號Offn。第三反相器404、第四反相器405對statel的上升沿響應 較慢，而對下降沿的響應較快。
以下結合圖6 圖8描述壓擺率增加器的工作過程。在狀態(tài)0，開關晶體 管Sp和Sln截止，開關晶體管MU上拉節(jié)點PB到電源電壓，開關晶體管
MD下拉節(jié)點NB到地電壓，所以壓擺率增加器與放大器斷開。
當Vip-Vin〉S時，第一狀態(tài)信號statel變高，Offp和Offn分別迅速變 高和變低以截止開關晶體管MU和MD;之后Onp和Onn分別變低和變高以導 通Slp和Sln。此時以二極管形式連接的PMOS晶體管Slp和NMOS晶體管 Sln串聯(lián)在電源和地之間傳導電流，該電流通過比例電流源301、 302產生大的 壓擺驅動電流Idri。驅動電流Idri—方面對Vop充電，另一方面對Von放電。 在壓擺狀態(tài)的最后階段，當放大器輸入電壓Vip和Vin之間的電壓差小到 臨界電壓5， statel變低，O叩和Onn分別迅速變高和變低以截止開關晶體管 Slp和Sln。之后Offp和Offn分別變低和變高以導通開關晶體管MU和MD， 它們上拉節(jié)點PB到電源電壓，并下拉節(jié)點NB到地。因此壓擺率增加器與放 大器又斷開。
因此，通過第一至第四晶體管來控制比例電流源301、 302的電流通斷， 從而控制運算放大器的輸出電壓V叩、Von的充、放電路徑。
需要注意的是，上述壓擺率增加器可能會過沖。從壓擺率增加器判斷到l Vip —Vin I < S到截止壓擺驅動電流Idri之間存在延時t。如果Idri * t / Cs > S (— 階近似)，輸出電壓就會過沖。在上述實施例中，Idri * t / Cs = 100nw，需要100mv <S< 500nw，這是一個很寬松的設計范圍，所以該壓擺率增加器具有高可靠性。
實踐表明，該壓擺率增加器中的比較器和反相器消耗的平均電流只有不采 用壓擺率增加器而要實現(xiàn)相同建立時間的運算放大器的偏置電流的近i/io，比 如50uA對400uA。
圖9為本發(fā)明一個較佳實施例的第二半邊電路圖，它與圖8所示第一半邊 電路圖相比，差別僅僅是將輸入級的正相輸入端電壓Vip與負相輸入端電壓Vin 互換，且將輸出級的正相輸入端電壓Vip與負相輸入端電壓Vin互換。第二半 邊電路所起的作用是，當Vin-Vip〉S時，通過比例電流源301、 302產生大 的壓擺驅動電流Idri。驅動電流Idri —方面對Von充電，另一方面對V叩放電。
本發(fā)明的上述實施例，利用增加對運算放大器輸出端的充電電流和放電電 流的方式，使之與現(xiàn)有技術相比具有如下優(yōu)點
1、有效地實現(xiàn)低電源電壓低功耗運算放大器的高壓擺率，并且不影響放 大器自身的小信號性能；
2、 具有高可靠性；
3、 具有和AB類輸入級運算放大器一樣的充放電電流匹配性；
4、 額外增加的功耗和成本很小，實踐表明，額外消耗的平均電流只有不 采用壓擺率增加器而要實現(xiàn)相同建立時間的運算放大器的偏置電流的近1/10。
雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本 領域技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的修改和完善， 因此本發(fā)明的保護范圍當以權利要求書所界定的為準。
權利要求
1.一種動態(tài)CMOS運算放大器的壓擺率增加器，該運算放大器具有一正相輸入端、一負相輸入端、一正相輸出端及一負相輸出端，其特征在于，該壓擺率增加器包括一比較單元，其輸入端連接該正相輸入端和該負相輸入端，比較單元根據(jù)正相輸入端電壓和負相輸入端電壓的差值確定一第一狀態(tài)信號和一第二狀態(tài)信號，其中，當正相輸入端電壓和負相輸入端電壓的差大于該一臨界電壓時，輸出有效的第一狀態(tài)信號，當負相輸入端電壓和正相輸入端電壓的差大于該臨界電壓時，輸出有效的第二狀態(tài)信號；一執(zhí)行單元，其輸入端連接該比較單元，其輸出端連接該正相輸出端及該負相輸出端，執(zhí)行單元接收該狀態(tài)信號，其中當接收到有效的第一狀態(tài)信號時，增加對該正相輸出端的充電電流和對該負相輸出端的放電電流，當接收到有效的第二狀態(tài)信號時，增加對該負相輸出端的充電電流和對該正相輸出端的放電電流。
2. 如權利要求1所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特征 在于，該比較單元包括第一比較器，其具有一正相輸入端、 一負相輸入端及一輸出端，該正相輸 入端連接運算放大器的正相輸入端，該負相輸入端連接運算放大器的負相輸入 端，該輸出端輸出該第一狀態(tài)信號，且該負相輸入端具有一失調電壓；第二比較器，其具有一正相輸入端、 一負相輸入端及一輸出端，該正相輸 入端連接運算放大器的負相輸入端，該負相輸入端連接運算放大器的正相輸入 端，該輸出端輸出該第二狀態(tài)信號，且該負相輸入端具有一失調電壓。
3. 如權利要求1所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特征 在于，該執(zhí)行單元包括第一、第二、第三、第四電流源，以及第一、第二開關；該第一電流源和該第二電流源連接一電壓源，該第三電流源和該第四電流 源連接一接地端；該第一開關提供該第一電流源至該正相輸出端的充電路徑和 該負相輸出端至第四電流源的放電路徑，該第二開關提供該第二電流源至該負 相輸出端的充電路徑和該正相輸出端至第三電流源的放電路徑； 其中，當該第一狀態(tài)信號有效時，該第一開關閉合，使第一電流源至該正 相輸出端的充電路徑導通，且該負相輸出端至該第四電流源的放電路徑導通； 當該第二狀態(tài)信號有效時，該第二開關閉合，使第二電流源至該負相輸出端的 充電路徑導通，且該正相輸出端至該第三電流源的放電路徑導通。
4. 如權利要求3所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特征 在于，該第一開關連接于該第一電流源與該正相輸出端之間，以及該第四電 流源與該負相輸出端之間。
5. 如權利要求3所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特征 在于，該第二開關連接于該第二電流源與該負相輸出端之間，以及該第三電流 源與該正相輸出端之間。
6. 如權利要求1所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特征 在于，該臨界電壓小于產生運算放大器偏置電流能夠及時轉移的電荷的最大電 壓值。
7. 如權利要求1所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特征 在于，該臨界電壓為500mV。
8. —種動態(tài)CMOS運算放大器的壓擺率增加器，該運算放大器具有一正 相輸入端、 一負相輸入端、 一正相輸出端及一負相輸出端，其特征在于該壓擺 率增加器包括第一半邊電路及第二半邊電路，第一半邊電路和第二半邊電路分 別包括.-第一比例電流源，其具有一輸入端及第一、第二輸出端，該輸入端連接一 電源電壓，該第一輸出端連接一第一節(jié)點；其中該第一半邊電路的第一比例電 流源的第二輸出端連接該正相輸出端，而該第二半邊電路的第一比例電流源的 第二輸出端連接該負相輸出端；第二比例電流源，其具有一輸入端及第一、第二輸出端，該輸入端連接一 接地電壓，該第一輸出端連接一第二節(jié)點；其中該第一半邊電路的第二比例電 流源的第二輸出端連接該負相輸出端，而該第二半邊電路的第一比例電流源的 第二輸出端連接該正相輸出端。第一開關晶體管，其第一源/漏極連接一電源電壓，其第二源/漏極連接該 第一節(jié)點，其柵極連接一第一開關信號； 第二開關晶體管，其第一源/漏極連接一接地電壓，其第二源/漏極連接該 第二節(jié)點，其柵極連接一第二開關信號；第三開關晶體管，其第一源/漏極連接該第一節(jié)點，其第二源/漏極連接該 第二節(jié)點，其柵極連接一第三開關信號；第四開關晶體管，其第一源/漏極連接該第一節(jié)點，其第二源/漏極連接該 第二節(jié)點，其柵極連接一第四開關信號。
9. 如權利要求8所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特征 在于，該第一比例電流源包括一第一晶體管及一第二晶體管，該第一晶體管的 源極和第二晶體管的源極連接該輸入端，該第一晶體管的柵極和第二晶體管的柵極連接該第一節(jié)點，該第一晶體管的漏極連接該第一輸出端，該第二晶體管 的漏極連接該第二輸出端。
10. 如權利要求8所述的動態(tài)CM0S運算放大器的壓擺率增加器，其特 征在于，該第二比例電流源包括一第三晶體管及一第四晶體管，該第三晶體管 的源極和第四晶體管的源極連接該輸入端，該第三晶體管的柵極和第四晶體管 的柵極連接該第二節(jié)點，該第三晶體管的漏極連接該第一輸出端，該第四晶體 管的漏極連接該第二輸出端。
11. 如權利要求8所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特 征在于，該第一開關晶體管是NMOS晶體管，其第一源/漏極是源極，其第二 源/漏極是漏極。
12. 如權利要求8所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特 征在于，該第二開關晶體管是PMOS晶體管，其第一源/漏極是漏極，其第二 源/漏極是源極。
13. 如權利要求8所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特 征在于，該第三開關晶體管是PMOS晶體管，其第一源/漏極是漏極，其第二 源/漏極是源極；以及該第四開關晶體管是NMOS晶體管，其第一源/漏極是源 極，其第二源/漏極是漏極。
14. 如權利要求8所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特 征在于，還包括一補償晶體管，其柵極連接該第二節(jié)點，其源極和漏極連接該 接地電壓。
15. 如權利要求8所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特 征在于，該第一、第二開關信號先于該第三、第四開關信號使能，且該第一、 第二開關信號后于該第三、第四開關信號禁能。
16. 如權利要求8所述的動態(tài)CM0S運算放大器的壓擺率增加器，其特 征在于，該第一半邊電路還包括比較器，其具有一正相輸入端、 一負相輸入端及一輸出端，該正相輸入端 連接運算放大器的正相輸入端電壓，該負相輸入端連接運算放大器的負相輸入 端電壓，該輸出端輸出一第一狀態(tài)信號，且該負相輸入端具有一失調電壓；第一反相器，其輸入端連接第一狀態(tài)信號，其輸出端輸出該第二開關信號； 第二反相器，其輸入端連接第一開關信號，其輸出端輸出該第一開關信號； 第三反相器，其輸入端連接第一狀態(tài)信號，其輸出端輸出該第四開關信號； 第三反相器，其輸入端連接第三開關信號，其輸出端輸出該第三開關信號。
17. 如權利要求8所述的動態(tài)CMOS運算放大器的壓擺率增加器，其特 征在于，該第二半邊電路還包括比較器，其具有一正相輸入端、 一負相輸入端及一輸出端，該正相輸入端 連接運算放大器的負相輸入端電壓，該負相輸入端連接運算放大器的正相輸入 端電壓，該輸出端輸出一第一狀態(tài)信號，且該負相輸入端具有一失調電壓；第一反相器，其輸入端連接第一狀態(tài)信號，其輸出端輸出該第二開關信號；第二反相器，其輸入端連接第一開關信號，其輸出端輸出該第一開關信號;第三反相器，其輸入端連接第一狀態(tài)信號，其輸出端輸出該第四開關信號;第三反相器，其輸入端連接第三開關信號，其輸出端輸出該第三開關信號。
18. 如權利要求16或17所述的動態(tài)CM0S運算放大器的壓擺率增加器， 其特征在于，該失調電壓介于100mv 500mv之間。
全文摘要
本發(fā)明公開一種動態(tài)CMOS運算放大器的壓擺率增加器，該運算放大器具有一正相輸入端、一負相輸入端、一正相輸出端及一負相輸出端，該壓擺率增加器包括一比較單元，根據(jù)正相輸入端電壓和負相輸入端電壓的差值確定一第一狀態(tài)信號和一第二狀態(tài)信號，當正相輸入端電壓和負相輸入端電壓的差大于一臨界電壓時，使該第一狀態(tài)信號有效，當負相輸入端電壓和正相輸入端電壓的差大于該臨界電壓時，使該第二狀態(tài)信號有效；一執(zhí)行單元，接收該狀態(tài)信號，其中當接收到有效的第一狀態(tài)信號時，增加對正相輸出端的充電電流和對負相輸出端的放電電流，當接收到有效的該第二狀態(tài)信號時，增加對負相輸出端的充電電流和對正相輸出端的放電電流。
文檔編號H03F1/02GK101359898SQ20071004439
公開日2009年2月4日 申請日期2007年7月31日 優(yōu)先權日2007年7月31日
發(fā)明者傅志軍 申請人:展訊通信(上海)有限公司