專利名稱：半導體集成電路的制作方法
技術領域：
本發(fā)明涉及半導體集成電路，具體而言，涉及適合于諸如D類放大器那樣的用于脈沖驅動負載的電路的半導體集成電路。
背景技術：
如所公知的那樣，D類放大器用于開/關負載驅動輸出晶體管并且間歇地實現到負載的導通。在到負載的間歇導通過程中，流入到D類放大器的電源線或接地導體上所具備的寄生電感的電流強烈地變化。因此，在這些寄生電感上產生噪聲，導致D類放大器的輸出信號中出現振鈴。所述振鈴導致D類放大器的再現質量退化，此外，導致對負載或對D類放大器的破壞。為此原因，希望減小所述振鈴。專利文獻1提出了一種減小輸出晶體管的輸出信號波形的時間梯度技術。通過將該類型的技術應用到D類放大器，輸出信號波形的時間梯度被減小，能夠防止流入到輸出晶體管的電流突然改變。所以，減小振鈴是可能的。專利文獻1日本專利No.3152204。
然而，專利文獻1所公開的技術用于減小輸出信號波形的時間梯度。為此原因，存在的問題在于通過應用該技術而犧牲了D類放大器的操作速度。除了D類放大器之外，該問題對于需要以高速驅動負載并且需要減小輸出信號中的振鈴的半導體集成電路而言是普遍存在的。
發(fā)明內容
考慮到所述情況，本發(fā)明的目的是提供一種在不犧牲操作速度的情況下能夠減小輸出信號中的振鈴的半導體集成電路。
本發(fā)明提供一種半導體集成電路，包括位于高電勢電源線和低電勢電源線之間的開關；以及高通濾波器，用于使得高電勢電源線和低電勢電源線之間產生的電壓的高通分量通過并且輸出高通分量以作為接通開關的信號。
根據本發(fā)明，當通過開關操作使得高電勢電源線和低電勢電源線之間的電壓將要振蕩時，電壓的高通分量通過高通濾波器而被提供到開關，使得開關接通。所以，高電勢電源線和低電勢電源線之間電壓的振蕩分量通過開關泄漏，從而能夠減小振鈴。
本發(fā)明提供一種振鈴減小電路，所述振鈴減小電路包括插入在用于將半導體集成電路內部提供的輸出緩沖器電路的輸出信號傳送到半導體集成電路外部負載的輸出信號線與高電勢電源線或低電勢電源線之間以向輸出緩沖器電路提供電源電壓的開關元件；以及振鈴檢測器，其用于當經由輸出信號線供應至負載的輸出信號中出現振鈴并且輸出信號在正或負方向上超過參考電平時，輸出用于接通開關元件的信號。
根據本發(fā)明，當由于輸出緩沖器電路的開關操作而使得輸出信號中出現振鈴并且輸出信號在正或負方向上超過了參考電平時，開關元件接通。結果，從輸出信號線到低電勢電源線或高電勢電源線中出現放電，并因此減小了振鈴。
圖1示出了根據本發(fā)明實施例的D類放大器結構的電路圖，圖2示出了根據該實施例的每一部分的波形的波形圖，圖3A-3C示出了根據該實施例的操作圖，圖4示出了輸出緩沖器電路的另一結構實例的電路圖，以及圖5示出了振鈴減小電路的另一結構實例的電路圖。
圖6示出了根據本發(fā)明實施例2的具有振鈴減小電路的D類放大器配置的電路圖，并且特別地示出了減小過沖的振鈴減小電路的配置。
圖7示出了與圖6相同的D類放大器配置的電路圖，特別地示出了減小下沖的振鈴減小電路的配置。
圖8示出了實施例2的單個部件等等上的波形的波形圖。
圖9示出了根據本發(fā)明實施例3的具有振鈴減小電路的D類放大器配置的電路圖，并且特別地示出了減小過沖的振鈴減小電路的配置。
圖10示出了與圖9相同的D類放大器配置的電路圖，特別地示出了減小下沖的振鈴減小電路的配置。
圖11示出了根據本發(fā)明實施例4的具有振鈴減小電路的D類放大器配置的電路圖，并且特別地示出了減小過沖的振鈴減小電路的配置。
圖12示出了與圖11相同的D類放大器配置的電路圖，特別地示出了減小下沖的振鈴減小電路的配置。
具體實施例方式
以下將參考附圖來描述本發(fā)明的實施例。
實施例1圖1示出了根據本發(fā)明半導體集成電路的實施例1的D類放大器600的結構的電路圖。D類放大器600具有高電勢電源端601、低電勢電源端602、輸入端603、以及輸出端604A和604B。高電勢電源端601連接到電源VDD的正電極，而低電勢電源端602連接到電源VDD的負電極并且接地。在該圖所示的實例中，使用單個電源。為此原因，低電勢電源端602接地。然而在使用以下所述結構的情況中，即使所述結構使用生成正電源電壓的電源和生成負電源電壓的電源，然而優(yōu)選的是，高電勢電源端601應當連接到前者電源的輸出端，而低電勢電源端602應當連接到后者電源的輸出端。音頻信號從聲源(未示出)而輸入到輸入端603。諸如低通濾波器和揚聲器的負載700連接到輸出端604A和604B。
通過在半導體基底上形成附圖所示的每一電路并且將它們密封在封裝中而形成D類放大器600。連接到高電勢功率輸出端601的高電勢電源線611以及連接到低電勢電源端602的低電勢電源線612在半導體基底上形成。源電流經由高電勢電源端601和高電勢電源線611而從電源VDD提供到構成D類放大器600的每一電路。經過每一電路的源電流經由低電勢電源線612和低電勢電源端602而到達電源VDD的負電極。
在D類放大器600中，PWM調制器501是一種用于輸出與經由輸入端603所提供的輸入信號的電平相對應的經過脈寬調制的脈沖的電路。前置驅動器502是一種響應所述脈沖以驅動輸出緩沖器電路503的電路。在附圖所示的實例中，輸出緩沖器電路503具有所謂的橋接結構并且由包括位于高電勢電源線611和低電勢電源線612之間的P溝道場效應晶體管(下文中稱為P溝道晶體管)531P和N溝道場效應晶體管(下文中稱為N溝道晶體管)531N的晶體管對以及包括位于高電勢電源線611和低電勢電源線612之間的P溝道晶體管532P和N溝道晶體管532N的晶體管對構成。P溝道晶體管531P和N溝道晶體管531N的每一漏極連接到輸出端604A并且P溝道晶體管532P和N溝道晶體管532N的每一漏極連接到輸出端604B。前置驅動器502向晶體管531P、531N、532P和532N提供脈沖GP1、GN1、GP2和GN2以便在與PWM調制器501所提供的脈沖寬度相對應的周期中實現負載700的導通。為了防止所謂的直通電流，此外，前置驅動器502包括以如下方式調整每一晶體管柵極上所施加的脈沖時序的電路，所述方式為在沒有負載700的情況下直接連接的兩個P溝道晶體管和兩個N溝道晶體管(也就是，一組晶體管531P和531P和一組晶體管532P和532N)不在同一時間上接通。
圖2示出了從PWM調制器501到負載700的每一部分的操作的波形圖。如圖2所示，在D類放大器600中，被發(fā)送到晶體管柵極的脈沖GP1、GN1、GP2和GN2以如下方式生成，即P溝道晶體管531P和N溝道晶體管532N的組以及P溝道晶體管532P和N溝道晶體管531N的組被交替接通。此外，在每一晶體管的接通/斷開切換中，在以如圖所示那樣調整時序的狀態(tài)中以如下方式從前置驅動器502輸出脈沖GP1、GN1、GP2和GN2以防止直通電流，所述方式為在P溝道晶體管531P和N溝道晶體管532N的組從接通轉換為斷開之后P溝道晶體管532P和N溝道晶體管531N的組從斷開轉換為接通并且在P溝道晶體管532P和N溝道晶體管531N的組從接通轉換斷開之后P溝道晶體管531P和N溝道晶體管532N的組從斷開轉換為接通。
振鈴減小電路504是實施例1所特有的。通過N溝道晶體管541和高通濾波器542構成振鈴減小電路504。N溝道晶體管541具有連接到高電勢電源線611的漏極和連接到低電勢電源線612的源極。提供N溝道晶體管541以作為一種開關，該開關用于促使去除振蕩分量并且減少在高電勢電源線611和低電勢電源線612之間的電壓將要振蕩的情況中的振鈴。在半導體集成電路中，通常，插入具有大型尺寸的晶體管以作為高電勢電源線和低電勢電源線之間的靜電擊穿保護設備。N溝道晶體管541可以用于作為靜電擊穿保護設備的晶體管。通過在高電勢電源線611和低電勢電源線612之間串聯插入電容器542A和電阻器542B可獲得高通濾波器542，并且提供電阻器542B兩端上的電壓以作為N溝道晶體管541的柵源電壓。當在高電勢電源線611和低電勢電源線612之間的電壓上產生高通分量時，高通濾波器542用于促使具有某一頻率或更大的高通分量通過并且將該高通分量提供給N溝道晶體管541。優(yōu)選的是，應該為與將被減小的振鈴的頻率相對應的電容器542A的電容值和電阻器542B的電阻值選擇合適的值。作為一種實例，電容器542A具有的電容值為5pF，而電阻器542B具有的電阻值為50kΩ。
接下來，將參考圖2和圖3A-3C來描述根據實施例1的操作。首先，在圖2所示的t1時刻，如圖3A所示那樣，P溝道晶體管532P和N溝道晶體管531N接通，并且P溝道晶體管531P和N溝道晶體管532N斷開。為此原因，電源VDD所提供的源電流i連續(xù)流經P溝道晶體管532P、負載700和N溝道晶體管531N。源電流的i路徑包括從電源VDD正電極到P溝道晶體管532P源極的路徑中所提供的寄生電感621以及從N溝道晶體管531N源極到電源VDD負電極(＝接地)的路徑中所提供的寄生電感622。
接下來，在圖2所示的t2時刻，P溝道晶體管532P和N溝道晶體管531N從接通轉換為斷開。理想地，P溝道晶體管532P和N溝道晶體管531N在同一時刻上斷開。然而，通常，在兩個晶體管斷開的時序中產生漂移。如圖3B所示那樣，在P溝道晶體管532P接通的狀態(tài)中，N溝道531N斷開時，源電流i經過寄生電感621的路徑和源電流i通過寄生電感622的路徑被中斷。所以，在寄生電感621和寄生電感622兩端感應出振蕩電壓。此外，在負載700是電感性負載的情況中，維持流到負載700的源電流直到那時刻的電壓被感應到負載700。所以，如圖所示那樣，振蕩電流流入到由負載700、位于P溝道晶體管531P和半導體基底之間的寄生二極管531D以及P溝道晶體管532P所構成的環(huán)路中。為此原因，如果不采取任何對策，那么高電勢電源線611和低電勢電源線612之間的電壓上產生巨大的振蕩，以致于在將被輸入到負載700的信號上出現由所述振蕩所產生的振鈴。
然而，在實施例1中，當在高電勢電源線611和低電勢電源線612之間的電壓上開始生成振蕩分量時，其經由高通濾波器542而被提供到N溝道晶體管541的柵極，以致于N溝道晶體管541接通。為此原因，與在高電勢電源線611和低電勢電源線612之間生成的振蕩分量相對應的電流流入到N溝道晶體管541，以致于在振蕩分量增大之前被衰減。因此，將被輸出到負載700的信號中的振鈴被減小。在D類放大器600中，除了從圖3A所示狀態(tài)到圖3B所示狀態(tài)的開關操作之外，可以執(zhí)行各種開關操作。然而，在這些狀態(tài)中，當流過寄生電感和負載的電流路徑被中斷并且高電勢電源線611和低電勢電源線612之間的電壓將要振蕩時，所述電壓的高通分量接通N溝道晶體管541。從而，減小振鈴。
如上所述，根據實施例1，在不犧牲D類放大器600的操作速度的情況下，減小振鈴是可能的。上述內容僅僅是說明性的并且為了本發(fā)明的目的而能夠實施其他各種實施例。例如，能夠提出以下的實施例。
(1)雖然本發(fā)明應用于包括本實施例中具有輸出緩沖器電路503的D類放大器，其中所述輸出緩沖器電路503具有使用兩個所謂P溝道晶體管和N溝道晶體管對的橋接結構，但是，輸出緩沖器電路可以具有如圖4所示那樣的由P溝道晶體管535和N溝道晶體管536所構成的公知結構。
(2)將P溝道晶體管用作為開關以減少振鈴也是可能的。圖5示出了所述實例。在該實施例中，P溝道晶體管543具有連接到高電勢電源線611的源極和連接到低電勢電源線612的漏極。高通濾波器544具有在高電勢電源線611和低電勢電源線612之間串聯插入的電阻器544A和電容器544B并且提供電阻器544A兩端上電壓以作為P溝道晶體管543的柵源電壓。同樣按照此方式，獲得與實施例1中相同的優(yōu)勢是可能的。
<實施例2>
圖6和7示出了根據本發(fā)明實施例2的具有振鈴減小電路40NA和40PA的D類放大器100A的配置電路圖。圖6示出了振鈴減小電路40NA的電路配置，圖7示出了振鈴減小電路40PA的電路配置。
D類放大器100A具有高電勢電源端101、低電勢電源端102、輸入端103以及輸出端104。高電勢電源端101經由D類放大器100A外部布置的高電勢電源線131而連接到電源VDD的正極，而低電勢電源端102經由D類放大器100A外部布置的低電勢電源線132而連接到電源VDD的負極并且接地。在說明性的實例中，由于使用單個電源，所以低電勢電源端102接地。然而在使用用于生成正電源電壓的電源和用于生成負電源電壓的電源的配置中，高電勢電源端101和低電勢電源端102可分別連接到前者電源以及后者電源的輸出端。音頻信號從聲源(未示出)而輸入到輸入端103。諸如低通濾波器和揚聲器那樣的負載200插入到輸出端104和低電勢電源線132之間。
D類放大器100A是一種半導體集成電路，其中圖6和7所示的單個電路在半導體基底上形成并且被密封在封裝中。連接到高電勢功率輸出端101的高電勢電源線111以及連接到低電勢電源端102的低電勢電源線112在半導體基底上形成。電源電流經由高電勢電源線131，高電勢電源端101，導線、接合線等等的寄生電感141以及高電勢電源線111而從電源VDD提供到構成D類放大器100A的單個電路。流經單個電路的電源電流經由低電勢電源線112，導線、接合線等等的寄生電感142以及低電勢電源端102和低電勢電源線132而到達電源VDD的負極。
在D類放大器100A中，PWM調制器10是根據經由輸入端103提供的輸入信號電平輸出脈寬調制的脈沖的電路。前置驅動器20是根據這些脈沖驅動輸出緩沖器電路30的電路。在說明性的實例中，輸出緩沖器電路30是具有所謂的反相器結構的電路并且由插入在高電勢電源線111和低電勢電源線112之間的p溝道場效應晶體管(下文中簡單稱為“p溝道晶體管”)30P和n溝道場效應晶體管(下文中稱為“n溝道晶體管”)30N的晶體管構成。P溝道晶體管30P和n溝道晶體管30N的漏極彼此相連接并且它們的連接點經由輸出信號線120而連接到輸出端104。前置驅動器20向各個晶體管30P和30N提供脈沖GP和GN，從而在與PWM調制器10所提供的脈沖寬度相對應的周期內激勵負載700。為了防止所謂的直通電流，前置驅動器20包括如下所述的電路，即該電路用于對將被提供到各個晶體管30P和30N的脈沖執(zhí)行時序調整，以致于晶體管30P和30N不會同時接通。
振鈴減小電路40NA和40PA是實施例2所特有的電路。如圖6所示，振鈴減小電路40NA由作為開關元件的n溝道晶體管401和作為振鈴檢測器的比較器410構成。晶體管401的漏極連接到輸出信號線120，該輸出信號線120將輸出緩沖器電路30的輸出信號OUT發(fā)送到外部負載200，并且晶體管401的源極連接到高電勢電源線111和低電勢電源線112中的低電勢電源線112，高電勢電源線111低電勢電源線112將電源電壓提供到輸出緩沖器電路30。比較器410具有p溝道晶體管411和412以及恒流源413和414。晶體管411的源極用作為比較器410的非反相輸入端(正端)并且連接到輸出信號線120。晶體管412的源極用作為比較器410的反相輸入端(負端)并且連接到高電勢電源線111。晶體管411和412的柵極連接到晶體管412的漏極，并且晶體管412的漏極經由恒流源414而連接到低電勢電源線112。晶體管411的漏極經由恒流源413而連接到低電勢電源線112。晶體管411的漏極和恒流源413的連接點用作為比較器410的輸出端并且連接到晶體管401的柵極。利用上述配置，比較器410將經由輸出信號線120提供給負載200的輸出信號OUT與高電勢電源線111的PVDDI(參考電平)進行比較。如果輸出信號OUT在正向上超過了參考電平(出現過沖)，那么比較器410將H電平柵極電壓提供到晶體管401并因此將作為開關元件的晶體管401接通。
如圖7所示，振鈴減小電路40PA由作為開關元件的n溝道晶體管402、作為振鈴檢測器的比較器420以及反相器429構成。晶體管402的源極連接到輸出信號線120，并且晶體管402的漏極連接到高電勢電源線111。比較器420具有n溝道晶體管421和422以及恒流源423和424。晶體管421的源極用作比較器420的非反相輸入端(正端)并且連接到輸出信號線120。晶體管422的源極用作為比較器420的反相輸入端(負端)并且連接到低電勢電源線112。晶體管421和422的柵極連接到晶體管422的漏極，并且晶體管422的漏極經由恒流源424而連接到高電勢電源線111。晶體管421的漏極經由恒流源423而連接到高電勢電源線111。晶體管421的漏極和恒流源423的連接點用作比較器420的輸出端并且經由反相器429而連接到晶體管402的柵極。利用上述配置，比較器420將經由輸出信號線120提供給負載200的輸出信號OUT與低電勢電源線112的電平PVSSI(參考電平)進行比較。如果輸出信號OUT在負向上超過了參考電平(出現下沖)，那么比較器420輸出L電平信號。反相器429將比較器420的輸出信號變換到H電平，并且將其提供到晶體管402的柵極以將晶體管402接通。
在實施例2中，當在輸出信號線120的輸出信號OUT中出現過沖或者下沖時，作為開關元件的晶體管401或402起到如下作用，即通過從輸出信號線120向低電勢電源線112或者高電勢電源線111放電以釋放過量的能量來減小所述過沖或下沖。所以，為適當程度地減小過沖或下沖，希望將晶體管401或402的溝道寬度設置在合適值。在一種優(yōu)選的形式中，將晶體管401或402的溝道寬度設置在大約為晶體管30N溝道寬度的1/100。
可以以如下方式修改振鈴減小電路40PA，即由p溝道晶體管代替n溝道晶體管402并且比較器420的輸出信號被直接提供到p溝道晶體管，也就是，不再經由反相器429。在實施例2中使用n溝道晶體管402而不使用p溝道晶體管的原因在于能夠使得n溝道晶體管的接通電阻小于具有相同溝道寬度的p溝道晶體管的接通電阻。
圖8示出了實施例2中各個部件等的波形的波形圖。如圖8所示那樣，在D類放大器100A中，生成提供到各個晶體管30P和30N柵極上的脈沖GP和GN，以致于交替地接通晶體管30P和30N。為防止在每一晶體管的開關切換時刻出現直通電流，前置驅動器20輸出如圖8所示那樣的進行時序調整的脈沖GP和GN，以致于在晶體管30P從接通狀態(tài)切換到斷開狀態(tài)之后晶體管30N從斷開狀態(tài)切換到接通狀態(tài)，以及在晶體管30N從接通狀態(tài)切換到斷開狀態(tài)之后晶體管30P從斷開狀態(tài)切換到接通狀態(tài)。
在圖8所示的t1時刻，晶體管30P處于斷開狀態(tài)并且晶體管30N處于接通狀態(tài)。所以，負電流I從負載200流入到晶體管30N。在t2時刻，晶體管30N斷開。在該時刻，流經作為電感性負載的負載200的電流I的路徑被中斷。并且流經負載200的電流開始經由例如在晶體管30P漏極及其后部n型基底之間形成的寄生二極管以及接合線等等的寄生電感而流入到電源VDD，由此，在負載200上感應出振蕩高壓。結果，在信號OUT中傾向于出現振鈴。相反，在實施例2中，在正方向上信號OUT的值超過高電勢電源線111的電平PVDDI而出現過沖的周期中，從振鈴減小電路40NA的比較器410將高電平柵極電壓提供到n溝道晶體管401，從而n溝道晶體管401繼續(xù)保持。結果，n溝道晶體管401允許電流從輸出信號線120流到低電勢電源線112(也就是出現放電)。所以，如圖8所示那樣減小了信號OUT中的過沖。
在t3時刻，晶體管30P處于接通狀態(tài)并且晶體管30N處于斷開狀態(tài)。所以，正電流I從晶體管30P流到負載200。在t4時刻，晶體管30P斷開。在該時刻，流經作為電感性負載的負載200的電流I的路徑被中斷。并且流經負載200的電流經由例如在晶體管30N漏極及其后部p型基底之間形成的寄生二極管以及接合線等等的寄生電感而開始流動，由此，在負載200上感應出振蕩高壓。結果，在信號OUT中傾向于出現振鈴。相反，在實施例2中，在負方向上信號OUT的值超過低電勢電源線112的電平PVSSDI而出現下沖的周期中，振鈴減小電路40PA的晶體管402繼續(xù)保持接通。結果，晶體管402允許從輸出信號線120到低電勢電源線112出現放電。所以，如圖8所示那樣減小了信號OUT中的下沖。
如上所述，實施例2能夠在不犧牲D類放大器100A的操作速度的情況減小振鈴。
<實施例3>
圖9和圖10示出了根據本發(fā)明實施例3的具有振鈴減小電路40PB和40NB的D類放大器100B的配置電路圖。圖9示出了振鈴減小電路40NB的電路配置，圖10示出了振鈴減小電路40PB的電路配置。在圖9和10中，具有與以上所涉及的圖6和7的相應部件的部件以后被提供相同的參考符號并且將不再進行描述。
在實施例2中，作為振鈴檢測器的比較器410和420通過比較輸出線120的電平與高電勢電源線111的電平PVDDI或者低電勢電源線112的電平PVSSI而檢測到輸出信號OUT中出現振鈴。
然而，當輸出緩沖器電路30的切換電流流經寄生電感141或142時，在寄生電感141或142中感應巨大的反電動勢，從而在高電勢電源線111的電平PVDDI中或者在低電勢電源線112的電平PVSSI中生成振蕩噪聲。即使輸出信號OUT中不出現過沖或下沖，如果振蕩噪聲具有大的振幅，那么比較器410或420可能錯誤地接通比較器410或420以使得輸出緩沖器電路30的輸出信號OUT失真。
考慮到以上內容，在實施例3中，如圖9和10所示那樣，D類放大器100B具有與高電勢電源端101和低電勢電源端102相分離的高電勢電源端101a和低電勢電源端102a，它們用于向包括輸出緩沖器電路30的單個電路提供電源。高電勢電源端101a和低電勢電源端102a分別連接到電源VDD的正極和負極。振鈴減小電路40NB的比較器410通過將輸出信號OUT與連接到高電勢電源端101a的高電勢電源線111a的電平PVDDIa相比較以檢測輸出信號OUT中的過沖。振鈴減小電路40PB的比較器420通過將輸出信號OUT與連接到低電勢電源端102a的低電勢電源線112a的電平PVSSIa相比較以檢測輸出信號OUT中的下沖。
以如下方式配置振鈴減小電路40NB，即將p溝道晶體管431和非反相緩沖器431添加到上述實施例2的振鈴減小電路40NA。晶體管431的源極連接到輸出信號線120并且其柵極和漏極連接到晶體管411的源極。晶體管431用作較低靈敏度的比較器410，以致于當輸出信號OUT中出現太小以致于不能夠稱為過沖的精細振蕩時，比較器410不對其有太敏感的反應。相似地，用于降低比較器420的敏感度的n溝道晶體管433被添加到振鈴減小電路40PB。非反相緩沖器432用于產生柵電壓，其電平允許晶體管401可靠地接通/斷開。
在實施例3中，在高電勢電源線111a和高電勢電源端101a之間存在導線、接合線等的寄生電感141a，并且在低電勢電源線112a和低電勢電源端102a之間存在導線、接合線等的寄生電感142a。然而，由于沒有在高電勢電源端101a和低電勢電源端102a之間插入輸出緩沖器電路30，所以輸出緩沖器電路30沒有切換電流流經寄生電感141a或142a。所以，噪聲中的高電勢電源線111a的電平PVDDIa和低電勢電源線112a的電平PVSSIa較低并因此分別比高電勢電源線111的電平PVDDI和低電勢電源線112的電平PVSSI更為穩(wěn)定。這樣，即使在由于切換輸出緩沖器電路30而使得高電勢電源線111a的電平PVDDIa或低電勢電源線112a的電平PVSSIa中出現大噪聲的情況下，實施例3能夠防止在輸出信號OUT中錯誤地檢測過沖或下沖。
<實施例4>
圖11和圖12示出了根據本發(fā)明實施例4的具有振鈴減小電路40PC和40NC的D類放大器100C的配置電路圖。圖11示出了振鈴減小電路40NC的電路配置，圖12示出了振鈴減小電路40PC的電路配置。在圖11和12中，具有與以上所涉及的圖6、7、9和10的相應部件的部件以后被提供相同的參考符號并且將不再進行描述。
并且在實施例4中，如實施例3所述的情況那樣，D類放大器100C具有與高電勢電源端101和低電勢電源端102相分離的高電勢電源端101a和低電勢電源端102a，它們用于向包括輸出緩沖器電路30的單個電路提供電源。高電勢電源端101a和低電勢電源端102a分別連接到電源VDD的正極和負極。為檢測過沖或下沖，連接到高電勢電源端101a的高電勢電源線111a的電平PVDDIa以及連接到低電勢電源端102a的低電勢電源線112a的電平PVSSIa用作參考電平。
在實施例4中，在輸出信號線120和高電勢電源線111之間插入在p溝道晶體管30P的漏極及其后部n型基底之間形成的寄生二極管。所以，當輸出信號OUT中出現過沖時，在高電勢電源線111的電平PVDDI中出現其電勢比輸出信號OUT低大約寄生二極管正向電壓VB的過沖。此外，在輸出信號線120和低電勢電源線112之間插入在n溝道晶體管30N的漏極及其后部p型基底之間形成的寄生二極管。所以，當輸出信號OUT中出現下沖時，在低電勢電源線112的電平PVSSI中出現其電勢比輸出信號OUT高大約寄生二極管正向電壓VB的下沖。
考慮上述內容，實施例4的振鈴減小電路40NC的比較器410將高電勢電源線111的電平PVDDI與高電勢電源線111a的電平PVDDIa相比較，并因此比前者更加穩(wěn)定，其中所述電平PVDDIa在噪聲中較低。如果前者電平PVDDI高于后者電平PVDDIa，那么比較器410輸出用于接通晶體管401的信號。實施例4的振鈴減小電路40PC的比較器420將低電勢電源線112的電平PVSSI與低電勢電源線112a的電平PVSSIa相比較，并因此比前者更加穩(wěn)定，其中所述電平PVSSIa在噪聲中較低。如果前者電平PVSSI低于后者電平PVSSIa，那么比較器420輸出用于接通晶體管402的信號。
實施例4提供了與實施例3相同的優(yōu)點。
盡管以上描述了本發(fā)明的實施例2-4，但是本發(fā)明的其他不同實施例也是可能的，所述實例如下(1)盡管在上述實施例中，本發(fā)明應用于具有反相器結構的輸出緩沖器電路30的D類放大器，但是本發(fā)明也能夠應用于具有橋接結構的輸出緩沖器電路的D類放大器，所述橋接結構使用p溝道晶體管和n溝道晶體管的兩個晶體管對。此外，本發(fā)明的應用范圍不限于D類放大器并且本發(fā)明也能夠應用于希望減小振鈴的各種半導體集成電路。
(2)雖然在上述實施例中，在半導體集成電路中提供了用于減小過沖的振鈴減小電路和用于減小下沖的振鈴減小電路，但是可以僅提供它們中的一個。
(3)盡管在上述實施例中，在半導體集成電路的內部提供振鈴減小電路，但是它們也可以位于半導體集成電路的外部并連接到半導體集成電路。
(4)高電勢電源線111a和低電勢電源線112a可以連接到半導體集成電路中電源電壓穩(wěn)定的位置。
權利要求
1.一種半導體集成電路，包括開關，提供在高電勢電源線和低電勢電源線之間；以及高通濾波器，使得在所述高電勢電源線和所述低電勢電源線之間產生的電壓的高通分量通過并且輸出該高通分量作為接通所述開關的信號。
2.根據權利要求1所述的半導體集成電路，其中所述開關包括場效應晶體管，該場效應晶體管具有連接到所述高電勢電源線和所述低電勢電源線之一的漏極、連接到所述高電勢電源線和所述低電勢電源線中另一個的源極以及提供有從高通濾波器輸出的信號的柵極。
3.根據權利要求2所述的半導體集成電路，其中所述場效應晶體管用作靜電擊穿保護設備。
4.一種在半導體集成電路內部提供的振鈴減小電路，所述半導體集成電路包括輸出緩沖器電路和用于將所述輸出緩沖器的輸出信號發(fā)送到所述半導體集成電路外部負載的輸出信號線，所述振鈴減小電路包括開關元件，插入在所述輸出信號線與高電勢電源線或低電勢電源線之間以向所述輸出緩沖器電路提供電源電壓；以及振鈴檢測器，用于當所述輸出信號中出現振鈴并且所述輸出信號在正或負方向上超過參考電平時，輸出用于接通所述開關元件的信號。
5.根據權利要求4所述的振鈴減小電路，其中所述振鈴檢測器包括比較器，用于通過比較所述輸出信號線的電平與所述高電勢電源線或所述低電勢電源線的電平來檢測所述輸出信號在正或負方向上超過所述參考電平。
6.根據權利要求4所述的振鈴減小電路，其中所述振鈴檢測器包括比較器，用于通過比較所述輸出信號線的電平與不同于所述高電勢電源線和所述低電勢電源線的電源線的電平來檢測所述輸出信號在正或負方向上超過所述參考電平。
7.根據權利要求4所述的振鈴減小電路，其中所述振鈴檢測器包括比較器，用于通過將所述高電勢電源線或所述低電勢電源線的電平與電源線的電平進行比較來檢測所述輸出信號在正或負方向上超過所述參考電平，所述電源線不同于所述高電勢電源線和所述低電勢電源線并且不是流經所述輸出緩沖器電路的開關電流的路徑的一部分。
8.根據權利要求4所述的振鈴減小電路，其中所述開關元件插入在所述輸出信號線和所述低電勢電源線之間，以及所述振鈴檢測器在檢測到所述輸出信號在正方向上超過所述參考電平時輸出用于接通所述開關元件的信號，所述參考電平是所述高電勢電源線的電平或者是比所述高電勢電源線的電平更加穩(wěn)定的電平。
9.根據權利要求4所述的振鈴減小電路，其中所述開關元件插入在所述輸出信號線和所述高電勢電源線之間，以及所述振鈴檢測器在檢測到所述輸出信號在負方向上超過所述參考電平時輸出用于接通所述開關元件的信號，所述參考電平是所述低電勢電源線的電平或者是比所述低電勢電源線的電平更加穩(wěn)定的電平。
10.根據權利要求4所述的振鈴減小電路，其中所述開關元件包括插入在所述輸出信號線和所述低電勢電源線之間的第一開關元件和插入在所述輸出信號線與所述高電勢電源線之間的第二開關元件；以及所述振鈴檢測器包括第一比較器和第二比較器，所述第一比較器在檢測到所述輸出信號在正方向上超過第一參考電平時輸出用于接通所述第一開關元件的信號，所述第二比較器在檢測到所述輸出信號在負方向上超過第二參考電平時輸出用于接通所述第二開關元件的信號，所述第一參考電平是所述高電勢電源線的電平或者是比所述高電勢電源線的電平更加穩(wěn)定的電平，所述第二參考電平是所述低電勢電源線的電平或者是比所述低電勢電源線的電平更加穩(wěn)定的電平。
11.一種半導體集成電路，包括根據權利要求4至10中任一所述的振鈴減小電路。
全文摘要
提供N溝道晶體管以作為高電勢電源線和低電勢電源線之間的開關。高通濾波器由電容器和電阻器構成。當通過開關操作以使得高電勢電源線與低電勢電源線之間的電壓開始振蕩時，高通濾波器使電壓的高通分量通過，從而接通N溝道晶體管以減小振鈴。
文檔編號H03F3/217GK101043201SQ20071008874
公開日2007年9月26日 申請日期2007年3月22日 優(yōu)先權日2006年3月22日
發(fā)明者辻信昭, 川合博賢 申請人:雅馬哈株式會社