專利名稱：差動(dòng)信號(hào)的傳送裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及發(fā)送裝置和利用了它的傳送裝置。特別涉及以電流作為信 號(hào)傳送手段的信號(hào)發(fā)送技術(shù)。 '
背景技術(shù)：
電子設(shè)備一般由中央處理裝置和半導(dǎo)體集成電路等多個(gè)電路構(gòu)成，例 如，便攜式電話由通信電路、顯示器、攝影裝置構(gòu)成。構(gòu)成電子設(shè)備的電 路執(zhí)行與各自電路相應(yīng)的處理，例如通信電路執(zhí)行通信處理，顯示器顯示 預(yù)定的信息，攝影裝置執(zhí)行攝影處理。另外，這些電路還執(zhí)行與其他電路 間的信號(hào)傳送處理。例如，攝影裝置將所拍攝的圖像數(shù)據(jù)傳送給通信電路。 以往，對(duì)于電路間的信號(hào)傳送手段，采用值在電源電壓和接地間變動(dòng)的電 壓。.然而，隨著電路的動(dòng)作速度的高速化和中央處理裝置所要處理的信號(hào) 的大容量化，在使電路間的信號(hào)的傳送處理高速化時(shí)，利用電壓進(jìn)行信號(hào) 傳送就存在以下這樣的課題。
一般，電路間的差動(dòng)信號(hào)線是有電容的，根據(jù)電壓的變化，與該電容 相應(yīng)的電荷被充電和放電，因此，若用電壓傳送信號(hào)，則用于與電容相應(yīng) 的電荷的充放電的時(shí)間變長(zhǎng)。其結(jié)果，信號(hào)的上升時(shí)間和下降時(shí)間變長(zhǎng)， 難以實(shí)現(xiàn)信號(hào)傳送的高速化。為解^這個(gè)問(wèn)題，提出了不用電壓傳送信號(hào)，
而是用電流來(lái)傳送信號(hào)的信號(hào)傳送技術(shù)(例如參照專利文獻(xiàn)l、 2)。 專利文獻(xiàn)l:特開(kāi)2005 - 64589號(hào)公報(bào) 專利文獻(xiàn)2:特開(kāi)2005 _ 64590號(hào)公報(bào)

發(fā)明內(nèi)容
〔發(fā)明所要解決的課題〕
若用電流傳送信號(hào)，則不必象用電壓傳送信號(hào)時(shí)那樣生成有意義的電 位差，所以要充放電的電荷量變小，能夠?qū)崿F(xiàn)高速的信號(hào)傳送。然而，為 了進(jìn)一步使基于電流的信號(hào)傳送高速化，希望進(jìn)一步減小在基于電流的信
號(hào)傳送中所產(chǎn)生的電壓變動(dòng)。
另一方面，在便攜式電話、特別是在殼體被分為包含顯示器和攝影裝 置的部分與包含通信電路的部分，且這些部分為折疊構(gòu)造的便攜式電話的 情況下，差動(dòng)信號(hào)線被設(shè)計(jì)成夾著可動(dòng)機(jī)構(gòu)部那樣的配置。根據(jù)攝影裝置 的高精度化等，如果所要傳送的數(shù)據(jù)量增加，則相應(yīng)于此差動(dòng)信號(hào)線的布 線條數(shù)也要增加，但是，若考慮在可動(dòng)機(jī)構(gòu)部進(jìn)行折疊或旋轉(zhuǎn)等動(dòng)作時(shí)， 可動(dòng)機(jī)構(gòu)部的差動(dòng)信號(hào)線的配置的自由度，則應(yīng)該減少布線條數(shù)。并且， 一般來(lái)說(shuō)如果差動(dòng)信號(hào)線的布線條數(shù)變少，則相對(duì)于可動(dòng)機(jī)構(gòu)部的復(fù)雜動(dòng) 作的可靠性也提高。若減少差動(dòng)信號(hào)線的布線條數(shù)，則期望每一條差動(dòng)信 號(hào)線的信號(hào)傳送的高速化。
本發(fā)明人考慮到這樣的狀況，設(shè)計(jì)了本發(fā)明，其目的在于提供一種減 小差動(dòng)信號(hào)線中的電壓信號(hào)的變動(dòng)，并能夠進(jìn)行高速的數(shù)據(jù)傳送的發(fā)送裝 置、以及使用了該發(fā)送裝置的傳送裝置。 〔用于解決課題的手段〕
根據(jù)本發(fā)明的一個(gè)方案，提供一種將要發(fā)送的差動(dòng)信號(hào)作為電流信號(hào)
經(jīng)由第1、第2輸出端子進(jìn)行發(fā)送的發(fā)送裝置。該發(fā)送裝置包括被串聯(lián) 連接在電位被固定的固定電壓端子與第l輸出端子之間的第1開(kāi)關(guān)晶體管 和第l輸出晶體管；被串聯(lián)連接在固定電壓端子與第2輸出端子之間的第 2開(kāi)關(guān)晶體管和第2輸出晶體管；以及分別與第1開(kāi)關(guān)晶體管和第2開(kāi)關(guān) 晶體管并聯(lián)設(shè)置、生成預(yù)定的偏置電流的第l偏置晶體管和第2偏置晶體 管。將要發(fā)送的差動(dòng)信號(hào)對(duì)分別輸入到第1開(kāi)關(guān)晶體管和第2開(kāi)關(guān)晶體管 的控制端子，并且將第1輸出晶體管和第2輸出晶體管的控制端子偏置為 預(yù)定的第1電壓。
根據(jù)該方案，由于第1、第2輸出晶體管中不論差動(dòng)信號(hào)的狀態(tài)如何 都至少流過(guò)預(yù)定的偏置電流，所以這些晶體管不會(huì)在漏電(leak)狀態(tài)下 工作，其結(jié)果，能夠提升開(kāi)關(guān)速度，能夠改善傳送速度。這里所謂"漏電 狀態(tài)"，是指晶體管中流過(guò)非常小的電流的狀態(tài)，反過(guò)來(lái)說(shuō)就是幾乎不流 過(guò)電流的狀態(tài)。并且，由于第1、第2輸出晶體管由預(yù)定的偏置電流偏置， 所以能夠減小第1、第2輸出晶體管和第1、第2開(kāi)關(guān)晶體管的連接點(diǎn)的 電壓振幅，結(jié)果，能夠提高開(kāi)關(guān)速度。
在一個(gè)方案中，傳送裝置可以還包括用于將第1輸出晶體管和第2輸
出晶體管的控制端子偏置為預(yù)定的第1電壓的第l偏置電路?？梢允堑? 偏置電路包括與第l輸出晶體管和第2輸出晶體管控制端子共連的第1晶
體管，和在第1晶體管的路徑上、 一端與固定電壓端子相連的第2晶體管， 對(duì)包括第1晶體管和第2晶體管的路徑提供預(yù)定的第1偏置電流。
根據(jù)該方案，第l輸出晶體管和第1偏置晶體管對(duì)(pair)、第2輸出 晶體管和第2偏置晶體管對(duì)、第1晶體管和第2晶體管對(duì)被同樣地構(gòu)成。
在某方案中，傳送裝置可以還包括用于將第1偏置晶體管和第2偏置 晶體管的控制端子偏置為預(yù)定的第2電壓的第2偏置電路?？梢允堑?偏 置電路包括與第l偏置晶體管和第2偏置晶體管控制端子共連的第3晶體 管，對(duì)包括第3晶體管的路徑提供預(yù)定的第2偏置電流。
在該情況下，通過(guò)使第3晶體管中流過(guò)預(yù)定的第2偏置電流，能夠生 成穩(wěn)定的第2電壓。
第2偏置電路可以還包括第4晶體管，該第4晶體管被串聯(lián)設(shè)置在與 第3晶體管相同的路徑上，且其控制端子由預(yù)定的第1電壓進(jìn)行偏置。
在該情況下，能使第3晶體管和第4晶體管的連接點(diǎn)的電位，與第1 開(kāi)關(guān)晶體管和第l輸出晶體管的連接點(diǎn)、及第2開(kāi)關(guān)晶體管和第2輸出晶 體管的連接點(diǎn)的電位相一致，能夠合適地生成第2電壓。
可以在設(shè)第1晶體管與第1輸出晶體管、第2輸出晶體管的尺寸比為 1: M (M為正實(shí)數(shù))，設(shè)第3晶體管與第1偏置晶體管、第2偏置晶體管 的尺寸比為1: N(N為正實(shí)數(shù))，設(shè)第1偏置電流和第2偏置電流的電流 值的比為x: y時(shí)，將xM/yN設(shè)定在2倍至IO倍的范圍內(nèi)。
固定電壓端子可以是接地端子，可以所有晶體管都由N溝道MOSFET (Metal Oxide Semiconductor Field Effect Transistor: MOS場(chǎng)效應(yīng)晶體管) 構(gòu)成。
發(fā)送裝置可以被一體集成在一個(gè)半導(dǎo)體襯底上。所謂"一體集成"， 包括電路的所有結(jié)構(gòu)要件都形成在半導(dǎo)體村底上的情況，以及電路的主要 結(jié)構(gòu)要件被一體集成的情況，也可以為調(diào)節(jié)電路常數(shù)而將一部分電阻、電 容等設(shè)置在半導(dǎo)體襯底的外部。通過(guò)將發(fā)送裝置作為一個(gè)LSI進(jìn)行集成， 能夠減小電路面積，并能使電路元件的特性保持均一 。
本發(fā)明的另一方案提供一種傳送裝置。該傳送裝置包括上述的任一 種方案的發(fā)送裝置；與該發(fā)送裝置的第1輸出端子和第2輸出端子相連接
的差動(dòng)信號(hào)線；以及將差動(dòng)信號(hào)線中流過(guò)的電流轉(zhuǎn)換成電壓，并進(jìn)行放大 的接收裝置。
通過(guò)該方案，能進(jìn)行高速的信號(hào)傳送。
本發(fā)明的再一個(gè)方案提供一種電子設(shè)備。該電子設(shè)備包括上述的傳送 裝置，并將差動(dòng)信號(hào)線配置在本設(shè)備的可動(dòng)部分。
根據(jù)本發(fā)明的一個(gè)方案，提供一種將經(jīng)由第l輸入端子和第2輸入端 子作為電流信號(hào)輸入的差動(dòng)信號(hào)轉(zhuǎn)換成電壓信號(hào)的接收裝置。該接收裝置 包括被串聯(lián)連接在第1輸入端子和被施加穩(wěn)定的電位的固定電壓端子之 間的第l輸入晶體管、第1電阻、第l接收偏置晶體管；被串聯(lián)連接在第 2輸入端子和固定電壓端子之間的第2輸入晶體管、第2電阻、第2接收 偏置晶體管；以及對(duì)第l輸入晶體管與上述第1電阻的連接點(diǎn)的第1電壓、 和第2輸入晶體管與第2電阻的連接點(diǎn)的第2電壓進(jìn)行差動(dòng)放大的差動(dòng)放 大器。該接收裝置對(duì)第2輸入晶體管的控制端子施加第l接收偏置晶體管 與第1電阻的連接點(diǎn)的第3電壓，并對(duì)第1輸入晶體管的控制端子施加第 2接收偏置晶體管與第2電阻的連接點(diǎn)的第4電壓，對(duì)第l接收偏置晶體 管和第2接收偏置晶體管的控制端子施加與固定電壓端子的電位相應(yīng)地變 化的偏置電壓。
根據(jù)該方案，基于第1、第2輸入端子所流過(guò)的電流，通過(guò)反饋來(lái)調(diào) 節(jié)第1、第2輸入晶體管的偏置狀態(tài)，第1、第2輸入端子的電壓的變動(dòng) 被抑制，能進(jìn)行高速的信號(hào)傳送。進(jìn)而，通過(guò)使第1、第2接收偏置晶體 管的控制端子的電壓與固定電壓端子的電壓相應(yīng)地變化，能夠使第1、第 2接收偏置晶體管的偏置狀態(tài)穩(wěn)定，能使其產(chǎn)生的電壓降穩(wěn)定，能進(jìn)行高 速的傳送。
接收裝置可以還包括對(duì)第l接收偏置晶體管和第2接收偏置晶體管的 控制端子施加偏置電壓的接收偏置電路。該接收偏置電^^可以包括 一端 與固定電壓端子相連接，產(chǎn)生與流過(guò)的電流相應(yīng)的電壓降的阻抗元件；和 使阻抗元件流過(guò)預(yù)定的電流的電流源。接收偏置電路可以將阻抗元件的另 一端的電壓作為偏置電壓進(jìn)行輸出。
在該情況下，第1、第2接收偏置晶體管成為由阻抗元件所產(chǎn)生的電 壓降來(lái)偏置，即使固定電壓端子的電壓發(fā)生變動(dòng)，也能使偏置狀態(tài)穩(wěn)定化。
阻抗元件可以包括柵極_漏極間相連的MOSFET ( Metal Oxide
Semiconductor Field Effect Transistor: MOS場(chǎng)效應(yīng)晶體管)。
MOSFET可以是與第l接收偏置晶體管和第2接收偏置晶體管同類型 的晶體管。此時(shí)，即使在第1、第'2接收偏置晶體管的柵極閾值電壓Vt 產(chǎn)生偏差、導(dǎo)通電阻產(chǎn)生偏差的情況下，也能通過(guò)阻抗元件來(lái)消除該偏差。 一個(gè)方案的接收裝置被利用CMOS工藝一體集成在一個(gè)半導(dǎo)體襯底 上。所謂"一體集成"，包括電路的所有結(jié)構(gòu)要件都形成在半導(dǎo)體襯底上 的情況，以及電路的主要結(jié)構(gòu)要件被一體集成的情況，也可以為調(diào)節(jié)電路 常數(shù)而將一部分電阻、電容等設(shè)置在半導(dǎo)體襯底的外部。通過(guò)將接收裝置 作為一個(gè)LSI進(jìn)行集成，能夠減小電路面積，并能使電路元件的特性保持 均一。
本發(fā)明的另一方案提供一種傳送裝置。該傳送裝置包括上述的任一 方案的接收裝置；與接收裝置的第1輸入端子和第2輸入端子相連的差動(dòng) 信號(hào)線；以及將要發(fā)送的差動(dòng)信號(hào)作為電流信號(hào)輸出到差動(dòng)信號(hào)線的發(fā)送裝置。
通過(guò)該方案，能進(jìn)行高速的橫夸傳送。
本發(fā)明的又一方案涉及電子設(shè)備。該電子設(shè)備包括上述傳送裝置，并 將差動(dòng)信號(hào)線配置在本設(shè)備的可動(dòng)部分。
通過(guò)該方案，在可動(dòng)部分所能布設(shè)的信號(hào)線較少的情況下，也能發(fā)送 較多的數(shù)據(jù)。
應(yīng)當(dāng)注意，上述結(jié)構(gòu)要件的任意組合或重新配置等都如所提出的實(shí)施 例一樣有效，或者已被所提出的實(shí)施例覆蓋。
此外，該發(fā)明內(nèi)容并不一定描述了全部必要特征，因此本發(fā)明還可以 是這些所描述的特征的子組合。


以下參照附圖以示例的方式對(duì)實(shí)施方式進(jìn)行描述，這些附圖意在示例 而非限制，并且對(duì)各附圖中相同的單元標(biāo)以相同的標(biāo)號(hào)，其中 圖l是表示第1實(shí)施方式的發(fā)送裝置的結(jié)構(gòu)的電路圖。 圖2是表示具有圖1的發(fā)送裝置和接收裝置的傳送裝置整體的結(jié)構(gòu)的 電路圖。
圖3是表示第2實(shí)施方式的接收裝置的結(jié)構(gòu)的電路圖。
具體實(shí)施例方式
以下，基于優(yōu)選的實(shí)施方式說(shuō)明本發(fā)明。這些實(shí)施方式只是例示，并 非限定本發(fā)明的范圍。實(shí)施方式中所描述的所有特征及其組合，不一定就 是本發(fā)明的本質(zhì)特征。
另外，在本說(shuō)明書(shū)中，所謂"部件A與部件B相連接"，既包括部件A
與部件B物理地直接連接的情況，也包括部件A與部件B經(jīng)由不對(duì)電連 接狀態(tài)產(chǎn)生影響的其他部件間接相連接的情況。
本實(shí)施方式涉及在如便攜式電話的照相機(jī)和通信電路那樣一個(gè)電子 設(shè)備所包含的多個(gè)電路中，用于在這些電路間傳送信號(hào)的信號(hào)傳送技術(shù)， 特別涉及傳送差動(dòng)信號(hào)的技術(shù)。便攜式電話的制造商使用本實(shí)施方式，能 夠既減少差動(dòng)信號(hào)線的布線條數(shù)，又能設(shè)計(jì)構(gòu)成便攜式電話的基板上的差 動(dòng)信號(hào)線的配置。特別地，作為要求減少布線條數(shù)的部位，可以列舉出電 子設(shè)備的可動(dòng)部，例如折疊型便攜式電話的合葉部。
本實(shí)施方式的發(fā)送裝置通過(guò)兩個(gè)開(kāi)關(guān)晶體管將所要發(fā)送的差動(dòng)信號(hào) 轉(zhuǎn)換成差動(dòng)的電流信號(hào)，并將電流信號(hào)輸出到差動(dòng)信號(hào)線。接收裝置接收 由差動(dòng)信號(hào)線傳送來(lái)的差動(dòng)信號(hào)，用電阻電路將包含在差動(dòng)信號(hào)中的電流 信號(hào)分別轉(zhuǎn)換成電壓信號(hào)，然后從作為差動(dòng)信號(hào)的電壓信號(hào)轉(zhuǎn)換成以接地 那樣的絕對(duì)電壓為基準(zhǔn)的電壓信號(hào)，進(jìn)行輸出。
以差動(dòng)信號(hào)的高速化為目的，為了減小差動(dòng)信號(hào)中所包含的電壓信號(hào) 的變動(dòng)，發(fā)送裝置除上述差動(dòng)信號(hào)外，還使差動(dòng)信號(hào)線中恒定地流過(guò)偏置 電流。其結(jié)果，能夠使包含在接收裝置中的后述的晶體管的工作區(qū)域變更 到電壓變動(dòng)小的區(qū)域。接收裝置在差動(dòng)信號(hào)的輸入端子和電阻電路間連接 晶體管的源極和漏極，通過(guò)該晶體管對(duì)差動(dòng)信號(hào)進(jìn)行箝位，因而能減小包 含在差動(dòng)信號(hào)中的電壓信號(hào)的變動(dòng)。以下，詳細(xì)說(shuō)明本實(shí)施方式的發(fā)送裝 置100和傳送裝置1000的結(jié)構(gòu)。 (第1實(shí)施方式)
圖1是表示第1實(shí)施方式的發(fā)送裝置100的結(jié)構(gòu)的電路圖。從未圖示 的結(jié)構(gòu)框輸出的要傳送的差動(dòng)信號(hào)Sin+、 Sin-作為電壓信號(hào)被輸入到發(fā) 送裝置100。該發(fā)送裝置100將差動(dòng)信號(hào)Sin+、 Sin-轉(zhuǎn)換成電流信號(hào)，從 第1和第2輸出端子T1、 T2輸出差動(dòng)信號(hào)Sout+、 Sout-。
發(fā)送裝置100包括第1輸出晶體管Mol、第2輸出晶體管Mo2、第1 開(kāi)關(guān)晶體管Mswl、第2開(kāi)關(guān)晶體管Msw2、第1偏置晶體管Mbl、第2 偏置晶體管Mb2、第1偏置電路12、第2偏置電路14。
第l輸出晶體管Mol、第l開(kāi)關(guān)晶體管Mswl都是N溝道MOSFET, 被串聯(lián)連接在作為電位固定的固定電壓端子的接地端子GND和第1輸出 端子T1之間。即，第1開(kāi)關(guān)晶體管Mswl的源極接地，第l輸出晶體管 Mol的漏極與第1輸出端子Tl相連接，第1開(kāi)關(guān)晶體管Mswl的漏極與 第1輸出晶體管Mol的源極相連接。
第2輸出晶體管Mo2、第2開(kāi)關(guān)晶體管Msw2都是N溝道MOSFET， 被串聯(lián)連接在接地端子GND和第2輸出端子T2之間。
第1偏置晶體管Mbl是與第1開(kāi)關(guān)晶體管Mswl同類型的N溝道 MOSFET,與第1開(kāi)關(guān)晶體管Mswl并聯(lián)設(shè)置。具體來(lái)說(shuō)，第1偏置晶體 管MM的源極接地，其漏極與第1輸出晶體管Mol的源極和第1開(kāi)關(guān)晶 體管Mswl的漏極相連接。
第2偏置晶體管Mb2是與第2開(kāi)關(guān)晶體管Msw2同類型的N溝道 MOSFET,與第2開(kāi)關(guān)晶體管Msw2并聯(lián)設(shè)置。
所要發(fā)送的差動(dòng)信號(hào)對(duì)Sin+、 Sin-分別被輸入到第1開(kāi)關(guān)晶體管 Mswl和第2開(kāi)關(guān)晶體管Msw2'的控制端子、即柵;f及。并且，在圖1的發(fā) 送裝置100中，第1晶體管Ml和第2晶體管M2的控制端子即柵極，被 偏置為預(yù)定的第1電壓Vbiasl。
第1偏置電路12是用于將第1輸出晶體管Mol和第2輸出晶體管 Mo2的柵極偏置為第1電壓Vbiasl的電路。該第1偏置電^各12包括第1 晶體管Ml和第2晶體管M2。第1晶體管Ml是與第1輸出晶體管Mol、 第2輸出晶體管Mo2同類型的N溝道MOSFET，其柵極與第1輸出晶體 管Mol、第2輸出晶體管Mo2的柵極共連。
另外，第2晶體管M2是與第1開(kāi)關(guān)晶體管Mswl、第2開(kāi)關(guān)晶體管 Msw2同類型的N溝道MOSFET，漏極接地地設(shè)置在與第1晶體管Ml相 同的路徑上。第2晶體管M2的柵極由某固定電壓(例如電源電壓)進(jìn)行 偏置，第1晶體管Ml的柵極還與第1晶體管Ml的漏極相連接。
在第1偏置電路12中，包括第1晶體管Ml和第2晶體管M2的路徑 上被提供預(yù)定的第1偏置電流Ibiasl。第1晶體管Ml、第1輸出晶體管
Mol、第2晶體管Mo2以電流鏡方式進(jìn)行連接，其尺寸比設(shè)為1: M。這 里，M是正實(shí)數(shù)。通過(guò)第1晶體管Ml中流過(guò)第l偏置電流Ibiasl，成為 在第1輸出晶體管Mol、第2輸出晶體管Mo2中流過(guò)最大為Ibiasl xM的 電流。以下，也將由Ibias 1 x M給出的電流稱為最大驅(qū)動(dòng)電流Imax。
第2偏置電路14是為將第1偏置晶體管Mbl、第2偏置晶體管Mb2 的柵極偏置為預(yù)定的第2電壓Vbias2而設(shè)置的。第2偏置電路14包括第 3晶體管M3、第4晶體管M4。 '
第3晶體管M3是與第1偏置晶體管Mbl、第2偏置晶體管Mb2同 類型的N溝道MOSFET，其柵極與第1偏置晶體管Mbl、第2偏置晶體 管Mb2的柵極共連，其源極接地。該第3晶體管M3被提供預(yù)定的第2 偏置電流Ibias2，第3晶體管M3的柵極與作為第2偏置電流Ibias2的路 徑上的點(diǎn)的、位于第3晶體管M3的漏極側(cè)的點(diǎn)相連接。第2偏置電路14 將第3晶體管M3的柵極的電壓作為預(yù)定的第2電壓Vbias2,提供到第1 偏置晶體管Mbl、第2偏置晶體管Mb2的柵極。
第3晶體管M3、第1偏置晶體管Mbl、第2偏置晶體管Mb2以電流 鏡方式相連，其尺寸比設(shè)為1: N。這里，N是正實(shí)數(shù)。通過(guò)在第3晶體 管M3中流過(guò)第2偏置電流Ibias2,成為在第1偏置晶體管Mbl、第2偏 置晶體管Mb2中流過(guò)Ibias2 x N的電流。以下，也將由Ibias2 x N給出的 電流稱為最小電流Imin 。
第4晶體管M4是與第1晶體管Ml同類型的N溝道MOSFET，被串 聯(lián)設(shè)置在與第3晶體管M3相同的路徑上，其柵極由第1電壓Vbiasl偏置。 即，第4晶體管M4的柵極與第1晶體管Ml、第1輸出晶體管Mol、第 2輸出晶體管Mo2的柵極共連。第3晶體管M3的漏極與第4晶體管M4 的源極相連接，第3晶體管M3的4冊(cè)極與第4晶體管M4的漏極相連接。 也可以采用不設(shè)置第4晶體管M4的結(jié)構(gòu)，但通過(guò)設(shè)置第4晶體管M4， 能夠使第3晶體管M3和第4晶體管M4的連接點(diǎn)的電位，與第1開(kāi)關(guān)晶 體管Mswl和第1輸出晶體管Mol的連接點(diǎn)、以及第2開(kāi)關(guān)晶體管Msw2 和第2輸出晶體管Mo2的連接點(diǎn)的電位相一致，能夠合適地生成第2電 壓Vbias2。
本實(shí)施方式的發(fā)送裝置100所使用的晶體管全部由N溝道MOSFET 構(gòu)成。通過(guò)只用N溝道MOSFET來(lái)構(gòu)成，電路設(shè)計(jì)變得容易。但是，本領(lǐng)域技術(shù)人員當(dāng)然能理解也可以用P溝道MOSFET來(lái)構(gòu)成一部分晶體管。
圖2是表示具備圖1的發(fā)送裝置100和接收裝置200的傳送裝置1000 整體的結(jié)構(gòu)的電路圖。發(fā)送裝置100和接收裝置200經(jīng)由差動(dòng)信號(hào)線150p、 150n相連接。在圖2中，發(fā)送裝置IOO被簡(jiǎn)化表示。
接收裝置200的第1輸入端子T3和第2輸入端子T4經(jīng)由差動(dòng)信號(hào)線 150p、 150n與發(fā)送裝置100的第1輸出端子Tl和第2輸出端子T2相連 接。接收裝置200包括第1輸入晶體管M5、第2輸入晶體管M6、第1 接收偏置晶體管M7、第2接收偏置晶體管M8、第1電阻R1、第2電阻 R2、差動(dòng)放大器AMP1。第1輸入晶體管M5、第2輸入晶體管M6是N 溝道MOSFET，其源極分別與第1輸入端子T3、第2輸入端子T4相連接。 第1接收偏置晶體管M7、第1電阻R1、第1輸入晶體管M5被串聯(lián)連接 在從被施加作為預(yù)定的固定電壓的電源電壓Vdd的電源端子T5至第1輸 入端子T3的路徑上。第1接收偏置晶體管M7是P溝道MOSFET,其柵 極被施加作為固定電壓的接地電壓。第1接收偏置晶體管M7的柵極也可 以-波施加與電源電壓相應(yīng)地變化的電壓。
第2接收偏置晶體管M8、第2電阻R2、第2輸入晶體管M6分別是 對(duì)應(yīng)于第1接收偏置晶體管M7、第1電阻R1、第1輸入晶體管M5的元 件，被串聯(lián)連接在電源端子T5和第2輸入端子T4之間。
第1輸入晶體管M5的柵極由第2電阻R2和第2接收偏置晶體管M8 的連接點(diǎn)的電壓進(jìn)行偏置，第2輸入晶體管M6的柵極由第1電阻R1和 第1接收偏置晶體管M7的連接點(diǎn)的電壓進(jìn)行偏置。這樣，通過(guò)斜跨地提 供偏置，能夠根據(jù)差動(dòng)信號(hào)線150p、 150n中流過(guò)的電流來(lái)調(diào)節(jié)第1輸入 晶體管M5、第2輸入晶體管M6的偏置狀態(tài)，能夠抑制第1輸入端子T3、 第2輸入端子T4的電壓變動(dòng)。 '
差動(dòng)放大器AMP1對(duì)第1電阻Rl和第1輸入晶體管M5的連接點(diǎn)的 電壓Vxl 、與第2電阻R2和第2輸入晶體管M6的連接點(diǎn)的電壓Vx2的 差電壓進(jìn)行放大，將所接收的差動(dòng)信號(hào)轉(zhuǎn)換成單端的信號(hào)OUT。
圖2的接收裝置200是作為一個(gè)例子表示出來(lái)的，并不限于該電路結(jié) 構(gòu)。例如，作為最簡(jiǎn)易的結(jié)構(gòu)，可以僅由第1電阻R1、第2電阻R2和差 動(dòng);故大器AMP1構(gòu)成。
下面說(shuō)明如上那樣構(gòu)成的發(fā)送裝置IOO和傳送裝置1000整體的動(dòng)作。
第1輸出晶體管Mol中，流過(guò)在第1偏置晶體管Mbl中流過(guò)的最小 電流Imin與在第1開(kāi)關(guān)晶體管Mswl中流過(guò)的電流的合計(jì)電流。同樣地， 第2輸出晶體管Mo2中，流過(guò)在第2偏置晶體管Mb2中流過(guò)的最小電流 Imin與在第2開(kāi)關(guān)晶體管Msw2中流過(guò)的電流的合計(jì)電流。
第1開(kāi)關(guān)晶體管Mswl、第2開(kāi)關(guān)晶體管Msw2與差動(dòng)信號(hào)Sin+、 Sin -相應(yīng)地導(dǎo)通、截止。第l偏置晶體管Mbl、第2偏置晶體管Mb2是一 直導(dǎo)通的，不論差動(dòng)信號(hào)Sin+、 Sin-的狀態(tài)如何，其中分別流過(guò)Imin-Ibias2xN的電流。因此，在第1開(kāi)關(guān)晶體管Mswl截止的狀態(tài)下，第1 輸出晶體管Mo 1中流過(guò)最小電流.Imin = Ibias2 x N的電流。
在差動(dòng)信號(hào)Sin+成為高電平，第1開(kāi)關(guān)晶體管Mswl導(dǎo)通后，第1輸 出晶體管Mol中電流全部(full)流過(guò)。由于第1輸出晶體管Mol與第1 晶體管Ml以電流鏡方式相連接，所以在該狀態(tài)下流過(guò)最大驅(qū)動(dòng)電流Imax =Ibiasl x M的電；危。
同樣地，在第2開(kāi)關(guān)晶體管Msw2截止的狀態(tài)下，第2輸出晶體管 Mo2中流過(guò)Imin-Ibias2xN的電流，在第2開(kāi)關(guān)晶體管Msw2導(dǎo)通的狀 態(tài)下，流過(guò)Imax = Ibias 1 x M的電流。
作為一例，若設(shè)Ibiasl = Ibias2= 100ju A、 M=10、 N = 2,則第l輸 出晶體管Mol 、第2輸出晶體管Mo2中流過(guò)Imax = 1000 ju A或Imin = 200 jaA的電流，該電流;故作為差動(dòng)信號(hào)Sout+、 Sout-,經(jīng)由第1輸出端子 Tl、第2輸出端子T2輸出。
當(dāng)設(shè)第1偏置電流Ibias 1與第2偏置電流Ibias2的電流值的比為x: y 時(shí)，'優(yōu)選將xM / yN、即最大驅(qū)動(dòng)電流Imax與最小電流Imin的比設(shè)定在2 倍至10倍的范圍內(nèi)。在上述例子中，xM/yN被設(shè)定成5倍。另外，第l 輸出晶體管Mol、第2輸出晶體管Mo2中一直流過(guò)的偏置電流Ibias2 xN， 優(yōu)選設(shè)定成使得后述的接收裝置200側(cè)的相同電流路徑上的晶體管在飽和 區(qū)域(恒電流區(qū)域)內(nèi)工作。
接收裝置200在差動(dòng)信號(hào)線150p中流過(guò)1000 juA、差動(dòng)信號(hào)線150n 中流過(guò)200 ju A的電流時(shí)，第1電阻R1上的電壓降變大、第2電阻R2上 的電壓降變小，第1輸入晶體管M5的漏極電壓變低、第2輸入晶體管 M6的漏極電壓變高。其結(jié)果，從差動(dòng)放大器AMP1輸出低電平的信號(hào)。 相反，當(dāng)差動(dòng)信號(hào)線150p中流過(guò)200iaA、差動(dòng)信號(hào)線150n中流過(guò)1000
juA的電流時(shí)，第1電阻R1上的電壓降變小、第2電阻R2上的電壓降變 大，第1輸入晶體管M5的漏極電壓變高、第2輸入晶體管M6的漏極電 壓變低。其結(jié)果，從差動(dòng)放大器AMP1輸出高電平的信號(hào)。這樣，接收裝 置200對(duì)從發(fā)送裝置100作為電流信號(hào)輸出的差動(dòng)信號(hào)Sout+、 Sout-進(jìn) 行電壓轉(zhuǎn)換，并差動(dòng)放大后輸出。
通過(guò)本實(shí)施方式的發(fā)送裝置100和接收裝置200，能夠取得以下效果。 即，在使用了圖1的發(fā)送裝置100時(shí)，不論差動(dòng)信號(hào)Sin+、 Sin-的 狀態(tài)如何，差動(dòng)信號(hào)線150p、 150n中分別流過(guò)最低為Ibias2xN的電流。 其結(jié)果，接收裝置200側(cè)的第1輸入晶體管M5、第2輸入晶體管M6中 也總是流過(guò)最小電流Imin = Ibias2 x N的電流，所以能夠使其分別在飽和 區(qū)域(恒電流區(qū)域)中工作。在飽和區(qū)域，即使電流發(fā)生變化，漏極-源 極間電壓的變動(dòng)也較小，所以第1輸入端子T3、第2輸入端子T4的電壓 的變動(dòng)也變小，進(jìn)而第1輸出端子T1、第2輸出端子T2的電壓變動(dòng)也變
一般地，為使某節(jié)點(diǎn)或布線的電壓發(fā)生變化，需要有限的時(shí)間。電壓 變化的幅度越小，該變化所需要的時(shí)間就越短。因此，基于本實(shí)施方式的 發(fā)送裝置100和接收裝置200，通過(guò)使信號(hào)的電壓振幅變小，而能夠?qū)崿F(xiàn) 高速的信號(hào)傳送。
另外，在本實(shí)施方式的發(fā)送裝置100中，第1開(kāi)關(guān)晶體管Mswl和第 1偏置晶體管Mbl中流過(guò)的電流經(jīng)由第l輸出晶體管Mol輸出。同樣地， 第2開(kāi)關(guān)晶體管Msw2和第2偏置晶體管Mb2中流過(guò)的電流經(jīng)由第2輸 出晶體管Mo2輸出。因此，第l輸出晶體管Mol、第2輸出晶體管Mo2 分別流過(guò)最低為Ibias2xN的偏置電流。因此，第l輸出晶體管Mol、第 2輸出晶體管Mo2不會(huì)在漏電(leak )狀態(tài)下工作，能夠縮短使電流在200 ~ 1000m a范圍內(nèi)變化所需要的時(shí)間，能夠?qū)崿F(xiàn)高速傳送。這里所謂"漏電 狀態(tài)"，是指晶體管中流過(guò)非常小的電流的狀態(tài)，反過(guò)來(lái)說(shuō)就是幾乎不流 過(guò)電流的狀態(tài)。此時(shí)，由于第1輸出晶體管Mol、第2輸出晶體管Mo2 中流過(guò)的電流發(fā)生變化時(shí)的各自源極電壓的變化量變小，所以能夠更加有 利于高速化。因此，通過(guò)圖1的發(fā)送裝置100,即使不在接收裝置200側(cè) 的電流路徑上設(shè)置晶體管，也能謀求高速化。 (第2實(shí)施方式)
在第2實(shí)施方式中，提供一種與圖2的接收裝置200相比，能進(jìn)行更 高速的信號(hào)傳送的接收裝置200a。圖3是表示第2實(shí)施方式的接收裝置 200a的結(jié)構(gòu)的電路圖。
接收裝置200a將經(jīng)由第1輸入端子T3、第2輸入端子T4作為電流 信號(hào)輸入的差動(dòng)信號(hào)Iinl、 Iin2轉(zhuǎn)換成電壓信號(hào)OUT。在圖3的電路中， 電流Iinl、 Iin2是按從接收裝置200a流出電流的方向流的，但由于是作為 數(shù)據(jù)信號(hào)被輸入的，所以仍表述為"所輸入的差動(dòng)信號(hào)"。
接收裝置200a包括第1輸入晶體管M5、第2輸入晶體管M6、第1 電阻R1、第2電阻R2、第1接收偏置晶體管M7、第2接收偏置晶體管 M8、差動(dòng)放大器AMP1、接收偏置電路16。
第1輸入晶體管M5、第2輸入晶體管M6是N溝道MOSFET，第1 接收偏置晶體管M7、第2接收偏置晶體管M8是P溝道MOSFET。
第1輸入晶體管M5、第1電膽R1、第1接收偏置晶體管M7被串聯(lián) 連接在第1輸入端子T3和作為穩(wěn)定的電位的被施加電源電壓Vdd的電源 端子T5之間。同樣地，第2輸入晶體管M6、第2電阻R2、第2接收偏 置晶體管M8被串聯(lián)連接在第2輸入端子T4和電源端子T5之間。差動(dòng)放 大器AMP1對(duì)第1輸入晶體管M5與第1電阻R1的連接點(diǎn)的第1電壓Vxl、 和第2輸入晶體管M6與第2電阻R2的連接點(diǎn)的第2電壓Vx2進(jìn)行差動(dòng) 放大。
進(jìn)而，對(duì)第1輸入晶體管M5的柵極施加第2接收偏置晶體管M8與 第2電阻R2的連接點(diǎn)的第4電壓Vx4,并且對(duì)第2輸入晶體管M6的柵 極施加第1接收偏置晶體管M7與第1電阻R1的連接點(diǎn)的第3電壓Vx3。 這些電路元件的連接方式與圖2的接收裝置200是一樣的。
在圖2的接收裝置200中，第1接收偏置晶體管M7、第2接收偏置 晶體管M8的柵極是接地的，而圖3的接收裝置200a是對(duì)第1接收偏置晶 體管M7、第2接收偏置晶體管M8的柵極施加與電源電壓Vdd相應(yīng)地變 化的偏置電壓Vbias3。這里，所謂"與電源電壓相應(yīng)地變化"，是指使第1 接收偏置晶體管M7、第2接收偏置晶體管M8的柵極-源極間電壓保持 恒定地變化。
接收偏置電路16包括第9晶體管M9、第10晶體管MIO、電流源18。 第9晶體管M9、第10晶體管M10是與第1接收偏置晶體管M7、第2接
收偏置晶體管M8同類型的P溝道MOSFET，其各個(gè)4冊(cè)極和漏極間相連。 第9晶體管M9、第10晶體管M10,串聯(lián)相連，其一端與電源端子T5相連 接。電流源18使由第9晶體管M9、第10晶體管M10形成的路徑流過(guò)恒 電流。第9晶體管M9、第10晶體管M10上產(chǎn)生與恒電流相應(yīng)的電壓降 △ V。從接收偏置電路16輸出的偏置電壓Vbias3由Vdd - AV給出。
下面說(shuō)明如上這樣構(gòu)成的接收裝置200a的動(dòng)作?；镜膭?dòng)作與圖2 的接收裝置200是一樣的，隨著差動(dòng)信號(hào)Iinl、 Iin2變化，第1電壓Vxl、 第2電壓Vx2發(fā)生變化，對(duì)其進(jìn)行差動(dòng)放大。此時(shí)，通過(guò)使第l輸入晶體 管M5、第2輸入晶體管M6的斥冊(cè)極電壓與電流Iinl、 Iin2相應(yīng)地變化，能 夠抑制第1輸入端子T3、第2輸入端子T4的電壓變動(dòng)，能進(jìn)行高速的傳 送。
圖3的接收裝置200a的進(jìn)一步的效果，將通過(guò)與圖2的接收裝置200 的比較而更加明確。在圖2和圖3的電路中，第1接收偏置晶體管M7、 第2接收偏置晶體管M8是作為電阻元件被使用的。這里，在圖2的電路 中，第1接收偏置晶體管M7、第2接收偏置晶體管M8的柵極接地，電 位被固定。因此，在圖2的電路的情況下，存在如下問(wèn)題若電源端子 T5的電源電壓Vdd發(fā)生變動(dòng)，則第1接收偏置晶體管M7、第2接收偏置 晶體管M8的偏置狀態(tài)發(fā)生變化，電阻值也發(fā)生變化。
與此不同，在圖3的接收裝置200a中，第1接收偏置晶體管M7、第 2接收偏置晶體管M8的柵極電壓與電源電壓Vdd相應(yīng)地變化。具體來(lái)i兌， 源極電壓是Vdd，柵極電壓是Vdd-AV,所以第1接收偏置晶體管M7、 第2接收偏置晶體管M8的柵極-源極間電壓等于AV，取與電源電壓Vdd 無(wú)關(guān)的恒定值。其結(jié)果，第1接收偏置晶體管M7、第2接收偏置晶體管 M8的偏置狀態(tài)被穩(wěn)定化，第3電壓Vx3、第4電壓Vx4的電壓精度得到 改善，能夠提高傳送速度。
并且，在圖3的電路中，作為阻抗元件的第9晶體管M9、第10晶體 管M10,采用與第1接收偏置晶體管M7、第2接收偏置晶體管M8同類 型的晶體管。其結(jié)果，即使在因工藝偏差或溫度變化而使第l接收偏置晶 體管M7、第2接收偏置晶體管M8的特性發(fā)生變化的情況下，由于第9 晶體管M9、第10晶體管M10的特性也同樣地變化，所以能夠抑制第1 接收偏置晶體管M7、第2接收偏置晶體管M8的偏置狀態(tài)的變動(dòng)，能夠
抑制第1接收偏置晶體管M7、第2接收偏置晶體管M8的電阻值的變動(dòng)。
進(jìn)而，通過(guò)調(diào)節(jié)由接收偏置電路16的電流源18生成的電流值，能夠 調(diào)節(jié)第1接收偏置晶體管M7、第2接收偏置晶體管M8的偏置狀態(tài)、即 電阻值，所以能夠調(diào)節(jié)電壓Vx3、 Vx4。
以上基于實(shí)施方式對(duì)本發(fā)明進(jìn)行了說(shuō)明，但該實(shí)施方式僅是個(gè)例示， 可以對(duì)這些結(jié)果要件和各處理過(guò)程的組合進(jìn)行各種變形，本領(lǐng)域技術(shù)人員 能夠理解這些變形例也包含在本發(fā)明的范圍內(nèi)。
例如，在圖2、圖3的接收裝置200、 200a中，說(shuō)明了所輸入的差動(dòng) 信號(hào)Iinl、 Iin2的流向是向差動(dòng)信號(hào)線150p、 150n排出(源)的方向的結(jié) 構(gòu)，但也可以是從差動(dòng)信號(hào)線150p、 150n吸入(吸收)電流的方向的結(jié) 構(gòu)。在這樣的情況下，可以通過(guò)將接地電壓(端子)和電源電壓(端子) 互換倒置，并將P溝道MOSFET和N溝道MOSFET互相置換來(lái)構(gòu)成電3各。 此時(shí)，圖3的電源端子T5成為接地端子，雖然所施加的接地電壓不會(huì)象 電源電壓Vdd那樣發(fā)生變動(dòng)了 ，但第1接收偏置晶體管M7、第2接收偏 置晶體管M8的柵極閾值電壓Vt和導(dǎo)通電阻仍可能存在偏差。因此，在 變形例中，在能取得消除該偏差的效果這一點(diǎn)上，本發(fā)明是有意義的。
另外，在圖3的接收裝置200a中，也可以取代接收偏置電路16的第 9晶體管M9、第10晶體管M10,而釆用二極管或電阻等其他阻抗元件。在
能使第1接收偏置晶體管M7、第2接收偏置晶體管M8的柵極-源極間 電壓穩(wěn)定化。
圖3的接收裝置200a通過(guò)與圖1的發(fā)送裝置100組合使用，能夠?qū)?現(xiàn)高速的數(shù)據(jù)傳送，但作為發(fā)送裝置，也可使用圖1結(jié)構(gòu)以外的結(jié)構(gòu)。
基于實(shí)施方式對(duì)本發(fā)明進(jìn)行了說(shuō)明，但顯然實(shí)施方式僅是表示本發(fā)明 的原理、應(yīng)用，在不脫離權(quán)利要求書(shū)所規(guī)定的本發(fā)明的思想的范圍內(nèi)，可 以對(duì)實(shí)施方式進(jìn)行很多變形例以及變更配置。
權(quán)利要求
1.一種將要發(fā)送的差動(dòng)信號(hào)作為電流信號(hào)經(jīng)由第1輸出端子、第2輸出端子進(jìn)行發(fā)送的發(fā)送裝置，其特征在于，包括被串聯(lián)連接在電位被固定的固定電壓端子與上述第1輸出端子之間的第1開(kāi)關(guān)晶體管和第1輸出晶體管；被串聯(lián)連接在上述固定電壓端子與上述第2輸出端子之間的第2開(kāi)關(guān)晶體管和第2輸出晶體管；以及分別與上述第1開(kāi)關(guān)晶體管和第2開(kāi)關(guān)晶體管并聯(lián)設(shè)置、生成預(yù)定的偏置電流的第1偏置晶體管和第2偏置晶體管；其中，將上述要發(fā)送的差動(dòng)信號(hào)對(duì)分別輸入到上述第1開(kāi)關(guān)晶體管和第2開(kāi)關(guān)晶體管的控制端子，并且將上述第1輸出晶體管和第2輸出晶體管的控制端子偏置為預(yù)定的第1電壓。
2. 根據(jù)權(quán)利要求1所述的發(fā)送裝置，其特征在于 還包括用于將上述第l輸出晶體管和第2輸出晶體管的控制端子偏置為上述預(yù)定的第1電壓的第1偏置也路； 上述第1偏置電路包括與上述第l輸出晶體管和第2輸出晶體管控制端子共連的第l晶體管，和在上述第1晶體管的路徑上， 一端與上述固定電壓端子相連的第2晶 體管；對(duì)包括上述第l晶體管和第2晶體管的路徑提供預(yù)定的第l偏置電流。
3. 根據(jù)權(quán)利要求1或2所述的發(fā)送裝置，其特征在于 還包括用于將上述第l偏置晶體管和第2偏置晶體管的控制端子偏置為預(yù)定的第2電壓的第2偏置電路；上述第2偏置電路包括與上述第l偏置晶體管和第2偏置晶體管控制 端子共連的第3晶體管；對(duì)包括上述第3晶體管的路徑提供預(yù)定的第2偏置電流，并使上述第 3晶體管的控制端子與上述第2偏置電流的路徑上的一點(diǎn)相連。
4. 根據(jù)權(quán)利要求3所述的發(fā)送裝置，其特征在于上述第2偏置電路還包括第4晶體管，該第4晶體管被串聯(lián)設(shè)置在與 上述第3晶體管相同的路徑上，且其控制端子由上述預(yù)定的第1電壓進(jìn)行偏置。
5. 根據(jù)權(quán)利要求2所述的發(fā)送裝置，其特征在于 還包括用于將上述第l偏置晶體管和第2偏置晶體管的控制端子偏置為預(yù)定的第2電壓的第2偏置電路；上述第2偏置電路包括與上述第1偏置晶體管和第2偏置晶體管進(jìn)行 控制端子共連的第3晶體管；對(duì)包括上述第3晶體管的路徑提供預(yù)定的第2偏置電流，并使上述第 3晶體管的控制端子與上述第2偏置電流的路徑上的一點(diǎn)相連； 當(dāng)設(shè)上述第1晶體管與上述第1輸出晶體管、第2輸出晶體管的尺寸 比為1: M、設(shè)上述第3晶體管與上述第l偏置晶體管、第2偏置晶體管的尺寸比 為1: N、設(shè)上述第1偏置電流和第2偏置電流的電流值的比為x: y時(shí)， 將xM/yN設(shè)定在2倍至IO倍的范圍內(nèi)，其中，上述M和N是正實(shí)數(shù)。
6. 根據(jù)權(quán)利要求1或2所述的發(fā)送裝置，其特征在于 上述固定電壓端子是接地端子，所有晶體管都由N溝道MOSFET(Metal Oxide Semiconductor Field Effect Transistor: MOS場(chǎng)效應(yīng)晶體管)構(gòu)成。7. 根據(jù)權(quán)利要求1或2所述的發(fā)送裝置，其特征在于 被一體集成在一個(gè)半導(dǎo)體襯底上。8. —種傳送裝置，其特征在于，包括 權(quán)利要求1或2所述的發(fā)送裝置；與上述發(fā)送裝置的上述第l輸出端子和第2輸出端子相連接的差動(dòng)信 號(hào)線；以及將上述差動(dòng)信號(hào)線中所流的電流轉(zhuǎn)換成電壓，并進(jìn)行放大的接收裝置。9. 一種電子設(shè)備，其特征在于包括權(quán)利要求8所述的傳送裝置，將上述差動(dòng)信號(hào)線配置在本設(shè)備的 可動(dòng)部分。10. —種將經(jīng)由第l輸入端子和第2輸入端子作為電流信號(hào)輸入的差動(dòng) 信號(hào)轉(zhuǎn)換成電壓信號(hào)的接收裝置，其特征在于，包括被串聯(lián)連接在上述第1輸入端子和被施加穩(wěn)定的電位的固定電壓端子 之間的第l輸入晶體管、第1電阻、第l接收偏置晶體管；被串聯(lián)連接在上述第2輸入端子和上述固定電壓端子之間的第2輸入 晶體管、第2電阻、第2接收偏置晶體管；以及對(duì)上述第1輸入晶體管與上述第1電阻的連接點(diǎn)的第1電壓、和上述 第2輸入晶體管與上述第2電阻的連接點(diǎn)的第2電壓進(jìn)行差動(dòng)放大的差動(dòng) 放大器；其中，對(duì)上述第2輸入晶體管的控制端子施加上述第l接收偏置晶體 管與上述第1電阻的連接點(diǎn)的第3電壓，并對(duì)上述第1輸入晶體管的控制 端子施加上述第2接收偏置晶體管與上述第2電阻的連接點(diǎn)的第4電壓，對(duì)上述第l接收偏置晶體管和第2接收偏置晶體管的控制端子施加與 上述固定電壓端子的電位相應(yīng)地變化的偏置電壓。11. 根據(jù)權(quán)利要求IO所述的接收裝置，其特征在于 還包括對(duì)上述第l接收偏置晶體管和第2接收偏置晶體管的控制端子施加上述偏置電壓的接收偏置電路； 上述接收偏置電路包括''一端與上述固定電壓端子相連接，產(chǎn)生與流過(guò)的電流相應(yīng)的電壓降的 阻抗元件，和使上述阻抗元件流過(guò)預(yù)定的電流的電流源；將上述阻抗元件的另 一端的A壓作為上述偏置電壓進(jìn)行輸出。
12.根據(jù)權(quán)利要求11所述的接收裝置，其特征在于上述阻抗元件包括柵極-漏極間相連的MOSFET ( Metal Oxide Semiconductor Field Effect Transistor: MOS場(chǎng)效應(yīng)晶體管)。13. 根據(jù)權(quán)利要求12所述的接收裝置，其特征在于上述MOSFET是與上述第l接收偏置晶體管和第2接收偏置晶體管 同類型的晶體管。14. 根據(jù)權(quán)利要求10至13的任一項(xiàng)所述的接收裝置，其特征在于 被利用CMOS工藝一體集成在一個(gè)半導(dǎo)體襯底上。15. —種傳送裝置，其特征在于，包括 權(quán)利要求10至13的任一項(xiàng)所述的接收裝置； 與上述接收裝置的上述第l輸入端子和第2輸入端子相連的差動(dòng)信號(hào) 線；以及將要發(fā)送的差動(dòng)信號(hào)作為電流信號(hào)輸出到上述差動(dòng)信號(hào)線的發(fā)送裝置。6. —種電子設(shè)備，其特征在于包括權(quán)利要求15所述的傳送裝置，將上述差動(dòng)信號(hào)線配置在本設(shè)備 的可動(dòng)部分。
全文摘要
本發(fā)明提供一種差動(dòng)信號(hào)的傳送裝置。發(fā)送裝置(100)將要發(fā)送的差動(dòng)信號(hào)(Sout+、Sout-)作為電流信號(hào)經(jīng)由第1和第2輸出端子(T1、T2)發(fā)送。第1開(kāi)關(guān)晶體管(Msw1)和第1輸出晶體管(Mo1)被串聯(lián)連接在電位固定的接地端子和第1輸出端子之間。第2開(kāi)關(guān)晶體管(Msw2)和第2輸出晶體管(Mo2)被串聯(lián)連接在接地端子與第2輸出端子之間。第1和第2偏置晶體管(Mb1、Mb2)與第1和第2開(kāi)關(guān)晶體管并聯(lián)設(shè)置，生成預(yù)定的偏置電流。將要發(fā)送的差動(dòng)信號(hào)對(duì)(Sin+、Sin-)輸入到第1和第2開(kāi)關(guān)晶體管的柵極，將第1和第2輸出晶體管的柵極偏置為預(yù)定的第1電壓(Vbias1)。
文檔編號(hào)H03F3/345GK101110589SQ20071013711
公開(kāi)日2008年1月23日 申請(qǐng)日期2007年7月19日 優(yōu)先權(quán)日2006年7月19日
發(fā)明者齋藤晉一 申請(qǐng)人:羅姆股份有限公司