專利名稱：多通道數(shù)字上變頻系統(tǒng)及其數(shù)字上變頻方法
技術領域：
本發(fā)明涉及移動通信領域，尤其涉及一種多通道數(shù)字上變頻系統(tǒng)及其數(shù)字 上變頻方法。
背景技術：
隨著移動通信的發(fā)展，移動通信用戶數(shù)也急劇增加，運營商不得不對移動 通信系統(tǒng)進行擴容處理，以滿足用戶的通信需求。如今，通信系統(tǒng)由單載波發(fā)展到多載波系統(tǒng)，如GSM移動通信系統(tǒng)，原來4載波系統(tǒng)已足以滿足當時的用戶 需求，而今，需要8載波、12載波甚至16載波系統(tǒng)方能滿足當今移動通信用戶的 通信要求。通信技術的不斷進步，也使得當今越來越多的通信產(chǎn)品采用數(shù)字技術來實 現(xiàn)，如采用數(shù)字中頻技術完成載波的選頻處理，所以，隨著多載波系統(tǒng)的不斷 應用， 一方面需要支持多載波處理功能的產(chǎn)品，另一方面，隨著用戶對產(chǎn)品體 積、功耗方面的要求，產(chǎn)品需要逐步向低功耗、小型化、微型化方向發(fā)展。所 以，從單通道處理系統(tǒng)擴展到多通道系統(tǒng)，不能簡單將單路系統(tǒng)級聯(lián)起來合成 多載波系統(tǒng)，而應該將單路系統(tǒng)的功能進行合并和擴展，形成多載波系統(tǒng)，以 完成多通道的信號的處理。在數(shù)字中頻處理系統(tǒng)中，數(shù)字上變頻器(DUC)的主要功能是對輸入的數(shù)字 信號進行各種調制和頻率變換，也即在數(shù)字域內實現(xiàn)調制和混頻，最后，輸出 高速的調制信號。目前，應用較多的是單通道的數(shù)字上變頻器，主要實現(xiàn)對單 路數(shù)據(jù)的調制。多通道數(shù)字上變頻器， 一般只能支持對四通道數(shù)據(jù)的調制，要 擴展到8通道以上的系統(tǒng)，需要集成多個數(shù)字上變頻器， 一方面會增加系統(tǒng)成本， 另一方面，也不易實現(xiàn)產(chǎn)品的小型化、系統(tǒng)功耗較大。圖l是公知的四通道數(shù)字上變頻器的原理框圖。數(shù)據(jù)處理流程如下先對輸 入的四通道數(shù)據(jù)進行通道選擇處理，然后每通道的數(shù)據(jù)進行獨立處理，最后， 對四通道數(shù)據(jù)進行累加運算，輸出高速的調制信號。從圖l可以看出，該結構的 多通道數(shù)字上變頻器，數(shù)據(jù)選通后，每通道單獨進行數(shù)字上變頻處理，累加后， 四通道數(shù)據(jù)-T^輸出，優(yōu)點在于整個系統(tǒng)的數(shù)據(jù)處理時序和邏輯控制非常簡單， 而且，每通道的數(shù)字上變頻處理不受其他通道的影響，應用簡單、方便。缺點 在于該上變頻器只采用一級混頻處理，使得輸出信號的頻率有一定的限制，限 制了上變頻器的使用。每個通道單獨處理，需要較多的硬件資源，尤其是一些 內插濾波器處理模塊，可以在累加和處理之后進行，這樣，多通道可以復用資 源，從而節(jié)約器件的資源。此外，從圖l可以看到，累加和在最后一級進行，由 于數(shù)字上變頻處理之后，最后的數(shù)據(jù)速率很高，這樣，累加處理需要加法樹來 支持，需要較多的資源。發(fā)明內容本發(fā)明的目的在于克服現(xiàn)有技術的缺點，提供一種多通道數(shù)字上變頻系統(tǒng) 及其數(shù)字上變頻方法，本發(fā)明有效降低上變頻系統(tǒng)的成本、體積和功耗，提高 了系統(tǒng)的靈活性和可擴展性。本發(fā)明的目的通過下述技術方案實現(xiàn) 一種多通道數(shù)字上變頻系統(tǒng)，包括 多個第一級內插濾波器組、多通道NC0產(chǎn)生模塊、第一級復數(shù)調制和信號累加 處理模塊、第二級內插濾波器組、第二級復數(shù)調制處理模塊、第三級正交調制 處理模塊、增益調節(jié)模塊、本振抑制模塊，所述多個第一級內插濾波器組輸出 端順序通過第一級復數(shù)調制和信號累加處理模塊、第二級內插濾波器組、第二 級復數(shù)調制處理模塊、第三級正交調制處理模塊、增益調節(jié)模塊與本振抑制模 塊輸入端連接，所述多個第一級內插濾波器組與多個通道數(shù)據(jù)輸出信號連接， 所述多通道NCO產(chǎn)生模塊輸出端與第一級復數(shù)調制和累加處理模塊輸入端連接。本發(fā)明還提供另一種多通道數(shù)字上變頻系統(tǒng)，包括數(shù)據(jù)并串轉換處理模塊、第一級內插濾波器組、多通道NC0產(chǎn)生模塊、第一級復數(shù)調制和信號累加處理模塊、第二級內插濾波器組、第二級復數(shù)調制處理模塊、第三級正交調制處理 模塊、增益調節(jié)模塊、本振抑制模塊，所述數(shù)據(jù)并串轉換處理模塊順序通過第 一級內插濾波器組、第一級復數(shù)調制和信號累加處理模塊、第二級內插濾波器 組、第二級復數(shù)調制處理模塊、第三級正交調制處理模塊、增益調節(jié)模塊與本 振抑制模塊輸入端連接，所述數(shù)據(jù)并串轉換處理模塊與多個通道數(shù)據(jù)輸出信號 連接。上述的提供的兩種多通道數(shù)字上變頻系統(tǒng)，都還包括單通道NC0產(chǎn)生模塊， 所述單通道NC0產(chǎn)生模塊個數(shù)為2個，其中一個單通道NC0產(chǎn)生模塊的輸出端 與第二級復數(shù)調制處理模塊的輸入端連接，另一個單通道NC0產(chǎn)生模塊的輸出 端與第三級正交調制處理模塊的輸入端連接；
所述第一級復數(shù)調制和信號累加處理模塊包括NCO信號延時處理模塊、內 插濾波器后I、 Q信號延時處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器和累加后I、 Q信號延時處理模塊；所述多通道NCO產(chǎn)生模塊依次通過NCO信號延時處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器與累加后I、 Q信號延時處理模塊連接；所述第一級內插濾波器組依次通過I、 Q信號延時處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器與累加后I、 Q信 號延時處理模塊連接；所述第一級內插濾波器組和第二級內插濾波器組由一個、兩個或三個內插 濾波器組成。所述內插濾波器是FIR、 IIR、 CIC或半帶內插濾波器。所述第二級復數(shù)調制處理模塊包括乘法器和加法器，所述乘法器與加法器 連接，所述乘法器與第二級內插濾波器組相連結，與單通道NCO產(chǎn)生模塊并連； 所述第三級正交調制處理模塊包括乘法器和減法器，所述乘法器與減法器連接。利用第一種多通道數(shù)字上變頻系統(tǒng)的數(shù)字上變頻方法，包括以下步驟-(1) 多個通道數(shù)據(jù)并行輸出I、 Q數(shù)據(jù)到第一級內插濾波器組進行數(shù)據(jù)內 插和濾波處理；(2) 內插濾波后的數(shù)據(jù)和多通道NCO產(chǎn)生模塊生成的本振信號一并送入到 第一級復數(shù)調制和信號累加處理模塊進行第一級混頻、調制處理及累加運算；(3) 累加后的I、 Q數(shù)據(jù)輸入到第二級內插濾波器組進行第二級的內插和 濾波處理，內插濾波后的I、 Q數(shù)據(jù)再輸入到第二級復數(shù)調制處理模塊以及第三 級正交調制處理模塊進行第二級復數(shù)調制處理以及第三級正交調制處理；(4) 經(jīng)過三級調制后的信號經(jīng)過增益調節(jié)模塊，輸出符合系統(tǒng)增益要求的 I、 Q信號，最后，I、 Q信號再經(jīng)過本振抑制處理模塊進行直流本振泄漏以及載 波泄漏的抑制，輸出最終的調制信號。利用另一種多通道數(shù)字上變頻系統(tǒng)實現(xiàn)的數(shù)字上變頻方法，包括以下步驟(A) 多個通道數(shù)據(jù)并行輸出I、 Q數(shù)據(jù)到數(shù)據(jù)并串轉換模塊，數(shù)據(jù)并串轉 換模塊將并行輸入的I、 Q數(shù)據(jù)轉換為串行數(shù)據(jù)流，串行數(shù)據(jù)經(jīng)過第一級內插濾 波器組進行數(shù)據(jù)內插和濾波處理。(B) 內插濾波后的數(shù)據(jù)和多通道NCO產(chǎn)生模塊生成的本振信號一并送入到 第一級復數(shù)調制和信號累加處理模塊進行第一級混頻、調制處理及累加運算；(C) 累加后的I、 Q數(shù)據(jù)輸入到第二級內插濾波器組進行第二級的內插和 濾波處理，內插濾波后的I、 Q數(shù)據(jù)再輸入到第二級復數(shù)調制處理模塊以及第三
級正交調制處理模塊進行第二級復數(shù)調制處理以及第三級正交調制處理；(D)經(jīng)過三級調制后的信號經(jīng)過增益調節(jié)模塊，輸出符合系統(tǒng)增益要求的 I、 Q信號，最后，I、 Q信號再經(jīng)過本振抑制處理模塊進行直流本振泄漏以及載波泄漏的抑制，輸出最終的調制信號。上述提供的兩種方法所述步驟(2)或(B)中內插濾波后的數(shù)據(jù)和多通道 NC0產(chǎn)生模塊生成的本振信號一并送入到第一級復數(shù)調制和信號累加處理模塊 進行第一級混頻、調制處理及累加運算，其過程是多通道NC0產(chǎn)生模塊輸出 的本振信號經(jīng)過NCO信號延時處理模塊進行延遲處理，第一級內插濾波后的工、 Q數(shù)據(jù)經(jīng)過I、 Q信號延時處理模塊進行延遲處理，經(jīng)過延遲處理后的本振信號 和I、 Q數(shù)據(jù)信號分別輸入到乘法器進行混頻處理，混頻處理后再經(jīng)過混頻后I、 Q信號延時處理模塊進行延遲處理后送入到加法器進行累加，累加后輸出經(jīng)過調 制后的信號；所述步驟(2)中多通道NC0產(chǎn)生模塊生成的本振信號是cos和sin 信號。上述提供的兩種方法所述步驟(3)或(C)中第二級復數(shù)調制處理是I、 Q 數(shù)據(jù)經(jīng)過4次乘法和兩次累加處理。本發(fā)明所提出的多通道數(shù)字上變頻系統(tǒng)可以利用CPLD、 FPGA、 EPLD、 DSP等 可編程邏輯器件來實現(xiàn)，也可使用專用ASIC芯片來實現(xiàn)。本發(fā)明中的多通道數(shù)字上變頻系統(tǒng)的工作原理如下通道l、通道2、…通 道N的I、 Q數(shù)據(jù)并行輸入，通過各自通道的第一級內插濾波器組進行數(shù)據(jù)內插和 濾波處理，或是通過數(shù)據(jù)并串轉換后，N通道并行輸入的數(shù)據(jù)轉換為串行數(shù)據(jù)流， 串行數(shù)據(jù)經(jīng)過同 一個內插濾波器組模塊進行數(shù)據(jù)內插和濾波處理。內插濾波后 的數(shù)據(jù)和多通道NCO產(chǎn)生模塊生成的本振信號送入到第一級復數(shù)調制處理模塊 進行第一級混頻和調制處理，輸出經(jīng)過第一級調制的I、 Q信號。調制后的I、 Q 數(shù)據(jù)送入到多通道信號累加處理模塊進行求和運算，累加后的I、 Q數(shù)據(jù)輸入到 第二級內插濾波器組進行第二級的內插和濾波處理。輸出的內插濾波后的I、 Q 數(shù)據(jù)進行第二級復數(shù)調制處理以及第三級正交調制處理。經(jīng)過三級調制后的信 號經(jīng)過增益調節(jié)模塊，輸出符合系統(tǒng)增益要求的I、 Q信號。最后，經(jīng)過本振抑 制處理模塊，很好的抑制系統(tǒng)中的直流本振泄漏以及載波泄漏，輸出最終的調 制信號。本發(fā)明與現(xiàn)有技術相比具有如下優(yōu)點和有益效果1、本發(fā)明有利于采用諸如FPGA、 CPLD、 EPLD、 DSP等可編程邏輯器件實現(xiàn)， 通道數(shù)可以隨應用需求增減，大大增加了系統(tǒng)的靈活性和可擴展性；2、 本發(fā)明提供了三級混頻處理，可以輸出任意頻率組合的載波，擴大了系 統(tǒng)的使用范圍；3、 本發(fā)明采用了復數(shù)調制和正交調制的相結合的處理方式，保證I、 Q信 號幅度的一致性和相位的正交性，從而很好的抑制負頻鏡像信號；4、 本發(fā)明將多通道信號累加處理模塊放置在第一級內插和復數(shù)調制處理模 塊之后，這樣，由于經(jīng)過第一級內插濾波，數(shù)據(jù)速率不是很高，這樣，就可以 采用時分復用資源的方式來實現(xiàn)累加運算，而無需傳統(tǒng)的加法樹架構來實現(xiàn)求 和處理，可以大大節(jié)約資源；5、 本發(fā)明將第一級復數(shù)調制處理模塊以及多通道信號累加處理模塊結合起 來，利用一種比較特殊的結構形式來實現(xiàn)，以達到在進行復數(shù)調制的同時，對 調制信號進行累加處理，最后即可輸出經(jīng)過調制后的信號累加和結果。充分利 用了每個器件的資源，如乘法器、加法器等，大大提高了系統(tǒng)的資源利用率。


圖1是公知的四通道數(shù)字上變頻器的原理框圖； 圖2為本發(fā)明提出的一種多通道數(shù)字上變頻系統(tǒng)的結構示意圖； 圖3為本發(fā)明提出的另一種多通道數(shù)字上變頻系統(tǒng)的結構示意圖； 圖4為本發(fā)明的第一級復數(shù)調制和信號累加處理模塊結構圖； 圖5為本發(fā)明的采用的第二級復數(shù)調制和第三級正交調制的原理圖； 圖6是N個通道NCO串行輸出模式示意圖； 圖7是N個通道NCO并行輸出模式示意圖； 圖8是N個通道NCO突發(fā)模式NCO輸出時序示意圖。
具體實施方式
下面結合實施例及附圖對本發(fā)明作進一步詳細的描述，但本發(fā)明的實施方 式不限于此。 實施例1如圖2所示，本發(fā)明提供的一種多通道數(shù)字上變頻系統(tǒng)，包括多個第一級 內插濾波器組、多通道NCO產(chǎn)生模塊、第一級復數(shù)調制和信號累加處理模塊、 第二級內插濾波器組、第二級復數(shù)調制處理模塊、第三級正交調制處理模塊、 增益調節(jié)模塊、本振抑制模塊，所述第一級內插濾波器組輸出端順序通過多個 第一級復數(shù)調制和信號累加處理模塊、第二級內插濾波器組、第二級復數(shù)調制
處理模塊、第三級正交調制處理模塊、增益調節(jié)模塊與本振抑制模塊輸入端連 接，所述第一級內插濾波器組設置多個且與多個通道數(shù)據(jù)輸出信號一一對應連 接，所述多通道NC0產(chǎn)生模塊輸出端與第一級復數(shù)調制和累加處理模塊輸入端 連接。利用圖2提出的系統(tǒng)實現(xiàn)的一種數(shù)字上變頻方法，其歩驟如下(1) 多個通道數(shù)據(jù)(例如通道l、通道2……通道N)并行輸出I、 Q數(shù)據(jù)到第一級內插濾波器組進行數(shù)據(jù)內插和濾波處理；(2) 內插濾波后的數(shù)據(jù)和多通道NCO產(chǎn)生模塊生成的本振信號一并送入到第一級復數(shù)調制和信號累加處理模塊進行第一級混頻、調制處理及累加運算；(3) 累加后的I、 Q數(shù)據(jù)輸入到第二級內插濾波器組進行第二級的內插和 濾波處理，內插濾波后的I、 Q數(shù)據(jù)再輸入到第二級復數(shù)調制處理模塊以及第三 級正交調制處理模塊進行第二級復數(shù)調制處理以及第三級正交調制處理；(4) 經(jīng)過三級調制后的信號經(jīng)過增益調節(jié)模塊，輸出符合系統(tǒng)增益要求的 I、 Q信號，最后，I、 Q信號再經(jīng)過本振抑制處理模塊進行直流本振泄漏以及載 波泄漏的抑制，輸出最終的調制信號。實施例2如圖3所示，本發(fā)明提出的另一種多通道數(shù)字上變頻系統(tǒng)，包括數(shù)據(jù)并串 轉換處理模塊、第一級內插濾波器組、多通道NC0產(chǎn)生模塊、第一級復數(shù)調制 和信號累加處理模塊、第二級內插濾波器組、第二級復數(shù)調制處理模塊、第三 級正交調制處理模塊、增益調節(jié)模塊、本振抑制模塊，所述數(shù)據(jù)并串轉換處理 模塊順序通過第一級內插濾波器組、第一級復數(shù)調制和信號累加處理模塊、第 二級內插濾波器組、第二級復數(shù)調制處理模塊、第三級正交調制處理模塊、增 益調節(jié)模塊與本振抑制模塊輸入端連接，所述數(shù)據(jù)并串轉換處理模塊與多個通 道數(shù)據(jù)輸出信號連接。利用圖3提出的系統(tǒng)實現(xiàn)數(shù)字上變頻的方法包括以下步驟(1) 多個通道(例如通道l、通道2……通道N)數(shù)據(jù)并行輸出I、 Q數(shù)據(jù) 到數(shù)據(jù)并串轉換模塊，數(shù)據(jù)并串轉換模塊將并行輸入的I、 Q數(shù)據(jù)轉換為串行數(shù) 據(jù)流，串行數(shù)據(jù)經(jīng)過第一級內插濾波器組進行數(shù)據(jù)內插和濾波處理；(2) 內插濾波后的數(shù)據(jù)和多通道NCO產(chǎn)生模塊生成的本振信號一并送入到第一級復數(shù)調制和信號累加處理模塊進行第一級混頻、調制處理及累加運算；(3) 累加后的I、 Q數(shù)據(jù)輸入到第二級內插濾波器組進行第二級的內插和
濾波處理，內插濾波后的I、 Q數(shù)據(jù)再輸入到第二級復數(shù)調制處理模塊以及第三 級正交調制處理模塊進行第二級復數(shù)調制處理以及第三級正交調制處理；(4)經(jīng)過三級調制后的信號經(jīng)過增益調節(jié)模塊，輸出符合系統(tǒng)增益要求的 I、 Q信號，最后，I、 Q信號再經(jīng)過本振抑制處理模塊進行直流本振泄漏以及載 波泄漏的抑制，輸出最終的調制信號。在圖3提出的數(shù)字上變頻系統(tǒng)中對多通道數(shù)據(jù)輸出信號，即數(shù)據(jù)通道l、數(shù) 據(jù)通道2、…數(shù)據(jù)通道N并行輸出的I、 Q數(shù)據(jù)進行了數(shù)據(jù)并串轉換處理，將輸 出的并行數(shù)據(jù)，轉換為串行的I、 Q數(shù)據(jù)流，這樣，就可以使用同一個內插濾波 器組完成對N通道I、 Q數(shù)據(jù)的內插和濾波處理。因此，這樣的處理方式，提高 了第一級內插濾波器組的使用率，從而節(jié)約了資源利用。實施例1或實施例2中提到的多通道數(shù)字上變頻系統(tǒng)都還包括單通道NC0 產(chǎn)生模塊，所述單通道NC0產(chǎn)生模塊個數(shù)為2個，其中一個單通道NC0產(chǎn)生模 塊的輸出端與第二級復數(shù)調制處理模塊的輸入端連接，另一個單通道NC0產(chǎn)生 模塊的輸出端與第三級正交調制處理模塊的輸入端連接；實施例1或實施例2中提到的多通道數(shù)字上變頻系統(tǒng)中包括的第一級復數(shù) 調制和信號累加處理模塊，如圖4所示，其包括NC0信號延時處理模塊、內插 濾波器后I、 Q信號延時處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、 累加器和累加后1、Q信號延時處理模塊；所述多通道NC0產(chǎn)生模塊依次通過NC0 信號延時處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器和累加后 I、 Q信號延時處理模塊連接；所述第一級內插濾波器組依次通過I、 Q信號延時 處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器與累加后I、 Q信 號延時處理模塊連接。第一級復數(shù)調制和信號累加處理模塊用以實現(xiàn)實施例1 或實施例2中數(shù)字上變頻方法中所述步驟(2)第一級混頻、調制處理及累加運 算處理，其處理過程是多通道NCO產(chǎn)生模塊輸出的cos和sin信號本振信號 經(jīng)過NC0信號延時處理模塊進行N (N=l 16)個clk周期延遲處理，第一級內 插濾波后的I、 Q數(shù)據(jù)經(jīng)過I、 Q信號延時處理模塊進行M (M=l 16)個clk周 期延遲處理，經(jīng)過延遲處理后的本振信號和工、Q數(shù)據(jù)信號分別輸入到乘法器進 行混頻處理，混頻處理后再經(jīng)過混頻后I、 Q信號延時處理模塊進行P (P = l 16)個elk周期延遲處理后送入到加法器，同時，后一級的加法器的另一個端 口接受來自前一級的累加和結果，最后一級輸出經(jīng)過調制后的信號累加和結果。 從圖4可以看出，采用了鏈式級聯(lián)的乘累加處理方式，克服了傳統(tǒng)的加法樹結
構的進位鏈過長的缺點，保證了系統(tǒng)的設計瓶頸不會出現(xiàn)在累加處理上。而且， 該處理方式，也充分利用了每個器件的資源，如乘法器、加法器等，大大提高 了系統(tǒng)的資源利用率。實施例1或實施例2中提到的多通道數(shù)字上變頻系統(tǒng)中包括的第二級復數(shù) 調制處理模塊及第三級正交調制處理模塊，如圖8所示，第二級復數(shù)調制處理 模塊，包括4個乘法器，2個加法器，所述4個乘法器分別與第二級內插濾波器組和單通道NC0產(chǎn)生模塊并連；所述第三級正交調制處理模塊包括2個乘法器 和1個減法器，所述乘法器與減法器并連。I、 Q數(shù)據(jù)的復數(shù)調制是通過第二級 復數(shù)調制處理模塊的乘法器和累加器進行4次乘法和兩次累加處理，復數(shù)調制后的信號再通過第三級正交調制處理模塊進行正交調制，最后輸出調制后的信 號，采用兩級調制，可以很好的抑制負頻鏡像。此外，由于經(jīng)過調制后的信號一般要送入到D/A數(shù)模轉換器進行數(shù)模轉換處理，而D/A —般具有正交調制處 理，所以，可以將本發(fā)明中的正交調制處理進行旁路處理，直接利用D/A中的 正交調制處理也可以實現(xiàn)類似的功能。在上變頻系統(tǒng)中，為了提高并行輸入數(shù)據(jù)的傳輸速率，需要采用數(shù)據(jù)內插 處理，但內插會引入鏡像成分，需要進行濾波。對應高倍數(shù)的內插處理，為了 降低濾波器設計的難度，節(jié)約器件資源， 一般要采用多級內插濾波器級聯(lián)實現(xiàn)。 系統(tǒng)中的第一級內插濾波器組和第二級內插濾波器組一般都是由一個或兩個內 插濾波器組成，特殊情況下，會采用三個內插濾波器來構成內插濾波器組。其 中，內插濾波器可以為FIR、 IIR以及CIC、半帶內插濾波器等。如系統(tǒng)第一級 內插需要實現(xiàn)16倍數(shù)據(jù)內插處理，可以采用CIC內插4倍和FIR內插4倍來實 現(xiàn)，可以采用直接利用FIR實現(xiàn)內插16倍處理，也可以采用半帶濾波器內插2 倍、CIC內插2倍以及FIR內插4倍來實現(xiàn)。多通道NC0產(chǎn)生模塊主要實現(xiàn)生成多通道的數(shù)字sin和cos信號，為第一 級復數(shù)調制處理模塊提供本振參考信號。其中，多通道NC0產(chǎn)生模塊能夠輸出 多種時序的本振信號，如串行輸出模式(見圖6)、并行輸出模式(見圖7)以 及突發(fā)模式(見圖8)， N通道NC0的串行輸出模式的信號輸出時序在每個時鐘 周期clk觸發(fā)下，依次輸出通道l、通道2、……、通道N的NCO數(shù)據(jù)。N通道 NCO的并行輸出模式的信號輸出時序在每個時鐘周期clk觸發(fā)下，通道l、通道 2、 、通道N同時輸出對應通道號的NCO數(shù)據(jù)。N通道NCO的突發(fā)輸出模式的信號輸出時序在每個時鐘周期clk觸發(fā)下，M (M=1 N)個周期時刻輸出通
道1的NC0數(shù)據(jù)，之后M個周期輸出通道1的NC0數(shù)據(jù)，依次類推，最后M個 周期輸出通道N的NCO數(shù)據(jù)。
在傳統(tǒng)的多通道數(shù)字上變頻系統(tǒng)中，累加和在最后一級進行，由于數(shù)字上 變頻處理之后，最后輸出的數(shù)據(jù)速率很高，這樣，累加處理需要加法樹來支持， 需要較多的資源，而如果在低速情況下進行累加處理，可以采用時分復用的處 理方式來節(jié)約資源。本發(fā)明將多通道信號累加處理模塊放置在第一級內插和復 數(shù)調制處理模塊之后，這樣，由于經(jīng)過第一級內插濾波，數(shù)據(jù)速率不是很高， 這樣，就可以采用時分復用資源的方式來實現(xiàn)累加運算，而無需傳統(tǒng)的加法樹 架構來實現(xiàn)求和處理，可以大大節(jié)約資源。累加之后的數(shù)據(jù)和包含了每一個通 道的數(shù)據(jù)，后續(xù)的內插和調制處理，相當于對一個通道的信號進行處理，經(jīng)過 累加求和模塊，已經(jīng)將多通道的數(shù)字上變頻處理轉換為單通道的上變頻處理， 簡化了后續(xù)內插濾波和調制處理。
在本發(fā)明中，為了進一步優(yōu)化設計，提高資源的復用率，將第一級復數(shù)調 制處理模塊以及多通道信號累加處理模塊結合起來，利用一種比較特殊的結構 形式來實現(xiàn)，以達到在進行復數(shù)調制的同時，對調制信號進行累加處理，最后 即可輸出經(jīng)過調制后的信號累加和結果。
在本發(fā)明中，對調制后的輸出的信號進行增益調節(jié)和控制，以滿足系統(tǒng)設 計中對信號輸入、輸出增益的控制要求。增益調節(jié)模塊開放了一些用戶接口， 以使得用戶能夠根據(jù)系統(tǒng)設計要求，任意的修改系統(tǒng)增益。
本發(fā)明的本振抑制模塊抑制實現(xiàn)抵消上變頻處理，由于設計處理等所引入 的直流信號以及載波泄漏信號，提高系統(tǒng)性能。在數(shù)字上變頻處理中，不可避 免會引入直流信號，可以采用"對稱舍入"處理方法來抑制直流泄漏，也可以 采用直流濾波的方法實現(xiàn)對直流的抑制，還可以采用其他的方法來進行直流的 抑制，如求取信號的均值，對信號進行補償處理。而且，在多載波上變頻系統(tǒng) 中，每個頻點對應的載波泄漏也會對系統(tǒng)性能帶來較大的影響，所以，需要對 載波泄漏信號進行抑制處理，以減小載波泄漏對其他通道的干擾。
本發(fā)明所提出的多通道數(shù)字上變頻系統(tǒng)可以利用CPLD、 FPGA、 EPLD、 DSP等 可編程邏輯器件來實現(xiàn)，也可使用專用ASIC芯片來實現(xiàn)。
所述實施例為本發(fā)明較佳的實施方式，但本發(fā)明的實施方式并不受所述實 施例的限制，其他的任何未背離本發(fā)明的精神實質與原理下所作的改變、修飾、 替代、組合、簡化，均應為等效的置換方式，都包含在本發(fā)明的保護范圍之內。
權利要求
1、一種多通道數(shù)字上變頻系統(tǒng)，其特征在于，包括多個第一級內插濾波器組、多通道NCO產(chǎn)生模塊、第一級復數(shù)調制和信號累加處理模塊、第二級內插濾波器組、第二級復數(shù)調制處理模塊、第三級正交調制處理模塊、增益調節(jié)模塊、本振抑制模塊，所述多個第一級內插濾波器組輸出端順序通過第一級復數(shù)調制和信號累加處理模塊、第二級內插濾波器組、第二級復數(shù)調制處理模塊、第三級正交調制處理模塊、增益調節(jié)模塊與本振抑制模塊輸入端連接，所述多個第一級內插濾波器組分別與多個通道數(shù)據(jù)輸出信號一一對應連接，所述多通道NCO產(chǎn)生模塊輸出端與第一級復數(shù)調制和累加處理模塊輸入端連接。
2、 一種多通道數(shù)字上變頻系統(tǒng)，其特征在于，包括數(shù)據(jù)并串轉換處理模塊、 第一級內插濾波器組、多通道NCO產(chǎn)生模塊、第一級復數(shù)調制和信號累加處理 模塊、第二級內插濾波器組、第二級復數(shù)調制處理模塊、第三級正交調制處理 模塊、增益調節(jié)模塊、本振抑制模塊，所述數(shù)據(jù)并串轉換處理模塊順序通過第 一級內插濾波器組、第一級復數(shù)調制和信號累加處理模塊、第二級內插濾波器 組、第二級復數(shù)調制處理模塊、第三級正交調制處理模塊、增益調節(jié)模塊與本 振抑制模塊輸入端連接，所述數(shù)據(jù)并串轉換處理模塊與多個通道數(shù)據(jù)輸出信號 連接。
3、 根據(jù)權利要求1或2所述的一種多通道數(shù)字上變頻系統(tǒng)，其特征在于， 還包括2個單通道NCO產(chǎn)生模塊，其中一個單通道NCO產(chǎn)生模塊的輸出端與第 二級復數(shù)調制處理模塊的輸入端連接，另一個單通道NCO產(chǎn)生模塊的輸出端與 第三級正交調制處理模塊的輸入端連接。
4、 根據(jù)權利要求1或2所述的一種多通道數(shù)字上變頻系統(tǒng)，其特征在于， 所述第一級復數(shù)調制和信號累加處理模塊包括NCO信號延時處理模塊、內插濾 波器后I、 Q信號延時處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、累 加器和累加后I、 Q信號延時處理模塊；所述多通道NCO產(chǎn)生模塊依次通過NCO 信號延時處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器與累加后 I、 Q信號延時處理模塊連接；所述第一級內插濾波器組依次通過I、 Q信號延時 處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器與累加后I、 Q信 號延時處理模塊連接。
5、 根據(jù)權利要求1或2所述的一種多通道數(shù)字上變頻系統(tǒng)，其特征在于，所述第一級內插濾波器組或第二級內插濾波器組由 一個、兩個或三個內插濾波器組成；所述內插濾波器是FIR、 IIR、 CIC或半帶內插濾波器。
6、 根據(jù)權利要求1或2所述的一種多通道數(shù)字上變頻系統(tǒng)，其特征在于， 所述第二級復數(shù)調制處理模塊包括乘法器和加法器，所述乘法器與加法器連接， 所述乘法器與第二級內插濾波器組相連結，與單通道NC0產(chǎn)生模塊并連；所述 第三級正交調制處理模塊包括乘法器和減法器，所述乘法器與減法器連接。
7、 利用權利要求1所述多通道數(shù)字上變頻系統(tǒng)的一種數(shù)字上變頻方法，其 特征在于，包括以下步驟(1) 多個通道數(shù)據(jù)輸入輸出I、 Q數(shù)據(jù)到第一級內插濾波器組進行數(shù)據(jù)內 插和濾波處理；(2) 內插濾波后的數(shù)據(jù)和多通道NC0產(chǎn)生模塊生成的本振信號一并送入到 第一級復數(shù)調制和信號累加處理模塊進行第一級混頻、調制處理及累加運算；(3) 累加后的I、 Q數(shù)據(jù)輸入到第二級內插濾波器組進行第二級的內插和 濾波處理，內插濾波后的I、 Q數(shù)據(jù)再輸入到第二級復數(shù)調制處理模塊以及第三 級正交調制處理模塊進行第二級復數(shù)調制處理以及第三級正交調制處理；(4) 經(jīng)過調制后的信號經(jīng)過增益調節(jié)模塊，輸出符合系統(tǒng)增益要求的I、 Q 信號，最后，I、 Q信號再經(jīng)過本振抑制處理模塊進行直流本振泄漏以及載波泄 漏的抑制，輸出最終的調制信號。
8、 利用權利要求2所述多通道數(shù)字上變頻系統(tǒng)的一種數(shù)字上變頻方法，其 特征在于，包括以下步驟(A) 通道數(shù)據(jù)輸出端并行輸出I、 Q數(shù)據(jù)到數(shù)據(jù)并串轉換模塊，數(shù)據(jù)并串 轉換模塊將并行輸入的I、 Q數(shù)據(jù)轉換為串行數(shù)據(jù)流，串行數(shù)據(jù)經(jīng)過第一級內插 濾波器組進行數(shù)據(jù)內插和濾波處理；(B) 內插濾波后的數(shù)據(jù)和多通道NC0產(chǎn)生模塊生成的本振信號一并送入到 第一級復數(shù)調制和信號累加處理模塊進行第一級混頻、調制處理及累加運算；(C) 累加后的I、 Q數(shù)據(jù)輸入到第二級內插濾波器組進行第二級的內插和 濾波處理，內插濾波后的I、 Q數(shù)據(jù)再輸入到第二級復數(shù)調制處理模塊以及第三 級正交調制處理模塊進行第二級復數(shù)調制處理以及第二級正交調制處理；(D) 經(jīng)過調制后的信號經(jīng)過增益調節(jié)模塊，輸出符合系統(tǒng)增益要求的I、 Q 信號，最后，I、 Q信號再經(jīng)過本振抑制處理模塊進行直流本振泄漏以及載波泄 漏的抑制，輸出最終的調制信號。
9、 根據(jù)權利要求7或8所述的一種數(shù)字上變頻方法，其特征在于，所述步驟(2)或(B)中內插濾波后的數(shù)據(jù)和多通道NC0產(chǎn)生模塊生成的本振信號一 并送入到第一級復數(shù)調制和信號累加處理模塊進行第一級混頻、調制處理及累 加運算，其過程是多通道NCO產(chǎn)生模塊輸出的本振信號經(jīng)過NCO信號延時處 理模塊進行延遲處理，第一級內插濾波后的I、 Q數(shù)據(jù)經(jīng)過I、 Q信號延時處理 模塊進行延遲處理，經(jīng)過延遲處理后的本振信號和I、 Q數(shù)據(jù)信號分別輸入到乘 法器進行混頻處理，混頻處理后再經(jīng)過混頻后I、 Q信號延時處理模塊進行延遲 處理后送入到加法器進行累加，累加后輸出經(jīng)過調制后的信號；所述歩驟(2)或(B)中多通道NCO產(chǎn)生模塊生成的本振信號是cos和sin 信號。
10、 根據(jù)權利要求7或8所述的一種數(shù)字上變頻方法，其特征在于，所述 步驟(3)或(C)中第二級復數(shù)調制處理是I、 Q數(shù)據(jù)先后經(jīng)過4次乘法和兩次 累加處理。
全文摘要
本發(fā)明公開了一種多通道數(shù)字上變頻系統(tǒng)，包括通道數(shù)據(jù)輸出端、第一級內插濾波器組、多通道NCO產(chǎn)生模塊、第一級復數(shù)調制和信號累加處理模塊、第二級內插濾波器組、第二級復數(shù)調制處理模塊、第三級正交調制處理模塊、增益調節(jié)模塊、本振抑制模塊，所述通道數(shù)據(jù)輸出端順序通過第一級內插濾波器組、第一級復數(shù)調制和信號累加處理模塊、第二級內插濾波器組、第二級復數(shù)調制處理模塊、第三級正交調制處理模塊、增益調節(jié)模塊與本振抑制模塊輸入端連接，所述多通道NCO產(chǎn)生模塊輸出端與第一級復數(shù)調制和累加處理模塊輸入端連接。本發(fā)明有效降低上變頻系統(tǒng)的成本、體積和功耗，提高了系統(tǒng)的靈活性和可擴展性。
文檔編號H03H17/06GK101119356SQ20071014518
公開日2008年2月6日 申請日期2007年8月21日 優(yōu)先權日2007年7月10日
發(fā)明者胡應添 申請人:京信通信系統(tǒng)(中國)有限公司