專利名稱：信號接收器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種接收電路，且特別是有關(guān)于一種改良無法達(dá)到全振幅 的接收電路。
背景技術(shù)：
對動態(tài)隨機(jī)存取存儲器(Dynamic Random Access Memory, DRAM)的接收 電路而言，N型差動放大器(N-differential amplifier)的N型金屬氧化物半導(dǎo)體 如果具有高臨界電壓，易造成整個(gè)電路工作上的電流限制，且導(dǎo)致接收器的工 作周期無法平衡(亦即50%)。
如圖1所示為傳統(tǒng)技術(shù)中的接收器。此接收器包括晶體管M1 M4、 一個(gè) 反相器INVR與一個(gè)電阻RD。晶體管M1的柵極端連接至節(jié)點(diǎn)N1，源極端連 接至電壓源VDD，漏極端連接至反相器INVR的輸入端與晶體管M3的漏極 端。晶體管M2的柵極端連接至節(jié)點(diǎn)N1，源極端連接至電壓源VDD，漏極 端連接至節(jié)點(diǎn)Nl。
晶體管M3的柵極端連接至輸入電壓VIN，源極端連接至電阻RD的第一 端與晶體管M4的源極端，漏極端連接至反相器INVR的輸入端與晶體管Ml 的漏極端。晶體管M4的柵極端連接至參考電壓VREF，源極端連接至電阻 Rd的第一端與晶體管M3的源極端，漏極端連接至節(jié)點(diǎn)N1。電阻rd的第一 端連接至晶體管M3與M4的源極端，第二端連接至地。反相器INVR的輸入 端連接至晶體管M1的漏極端與晶體管M3的漏極端，輸出端輸出電壓Vout。
參考電壓VREF為電壓源VDD的一半。假設(shè)電壓源VDD為1.5V，則參 考電壓VREF為0.75V。當(dāng)輸入電壓VIN為0.925V時(shí)，輸出端Vout輸出1.5V， 即為邏輯高電位。當(dāng)輸入電壓VIN為0.575V時(shí)，輸出端Vout輸出0V，即 為邏輯低電位。由于晶體管M3的臨界電壓較高，且其柵極端至源極端的電壓 Vcs受限于輸入電壓VIN。因此造成晶體管M3的漏極-源極電流bs不足夠以支持反相器INVR輸入端的振幅，導(dǎo)致輸出電壓Vout的工作周期無法平衡(亦 即，輸出電壓Vout的工作周期無法接近50Q/。)的現(xiàn)象。
因此較好能有一種接收電路，可以將輸入電壓VIN升壓，即能提高晶體 管M3的柵極-源極電壓Vcs。進(jìn)而，可以提供較高的漏極-源極電流IDS，并 使工作周期可以盡量平衡。

發(fā)明內(nèi)容
本發(fā)明提供一種接收電路，可以將輸入電壓升壓，提高接收器內(nèi)的柵極端 至源極端的電壓，且提供較高的漏極-源極電流，并使工作周期可以平衡。
本發(fā)明提出一種接收電路，包括傳輸門、下拉單元、升壓電容、分壓單元
與接收單元。傳輸門具有接收輸入信號的輸入端，耦接至第一節(jié)點(diǎn)的輸出端，
以及耦接至控制信號的控制端。傳輸門根據(jù)控制信號而決定是否導(dǎo)通輸入信
號。下拉單元根據(jù)控制信號而決定是否將第一節(jié)點(diǎn)的電壓下拉。升壓電容具有 耦接至第一節(jié)點(diǎn)的第一端與耦接至第二節(jié)點(diǎn)的第二端。分壓單元受控于控制信 號。分壓單元將參考電壓分壓以將分壓電壓送至第二節(jié)點(diǎn)。接收單元具有耦 接至第二節(jié)點(diǎn)的第一輸入端，耦接至電壓源的第二輸入端，及用于輸出一輸出 信號的輸出端。第二節(jié)點(diǎn)的邏輯高電位與邏輯低電位皆高于輸入信號的邏輯高 電位與邏輯低電位。
在本發(fā)明的一接收電路中，上述的控制信號由控制信號產(chǎn)生器產(chǎn)生。因此， 控制信號在接收單元的輸出信號轉(zhuǎn)態(tài)為邏輯低電位后，會出現(xiàn)信號轉(zhuǎn)態(tài)(如由邏 輯低電位轉(zhuǎn)為邏輯高電位)并維持一段時(shí)間，之后，恢復(fù)邏輯低電位。另外，在 接收電路的電源啟動時(shí)，控制信號也會轉(zhuǎn)態(tài)為邏輯高電位。此外，基本上，其
余時(shí)間內(nèi)，控制信號pulse一in維持于邏輯低電位。
此外，本發(fā)明另提供一種升壓電路，適用于一半導(dǎo)體存儲器的一接收電路。 該升壓電路包括傳輸門，根據(jù)控制信號而決定是否導(dǎo)通輸入信號；下拉單元， 根據(jù)該控制信號而決定是否將第一節(jié)點(diǎn)的電壓下拉；升壓電容，具有耦接至 第一節(jié)點(diǎn)的第一端與耦接至第二節(jié)點(diǎn)的第二端；分壓單元，根據(jù)控制信號，分 壓單元決定是否將參考電壓分壓以將分壓電壓傳導(dǎo)至第二節(jié)點(diǎn)；以及控制信號 產(chǎn)生器，根據(jù)接收電路的電源啟動狀態(tài)與接收電路的輸出信號而產(chǎn)生控制信號。第二節(jié)點(diǎn)的信號當(dāng)成接收單元的輸入信號。通過升壓電容的電容耦合效應(yīng)， 接收單元的輸入信號的邏輯高電位與邏輯低電位皆高于升壓電路的輸入信號 的邏輯高電位與邏輯低電位。
因?yàn)樯龎弘娙莸年P(guān)系，因此輸入電壓可以被提升(比如，O.IV)。并借由控 制信號于輸出電壓下降時(shí)觸發(fā)脈沖，進(jìn)行升壓電容的重新充電。以改善因漏電 流導(dǎo)致電壓位準(zhǔn)減少的情形。且于電路模擬中，可以看出此結(jié)構(gòu)可以改善接收
電路的工作周期，而改善的范圍為從20%/80%至50%/50%。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對本發(fā)
明的具體實(shí)施方式
作詳細(xì)說明，其中
圖1是現(xiàn)有的一種接收信號電路的示意圖。
圖2是依照本發(fā)明實(shí)施例的接收電路的示意圖。 圖3顯示控制信號產(chǎn)生器。
圖4顯示實(shí)施例接收電路中各時(shí)段的信號波形。
主要元件符號說明
M1 M4:晶體管
Nl:節(jié)點(diǎn) INVR:反相器 200:接收電路 201:傳輸門 202:下拉單元 203:升壓電容 204:分壓單元 205:接收單元 N2、 N3:節(jié)點(diǎn)
INV1:反相器
M5、 M6、 M7:晶體管 Rl、 R2:電阻
300:控制信號產(chǎn)生器
INV2、 INV3:反相器 N0R1、 NOR2: NOR門 M8:晶體管
Tl、 T2、 T3、 T4、 T5、 T6:時(shí)段
具體實(shí)施例方式
圖2為根據(jù)本發(fā)明實(shí)施例的接收電路。接收電路200包括傳輸門201、 下拉單元202、升壓電容203、分壓單元204與接收單元205。
傳輸門201根據(jù)控制信號pulsejn決定是否讓輸入信號INP導(dǎo)通。當(dāng)然， 本實(shí)施例并不受限于此，傳輸門201也可有其他適當(dāng)架構(gòu)。傳輸門201的輸入 端輸入信號INP，輸出端連接至節(jié)點(diǎn)N2，第一控制端連接至控制信號pulsejn， 第二控制端連接至反相器INV1的輸出端(亦即，接收控制信號pulse一in的反相 信號)。
當(dāng)控制信號pulse—in為邏輯高電位時(shí)，傳輸門201將不導(dǎo)通輸入信號INP 至節(jié)點(diǎn)N2。當(dāng)控制信號pulse一in為邏輯低電位時(shí)，傳輸門201將導(dǎo)通輸入信號 INP至節(jié)點(diǎn)N2。
下拉單元202根據(jù)控制信號pulsejn而決定是否將節(jié)點(diǎn)N2的電壓下拉。 下拉單元202比如為一個(gè)N型金屬氧化物半導(dǎo)體M7所組成。晶體管M7的柵 極端連接至控制信號pulse一in，源極端連接至地，漏極端連接至節(jié)點(diǎn)N2。
當(dāng)控制信號pulse一in為邏輯高電位時(shí)，下拉單元202將節(jié)點(diǎn)N2下拉至地。 當(dāng)控制信號pulsejn為邏輯低電位時(shí)，下拉單元202則不將節(jié)點(diǎn)N2下拉至地， 而且由傳輸門201所導(dǎo)通的輸入信號INP將傳送至升壓電容203的第一端(亦即 節(jié)點(diǎn)N2)。
升壓電容203的第一端連接至節(jié)點(diǎn)N2，第二端連接至節(jié)點(diǎn)N3。升壓電容 203根據(jù)下拉單元202決定是否導(dǎo)通至地進(jìn)行放電。亦即，當(dāng)下拉單元202正 常工作時(shí)，下拉單元202會將節(jié)點(diǎn)N2下拉至地，也就是升壓電容203進(jìn)行放 電。另外，升壓電容203的另一節(jié)點(diǎn)N3的電位會被分壓單元204是否正常工 作所影響。比如，當(dāng)分壓單元204正常工作時(shí)，分壓單元204會將分壓電壓(比
如為0.1V)傳送至節(jié)點(diǎn)N3，此時(shí)，升壓電容203被充電。下拉單元202與分壓 單元204根據(jù)控制信號pulsejn的邏輯電位而決定是否為正常工作。故而，可 視為，升壓電容203根據(jù)控制信號pulse—in的邏輯電位可進(jìn)行充放電。借由此 方式，可確保升壓電容203可不斷重置至OV電壓并重新充電，以避免因升壓 電容203的漏電流造成接收單元205的輸入電壓下降。
另外，升壓電容203亦根據(jù)傳輸門201的導(dǎo)通與否而將輸入信號INP的電 壓耦合至接收單元205的輸入端INPUT。亦即當(dāng)傳輸門201導(dǎo)通輸入信號INP 至節(jié)點(diǎn)N2時(shí)，通過升壓電容203的電荷耦合效應(yīng)，節(jié)點(diǎn)N3的電壓等于輸入信 號INP加上分壓電壓(0.1V)。此詳細(xì)工作將于下面描述。
分壓單元204根據(jù)控制信號pulse—in決定是否將分壓電壓傳送至節(jié)點(diǎn)N3。 分壓單元204包括兩個(gè)電阻Rl及R2與兩個(gè)晶體管M5及M6。電阻Rl的第一 端連接至電壓源VDD，第二端連接至晶體管M6的漏極端與電阻R2的第一端。 電阻R2的第一端連接至晶體管M6的漏極端與電阻R1的第二端，第二端連接 至晶體管M5的漏極端。
晶體管M6的柵極端連接至控制信號pulse—in，漏極端連接至電阻Rl的第 二端與電阻R2的第一端，源極端連接至節(jié)點(diǎn)N3。晶體管M5的柵極端連接至 控制信號pulsejn，漏極端連接至電阻R2的第二端，源極端連接至地。
當(dāng)控制信號pulse—in為邏輯高電位時(shí)，電阻R1及R2對電壓源進(jìn)行分壓， 導(dǎo)通的晶體管M6會將分壓電壓傳送至節(jié)點(diǎn)N3。分壓電壓的值由電阻Rl及R2 的電阻比值而定。下面，以分壓電壓為O.IV為例說明，但本實(shí)施例并不受限于 此。當(dāng)控制信號pulsejn為邏輯低電位時(shí)，晶體管M6為關(guān)閉，故節(jié)點(diǎn)N3不 受分壓單元204的影響。
接收單元205包括兩個(gè)輸入端與一個(gè)輸出端。第一輸入端INPUT連接至 節(jié)點(diǎn)N3。第二輸入端VREF則連接至參考電壓VREF。在本實(shí)施例中，此參考 電壓VREF比如為0.85V。輸出端輸出信號outp。接收單元205將第一輸入端 INPUT所接收的電壓與第二輸入端VREF的參考電壓VREF作比較。若第一輸 入端INPUT所接收的電壓比第二輸入端VREF的參考電壓VREF高，則輸出 端輸出邏輯高電位(比如，電壓為1.5V)的輸出信號outp。若第一輸入端INPUT 所接收的電壓比第二輸入端VREF的參考電壓VREF低，則輸出端輸出邏輯低
電位(比如，0V)的輸出信號outp。
控制信號pulse一in的產(chǎn)生方式如圖3所示?？刂菩盘柈a(chǎn)生器300包括兩個(gè) 反相器INV2及INV3、 一個(gè)晶體管M8與兩個(gè)NOR門NORl及NOR2?？刂?信號產(chǎn)生器300產(chǎn)生控制信號pulsejn以控制傳輸門201、下拉單元202與分 壓單元204。
反相器INV2輸入端接收自接收單元205的輸出信號outp，輸出端連接至 晶體管M8的柵極端與NOR門NORl的第二輸入端。晶體管M8的源極端與漏 極端相連至地，柵極端則連接至反相器INV2的輸出端與NOR門NORl的第二
輸入端。
NOR門NORl的第一輸入端連接至接收單元205的輸出信號outp，第二 輸入端連接至晶體管M8的柵極端與反相器INV2的輸出端，輸出端則連接至 NOR門NOR2的第一輸入端。NOR門NOR2的第一輸入端連接至NOR門NOR1 的輸出端，第二輸入端連接至電源啟動脈沖pjulse，輸出端連接至反相器INV3 的輸入端。反相器INV3的輸入端連接至NOR門NOR2的輸出端，輸出端則輸 出控制信號pulse一in。電源啟動脈沖pjulse為電源啟動的脈沖信號，如圖4所 示，在此電路啟動時(shí)，才會給予一脈沖信號。
由于晶體管M8的源極端與漏極端相連，因此可以把晶體管M8視作等效 電容。當(dāng)輸出信號outp為邏輯低電位時(shí)，NOR門NORl的第一輸入端為邏輯 低電位，而其第二輸入端因連接至反相器INV2的輸出端與晶體管M8的柵極， 且因晶體管M8視作等效電容，故由反相器INV2反相后的邏輯高電位會被晶 體管M8充電至地。所以NOR門NORl的第二輸入端會為邏輯低電位。故而， NOR門NORl會輸出邏輯高電位至NOR門NOR2的第一輸入端，而第二輸入 端的信號pjulse為邏輯低電位。故而，NOR門NOR2會輸出邏輯低電位至反 相器INV3，反相器INV3則將NOR門NOR2的輸出信號(邏輯低電位)反相為 邏輯高電位后，輸出至控制信號pulsejn。
但是當(dāng)晶體管M8充電至邏輯高電位后，此時(shí)NOR門NORl的第二輸入 端成為邏輯高電位，而NOR門NORl的第一輸入端仍然為邏輯低電位，故NOR 門NORl輸出邏輯低電位至NOR門NOR2的第一輸入端。而NOR門NOR2 的第二輸入端的信號p_pulse仍舊為邏輯低電位。故NOR門NOR2輸出邏輯高
電位至反相器INV3，而反相器INV3則將邏輯高電位反相為邏輯低電位，以輸 出至控制信號pulsejn。
因此，控制信號pulse—in在輸出信號outp轉(zhuǎn)態(tài)為邏輯低電位后，會進(jìn)行信 號轉(zhuǎn)態(tài)(如由邏輯低電位轉(zhuǎn)為邏輯高電位)并維持于邏輯高電位一段時(shí)間，之后， 即恢復(fù)邏輯低電位。另外，于電源啟動脈沖pjulse轉(zhuǎn)態(tài)為邏輯高電位時(shí)(也就 是，接收電路剛啟動時(shí))，控制信號pulse—in也會轉(zhuǎn)態(tài)為邏輯高電位。此外，基 本上，其余時(shí)間內(nèi)，控制信號pulse一in維持于邏輯低電位。
圖4顯示本實(shí)施例接收電路中各時(shí)段的信號波形。分別以各時(shí)段T1、 T2、 T3、 T4、 T5與T6作詳細(xì)說明。時(shí)段Tl為電源開始啟動的狀態(tài)，此時(shí)，電源 啟動脈沖pjulse為邏輯高電位，因此控制信號pulse—in為邏輯高電位。故此， 傳輸門201將不導(dǎo)通輸入信號INP至節(jié)點(diǎn)N2，下拉單元202將節(jié)點(diǎn)N2的電壓 下拉至0電位，且分壓單元204將分壓電壓0.1V傳送至節(jié)點(diǎn)N3，而使升壓電 容203充電至0.1V。所以，如圖4所示，在T1時(shí)，N2與N3為OV與O.IV。 此時(shí)接收電路200的輸入信號INP為0.575V，輸出信號outp為0V。
在時(shí)段T2時(shí)，電源啟動脈沖pjulse已為邏輯低電位，由于輸出信號outp 也為邏輯低電位，因此控制信號pulse—in為邏輯低電位。故此，傳輸門201將 導(dǎo)通輸入信號INP至節(jié)點(diǎn)N2，下拉單元202將不再下拉節(jié)點(diǎn)N2的電壓，分壓 單元204也不再將分壓電壓0.1V傳送至節(jié)點(diǎn)N3，而使升壓電容203將節(jié)點(diǎn)N2 的電壓推動傳送至節(jié)點(diǎn)N3。所以，如圖4所示，在T2時(shí)，N2信號會是輸入 信號INP的電壓0.575V， N3的信號會是輸入信號INP加上升壓電容203所儲 存的電壓O.IV而為0.675V。且接收電路200的輸入信號INP為0.675V，輸出 信號outp依然為0V。
在時(shí)段T3時(shí)，輸入信號INP轉(zhuǎn)為邏輯高電位(0.925V)。此時(shí)控制信號 pulse—in依舊為邏輯低電位。故傳輸門201將導(dǎo)通輸入信號INP至節(jié)點(diǎn)N2，下 拉單元202將不再下拉節(jié)點(diǎn)N2的電壓至0電位，分壓單元204也不再將分壓 電壓0.1V傳送至節(jié)點(diǎn)N3，而使升壓電容203將節(jié)點(diǎn)N2的電壓推動傳送至節(jié) 點(diǎn)N3。所以，如圖4所示，在T3時(shí)，N2信號會是輸入信號INP的電壓0. 925V， N3的信號會是輸入信號INP加上升壓電容203所儲存的電壓0.1V而為1.025V。 而接收電路200的輸出信號outp為1.5V。
在時(shí)段T4時(shí)，接收電路200的輸入信號INP再度轉(zhuǎn)態(tài)為邏輯低電位 (0.575V)，而輸出信號outp也為邏輯低電位。故控制信號pulsejn為邏輯高電 位，使傳輸門201不導(dǎo)通輸入信號INP至節(jié)點(diǎn)N2，下拉單元202將再次下拉 節(jié)點(diǎn)N2的電壓至0電位，分壓單元204也將分壓電壓0.1V再次傳送至節(jié)點(diǎn) N3，并使升壓電容203重置且重新充電。所以，如圖4所示，在T4時(shí)，N2與 N3信號會是OV與O.IV。而此時(shí)電源啟動脈沖p_pulse依舊為邏輯低電位。
在時(shí)段T5時(shí)，當(dāng)輸出信號outp已持續(xù)為邏輯低電位一段時(shí)間，此時(shí)控制 信號pulse—in已從邏輯高電位轉(zhuǎn)態(tài)為邏輯低電位，且輸入信號INP仍舊為 0.575V電壓。傳輸門201導(dǎo)通輸入信號INP至節(jié)點(diǎn)N2，下拉單元202將不再 下拉節(jié)點(diǎn)N2的電壓至0電位，分壓單元204也不再將分壓電壓O.IV傳送至節(jié) 點(diǎn)N3，升壓電容203將節(jié)點(diǎn)N2的輸入信號INP推動傳送至節(jié)點(diǎn)N3。所以， 如圖4所示，在T5時(shí)，N2信號會是輸入信號INP的電壓0.575V， N3的信號 會是輸入信號INP加上升壓電容203所儲存的電壓0.1V而為0.675V。而此時(shí) 電源啟動脈沖p_pulse依舊為邏輯低電位。
在時(shí)段T6時(shí)，接收電路200的輸入信號INP轉(zhuǎn)態(tài)為邏輯高電位(0.925V)。 此時(shí)控制信號pulse—in依舊維持在邏輯低電位。故傳輸門201將導(dǎo)通輸入信號 INP至節(jié)點(diǎn)N2，下拉單元202將不再下拉節(jié)點(diǎn)N2的電壓至O電位，分壓單元 204也不再將分壓電壓0.1V傳送至節(jié)點(diǎn)N3，而使升壓電容203將節(jié)點(diǎn)N2的電 壓推動傳送至節(jié)點(diǎn)N3。所以，如圖4所示，在T6時(shí)，N2信號會是輸入信號 INP的電壓(O. 925V)， N3的信號會是輸入信號INP加上升壓電容203所儲存的 電壓0.1V而為1.025V。而接收電路200的輸出信號outp為1.5V。
綜上所述，本實(shí)施例借由升壓電容203來達(dá)到將接收器的輸入電壓(INPUT) 提升，使接收器的輸出信號outp的工作周期能夠達(dá)到全振幅。并借由控制信號 pulsejn控制傳輸門201、下拉單元202與分壓單元204是否導(dǎo)通，而使升壓電 容203做到推動傳導(dǎo)、充電、重置與重新充電等功能。使接收電路能更有效率 地將輸入信號INP完整提升0.1V，而不會有漏電流、電流不足等問題產(chǎn)生。
雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善， 因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1.一種接收電路，其特征在于，包括一傳輸門，具有接收一輸入信號的一輸入端，耦接至一第一節(jié)點(diǎn)的一輸出端，以及耦接至一控制信號的一控制端，該傳輸門根據(jù)該控制信號而決定是否導(dǎo)通該輸入信號；一下拉單元，根據(jù)該控制信號而決定是否將該第一節(jié)點(diǎn)的電壓下拉；一升壓電容，具有耦接至該第一節(jié)點(diǎn)的一第一端與耦接至一第二節(jié)點(diǎn)的一第二端；一分壓單元，受控于該控制信號，該分壓單元將一參考電壓分壓以將一分壓電壓送至該第二節(jié)點(diǎn)；以及一接收單元，具有耦接至該第二節(jié)點(diǎn)的一第一輸入端，耦接至一電壓源的一第二輸入端，及用于輸出一輸出信號的一輸出端；其中，該第二節(jié)點(diǎn)的邏輯高電位與邏輯低電位皆高于該輸入信號的邏輯高電位與邏輯低電位。
2. 如權(quán)利要求1所述的接收電路，其特征在于，該分壓單元包括 一第一電阻，具有 一第一端，耦接至該參考電壓，以及一第二端； 一第二電阻，具有 一第一端，耦接至該第一電阻的該第二端，以及一第一 ^山一順；一第一晶體管，具有 一第一端，耦接至接地； 一第二端，耦接至該第二 電阻的該第二端；以及一控制端，耦接至該控制信號；以及一第二晶體管，具有 一第一端，耦接至該第二節(jié)點(diǎn)； 一第二端，耦接至 該第一電阻的該第二端與該第二電阻的該第一端；以及一控制端，耦接至該控 制信號。
3. 如權(quán)利要求1所述的接收電路，其特征在于，該下拉單元包括一第三晶 體管，其具有 一第一端，耦接至接地； 一第二端，耦接至該第一節(jié)點(diǎn)；以及 一控制端，耦接至該控制信號。
4. 如權(quán)利要求1所述的接收電路，其特征在于，還包括一第一反相器，將 該控制信號反相后，送至該傳輸門的該控制端。
5. 如權(quán)利要求1所述的接收電路，其特征在于，還包括一控制信號產(chǎn)生器， 其根據(jù)一電源啟動脈沖與該輸出信號而產(chǎn)生該控制信號。
6. 如權(quán)利要求5所述的接收電路，其特征在于，該控制信號產(chǎn)生器包括 一第二反相器，具有 一輸入端，耦接至該輸出信號；以及一輸出端； 一第四晶體管，具有互相耦接的一第一端與一第二端；以及一控制端，耦接至接地；一第一NOR門，具有 一第一輸入端，耦接至該輸出信號； 一第二輸入 端，耦接至該第二反相器的該輸出端；以及一輸出端；一第二NOR門，具有 一第一輸入端，耦接至該第一NOR門的該輸出端； 一第二輸入端，耦接至該電源啟動脈沖；以及一輸出端；以及一第三反相器，具有 一輸入端，耦接至該第二 NOR門的該輸出端；以 及一輸出端，輸出該控制信號。
7. —種升壓電路，適用于一半導(dǎo)體存儲器的一接收電路，其特征在于，該 升壓電路包括一傳輸門，根據(jù)一控制信號而決定是否導(dǎo)通一輸入信號； 一下拉單元，根據(jù)該控制信號而決定是否將一第一節(jié)點(diǎn)的電壓下拉； 一升壓電容，具有耦接至該第一節(jié)點(diǎn)的一第一端與耦接至一第二節(jié)點(diǎn)的 一第二端；一分壓單元，根據(jù)該控制信號，該分壓單元決定是否將一參考電壓分壓以 將一分壓電壓傳導(dǎo)至該第二節(jié)點(diǎn)；以及一控制信號產(chǎn)生器，根據(jù)該接收電路的一電源啟動狀態(tài)與該接收電路的一 輸出信號而產(chǎn)生該控制信號；其中，該第二節(jié)點(diǎn)上的信號當(dāng)成該接收單元的一輸入信號；通過該升壓電容的電容耦合效應(yīng)，該接收單元的該輸入信號的邏輯高電位 與邏輯低電位皆高于該升壓電路的該輸入信號的邏輯高電位與邏輯低電位。
8. 如權(quán)利要求7所述的升壓電路，其特征在于，當(dāng)該接收電路的該輸出信 號轉(zhuǎn)態(tài)時(shí)，該控制信號產(chǎn)生器產(chǎn)生邏輯高電位的該控制信號。
9. 如權(quán)利要求7所述的升壓電路，其特征在于，當(dāng)該接收電路啟動時(shí)，該 控制信號產(chǎn)生器產(chǎn)生邏輯高電位的該控制信號。
10. 如權(quán)利要求7所述的升壓電路，其特征在于，該傳輸門具有接收該輸 入信號的一輸入端，耦接至該第一節(jié)點(diǎn)的一輸出端，以及耦接至該控制信號的 該控制端。
11. 如權(quán)利要求7所述的升壓電路，其特征在于，該分壓單元包括第一端，耦接至該參考電壓，以及一第二端； 第一端，耦接至該第一電阻的該第二端，以及一第一第一端，耦接至接地； 一第二端，耦接至該第二 電阻的該第二端；以及一控制端，耦接至該控制信號；以及一第二晶體管，具有 一第一端，耦接至該第二節(jié)點(diǎn)； 一第二端，耦接至 該第一電阻的該第二端與該第二電阻的該第一端；以及一控制端，耦接至該控 制信號。
12. 如權(quán)利要求7所述的升壓電路，其特征在于，該下拉單元包括一第三晶 體管，其具有 一第一端，耦接至接地； 一第二端，耦接至該第一節(jié)點(diǎn)；以及 一控制端，耦接至該控制信號。
13. 如權(quán)利要求7所述的升壓電路，其特征在于，還包括一第一反相器，將 該控制信號反相后，送至該傳輸門的該控制端。
14. 如權(quán)利要求7所述的升壓電路，其特征在于，該控制信號產(chǎn)生器包括 一第二反相器，具有 一輸入端，耦接至該接收電路的該輸出信號；以及一輸出端；一第四晶體管，具有互相耦接的一第一端與一第二端；以及一控制端， 耦接至接地；一第一NOR門，具有 一第一輸入端，耦接至該輸出信號； 一第二輸入 端，耦接至該第二反相器的該輸出端；以及一輸出端；一第二NOR門，具有 一第一輸入端，耦接至該第一NOR門的該輸出端; 一第二輸入端，耦接至該電源啟動脈沖；以及一輸出端；以及一第三反相器，具有 一輸入端，耦接至該第二 NOR門的該輸出端；以 及一輸出端，輸出該控制信號。一第一電阻，具有一 一第二電阻，具有一一第一晶體管，具有
全文摘要
本發(fā)明涉及一種接收電路，包括傳輸門、下拉單元、升壓電容、分壓單元與接收單元。傳輸門根據(jù)控制信號決定是否導(dǎo)通輸入信號。下拉單元根據(jù)控制信號決定是否將升壓電容的一端點(diǎn)電壓下拉。升壓電容升壓接收單元的輸入電壓。分壓單元受控于控制信號并將一分壓電壓傳送至升壓電容的另一端點(diǎn)。當(dāng)有輸入信號時(shí)，升壓電容升壓此輸入信號，克服晶體管的臨界電壓太過所引起的電流不夠的問題，而使接收單元可達(dá)到全振幅。
文檔編號H03K19/0175GK101373631SQ20071014850
公開日2009年2月25日 申請日期2007年8月23日 優(yōu)先權(quán)日2007年8月23日
發(fā)明者賴榮欽 申請人:南亞科技股份有限公司