專利名稱：基于電壓供給調(diào)制振蕩器頻率的方法和電力管理體系結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于基于電壓供給調(diào)制頻率的方法和系統(tǒng)，并且更特別地， 涉及基于電壓供給調(diào)制振蕩器頻率的方法和電力管理體系結(jié)構(gòu)。
背景技術(shù)：
對于在低或超低電力環(huán)境中的^Mt而言，重要的是能夠在可變電力供 給下操作。低電力環(huán)境的例子包括射頻識別(RFID)應(yīng)用，以及測量結(jié)構(gòu) 中的振動的設(shè)備。在這樣的設(shè)備中，并非罕見的是從例如像光、振動等這 樣的外部源收集有限和間歇數(shù)量的能量。在保持波形因數(shù)(form factor) 和低成本的嘗試中，該設(shè)備并不具有典型的電源，例如，AC(交流)適配 器、電池、大電容器或其它蓄電設(shè)備(supply storage device)。由于在這 些設(shè)備中缺乏任何典型的電源，可用電力與供給電壓一樣是間歇的，并且 因而，必須改變邏輯時鐘頻率來滿足時序.控制負(fù)載(邏輯)以便高效使用電壓供給變化是復(fù)雜的，并且在該復(fù) 雜控制中所使用的工藝和電路消耗能量。獨立地控制電壓和頻率需要這樣 的處理器(或狀態(tài)機)定序(sequencing)，即該處理器(或狀態(tài)機)定 序確保所有的頻率i殳置都可以由對應(yīng)的電壓支持.另外，在具有不精確容 差(inexact tolerance)的環(huán)境中使用該類型的控制會造成對可用電力的低 效使用。更具體地，在已知的系統(tǒng)中，有必要構(gòu)建頻率查找表，其包括支持相 應(yīng)電壓的頻率的列表.然而，因為電壓與頻率之間的關(guān)系不是直觀函數(shù)， 即頻率和電壓不具有線性關(guān)系，所以構(gòu)建這樣的查找表并非無足輕重的任 務(wù)。為了構(gòu)建查找表，因而有必要在不同電壓對每個電路進行復(fù)雜的時序
分析以確定相應(yīng)的頻率。然后，該時序分析可以用于創(chuàng)建頻率查找表。同樣，狀態(tài)機或處理器可以用于確定所需要的電壓/頻率關(guān)系。然而， 狀態(tài)機或處理器的使用在電力消耗上是非常昂貴的。當(dāng)然，這將降低設(shè)備的整體性能。同樣，狀態(tài)機的使用是非常復(fù)雜的，因為其需要許多電i^L 術(shù)。借助于更具體的例子，在當(dāng)前的系統(tǒng)中，對于當(dāng)前給定性能電力消耗， 為了最小化電力，兩種控制是必要的，電壓和時鐘頻率。該控制可以是內(nèi) 部或外部的。必須小心控制電壓和時鐘頻率以確保時鐘頻率可以由任意給定電壓支持。如圖1所示，內(nèi)部或外部控制向DAC和分頻器提供控制。 在該例中，邏輯芯片由可編程電源驅(qū)動。當(dāng)希望低電力^Mt時(權(quán)衡最大 性能)，可以(通過振蕩器/分頻器)降低時鐘頻率，而這又允許降低電力 供給。在這樣的系統(tǒng)中，在不首先降低時鐘頻率的情況下，不能夠降低供 給電壓。如果在不首先降低時鐘頻率的情況下降低了供給電壓，則將不滿足時序。在這樣的已知系統(tǒng)中，振蕩器頻率并不跟蹤電源；而是通過受控 邏輯和外部邏輯控制器來控制電源和成振蕩器/分頻器。發(fā)明內(nèi)容在本發(fā)明的第一方面， 一種用于基于電壓供給調(diào)制振蕩器頻率的系統(tǒng) 包括具有邏輯操作頻率的邏輯單元，以及產(chǎn)生自調(diào)節(jié)時鐘以便與所述邏 輯IMt頻率相匹配的設(shè)備。所述設(shè)備被配置以使用供給電壓作為獨立變量， 以便對所述供給電壓中的不同電壓變化優(yōu)化設(shè)備^lt。在本發(fā)明的另一方面， 一種系統(tǒng)包括具有邏輯^作頻率的邏輯單元，操作充分匹配的模塊。在本發(fā)明的又一方面， 一種用于確定電路中最慢路徑的方法包括對 于從Vmin到Vmax，找到具有最壞情況余量(worst case slack)的^§4^ 以及提取和M所述具有最壞情況余量的路徑的路徑數(shù)據(jù)。當(dāng)找到最后的 工藝拐點(process corner )并且VDD=Vmax時，該工藝創(chuàng)建并JL改置反饋
參考路徑到所述電路中。


圖l表示需要兩點控制的常規(guī)系統(tǒng)； 圖2根據(jù)本發(fā)明的實施例示出了示例性控制流程圖； 圖3根據(jù)本發(fā)明的實施例示出了示例性電路布圖； 圖4根據(jù)本發(fā)明的實施例示出了示例性電路布圖； 圖5根據(jù)本發(fā)明的實施例示出了示例性電路布圖； 圖6依照本發(fā)明的實施例示出了使用倍頻器的示例性時序； 圖7根據(jù)本發(fā)明的實施例示出了示例性電路布圖； 圖8祁*據(jù)本發(fā)明的實施例示出了示例性電路布圖； 圖9^fl據(jù)本發(fā)明的實施例示出了示例性電路布圖； 圖IO根據(jù)本發(fā)明的實施例示出了示例性電路布圖； 圖11示出了在流水線定時(pipeline clocking)中時鐘之間的異相校 準(zhǔn)(out of phase alignment);圖12根據(jù)本發(fā)明的實施例示出了示例性電路布圖；以及 圖13是實現(xiàn)^L據(jù)本發(fā)明的實施例的步驟的流程圖。
具體實施方式
本發(fā)明涉及一種用于基于電壓供給調(diào)制頻率的方法和系統(tǒng)，并且更特 別地，涉及基于電壓供給調(diào)制振蕩器頻率的方法和電力管理體系結(jié)構(gòu).本 發(fā)明的系統(tǒng)和方法降低了復(fù)雜度以及消耗能量的附加控制電路。本發(fā)明的 系統(tǒng)和方法還對控制消除了很多不精確容差，這些不精確容差減弱了對電 力的高效使用。在實施例中，本發(fā)明的系統(tǒng)和方法被配置以便以模擬設(shè)備操作的方式、 基于供給電壓調(diào)制振蕩器的頻率。借助于例子，振蕩器(頻率/電源)的傳 遞函數(shù)(transfer function)可以是具有參考電路/躲以便g設(shè)備械的 閉環(huán)或者開環(huán)(編程于振蕩器電路中)。
在實施例中，如下文較為詳細(xì)討論的，存在若干選項以實現(xiàn)在設(shè)計、 時序分析和時序優(yōu)化方面具有各種復(fù)雜度級別的本發(fā)明的功能性。例如，本發(fā)明包括(i) 在開環(huán)系統(tǒng)中，監(jiān)控供給電壓并且選擇對應(yīng)的頻率(算法/表驅(qū)動)；(ii) 驅(qū)動系統(tǒng)時鐘的環(huán)形振蕩器(RO),其中RO正流出(runoff) 與邏輯相同的供給；(m)作為(ii)的細(xì)化，在RO中復(fù)制"慢速路徑(slowpath)";(iv) 作為(iii)的細(xì)化，基于供給電壓將多個"慢速"路徑接入RO;(v) 作為(vi)的細(xì)化，自動選擇最慢路徑；(vi) 作為(v)的細(xì)化，基于時鐘相位或躍遷方向(transition direction)選擇最'艮5$4圣；和/或(vii) 作為(v)或(vi)的細(xì)化，在跟蹤關(guān)鍵路徑(critical path) 的操作時，抽樣邏輯可以被移近將要被監(jiān)控或者驅(qū)動不同電力島上的振蕩 器的電路。圖2示出了實現(xiàn)本發(fā)明實施例的、說明性的一般流程圖。圖2 (以及 文中所描述的其它流程圖)可以同樣代表本發(fā)明的高級框圖，圖2 (以及 文中所描述的其它流程圖)的步驟可以M戶機服務(wù)器關(guān)系中的服務(wù)器實 現(xiàn)和執(zhí)行，或者它們可以在具有傳送到用戶工作站的^^作信息的用戶工作 站上運行。另外，本發(fā)明可以采取全硬件實施例、全軟件實施例或既含硬 件又含軟件元素的實施例的形式。在實施例中，以軟件實現(xiàn)本發(fā)明，其包括但不限于固件、常駐軟件、 微碼等。另外，本發(fā)明可以采取可訪問于計算機可用或計算機可讀介質(zhì)的 計算機程序產(chǎn)品的形式，該計算機可用或計算機可讀介質(zhì)提供由計算機或 任何指令執(zhí)行系統(tǒng)使用的或者與計算機或任何指令執(zhí)行系統(tǒng)結(jié)^^吏用的程 序代碼。對于該描述來說，計算機可用或計算機可讀介質(zhì)可以是能夠容納、 存儲、通信、傳播或傳送由指令執(zhí)行系統(tǒng)、體系或設(shè)備使用的或者與指令 執(zhí)行系統(tǒng)、體系或設(shè)備結(jié)>^吏用的程序的任何體系。介質(zhì)可以是電子、磁
性、光學(xué)、電磁、紅外或半導(dǎo)體系統(tǒng)(或體系或設(shè)備)或者傳^Nh質(zhì)。計 算機可讀介質(zhì)的例子包括半導(dǎo)體或固態(tài)存儲器、磁帶、可裝卸計算^ut盤、隨機訪問存儲器(RAM)、只讀存儲器(ROM)、硬磁盤和光盤。光盤 的當(dāng)前的例子包括只讀光盤存儲器(CD-ROM)、讀/寫光盤(CD-R/W) 和DVD。返回參照圖2，在步驟200，做出降低由設(shè)備消耗的電力的決策。在步 驟205，依照本發(fā)明改變電壓。類似地，在步驟210，做出提高由設(shè)備消耗 的電力的決策。在步驟215，依照本發(fā)明改變電壓。如所示出的，由于頻 率是依照本發(fā)明而被自動改變的，因此可以在不涉及頻率查找的情況下改 變電壓，并且同樣地，也不存在對常規(guī)系統(tǒng)中所指出的復(fù)雜電路或其它缺 點的要求。圖3示出了可用于實現(xiàn)本發(fā)明的方面的示例性電路布圖，圖3的電路 布圖100被提Wt為說明性例子。因此，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解 其它的電路布圖也可以用于實現(xiàn)本發(fā)明。在示例性電路布圖100中，時鐘 頻率由可用電力(電壓)直接控制。在該實現(xiàn)中，本發(fā)明包括驅(qū)動系統(tǒng)時 鐘(邏輯單元)110的壓控振蕩器(VCO) 105，其中VCO傳遞函數(shù)會與 邏輯單元110的邏輯IMt相匹配.在實施例中，將傳遞函數(shù)設(shè)計到VCO 電路中，可選地，直接從VCO105可以測量電壓并且使用表來選擇合適的 頻率.更具體地，在圖3所示出的實施例中，電路100對于給定性能簡化了 控制并且最小化電力.以這種方式，使用VCO 105固有的供給電壓/頻率 關(guān)系，通過Vdd拔^供對用于系統(tǒng)的VCO頻率的控制的設(shè)計。該實施例還 利用了單片VCO 105與邏輯單元110之間耦合的性能(延遲和頻率)。如 本領(lǐng)域的普通技術(shù)人員在閱讀和理解了本公開之后可以實現(xiàn)的那樣，將 VCO 105與邏輯單元110之間延遲和頻率的耦合沒計到用于優(yōu)化電力性能 的電路中。因而，使用本發(fā)明的系統(tǒng)，可以基于Vdd調(diào)節(jié)頻率，例如，Vdd 的減小將導(dǎo)致頻率的減小，以及Vdd的增大將導(dǎo)致頻率的增大.圖4依照本發(fā)明示出了另一示例性電路布圖，在該實現(xiàn)中，環(huán)形振蕩
器(RO) 115用于實現(xiàn)本發(fā)明。在該實現(xiàn)中，RO 115可以包括一系列變 換器(invertor)，其對于給定電壓會使振蕩器頻率與邏輯單元110的iUL 相匹配。也就是說，在實現(xiàn)中，僅使用供給電壓作為變量，ROU5將會在 與邏輯單元110相同或大致相同的頻率成環(huán)(ring)。 在圖4的實施例中，Cycle Time (周期時f司)=Tlongestpath (最姊徑)+ guardband (防護帶)。 在實現(xiàn)中，周期時間是鎖存器到鎖存器(latch to latch)延遲，Tlongestpath 是最長邏輯JS^圣，其將充當(dāng)限制因子，并且防護帶是配線中的延遲。最長 邏輯路徑將在RO 115上設(shè)置限制以使其本身決不運行得比電路快。本領(lǐng) 域的技術(shù)人員應(yīng)當(dāng)理解到，邏輯對于給定電壓應(yīng)當(dāng)盡可能的快，但是不應(yīng) 當(dāng)比對于給定電壓的給定頻率更快。在實施例中，最長路徑是通it^邏輯 單元110復(fù)制設(shè)計數(shù)據(jù)并將其插入RO 115中而創(chuàng)建的。圖5依照本發(fā)明示出了另一示例性電路布圖。在該實現(xiàn)中，RO 115 具有一般標(biāo)為參考數(shù)字118的"慢速路徑"反饋。更特別地是，在圖4的 RO的變體中，該實施例使用在時序分析中找到的最長路徑來創(chuàng)建將1^ 實際電路的復(fù)制路徑118。在圖5所示出的實施例中，路徑118復(fù)制于在 時序分析中找到的最壞情況路徑。以這種方式，通過添加反饋路徑(例如， 配線)118到RO 115，就有可能將附加延遲添加到電路中。反饋路徑118 (或RO 115)可以包括被設(shè)計成對諸如溝道長度(或疊 加電容(overlap capacitance)，或者對特定應(yīng)用來說關(guān)鍵的其它參數(shù))的 關(guān)鍵工藝M敏感的控制結(jié)構(gòu)，以便進一步調(diào)諧ROU5。還可以選擇在反 饋路徑118中所使用的電路來跟蹤特定工藝參數(shù)中的變化(或隨時間的性 能偏移).在實施例中，可以調(diào)整或調(diào)節(jié)(即，通過添加/刪除階段)反饋路徑118 (或ROU5),這可以數(shù)字地、利用熔絲或在設(shè)計中物理地完成。如果所 希望的是使RO 115跟蹤特殊的工藝^lt，則可以進行該調(diào)整/調(diào)節(jié)以強調(diào) 特定的敏感性。同樣，設(shè)想可以接通/斷開各種調(diào)整選項，各使得RO 115 對特定的工藝參數(shù)敏感。這樣的例子包括極短或極長溝道設(shè)備、柵電容對比疊加電容，低vt設(shè)備對比高vt設(shè)備，等等。有可能在邏輯路徑附a置參考(例如，RO和反饋路徑)以最小化跨芯片差異。此外，如參照圖5 所示出的，RO 115可以包括具有串聯(lián)的"NAND (與非)"門和"NOR (或非)"門的單個>^相器(inverter)(形成奇數(shù)個變換器)。這是調(diào)諧 RO 115的眾多不同的選項之一。在任選的實施例中，可以將倍頻器120插入到RO 115與邏輯單元110 之間。在該實施例中，可能已經(jīng)使RO 115變得敏感從而在兩倍所需頻率 成環(huán)。但是，通過使用倍頻器120，將糾正頻率在對于所設(shè)計的邏輯單元 合適的頻率運行。這樣應(yīng)當(dāng)理解到，在該任選實現(xiàn)中，倍頻器120將如圖 6中所圖示的在每個躍遷處提供脈沖。圖7依照本發(fā)明示出了另一示例性電路布圖。在圖7的實施例中，RO 115具有可開關(guān)的"慢速^"反饋。在圖7的實施例中，在最慢路徑可 能不唯一的情況下，可以選擇若干路徑用于監(jiān)控，其中將當(dāng)前條件下的最 慢i^f圣接入環(huán)形振蕩器的反饋循環(huán)。在這種情況下，可以在各種電壓下使 用時序分析以確定最慢路徑并且接入其"雙重"參考路徑。在圖7的實施例中，三條路徑，A、 B和C,代表可以在時序分析中 顯現(xiàn)的5M^長度和邏輯的不同的混合。在該例中，路徑"A"代表由邏輯 延遲所支配的長路徑，路徑"B"代表由連線長度所支配的路徑，而路徑 "C"代表作為路徑"A"和路徑"B"的混合的路徑，可以從供給電壓上 的最壞情況時序拐點(timing corner)選擇路徑"A" 、 "B"和"C"。 在這樣的情形下，抽樣/數(shù)字化供給電壓并且基于電源電壓選擇正確的反饋 路徑。在該例中，由于電膝故配置以在開關(guān)之前等待所有路徑積累，因此 會自動選捧最壞情況路徑。在任選的實施例中，可以將倍頻器120插入到 RO 115與邏輯單元110之間。圖8依照本發(fā)明示出了另一示例性電路布圖。在圖8的實施例中，通 過使用邏輯^^r測最慢路徑，可以消除對"關(guān)鍵"5M^的切換，在該例中， 在RO 115與邏輯單元110之間的路徑中提供置位/復(fù)位鎖存器125。在任 選的實施例中，可以將倍頻器120插入到置位/復(fù)位鎖存器125與邏輯單元110之間。在置位(S)的輸入處是"AND (與)"門130，并且在復(fù)位(R)的 輸入處是"NOR (非或)"門135。因而，"AND"門130的輸出將提供 信號給置位(S)，并且在"NOR"門135的輸出處將提供給復(fù)位(R)的 信號。在某種^組合的情況下將三條路徑，A、 B、 C，選為是關(guān)鍵的。 在該實施例中，將關(guān)鍵路徑的上升沿提供給"AND"門130,從而使得最 慢路徑控制"AND"門130到置位/復(fù)位鎖存器125的輸出。當(dāng)最后的路徑 產(chǎn)生由低到高的躍遷時，置位/復(fù)位鎖存器125的輸出變高。同樣地，在負(fù) 躍遷(negative transition )時，所有5$^都必須是"0"，以便滿足對置位 /復(fù)位鎖存器125的"NOR"(否定的"OR")變低。因此，"NOR"門 135的輸出是"l"，并且置位/復(fù)位鎖存器125的復(fù)位功能將信號復(fù)位為"0"。 另一方面，"AND"門130的輸出是"0"，并且置位/復(fù)位鎖存器125的 置位功能輸出"0"。因而，如應(yīng)當(dāng)理解到的，AND/OR門提供了關(guān)于最 慢躍遷的信息，并且置位/復(fù)位鎖存器125可以區(qū)分出上升沿和下降沿。圖9依照本發(fā)明示出了另一示例性電路布圖。在圖9的實施例中，可 以如上所述來選擇基于躍遷方向具有最慢路徑反饋的RO。例如，任選地， 可以基于時鐘相位或躍遷敏感性來選擇路徑.可以發(fā)現(xiàn)一些路徑僅在時鐘 的低相位(或"0" > "1"數(shù)據(jù)躍遷)或者時鐘的高相位(或"1" > "0" 躍遷)上具有"負(fù)余量(negative slack)"。在該情形下，只需要將所關(guān) 心的邊沿抽樣為"最壞情況"時序。在圖9的例子中，發(fā)現(xiàn)路徑"A"在時鐘低(上升沿)和時鐘高(下 降沿)上都具有"最壞情況余量"，因此其被包括在"1"和"0"兩條反 饋路徑上的參考路徑中。發(fā)現(xiàn)路徑"B"僅在時鐘高上引起負(fù)余量，因此 其不被包括在時鐘低"最壞情況"時序參考中。僅發(fā)現(xiàn)路徑"C"在時鐘 低時具有最壞情況余量，并且其僅被包括在上升沿測試中。仍然參照圖9，在RO 115與邏輯單元110之間的路徑中提供置位/復(fù) 位鎖存器125。在置位(S)功能的輸入處是"AND"門130，并且在復(fù)位 (R)功能的輸入處是"NOR"門135。在該例中，在"AND"門130處
的輸入路徑達(dá)到"l";而在"NOR"門處的輸入5M圣達(dá)到"0"。以這樣 的方式，并且如以上所討論的，電路可以在其允許時序的最后沿傳播通過 置位/復(fù)位鎖存器125之前等待"最壞"路徑。因此，在抽樣任意數(shù)目的路 徑之后，可以自動和動態(tài)地選擇最慢路徑，因而確保RO 115具有總是在 最長路徑處成環(huán)而與電壓無關(guān)的振蕩。圖10依照本發(fā)明示出了另一示例性電路布圖。更特別而言，參照圖 10,路徑da和db驅(qū)動"AND"門130，并且路徑C2a和C2b驅(qū)動"NOR" 門135。以這樣的方式，將路徑da和db饋送至置位/復(fù)位鎖存器125的 置位輸入；而將路徑Ch和C2b饋送至置位/復(fù)位鎖存器125的復(fù)位^"入。在實施例中，將^da、 Clb、 C2a和C2b中的反相器115a提供至正確的極性。由于變換器的放置和數(shù)目(例如，奇數(shù)個變換器)，在"AND"門 130處的輸入路徑達(dá)到"1"，并且在"NOR"門135處的輸入路徑達(dá)到"0"。 因此，"NOR"門135的輸出是"1"，并且置位/復(fù)位鎖存器125的復(fù)位 將信號復(fù)位為"0"。因而，如本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的，復(fù)位可以在 其輸出上將"0"轉(zhuǎn)換為"1"。另一方面，"AND"門130的輸出是"0"， 并且置位/復(fù)位鎖存器125的置位輸出"0"。如應(yīng)當(dāng)理解到的，在常規(guī)的單個電平閂鎖(levellatch)(透明鎖存器 (transparent latch))流水線中，如圖11所示，在獲得合適的時鐘負(fù)載 周期(duty cycle)和頻率方面存在固有的問題，即，時鐘C2是時鐘CI 的倒相(inverse)，然而對于給定電力的最優(yōu)頻率，這些時鐘的負(fù)載周期 需要在對應(yīng)的時鐘鎖存器(Cl-鎖存器或C2-鎖存器)之前與邏輯電路的延 &目關(guān)聯(lián)。為了對流水線定時中的這一固有問題進行彌補，在圖10的實施 例中，置位/復(fù)位鎖存器125的輸出會通過Cl饋送至反相器125a或者通過 C2饋送至緩沖器125b。反相器125a會將信號相移180度，以便提供在 Cl與C2之間具有適當(dāng)相位關(guān)系的時鐘速度。該結(jié)構(gòu)允許時鐘負(fù)栽周期以 及頻率在流水線的每個相位中與單獨的電路相匹配。圖12示出了使用圖8-10的實施例的置位/復(fù)位鎖存器125的另一示例 性電路布圖。在該實施例中，可以將參考電路140a、 140b和140c在它們
嘗試匹配的電路附近跨芯片移動。在這種情況下，參考電路處于分離的電力島140a、 140b和140c中，這些電力島在任意給定時間可以或可以不施 加電力。在實施例中，需要柵欄(fencing) 150來將非現(xiàn)用電路從振蕩器 ^J績環(huán)路斷開。圖13是實現(xiàn)本發(fā)明的步驟以確定最壞情況路徑的流程圖。在步驟 1300,設(shè)置工藝用于Vdd-Vmin到Vmax。在步驟1305，設(shè)置工藝以便， 找到對于Vmin的慢速拐點以;M"于Vmax的快速拐點(或者在Vmin到 Vmax之間的Vx的任何拐點)。在步驟1310，對于Vmin到Vmax找到 具有最壞情況余量的路徑。在步驟1315，對關(guān)于是否已經(jīng)找到與先前對該 工藝的實現(xiàn)中相同的路徑進行確定。如果未找到相同的路徑，那么系統(tǒng)在 步驟1320提取和M路徑數(shù)據(jù)，并且繼續(xù)到步驟1325。如果在步驟1315 找到了相同的路徑，則在步驟1325對關(guān)于路徑是否關(guān)聯(lián)于最后的工藝拐點 進行確定，如果其不是，那么工藝返回到步驟1310。如果其是最后的工藝 拐點，則在步猓1330對關(guān)于是否VDD = Vmax進行確定。如果VDD不等于 Vmax，則工藝返回到步驟1300。如果V加-Vmax，那么工藝在步驟1335 創(chuàng)建和放置反饋參考路徑。如現(xiàn)在應(yīng)當(dāng)理解的，本發(fā)明提供了一種體系結(jié)構(gòu)和方法，其使用VCO 或環(huán)形振蕩器(或類似的結(jié)構(gòu))來產(chǎn)生對于工藝/電壓變化優(yōu)化的自調(diào)節(jié)時 鐘。該體系結(jié)構(gòu)和方法被配置以使用供給電壓作為獨立變量來管理電力， 而同時優(yōu)化電力/工藝變化上的時鐘頻率。該體系結(jié)構(gòu)和方法使用被i殳計成 對諸如溝道長度(或疊加電容等)的關(guān)鍵工藝^t敏感的RO中的電路(門 和配線)。該方法包括用于選擇在動態(tài)電力控制/時鐘優(yōu)化中使用的關(guān)鍵電 路(路徑)的工藝步驟'可以選擇電路來跟蹤特定工藝^lt中的變化。如 果希望的話，可以使用多個反饋#來確保在全局定時(最慢#被選擇) 中顧及跨芯片的工藝變化?？梢曰谲S遷方向或時鐘相位動態(tài)地選擇#。 另夕卜，可以數(shù)字地、利用熔絲或者在設(shè)計中物理地調(diào)整或調(diào)節(jié)反饋路徑(振 蕩器反饋路徑)。如果所希望的是使振蕩器跟蹤特殊的工藝^t，則可以 完成該調(diào)整/調(diào)節(jié)以強調(diào)特定的敏感性?？梢越油?斷開各種調(diào)整選項，R 得振蕩器對特定的工藝參數(shù)敏感。雖然已經(jīng)根據(jù)示例性實施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員可 以認(rèn)識到本發(fā)明可以在修改的情況下并且在所附權(quán)利要求的精神和范圍內(nèi) 實施。
權(quán)利要求
1. 一種用于基于電壓供給調(diào)制振蕩器頻率的系統(tǒng)，其包括 具有邏輯操作頻率的邏輯單元；以及產(chǎn)生自調(diào)節(jié)時鐘以便與所述邏輯操作頻率相匹配的設(shè)備，所述設(shè)備被 配置以使用供給電壓作為獨立變量，以便對于所述供給電壓中不同的電壓 變化優(yōu)化i殳備^t。
2. 根據(jù)權(quán)利要求l的系統(tǒng)，其中所述設(shè)備是壓控振蕩器和環(huán)形振蕩器 之一，所述設(shè)備參數(shù)包括時鐘頻率，并且所述設(shè)備被配置以使用所述供給 電壓作為對所述時鐘頻率的控制。
3. 根據(jù)權(quán)利要求2的系統(tǒng)，其中所述壓控振蕩器具有與所述邏輯操作 相匹配的傳遞函數(shù)，并且所述環(huán)形振蕩器具有與所述邏輯操作相匹配的電 路，從而使得頻率與所述邏輯單元的速度對于給定電壓相匹配，
4. 根據(jù)權(quán)利要求3的系統(tǒng)，其中所述壓控振蕩器或環(huán)形振蕩器枕故置 以最小化跨芯片差異。
5. 根據(jù)權(quán)利要求2的系統(tǒng)，其中所述環(huán)形振蕩器包括至少一條反饋路 徑，所述至少一條反饋路徑包拾故配置成對關(guān)鍵工藝參數(shù)敏感的結(jié)構(gòu)。
6. 根據(jù)權(quán)利要求5的系統(tǒng)，其進一步包括用于調(diào)整所述至少一條反饋 路徑以強調(diào)特定敏感度的裝置。
7. 根據(jù)權(quán)利要求5的系統(tǒng)，其中所述反饋路徑是復(fù)制于在時序分析中 所找到的最壞情況的路徑。
8. 根據(jù)權(quán)利要求2的系統(tǒng)，其進一步包括被接入所述環(huán)形振蕩器的反 饋環(huán)路中的多條^^'
9. 根據(jù)權(quán)利要求7的系統(tǒng)，其中所述多條5g4圣^在時序分析中顯現(xiàn) 的路徑長度和邏輯的不同的混合。
10. 根據(jù)權(quán)利要求8的系統(tǒng)，其進一步包括置位/復(fù)位鎖存器，以便自 動選擇和切換到所述多條路徑的最慢路徑。
11. 根據(jù)權(quán)利要求10的系統(tǒng)，其進一步包括輸出信號至所述置位/復(fù)位鎖存器的"置位"功能的"與"門，以及輸出信號至所述置位/復(fù)位鎖存 器的"復(fù)位"功能的"或非"門，其中通過使用所述置位/復(fù)位鎖存器檢測所述最慢路徑來消除對路徑的切換，將所^徑的上升沿提供給所述"與"門，從而使得所述最慢路徑控 制所述"與"門的輸出，所述置位/復(fù)位鎖存器的輸出在最后的路徑產(chǎn)生由低到高的躍遷時變高，在負(fù)躍遷時，所^徑是"o"以滿足用于所述置位/復(fù)位鎖存器的"或"門變4氐，以及所述與門和所述或門提供關(guān)于所述最慢路徑的信息，并且所述置位/ 復(fù)位鎖存器區(qū)分上升沿和下降沿。
12. 根據(jù)權(quán)利要求2的系統(tǒng)，其進一步包括位于所述環(huán)形振蕩器與所 述邏輯單元之間的倍頻器。
13. 根據(jù)權(quán)利要求2的系統(tǒng)，其中正在驅(qū)動系統(tǒng)時鐘的環(huán)形振蕩器正 流出與所述邏輯單元相同的供給。
14. 一種系統(tǒng)，其包括 具有邏輯操作頻率的邏輯單元；以及用于僅使用供給電壓作為控制變量來優(yōu)化頻率以便與所述邏輯單元的 邏輯操作頻率充分匹配的裝置。
15. 根據(jù)權(quán)利要求14的系統(tǒng)，其中所述裝置是壓控振蕩器和環(huán)形振 蕩器之一，所述壓控振蕩器具有與所述邏輯操作相匹配的傳遞函數(shù)，并且 所述環(huán)形振蕩器具有與所述邏輯操作相匹配的電路，以便使用單個變量而 使頻率與所述邏輯單元的i4^對于給定電壓是匹配的.
16. 根據(jù)權(quán)利要求15的系統(tǒng)，其中所述環(huán)形振蕩器包括至少一條反 饋路徑，所述至少一條反饋路徑包括被配置成對關(guān)鍵工藝參數(shù)敏感的結(jié)構(gòu)。
17. 根據(jù)權(quán)利要求15的系統(tǒng)，其進一步包^L接入所述環(huán)形振蕩器 的^Jt環(huán)路中的多條路徑，所述多條路徑代表在時序分析中顯現(xiàn)的路徑長度和邏輯的不同的混合。
18. 根據(jù)權(quán)利要求17的系統(tǒng)，其進一步包括置位/復(fù)位鎖存器，以便 自動選擇和切換到所述多條路徑的最慢路徑。
19. 一種用于確定電路中的最慢^f圣的方法，其包括 對于Vmin到Vmax，找到具有最壞情況余量的路徑； 提取和保存所述具有最壞情況余量的路徑的#數(shù)據(jù);以及在找到最后的工藝拐點并且VDD=Vmax時，創(chuàng)建并ib改置反饋參考路 徑到所述電路中。
20. 根據(jù)權(quán)利要求19的方法，其進一步包括設(shè)置用于Vdd == Vmin 到Vmax的工藝以及用于找到對于Vmin的慢速拐點和對于Vmax的快速 拐點的工藝。
全文摘要
一種用于基于電壓供給調(diào)制邏輯時鐘振蕩器頻率的方法和系統(tǒng)。所述系統(tǒng)包括具有邏輯操作的邏輯單元，以及產(chǎn)生自調(diào)節(jié)時鐘以便與所述邏輯操作相匹配的設(shè)備。所述設(shè)備被配置以使用供給電壓作為獨立變量以便對于電壓變化優(yōu)化設(shè)備參數(shù)。
文檔編號H03B5/12GK101145757SQ200710149298
公開日2008年3月19日 申請日期2007年9月11日 優(yōu)先權(quán)日2006年9月12日
發(fā)明者C·B·雷納德, C·R·奧格爾維, K·J·古德諾, K·R·威廉姆斯, S·T·文特羅內(nèi) 申請人:國際商業(yè)機器公司