專利名稱：電平移位電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電平移位電路，且更特定言之，本發(fā)明特別涉及一種具 有低壓輸入級的電平移位電路。
背景技術(shù)：
圖l顯示了 一用于LCD (液晶顯示器)模塊的掃描驅(qū)動器中的現(xiàn)有電平移位 電路l,其將一低壓數(shù)字信號轉(zhuǎn)換為一高壓數(shù)字信號。電平移位電路l包含四 個彼此耦接的HV(高壓)M0S晶體管T1-T4。兩個HV PM0S晶體管T1及T2的源極接 收電源電壓VDDA(例如，9伏特或14伏特)。兩個HV腿OS晶體管T3及T4的源極 及基板(substrate)連接至接地電壓VSSA。當(dāng)將一具有低壓高邏輯狀態(tài)(例如， 3. 3伏特)的輸入信號IN施加于HV麗OS晶體管T3的4冊^l處時，HV PMOS晶體管 T2藉由導(dǎo)電(conductive)的HV NMOS晶體管T3將其4冊才及接地而^皮導(dǎo)通(turn on)。 HV NM0S晶體管T4藉由一施加于其柵極處的具有低壓低邏輯狀態(tài)(亦即， O伏特)的反相信號INB(輸入信號IN的反相信號)而被關(guān)閉(turn off)。因此， 輸出信號DDX顯示電源電壓VDDA的高壓高邏輯狀態(tài)。同時，HV PM0S晶體管T1 被關(guān)閉，且其柵極處于電源電壓VDDA下。亦即，低壓高邏輯狀態(tài)(例如，3.3 伏特)藉由電平移位電路l而被轉(zhuǎn)換為高壓高邏輯狀態(tài)(例如，9伏特或14伏 特)。當(dāng)輸入信號IN切換至低壓低邏輯狀態(tài)(亦即，O伏特)且反相信號INB切換 至低壓高邏輯狀態(tài)(例如，3. 3伏特)時，HV麗0S晶體管T3得以關(guān)閉且HV畫OS 晶體管T4得以導(dǎo)通。HV PM0S晶體管T1藉由導(dǎo)電的HV麗OS晶體管T4將其4冊極 接地而得以導(dǎo)通，且HV PMOS晶體管T2藉由使其4冊極經(jīng)由導(dǎo)電的HV NMOS晶體 管T1接收電源電壓VDDA而得以關(guān)閉。因此，輸出信號DDX顯示高壓低邏輯狀態(tài) (亦即，O伏特)。亦即，低壓低邏輯狀態(tài)(亦即，0伏特)藉由電平移位電路1 而被轉(zhuǎn)換為高壓低邏輯狀態(tài)(亦即，O伏特)。當(dāng)在一些低壓應(yīng)用(low-voltage appl ication)中反相信號INB自低壓低 邏輯狀態(tài)切換至低壓高邏輯狀態(tài)(亦即，自0伏特切換至約1.6伏特)時，不易 導(dǎo)通具有約l. 4伏特的閾值電壓(threshold voltage)的HV NM0S晶體管T4。此導(dǎo)致一些問題。首先，輸出信號DDX自高邏輯狀態(tài)切換至低邏輯狀態(tài)的時間 會因此增加。第二，可能在所有四個HV晶體管T1-T4皆導(dǎo)通時產(chǎn)生DC電流路徑。 第三，由于前兩個問題而會消耗大量電流。第四，由于DC電流栓鎖(latch) 而使得轉(zhuǎn)態(tài)(switching states)失敗。現(xiàn)有解決此問題的方案為添加一電荷 泵(charge pump)將輸入信號IN及反相信號INB的電壓電平自1. 6伏特提高 (boost)至3. 2伏特。然而，低壓應(yīng)用的特性將導(dǎo)致由電荷泵累積的電荷受到 限制。因此，此種現(xiàn)有解決方案需要^f吏用到一大型電容器(相當(dāng)于大的面積)。發(fā)明內(nèi)容本發(fā)明提供一具有低壓輸入級的電平移位電路，其藉由添加兩個LV (低 壓)M0 S晶體管來提高在低壓應(yīng)用(諸如L C D面板的源極驅(qū)動器(s o u r c e drivers))中的轉(zhuǎn)態(tài)能力。本發(fā)明揭示一種具有低壓輸入級的電平移位電路，其包含將一輸入信號 轉(zhuǎn)換為 一輸出信號的至少 一電平移位單元。該電平移位單元包含第 一晶體管、 第二晶體管、第三晶體管、第四晶體管、第五晶體管及第六晶體管。第一晶 體管接收電源電壓及第一柵極控制信號以產(chǎn)生第二柵極控制信號。第二晶體 管接收電源電壓及第二柵極控制信號以產(chǎn)生第一柵極控制信號。第三晶體管 接收輸入信號以將第二4冊極控制信號接地。第四晶體管接收輸入信號的反相 信號以將第一柵極控制信號接地。第五晶體管接收第一控制信號以將第二柵 極控制信號轉(zhuǎn)移至第三晶體管。第六晶體管接收第一控制信號以將第一柵極 控制信號轉(zhuǎn)移至第四晶體管。


圖l顯示一現(xiàn)有電平移位電if各；圖2顯示本發(fā)明第一實(shí)施例的具有低壓輸入級的電平移位電路；及圖3顯示本發(fā)明第二實(shí)施例的具有低壓輸入級的電平移位電路。附圖符號說明1、 2、 3 電平移位電路 10 電平移位單元DB 第一柵極控制信號 DD 第二柵極控制信號DDX、 DXB輸出信號 DIN反相信號DINB、 IN輸入信號 EN 第二控制信號M2第二晶體管M4 第四晶體管 M6 第六晶體管INB輸入信號IN的反相信號Ml第一晶體管 M3第三晶體管 M5 第五晶體管Tl、 T2、 T3、 T4 HV M0S晶體管M7 開關(guān)/PM0S晶體管 VDDA 電源電壓VB第一控制信號 VSSA 接地電壓。
具體實(shí)施方式
圖2顯示本發(fā)明第一實(shí)施例的具有低壓輸入級的電平移位電路2。具有低 壓輸入級的電平移位電路2包含一將輸入信號DINB轉(zhuǎn)換為輸出信號DXB的電平 移位單元IO。該電平移位單元10包含第一晶體管M1、第二晶體管M2、第三晶 體管M3、第四晶體管M4、第五晶體管M5及第六晶體管M6。第一、第二、第五 及第六晶體管M1、 M2、 M5及M6為HV(高壓)晶體管(標(biāo)示成一具有斜線區(qū)域的圓 圈)。第三及第四晶體管M3、 M4為LV(低壓)晶體管。第三晶體管M3的基板及源 極、第四晶體管M4的基板及源極、第五晶體管M5的基板及第六晶體管M6的基 板連接至接地電壓VSSA。第一及第二晶體管M1、 M2的基板連接至電源電壓 VDDA(例如，9伏特或14伏特，其通常用作LCD面板的源極驅(qū)動器中的模擬信號 的高邏輯狀態(tài))。第二晶體管M2經(jīng)由其源極而耦接至第一晶體管M1的源極。第 三晶體管M3經(jīng)由其漏極而耦接至第五晶體管M5的源極。第四晶體管M4經(jīng)由其 漏極而耦接至第六晶體管M6的源極。圖2的具有低壓輸入級的電平移位電路2的操作原理說明如下。以下考慮 第一控制信號VB具有足夠高的電壓以導(dǎo)通第五及第六晶體管M5及M6的情形。 當(dāng)輸入信號DINB處于低壓高邏輯狀態(tài)(例如，3. 3伏特)且輸入信號DINB的反相 信號DIN處于低壓低邏輯狀態(tài)(亦即，0伏特)時，第二晶體管M2藉由導(dǎo)電的第 五晶體管M5及導(dǎo)電的第三晶體管M3將其柵極接地而被導(dǎo)通。因此，自第四晶 體管M4的漏極擷取的輸出信號DXB顯示為高壓高邏輯狀態(tài)，其電平等于第一控 制信號VB減去第六晶體管M6的閾值電壓。因此，輸出信號DXB的電平藉由第一 控制信號VB的電平而得以固定(clamp)，且第一控制信號VB的電平可經(jīng)適當(dāng)設(shè) 計以決定輸出信號DXB的電平以保護(hù)LV第四晶體管M4。同時，第一晶體管M1 藉由使其柵極接收具有電源電壓VDDA電平的高邏輯狀態(tài)的第 一柵極控制信號DB而被關(guān)閉。亦即，藉由具有低壓輸入級的電平移位電路2將具有低壓高邏輯 狀態(tài)(亦即，3. 3伏特)的輸入信號DINB轉(zhuǎn)換為具有高壓高邏輯狀態(tài)(亦即， VDDA)的輸出信號DXB。當(dāng)輸入信號DINB切換至低壓低邏輯狀態(tài)且輸入信號 DINB的反相信號DIN處于低壓高邏輯狀態(tài)時，第一晶體管M1藉由導(dǎo)電的第六晶 體管M6及導(dǎo)電的第四晶體管M4將其柵極接地而被導(dǎo)通。因此，自第四晶體管 M4的漏極擷取的輸出信號DXB顯示接地電壓VSSA的高壓低邏輯狀態(tài)。同時，第 二晶體管M2藉由使其柵極接收具有電源電壓VDDA電平的高邏輯狀態(tài)的第二柵 極控制信號DD而被關(guān)閉。亦即，藉由具有低壓輸入級的電平移位電路2將具有 低壓低邏輯狀態(tài)(亦即，G伏特)的輸入信號DINB轉(zhuǎn)換為具有高壓低邏輯狀態(tài) (亦即，VSSA)的輸出信號DXB。圖3顯示本發(fā)明第二實(shí)施例的具有低壓輸入級的電平移位電路3。與圖2 中的第一實(shí)施例比較，該第二實(shí)施例進(jìn)一步包含開關(guān)M7 (在目前實(shí)施例中是一 PM0S晶體管)。PM0S晶體管M7接收第二控制信號EN以將電源電壓VDDA轉(zhuǎn)移至第 一晶體管M1及第二晶體管M2。第二控制信號EN用于在切換輸入信號DINB狀態(tài) 時關(guān)閉PM0S晶體管M7。 PM0S晶體管M7經(jīng)由其源極而耦接至電源電壓VDDA，且 在其柵極處接收第二控制信號EN。第二實(shí)施例的操作類似于第一實(shí)施例的操 作，在此將其省略。對于以上實(shí)施例而言，當(dāng)將本發(fā)明的具有低壓輸入級的電平移位電路用 于LCD面板的源極驅(qū)動器中時，電源電壓VDDA將用作模擬信號的高邏輯狀態(tài)。 另外，第五晶體管M5的源極及漏極可彼此對調(diào)連接且第六晶體管M6的源極及 漏極也可彼此對調(diào)連接。根據(jù)上述實(shí)施例，添加兩個具有比HVMOS晶體管較低的閾值電壓的LVMOS 晶體管，且本發(fā)明的電平移位電路的輸入級仍可接收低壓輸入而不會發(fā)生如 圖l現(xiàn)有電平移位電路的問題。因此，改善了本發(fā)明的電平移位電路的轉(zhuǎn)態(tài)能 力。另夕卜，藉由引入第一控制信號來決定輸出信號的電平而使該等兩個LVMOS晶體管免于來自電源電壓的高壓損害。本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而熟悉本項(xiàng)技術(shù)的人士仍 可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因 此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所揭示者，而應(yīng)包含各種不背離本發(fā) 明的替換及修飾，并為本發(fā)明的申請專利范圍所涵蓋。
權(quán)利要求
1.一種電平移位電路，包含至少一電平移位單元，其將一輸入信號轉(zhuǎn)換為一輸出信號，該電平移位單元包含第一晶體管，其接收一電源電壓及一第一柵極控制信號以產(chǎn)生一第二柵極控制信號；第二晶體管，其接收該電源電壓及該第二柵極控制信號以產(chǎn)生該第一柵極控制信號；第三晶體管，其接收該輸入信號以將該第二柵極控制信號接地；第四晶體管，其接收該輸入信號的一反相信號以將該第一柵極控制信號接地；第五晶體管，其接收一第一控制信號以將該第二柵極控制信號轉(zhuǎn)移至該第三晶體管；及第六晶體管，其接收該第一控制信號以將該第一柵極控制信號轉(zhuǎn)移至該第四晶體管。
2. 如權(quán)利要求1所述的電平移位電路，其進(jìn)一步包含一開關(guān)，其接收第二 控制信號以將該電源電壓轉(zhuǎn)移至該第一晶體管及該第二晶體管。
3. 如權(quán)利要求2所述的電平移位電路，其中，該開關(guān)為晶體管，其經(jīng)由其 源極而耦接至該電源電壓，且在其柵極處接收該第二控制信號。
4. 如權(quán)利要求1所述的電平移位電路，其中，該輸出信號是自該第四晶體 管的漏極擷取，且當(dāng)該輸入信號處于一高邏輯狀態(tài)時該輸出信號的電平高于 該輸入信號的電平。
5. 如權(quán)利要求1所述的電平移位電路，其中，該輸出信號的該電平是藉由 該第一控制信號的電平而決定。
6. 如權(quán)利要求1所述的電平移位電路，其中，該第一晶體管、該第二晶體 管、該第五晶體管及該第六晶體管是高壓MOS晶體管，且該第三晶體管及該第 四晶體管是低壓MOS晶體管。
7. 如權(quán)利要求1所述的電平移位電路，其中，該第三晶體管的基板及源極、 該第四晶體管的基板及源極、該第五晶體管的基板及該第六晶體管的基板連才妄至一"l妄;也電壓。
8. 如權(quán)利要求1所述的電平移位電路，其中，該第一晶體管的基板及該第 二晶體管的基板連接至該電源電壓。
9. 如權(quán)利要求l所述的電平移位電路，其中，該第二晶體管經(jīng)由其源極而 耦接至該第 一晶體管的源極。
10. 如權(quán)利要求l所述的電平移位電路，其中，該第三晶體管經(jīng)由其漏極 而耦接至該第五晶體管的源極，且該第四晶體管經(jīng)由其漏才及而耦4妄至該第六 晶 體管的源極。
11. 如權(quán)利要求l所述的電平移位電路，其是用于一LCD面板的一源極驅(qū)動 器中。
12. 如權(quán)利要求l所述的電平移位電路，其中，該電源電壓是用作模擬信 號的高邏輯狀態(tài)。
13. —種電平移位電路，其包含 第一晶體管，其具有接收電源電壓的源極；第二晶體管，其具有接收該電源電壓的源極、耦接至該第一晶體管的柵 極的漏極及耦接至該第 一晶體管的漏極的柵極；第三晶體管，其具有接收第二電壓的源極及接收輸入信號的柵極； 第四晶體管，其具有接收該第二電壓的源極及一接收該輸入信號的反相信號的柵極；第五晶體管，其具有接收一第一控制信號的柵極、耦接至該第一晶體管 的漏極的第一源極/漏極及耦接至該第三晶體管的漏極的第二源極/漏極；及第六晶體管，其具有接收該第一控制信號的柵極、耦接至該第二晶體管 的漏極的第 一源極/漏極及耦接至該第四晶體管的漏極的第二源極/漏極。
14. 如權(quán)利要求13所述的電平移位電路，其中，該第一控制信號用于使該 第三晶體管的漏極及該第四晶體管的漏極上的電壓低于 一預(yù)定電平。
15. 如權(quán)利要求14所述的電平移位電路，其進(jìn)一步包含一開關(guān)，其一端接 收該電源電壓且另 一端耦接至該第 一 晶體管的源極及該第二晶體管的源極， 且其受一第二控制信號控制，其中，該第二控制信號用于使該開關(guān)在轉(zhuǎn)移該 輸入信號時^皮關(guān)閉。
16. 如權(quán)利要求15所述的電平移位電路，其中，該第一晶體管、該第二晶 體管、該第五晶體管及該第六晶體管為高壓MOS晶體管，且該第三晶體管及該 第四晶體管為低壓M0S晶體管。
全文摘要
本發(fā)明揭示一種電平移位電路(level shift circuit)，其將一輸入信號轉(zhuǎn)換為一輸出信號。該電平移位電路包含至少一電平移位單元。該電平移位單元包含一第一晶體管，其接收一電源電壓及一第一柵極控制信號以產(chǎn)生一第二柵極控制信號；一第二晶體管，其接收該電源電壓及該第二柵極控制信號以產(chǎn)生該第一柵極控制信號；一第三晶體管，其接收該輸入信號以將該第二柵極控制信號接地；一第四晶體管，其接收該輸入信號的一反相信號以將第一柵極控制信號接地；一第五晶體管，其接收一第一控制信號以將該第二柵極控制信號轉(zhuǎn)移至該第三晶體管；及一第六晶體管，其接收該第一控制信號以將第一柵極控制信號轉(zhuǎn)移至該第四晶體管。該輸出信號的電平由該第一控制信號的電平?jīng)Q定。
文檔編號H03K19/0185GK101222225SQ20071014964
公開日2008年7月16日 申請日期2007年9月10日 優(yōu)先權(quán)日2006年12月4日
發(fā)明者張育瑞 申請人:奇景光電股份有限公司