專利名稱：低電壓差分訊號(hào)(lvds)的接收器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種訊號(hào)接收器，特別涉及的是一種低電壓差分訊號(hào)的接收器。
背景技術(shù)：
現(xiàn)今對(duì)高速數(shù)據(jù)傳輸?shù)男枨笳苿?dòng)著接口技術(shù)向高速、串行、差分、低功耗 以及點(diǎn)對(duì)點(diǎn)接口的方向發(fā)展，而低電壓差分訊號(hào)(low voltage differential signal, LVDS)具備所有這些特性。低電壓差分訊號(hào)(LVDS)在對(duì)訊號(hào)完整性、低抖動(dòng) 與共模特性要求較高的系統(tǒng)中得到了廣泛的應(yīng)用。低電壓差動(dòng)訊號(hào)是一種通用的 傳輸訊號(hào)標(biāo)準(zhǔn)，其被用在通信系統(tǒng)與顯示器接口等的高速傳輸應(yīng)用。在傳輸接口上需要很多組低電壓差分訊號(hào)(LVDS)傳輸器，每一組的低電壓 差分訊號(hào)(LVDS)都需要一個(gè)接收器電路用來接收并且放大微小的差動(dòng)訊號(hào)，最 后傳入芯片內(nèi)部做其它的訊號(hào)處理。一般的低電壓差分訊號(hào)(LVDS )接收器僅利用兩個(gè)N型金氧半導(dǎo)體(NMOS ) 或者是兩個(gè)P型金氧半導(dǎo)體(PMOS)感應(yīng)差動(dòng)訊號(hào)，對(duì)于較低或較高的共模電 壓(common mode voltage )的差動(dòng)訊號(hào)無法完全4妄收。而一種由IEEE固態(tài)電^各 期刊所發(fā)表的「 LVDSI/OInterfaceforGb/s-per-pinOperationin3.5umCMOS J ， 其么、 開一種低電壓差分訊號(hào)(LVDS)接收器使用前端放大器(preamplifier)接收并且 ;改大貧i小的差動(dòng)訊號(hào)，再利用再生電^各(regenerative circuit) ^立至全幅#T出。每 一個(gè)前端放大器需要額外偏壓電路來驅(qū)動(dòng)運(yùn)作，而偏壓電路對(duì)于芯片的功率消耗 占有4艮大的比率。另外，在高速數(shù)據(jù)訊號(hào)傳輸電路中，傳輸器通過傳輸線將信號(hào)送至另一端接 收器接收，當(dāng)傳輸器關(guān)閉不再驅(qū)動(dòng)信號(hào)時(shí)，會(huì)有超過20mV的差動(dòng)噪音(differential noise)通過傳輸線傳送至接收器造成干擾，影響接收端電路操作。一關(guān)殳的失效防護(hù)(failsafe)電3各是由電阻分壓(offset voltage),形成農(nóng)i小的電 壓差作為接收端的補(bǔ)償電壓以克服差動(dòng)噪音，如圖1所示為現(xiàn)有在低電壓差分訊
號(hào)接收器1前有一上拉電阻RPU與一下拉電阻RPD連接在兩條傳輸在線作分壓 的動(dòng)作，而此種失效防護(hù)電路會(huì)產(chǎn)生的缺點(diǎn)包括由電阻分壓形成補(bǔ)償電壓的失 效防護(hù)電路，需要額外的電阻來形成分壓，而此分壓電阻如果是在電路板(PCB) 上實(shí)現(xiàn)，則不僅增加電路板電路的復(fù)雜性，也會(huì)增加制造成本；另外一個(gè)缺點(diǎn)則 是由分壓電阻所形成的補(bǔ)償只有單向性，也即接收器輸入正端永遠(yuǎn)會(huì)有一補(bǔ)償電 壓大于輸入負(fù)端，造成接收器輸出端訊號(hào)的工作周期(duty-cycle)偏移，尤其是 在低頻訊號(hào)傳輸時(shí)最為嚴(yán)重。發(fā)明內(nèi)容為了解決上述問題，本發(fā)明目的的一是提供一種低電壓差分訊號(hào)的接收器， 其具有一N型金氧半導(dǎo)體(以下簡(jiǎn)稱NMOS)輸入對(duì)與一P型金氧半導(dǎo)體(以下 簡(jiǎn)稱PMOS)輸入對(duì)接收一微小的差動(dòng)訊號(hào)，如此可以感測(cè)全幅的共模電壓的差 動(dòng)訊號(hào)，可完整接收共模電壓較低或較高的差動(dòng)訊號(hào)，使軌至軌接收器訊號(hào)接收 能力增加。本發(fā)明另一目的是提供一種低電壓差分訊號(hào)的接收器，其利用接收器的電路 連接形成自我偏壓，省去額外的偏壓電路，減少電流消耗，除了可以達(dá)到省電的 功能，也能減少布局(layout)面積；另外接收器的電路連接是以電流鏡方式傳遞 電流訊號(hào)，避免使用串迭(Cascode )電路，須較大的Vdd才可以順利的操作， 故使得本發(fā)明可在低電壓下操作。本發(fā)明另一目的是提供一種低電壓差分訊號(hào)的接收器，其分別對(duì)接收器輸出沾罷^i由.7T、."水另ilfrfi姥士哭^ 士五;fe制1VfnS紐^f豐"并^ ."右服^^jp丞備;告成不需要的效應(yīng)，且同時(shí)對(duì)于另一端的發(fā)射器輸出驅(qū)動(dòng)電流不會(huì)造成影響。 為了達(dá)到上述目的，本發(fā)明一實(shí)施例的低電壓差分訊號(hào)的接收器，其是實(shí)現(xiàn)在一集成電路上，并包括 一輸入級(jí)電路將低電壓差分訊號(hào)轉(zhuǎn)換成一第一電流訊號(hào)與一第二電流訊號(hào)； 一電流源電路連接輸入級(jí)電路，電流源電路依據(jù)數(shù)個(gè)偏壓 訊號(hào)以產(chǎn)生輸入級(jí)電路所需的 一組操作電流；以及一 電流鏡電路連接電流源電路 與輸入級(jí)電路，電流鏡電路接收第一電流訊號(hào)與第二電流訊號(hào)以產(chǎn)生一輸出電壓 訊號(hào)，電流4竟電路并依據(jù)第 一 電流訊號(hào)與第二電流訊號(hào)產(chǎn)生數(shù)個(gè)偏壓訊號(hào)至電流 源電路。


圖1所示為現(xiàn)有低電壓差分訊號(hào)接收器前端電路示意圖；圖2所示為根據(jù)本發(fā)明一實(shí)施例的低電壓差分訊號(hào)接收器的電路示意圖； 圖3A與圖3B所示為本發(fā)明一實(shí)施例低電壓差分訊號(hào)接收器的失效防護(hù)電路 示意圖；圖4為根據(jù)本發(fā)明一實(shí)施例低電壓差分訊號(hào)接收器的輸入電壓差與輸出電壓 關(guān)系示意圖。附圖標(biāo)記說明1 -低電壓差分訊號(hào)接收器；RPU-上拉電阻；RPD-下拉電 阻；10、 20-差動(dòng)訊號(hào)輸入器；30、 40-電流源電路；50、 60-輸入放大電路； Vip、 Vin-低電壓差分訊號(hào)；Von-輸出端；M1 M16 -金氧半導(dǎo)體；Mn、 Mp-金氧半導(dǎo)體；Mnl、 Mn2-金氧半導(dǎo)體；Mpl、 Mp2-金氧半導(dǎo)體；M21 M28-金氧半導(dǎo)體。
具體實(shí)施方式
以下結(jié)合附圖，對(duì)本發(fā)明上述的和另外的技術(shù)特征和優(yōu)點(diǎn)作更詳細(xì)的說明。 本發(fā)明公開一低電壓差分訊號(hào)(LVDS)接收器，低電壓差分訊號(hào)接收器包括 一輸入級(jí)電路接收低電壓差分訊號(hào)并將其轉(zhuǎn)換成兩個(gè)電流訊號(hào)； 一 電流源電路連 接輸入級(jí)電路，并依據(jù)數(shù)個(gè)偏壓訊號(hào)產(chǎn)生輸入級(jí)電路所需的操作電流；以及一電 流鏡電路連接電流源電路與輸入級(jí)電3各，并接收電流訊號(hào)產(chǎn)生輸出電壓訊號(hào)，另 外電流鏡電路依據(jù)電流訊號(hào)以產(chǎn)生數(shù)個(gè)偏壓訊號(hào)至電流源電路。圓，6fr ; A 士必B日一*乂1* rh n:至厶；ir ii丄+突AA山s々^備IS] x々K山路包含兩差動(dòng)訊號(hào)輸入器10與20,差動(dòng)訊號(hào)輸入器IO用以將低電壓差分訊號(hào)轉(zhuǎn) 換成一電流訊號(hào)，差動(dòng)訊號(hào)輸入器10包含一對(duì)PMOS晶體管M3、 M4, PMOS 晶體管M3 、 M4的兩源才及相連接且其兩4冊(cè)才及4妄收低電壓差分訊號(hào)Vip與Vin;另 一差動(dòng)訊號(hào)輸入器20用以將低電壓差分訊號(hào)Vip與Vin轉(zhuǎn)換成一電流訊號(hào)，差動(dòng) 訊號(hào)輸入器20包含一對(duì)NMOS晶體管M9、 M10, NMOS晶體管M9、 M10的兩 源才及相連接且其兩4冊(cè)極接收低電壓差分訊號(hào)Vip與Vin。一電流源電路30產(chǎn)生差動(dòng)訊號(hào)輸入器10所需的操作電流，其包含一對(duì)PMOS 晶體管Ml、 M2， PMOS晶體管Ml、 M2的兩源極相連接至一 電壓源且PMOS晶 體管Ml 、 M2的兩漏極相連接；而另 一 電流源電路40包含一對(duì)NMOS晶體管 Mll、 M12, NMOS晶體管Mll、 M12的兩源極相連接至一電壓源且NMOS晶體 管Mll、 M12的兩漏極相接。電流鏡電路包含 一電流鏡組位于差動(dòng)訊號(hào)輸入器10與差動(dòng)訊號(hào)輸入器20 之間，電流鏡組依據(jù)差動(dòng)訊號(hào)輸入器10、20的電流訊號(hào)，產(chǎn)生一總合電流訊號(hào)114; 另一電流鏡組位于差動(dòng)訊號(hào)輸入器10與差動(dòng)訊號(hào)輸入器20之間，其依據(jù)差動(dòng)訊 號(hào)輸入器10 、 20的電流訊號(hào)，產(chǎn)生另 一 總合電流訊號(hào)123 。電流鏡電路依據(jù)總合 電流訊號(hào)I14、 123產(chǎn)生輸出電壓訊號(hào)Von。電流鏡組包含電流鏡M5接收電流訊號(hào)II以產(chǎn)生一映像電流訊號(hào)，另 一電 流鏡M8連接電流4竟M5，電流鏡M8依據(jù)電流訊號(hào)14與映像電流訊號(hào)，產(chǎn)生總 合電流訊號(hào)114。電流鏡M5依據(jù)電流訊號(hào)II產(chǎn)生偏壓訊號(hào)至電流源電路30，而 電流4竟M8依據(jù)電流訊號(hào)14與映^象電流訊號(hào)產(chǎn)生偏壓訊號(hào)至電流源電路40。另 一 電流鏡組包含電流鏡M7接收電流訊號(hào)13以產(chǎn)生 一 映像電流訊號(hào)，另 一電流鏡M6連接電流4竟M7,電流鏡M6依據(jù)電流訊號(hào)12與映像電流訊號(hào)，產(chǎn) 生另 一總合電流訊號(hào)123。電流4竟M7依據(jù)電流訊號(hào)13產(chǎn)生偏壓訊號(hào)至電流源電 路40，而電流鏡M6依據(jù)電流訊號(hào)12與映^f象電流訊號(hào)產(chǎn)生偏壓訊號(hào)至電流源電路 30。圖2所示為本發(fā)明一實(shí)施例低電壓差分訊號(hào)接收器的電路示意圖。在本實(shí)施 例中， 一輸入級(jí)電路接收一全幅的共模電壓的差動(dòng)訊號(hào)Vip、 Vin,輸入級(jí)電路包 括一 PMOS輸入對(duì)M3、 M4可接收一固定電壓范圍的共模電壓的差動(dòng)訊號(hào)Vip、 Vin，并將其轉(zhuǎn)換成電流訊號(hào)，以及一 NMOS輸入對(duì)M9、 M10可接收一固定電壓 范圍的共模電壓的差動(dòng)訊號(hào)Vip、 Vin，并將其轉(zhuǎn)換成電流訊號(hào)，其中PMOS輸入 對(duì)M3、 M4與NMOS輸入對(duì)M9、 M10的共才莫電壓接收范圍具有部份不重疊的效 果。一 NMOS電流鏡電路M5 、 M14連接PMOSM3接收電流訊號(hào)再流進(jìn)PMOSM8, 另夕卜PMOS電流4竟電^各M7、M13連接NMOSM9接收電流訊號(hào)再流進(jìn)NMOSM6。 其中NMOSM6連接PMOSM4與PMOSM13作為接成二極管負(fù)載(diode-connected load),也可將PMOSM4與NMOSM9產(chǎn)生的電流訊號(hào)集總起來通過NMOSM6 與NMOSM16所形成的電流^:傳送至輸出端Von;在同一情況下，PMOSM8將 NMOSM10與PMOSM3產(chǎn)生的電流訊號(hào)集總起來通過PMOSM8與PMOSM15所 形成的電流4免傳送至輸出端Von 。 才妻續(xù)上述說明，在本實(shí)施例中，電流源具有兩個(gè)， 一為PM0SM1與M2所形 成的電流源，其偏壓由NMOSM5與M6提供；另 一為NMOSM11與M12所形成 的電流源，其偏壓由PMOSM7與M8提供。最后的電流源訊號(hào)通過PMOSM15 與NMOSM16輸出至一由反相器(inverter)所組成的緩沖器(圖中未示)，通過 緩沖器將電流訊號(hào)拉至全幅輸出，作為下一級(jí)電路的輸入訊號(hào)，下一級(jí)電路可為 數(shù)個(gè)反向器串接而成的緩沖器。NMOSM5與M6具有被動(dòng)作為負(fù)載與主動(dòng)作為電流鏡的功能，其中M6被動(dòng) 狀態(tài)時(shí)分別作為PMOSM4輸入端的第一級(jí)負(fù)載與NMOSM9輸入端的第二級(jí)負(fù) 載；而在相對(duì)的一方，PMOSM7與M8具有^皮動(dòng)作為負(fù)載與主動(dòng)作為電流4竟的功 能，其中M8被動(dòng)狀態(tài)時(shí)分別作為NMOSM10輸入端的第一級(jí)負(fù)載與PMOSM3 輸入端的第二級(jí)負(fù)載。因此，本發(fā)明公開一具有自我偏壓的低電壓差分訊號(hào)(LVDS)的軌至軌(rail-to-rail)接收器， 一輸入級(jí)電路接收一全幅的共模電壓的差動(dòng)訊號(hào)，并將其轉(zhuǎn)換成電流訊號(hào)，輸入級(jí)電路包括一 PMOS輸入對(duì)M3與M4可接收一固定電壓范圍的共才莫電壓的差動(dòng)訊號(hào)，以及一 NMOS輸入對(duì)M9與M10可接收一固定電壓范圍的共模電壓的差動(dòng)訊號(hào)，其中PMOS輸入對(duì)M3與M4與NMOS輸入對(duì)M9與M10的共模電壓接收范圍具有部份不重疊的效果。對(duì)于輸入過高或過低的共模電壓訊號(hào)(common-mode voltage )，可分別由PMOS輸入對(duì)M3、 M4與NMOS輸入對(duì)M9、 M10所接收，如此可以感測(cè)全幅的共才莫差動(dòng)訊號(hào)，可完整接收4交低或較高的訊號(hào)，使軌至軌接收器訊號(hào)接收能力增加?！猺b -:右、:店由s女；生i夂ife^ x么B山s女 — Div/roc山、:右、:店山s女iv/n t; im， }旦乂止"cj 〃iu'/'j、 "cj "^tJ"""1^，！5^^(^ / 、一八tj j"--tr ， ！^i'j口 〃 j i丄viv^/kj "cj 〃iu 〃'j、 "cj丄vi i 丄vn ， r>、PMOS輸入對(duì)M3與M4的電流源，與 一對(duì)NMOS電流源電路Ml 1與M12提供 NMOS輸入對(duì)M9與M10的電流源。 一偏壓電路連接輸入級(jí)電路與電流源電路， 包括一對(duì)NMOS偏壓電路M5與M6提供PMOS電流源電路Ml與M2的偏壓訊 號(hào)，與一對(duì)PMOS偏壓電路M7與M8提供NMOS電流源電路Mil與M12的偏 壓訊號(hào)。一輸出級(jí)電路包括一 NMOS輸出組件M16連接PMOSM13與PMOS偏壓電 路M7所形成的電流鏡與一 PMOS輸出組件M15連接NMOSM14與NMOS偏壓 電路M5所形成的電流鏡，PMOS輸出組件M15與NMOS輸出組件M16串接在 一起，最后連接一輸出端Von輸出一電壓訊號(hào)至一緩沖器。
上述的電流鏡M5電性耦合電流4竟M6,電流4竟M7電性耦合電流4竟M8 ，且 電流鏡M6與電流鏡M8耦接至一耦合點(diǎn)輸出 一輸出電壓訊號(hào)Von,且有一緩沖 器(圖中未示)接收輸出電壓訊號(hào)Von,并產(chǎn)生一放大電壓訊號(hào)。.另外，低電壓差分訊號(hào)分為兩個(gè)輸入電壓訊號(hào)，本發(fā)明的低電壓差分訊號(hào)接 收器還包括一失效防護(hù)電路連接電流鏡電路30、 40,當(dāng)兩輸入電壓訊號(hào)差值的絕 對(duì)值大于一預(yù)定值時(shí)，失效防護(hù)電路將輸出電壓訊號(hào)由原先的預(yù)設(shè)電壓值轉(zhuǎn)換另 一預(yù)設(shè)電壓值。另外，當(dāng)兩輸入電壓訊號(hào)差值的絕對(duì)值小于預(yù)定值時(shí)，失效防護(hù) 電路維持輸出電壓訊號(hào)為原先的預(yù)設(shè)電壓值。請(qǐng)參閱圖3A與圖3B所示為本發(fā)明一實(shí)施例低電壓差分訊號(hào)的接收器的失效 防護(hù)(failsafe )電路連接示意圖。圖3A的V2、 V3、 V4與Von與圖3B的VI 、 V2、 V4與Von連接圖2的接點(diǎn)VI、 V2、 V3、 V4與Von，由電流源Mn與Mp 提供固定的電流源，而其電流值大小由所需的補(bǔ)償電壓(offset voltage )決定。失效防護(hù)電路包括 一輸入放大電路50接收偏壓點(diǎn)V2產(chǎn)生的偏壓訊號(hào)與輸 出電壓訊號(hào)Von,以產(chǎn)生一放大訊號(hào)，電流控制組件Mnl、 Mn2的漏極端(drain ) 分別與M7、 M8的柵極端(gate )相連，且M21的柵極端(gate )與M16的柵極 端(gate )相連，而M22的4冊(cè)才及端(gate )與M16的漏才及端(drain ) Von相連， 如此使電流控制組件Mnl、 Mn2依據(jù)操作電流與放大訊號(hào)，選4奪性地產(chǎn)生兩控制 電流至偏壓點(diǎn)V3與偏壓點(diǎn)V4。另外， 一電流源NMOSMn提供輸入》丈大電路50 一操作電流。一輸入放大電路60接收偏壓點(diǎn)V4產(chǎn)生的偏壓訊號(hào)與輸出電壓訊號(hào)Von,以# 4 一if 士 "i共.吾.由，':右.;J^岳il《EW豐Mn1 . 1Un7 M;爲(wèi)切說((Hra;n ) A別^ 1U S .7 ■ ■ ,、 z 、 》 , 、 v , i ， /甲w 一 一 ■— ' I _ ^ 一i j 丄'jli 丄，j_ "V v，-，' 、 ZV ,，,V 丄，丄，丄》 i的4冊(cè)+及端(gate)相連，且M25的4冊(cè)才及端(gate)與M15的沖冊(cè)才及端(gate)相連， 而M26的柵極端(gate)與M15的漏極端(drain) Von相連，如此使電流控制組 件Mpl、 Mp2依據(jù)操作電流與》t大訊號(hào)，選才奪性地產(chǎn)生兩控制電流至偏壓點(diǎn)VI 與偏壓點(diǎn)V2。另外， 一 電流源PMOS Mp提供輸入放大電路60 —操作電流。根據(jù)上述，將接收器端輸出的差動(dòng)電壓訊號(hào)V2與Von輸入至M21與M22、 與V4與Von輸入至M25與M26，再分別通過個(gè)別的單級(jí)放大器M23與M24、 M27與M28電游"改大，其輸出電壓分別控制Mnl與Mn2、與Mpl與Mp2的導(dǎo) 通與否。請(qǐng)同時(shí)參閱圖4為根據(jù)本發(fā)明一實(shí)施例低電壓差分訊號(hào)接收器的輸入電壓差 與輸出電壓關(guān)系示意圖。上述電路中，當(dāng)Vip大于Vin —個(gè)補(bǔ)償電壓(offset voltage ) Voffset時(shí)，流經(jīng)M6、 M7的電流分別大于M5、 M8的電流，使得V2大于Von 且Von會(huì)大于V4;當(dāng)V2大于Von時(shí)，會(huì)將Mn2導(dǎo)通、Mnl關(guān)閉，而由Mn流 經(jīng)的電流會(huì)經(jīng)過Mn2流經(jīng)M8， 3尋M8的電流增加到與M7的電流相同。同理， 當(dāng)Von大于V4時(shí)，也會(huì)將M5的電流增加到與M6的電流相同，此時(shí)通過電流 鏡電3各M8與M15、與M6與M16,橫_得流經(jīng)M15與M16的總電流相同。當(dāng)Vip大于Vin —個(gè)補(bǔ)償電壓+Voffset時(shí)，且流經(jīng)M15與M16的總電流相同， 便可以將"Vip-Vin"與Von的轉(zhuǎn)換電壓位移一個(gè)補(bǔ)償電壓(offset voltage )后才轉(zhuǎn) 換；在另一種情況下，Vin大于Vip —個(gè)補(bǔ)償電壓-Voffset時(shí)，且流經(jīng)M15與M16 的總電流相同，便可以將"Vip-Vin"與Von的轉(zhuǎn)換電壓位移一個(gè)補(bǔ)償電壓(offset voltage)后才轉(zhuǎn)換。如此，由Vip與Vin不停的轉(zhuǎn)換，且補(bǔ)償電壓也跟著轉(zhuǎn)換， 除了可以克服差動(dòng)噪音所帶來的干擾，可保持接收器輸出端工作周期(duty-cycle ) 的完整性。根據(jù)上述，本發(fā)明分別對(duì)接收器輸出的差動(dòng)電壓，以個(gè)別的放大器放大再控 制MOS組件的開關(guān)，以克服差動(dòng)噪音造成不需要的效應(yīng)，且同時(shí)對(duì)于另一端的 發(fā)射器輸出驅(qū)動(dòng)電流不會(huì)造成影響。綜合上述，本發(fā)明同時(shí)利用NMOS輸入對(duì)與PMOS輸入對(duì)4妻收一輸入電壓訊 號(hào)，可以感測(cè)到全幅共模電壓訊號(hào)(common-mode voltage ),并利用反向器連接 輸出端，將放大后的差動(dòng)訊號(hào)拉至全幅輸出，又利用接收器的電路連接形成自我 偏壓，省去額外的偏壓電路，減少電流消耗，達(dá)到省電的功能；另外接收器的電 s夂法j主S "由.A Z去；第由..；據(jù)備61 ffl虔接卩r。c^Hp 、由.s夂ei+琉坊+沾Vdd操作電壓，故使得本發(fā)明可在低電壓下操作。以上所述僅為本發(fā)明的較佳實(shí)施例，對(duì)本發(fā)明而言僅僅是說明性的，而非限 制性的。本專業(yè)技術(shù)人員理解，在本發(fā)明權(quán)利要求所限定的精神和范圍內(nèi)可對(duì)其 進(jìn)行許多改變，修改，甚至等效，但都將落入本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1、一種低電壓差分訊號(hào)的接收器，其特征在于其包含一輸入級(jí)電路，用以將一低電壓差分訊號(hào)轉(zhuǎn)換成一第一電流訊號(hào)與一第二電流訊號(hào)；一電流源電路連接所述的輸入級(jí)電路，所述的電流源電路依據(jù)復(fù)數(shù)個(gè)偏壓訊號(hào)以產(chǎn)生所述的輸入級(jí)電路所需的一組操作電流；以及一電流鏡電路連接所述的電流源電路與所述的輸入級(jí)電路，所述的電流鏡電路接收所述的第一電流訊號(hào)與所述的第二電流訊號(hào)以產(chǎn)生一輸出電壓訊號(hào)，所述的電流鏡電路并依據(jù)所述的第一電流訊號(hào)與所述的第二電流訊號(hào)產(chǎn)生所述的復(fù)數(shù)個(gè)偏壓訊號(hào)至所述的電流源電路。
2、 根據(jù)權(quán)利要求1所述的低電壓差分訊號(hào)的接收器，其特征在于所述的輸 入級(jí)電路包含一第一差動(dòng)訊號(hào)輸入器用以將所述的低電壓差分訊號(hào)轉(zhuǎn)換成所述的第一電流 訊號(hào)；以及一第二差動(dòng)訊號(hào)輸入器用以將所述的低電壓差分訊號(hào)轉(zhuǎn)換成所述的第二電流 訊號(hào)；其中所述的第一差動(dòng)訊號(hào)輸入器接收差動(dòng)訊號(hào)共模電壓的一第一預(yù)定電壓范 圍與所述的第二差動(dòng)訊號(hào)輸入器接收差動(dòng)訊號(hào)共模電壓的一第二預(yù)定電壓范圍僅 僅部分重疊。
3、 根據(jù)權(quán)利要求2所述的低電壓差分訊號(hào)的接收器，其特征在于所述的第 一差動(dòng)訊號(hào)輸入器包含一第一對(duì)PMOS晶體管，所述的第一對(duì)PMOS晶體管的兩 源極相連接且所述的第一對(duì)PMOS晶體管的兩柵極接收所述的低電壓差分訊號(hào)， 而所述的第二差動(dòng)訊號(hào)輸入器包含一第一對(duì)NMOS晶體管，所述的第一對(duì)NMOS 晶體管的兩源極相連接且所述的第 一 對(duì)NMOS晶體管的兩柵極接收所述的低電壓 差分訊號(hào)。
4、 根據(jù)權(quán)利要求1所述的低電壓差分訊號(hào)的接收器，其特征在于所述的這 組操作電流包含一第 一組操作電流與 一第二組操作電流，所述的電流源電路包含一第一電流源電路產(chǎn)生所述的第一差動(dòng)訊號(hào)輸入器所需的所述的第一組操作 電流；以及一第二電流源電路產(chǎn)生所述的第二差動(dòng)訊號(hào)輸入器所需的所述的第二組操作 電流。
5、 根據(jù)權(quán)利要求4所述的低電壓差分訊號(hào)的接收器，其特征在于所述的第 一電流源電路包含一第二對(duì)PMOS晶體管，所述的第二對(duì)PMOS晶體管的兩源極 相連接至一第一預(yù)定電壓源且所述的第二對(duì)PMOS晶體管的兩漏極相連接，而所 述的第二電流源電路包含一第二對(duì)NMOS晶體管，所述的第二對(duì)NMOS晶體管 的兩源極相連接至一第二預(yù)定電壓源且所述的第二對(duì)NMOS晶體管的兩漏極相 接。
6、 根據(jù)權(quán)利要求4所述的低電壓差分訊號(hào)的接收器，其特征在于所述的電 流4竟電路包含一第 一 電流鏡組位于所述的第 一 差動(dòng)訊號(hào)輸入器與所述的第二差動(dòng)訊號(hào)輸入 器之間，所述的第 一 電流鏡組依據(jù)所述的第 一 電流訊號(hào)與所述的第二電流訊號(hào)， 產(chǎn)生一第一總合電流訊號(hào)；以及一第二電流鏡組位于所述的第一差動(dòng)訊號(hào)輸入器與所述的第二差動(dòng)訊號(hào)輸入 器之間，所述的第二電流鏡組依據(jù)所述的第一電流訊號(hào)與所述的第二電流訊號(hào)， 產(chǎn)生一第二總合電流訊號(hào)；其中所述的電流鏡電路依據(jù)所述的第一總合電流訊號(hào)與所述的第二總合電流 訊號(hào)，產(chǎn)生所述的輸出電壓訊號(hào)。
7、 根據(jù)權(quán)利要求6所述的低電壓差分訊號(hào)的接收器，其特征在于所述的第 一電流訊號(hào)包含一第三子電流訊號(hào)與 一第四子電流訊號(hào)，所述的第二電流訊號(hào)包 含一第五子電流訊號(hào)與 一第六子電流訊號(hào)，所述的第 一 電流鏡組包含一第三電流鏡接收所述的第三子電流訊號(hào)以產(chǎn)生 一第 一映像電流訊號(hào)；以及 一第四電流鏡連接所述的第三電流鏡，所述的第四電流鏡依據(jù)所述的第六子 電流訊號(hào)與所述的第 一映像電流訊號(hào)，產(chǎn)生所述的第 一總合電流訊號(hào)。
8、 根據(jù)權(quán)利要求7所述的低電壓差分訊號(hào)的接收器，其特征在于所述的復(fù) 數(shù)個(gè)偏壓訊號(hào)包含一第一偏壓訊號(hào)、 一第二偏壓訊號(hào)、 一第三偏壓訊號(hào)與一第四 偏壓訊號(hào)，所述的第三電流鏡依據(jù)所述的第三子電流訊號(hào)產(chǎn)生所述的第 一偏壓訊 號(hào)至所述的第 一 電流源電路，而所述的第四電流鏡依據(jù)所述的第六子電流訊號(hào)與 所述的第一映^^電流訊號(hào)產(chǎn)生所述的第四偏壓訊號(hào)至所述的第二電流源電路。
9、 根據(jù)權(quán)利要求8所述的低電壓差分訊號(hào)的接收器，其特征在于所述的第 二電流鏡組包含 一第五電流鏡接收所述的第五子電流訊號(hào)以產(chǎn)生 一 第二映像電流訊號(hào)；以及 一第六電流鏡連接所述的第五電流鏡，所述的第六電流鏡依據(jù)所述的第四子 電流訊號(hào)與所述的第二映像電流訊號(hào)，產(chǎn)生所述的第二總合電流訊號(hào)。
10、 根據(jù)權(quán)利要求9所述的低電壓差分訊號(hào)的接收器，其特征在于所述的第五電流鏡依據(jù)所述的第五子電流訊號(hào)產(chǎn)生所述的第三偏壓訊號(hào)至所述的第二電 流源電路，而所述的第六電流鏡依據(jù)所述的第四子電流訊號(hào)與所述的第二映像電 流訊號(hào)產(chǎn)生所述的第二偏壓訊號(hào)至所述的第 一 電流源電路。
11、 根據(jù)權(quán)利要求IO所述的低電壓差分訊號(hào)的接收器，其特征在于進(jìn)一步 所述的第三電流鏡電性耦合所述的第六電流鏡，所述的第四電流鏡電性耦合所述 的第五電流鏡，且所述的第四電流鏡與所述的第六電流鏡耦接至一耦合點(diǎn)。
12、 根據(jù)權(quán)利要求11所述的低電壓差分訊號(hào)的接收器，其特征在于所述的 輸出電壓訊號(hào)自所述的耦合點(diǎn)輸出。
13、 根據(jù)權(quán)利要求1所述的低電壓差分訊號(hào)的接收器，其特征在于還包含 一緩沖器依據(jù)所述的輸出電壓訊號(hào)產(chǎn)生一放大電壓訊號(hào)。
14、 根據(jù)權(quán)利要求1所述的低電壓差分訊號(hào)的接收器，其特征在于所述的 低電壓差分訊號(hào)包含一第 一輸入電壓訊號(hào)與 一第二輸入電壓訊號(hào)，所述的低電壓 差分訊號(hào)接收器還包括一失效防護(hù)電路連接所述的電流鏡電路，當(dāng)所述的第 一輸 入電壓訊號(hào)與所述的第二輸入電壓訊號(hào)的差值的絕對(duì)值大于 一 預(yù)定值時(shí)，所述的 失效防護(hù)電路將所述的輸出電壓訊號(hào)由原先的一第一預(yù)設(shè)電壓值轉(zhuǎn)換為一第二預(yù) 設(shè)電壓值。
15、 根據(jù)權(quán)利要求14所述的低電壓差分訊號(hào)的接收器，其特征在于當(dāng)所述 的第 一輸入電壓訊號(hào)與所述的第二輸入電壓訊號(hào)的差值的絕對(duì)值小于所述的預(yù)定 值時(shí)，所述的失效防護(hù)電路維持所述的輸出電壓訊號(hào)為原先的所述的第一預(yù)設(shè)電 壓值。
16、 根據(jù)權(quán)利要求15所述的低電壓差分訊號(hào)的接收器，其特征在于所述的 電流鏡電路包含一第 一偏壓點(diǎn)產(chǎn)生一第一偏壓訊號(hào)、 一第二偏壓點(diǎn)產(chǎn)生一第二偏 壓訊號(hào)、 一第三偏壓點(diǎn)產(chǎn)生一第三偏壓訊號(hào)、與一第四偏壓點(diǎn)產(chǎn)生一第四偏壓訊 號(hào)，所述的失效防護(hù)電路包括一第三電流源，提供一第三操作電流；一第三輸入放大電路接收所述的第二偏壓訊號(hào)與所述的輸出電壓訊號(hào)，以產(chǎn) 生一組第三》文大訊號(hào)；以及一第三電流控制組件，所述的第三電流控制組件依據(jù)所述的第三操作電流與 所述的這組第三放大訊號(hào)，選擇性地產(chǎn)生一組第三控制電流至所述的第三偏壓點(diǎn) 與所述的第四偏壓點(diǎn)。
17、根據(jù)權(quán)利要求16所述的低電壓差分訊號(hào)的接收器，其特征在于所述的 失效防護(hù)電路還包括一第四電流源，提供一第四操作電流；一第四輸入放大電路接收所述的第四偏壓訊號(hào)與所述的輸出電壓訊號(hào)，以產(chǎn) 生一組第四放大訊號(hào)；以及一第四電流控制組件，所述的第四電流控制組件依據(jù)所述的第四操作電流與 所述的這組第四放大訊號(hào)，選擇性地產(chǎn)生一組第四控制電流至所述的第 一偏壓點(diǎn) 與所述的第二偏壓點(diǎn)。
全文摘要
本發(fā)明為一種低電壓差分訊號(hào)(LVDS)的接收器，其是實(shí)現(xiàn)在一集成電路上，包括一輸入級(jí)電路接收一全幅的共模電壓的差動(dòng)訊號(hào)，并將其轉(zhuǎn)換成電流訊號(hào)；一電流源電路連接輸入級(jí)電路以提供一電流源；以及一電流鏡電路連接輸入級(jí)電路與電流源電路提供電流源電路數(shù)個(gè)偏壓訊號(hào)并輸出一電壓訊號(hào)至一緩沖器。
文檔編號(hào)H03K19/0185GK101162901SQ20071016378
公開日2008年4月16日 申請(qǐng)日期2007年11月1日 優(yōu)先權(quán)日2007年11月1日
發(fā)明者張振元, 黃賢生 申請(qǐng)人:鈺創(chuàng)科技股份有限公司