專利名稱：：一種cmos到mcml的轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及不同類型電路之間轉(zhuǎn)換電路的設(shè)計(jì)領(lǐng)域，尤其涉及一種CMOS到MCML的轉(zhuǎn)換電路。
背景技術(shù)：
：目前CMOS(ComplimentaryMOS)是數(shù)字邏輯電路中應(yīng)用得十分普遍的邏輯電路類型。由于CMOS電路具有可忽略的靜態(tài)電流，這點(diǎn)使得它在數(shù)字集成電路中具有統(tǒng)治性的地位。數(shù)字邏輯電路中，MOS電流型邏輯電路(MOSCurrentModeLogical)在高速電路系統(tǒng)的應(yīng)用中相對CMOS電路有更快的速度，更低的功耗和更強(qiáng)的電源噪聲的免疫性。這些優(yōu)點(diǎn)使得MCML電路在高速高性能的集成電路設(shè)計(jì)中擁有主導(dǎo)地位。然而在片上系統(tǒng)(SystemonaChipSOC)設(shè)計(jì)中，為在較低的成本代價(jià)下獲得高性能的SOC,CMOS電路和MCML電路這兩種電路都會應(yīng)用到。這樣就需要設(shè)計(jì)CMOS電路到MCML的轉(zhuǎn)換電路，尤其是在CMOS電路的輸出端只有一個的情況下。因?yàn)槟壳暗腗CML電路為雙輸入的電路，這樣單端輸出的CMOS電路無法與MCML的雙輸入端電路兼容。傳統(tǒng)由CMOS到MCML的轉(zhuǎn)換電路結(jié)合D鎖存器的電路結(jié)構(gòu)請參閱圖1。Tl虛線框中所示電路是傳統(tǒng)轉(zhuǎn)換電路結(jié)構(gòu)，通過一差分電路的輸出端211和222的信號為下一級MCML提供輸入信號，21和22為差分電路反相的兩個輸入信號端，31和32為兩個反相的時(shí)鐘信號輸入端，14輸入端接偏置電壓。對于單端輸出的CMOS電路它無法滿足輸入端21和22的輸入。通常的做法，請參閱圖2，假設(shè)15為單輸出端的CMOS輸出信號，則通過接反相器來產(chǎn)生信號11,通過傳輸門延遲單元使輸出信號12與11在時(shí)序上滿足一致。然后將獲得的信號11和12分別與21和22相連。這種傳統(tǒng)的轉(zhuǎn)換電路存在電源噪聲(powernoise)、輸出抖動(jitter)和轉(zhuǎn)換噪聲大(transitionnoise)的問題，而且需要額外的器件產(chǎn)生兩個反相的輸入信號，帶來信號的延時(shí)。美國專利，公開號為US2004/0145389提供的高速電流型或邏輯電路，請參閱圖3。41和42為信號輸入端，33端接參考電壓，此參考電壓由外部的參考電壓電路提供，34端接偏置電壓，411為電路的輸出端?；诖宿D(zhuǎn)換思想的轉(zhuǎn)換電路與D鎖存器結(jié)合為下一級MCML電路提供輸入信號時(shí)，電路結(jié)構(gòu)圖，如圖4所示。Ul為基于該專利的轉(zhuǎn)換電路結(jié)構(gòu)，51端接CMOS單端輸出信號，52端接外部參考電壓，61和62為兩個反相的時(shí)鐘信號，63接偏置電壓，輸出端511和522為下一級MCML電路提供兩個輸入信號。這種電路由于采用外部參考電壓作為差分電路另一輸入端，使得這一支路的始終處于導(dǎo)通狀態(tài)，從而縮小輸出電壓擺幅，同時(shí)此電路還需要外部參考電壓電路提供參考電壓。此轉(zhuǎn)換電路還存在與MCML其他電路兼容性不好的問題，例如應(yīng)用到MCML的D觸發(fā)器時(shí)，會影響其正常工作性能，降低此電路的速度。
發(fā)明內(nèi)容本發(fā)明目的在于提供一種CMOS到MCML的轉(zhuǎn)換電路，以解決需要額外的輸入信號產(chǎn)生電路或參考電壓電路的問題，以及傳統(tǒng)轉(zhuǎn)換電路電源噪聲和輸出抖動大的問題以及具有參考電壓電路的轉(zhuǎn)換電路的輸出電壓擺幅小和對后接MCML電路工作性能和速度造成影響的問題。為解決上述技術(shù)問題，本發(fā)明的CMOS到MCML的轉(zhuǎn)換電路，CMOS為單端輸出的電路，MCML電路為雙輸入端的電路，轉(zhuǎn)換電路由一差分電路組成，包括一對差分管，一對負(fù)載器件，以及一偏置管組成；差分管具有三端輸入端、輸出端和連接端，偏置管具有三端；負(fù)載器件的一端與電源連接，另一端與一差分管的輸出端連接；偏置管三端中的一端與一對差分管的連接端相連，偏置管的另一端接地，還有一端接外部信號；其中，一對差分管中一差分管的輸入端與CMOS的單端輸出端相連，它的輸出端與一對差分管中另一差分管的輸入端連接，一對差分管的輸出端分別與MCML電路的兩個輸入端連接。轉(zhuǎn)換電路中的負(fù)載器件為負(fù)載電阻或負(fù)載管。進(jìn)一步地，一對差分管均為NMOS管，均包括柵極、源極和漏極三端，差分管的輸入端為差分管的柵極，差分管的輸出端為差分管的漏極，差分管的連4接端為差分管的源極。進(jìn)一步地，偏置管為NMOS管，包括柵極、源才及和漏極，偏置管與一對差分管的源極連接的一端為所述偏置管的漏極，偏置管接地一端為偏置管的源極，偏置管接外部信號的一端為偏置管的柵極。外部信號為外部偏置電壓。與現(xiàn)有技術(shù)相比，本發(fā)明的CMOS到MCML的轉(zhuǎn)換電路，通過將一對差分管中的一個差分管的輸出端信號作為另一個差分管的輸入信號可不需要額外的信號產(chǎn)生電路，避免了額外電路帶來的延時(shí)問題，解決了傳統(tǒng)轉(zhuǎn)換電路的轉(zhuǎn)換噪聲、電源噪聲和輸出抖動(jitter)大的問題；也不要外部的參考電壓電路，避免引進(jìn)外部參考電壓時(shí)，輸出電壓擺幅變窄影響后接的MCML電路的工作性能和速度。以下結(jié)合附圖和具體實(shí)施方式對本發(fā)明的CMOS到MCML的轉(zhuǎn)化電路作進(jìn)步詳細(xì)的說明。圖1是傳統(tǒng)轉(zhuǎn)換電路結(jié)合D鎖存器的電路結(jié)構(gòu)圖。圖2是傳統(tǒng)轉(zhuǎn)換電路輸入信號轉(zhuǎn)換圖。圖3是現(xiàn)有技術(shù)的高速電流型或邏輯電路結(jié)構(gòu)圖。圖4是圖3轉(zhuǎn)換電路U1結(jié)合D鎖存器的電路結(jié)構(gòu)圖。圖5是本發(fā)明的轉(zhuǎn)換電路結(jié)構(gòu)圖。圖6是本發(fā)明的轉(zhuǎn)換電路結(jié)合D鎖存器的電路結(jié)構(gòu)圖。圖7是圖1中轉(zhuǎn)換電路輸出端的仿真波形圖。圖8是圖4中轉(zhuǎn)換電if各輸出端的仿真波形圖。圖9是圖6中轉(zhuǎn)換電路輸出端的仿真波形圖。具體實(shí)施例方式本發(fā)明的CMOS到MCML的轉(zhuǎn)化電路，其中CMOS為單端輸出電路，MCML為雙端輸入電路。請參閱圖5，該轉(zhuǎn)換電路由一差分電路組成，包括一對差分管Nl和N2,—對負(fù)載電阻&和R2,以及偏置管N5,其中，差分管Nl/N2具有三端輸入端、輸出端和連接端，偏置管N5具有三端。差分管N1的輸入1端71與CMOS輸出信號連接，差分管Nl的輸出端712與差分管N2的輸入端72連接，差分管Nl的輸出端712和差分管N2的輸出端722分別與MCML兩個輸入端連接；負(fù)載電阻R1/R2的一端與電源連接，另一端與差分管N1/N2的輸出端712/722連接；偏置管N5三端中的一端與一對差分管的連接端相連，偏置管N5的另一端接地，還有一端83接外部信號。在此轉(zhuǎn)換電路中負(fù)載器件以負(fù)載電阻為例。差分管N1和N2均為NMOS管，包括柵極、漏極和源極三端。差分管N1的輸入端為柵極71,差分管N2的輸入端為才冊極72;差分管Nl的輸出端為差分管N1的漏端712，差分管N2的輸出端為差分管N2的漏端722。偏置管N5為NMOS管，柵極83接外部偏置電壓；差分管Nl/N2的連接端為差分管Nl/N2的源極。偏置管N5為NMOS管，包括柵極、源極和漏極，偏置管N5與一對差分管Nl和N2的源極連接的一端為偏置管N5的漏4及，偏置管N5接地一端為偏置管N5的源極，偏置管N5接外部信號的一端為偏置管N5的柵極。外部信號為外部偏置電壓。將此轉(zhuǎn)化電路與D鎖存器結(jié)合的電路結(jié)構(gòu)如圖6所示。C1虛線框中電路和圖5中電路相同，N3和N4為兩MOS管，柵極81和柵極82接兩個反相的時(shí)鐘信號。N3和N4的導(dǎo)通與關(guān)閉因此受時(shí)鐘信號的控制。將傳統(tǒng)轉(zhuǎn)換電路T1結(jié)合D鎖存器的電路結(jié)構(gòu)和基于美國專利US2004/0145389的轉(zhuǎn)換電路U1結(jié)合D鎖存器的電路結(jié)構(gòu)與本發(fā)明的轉(zhuǎn)換電路結(jié)合D鎖存器的電路結(jié)構(gòu)進(jìn)行仿真和測試。三種電路結(jié)構(gòu)如圖1、圖4和圖6所示，所設(shè)計(jì)的NMOS管的尺寸均一致。從理論上可以得出本發(fā)明的輸入信號的電壓擺幅為VDD-IDR~VDD，ID為流經(jīng)R2/R1的電流，R為Ri/R2的電阻。而傳統(tǒng)轉(zhuǎn)換電路的輸入信號的電壓擺幅為0VDD。由于傳統(tǒng)電路的輸入電壓擺幅大于本發(fā)明輸入電壓擺幅，這樣會造成傳統(tǒng)電路的轉(zhuǎn)換噪聲大于本發(fā)明電路的噪聲。圖4所示Ul轉(zhuǎn)換電路結(jié)合D鎖存器的電路結(jié)構(gòu)，由于一差分管的輸入端52接外部參考電壓Vref,使得此差分管的這條支路常開，這樣輸出電壓的擺幅在VDD-IcVdd,而本發(fā)明的轉(zhuǎn)換電路的D鎖存器結(jié)構(gòu)理"i侖上輸出電壓可達(dá)到全擺幅0-VDD,這樣可解決現(xiàn)有技術(shù)Ul轉(zhuǎn)換電路的輸出擺幅小，影響后接MCML電路工作性能以及速度。圖1、圖4和圖6三種電路的測試的數(shù)據(jù)如表1所示。Ivss為電路工作電流，單位為微安(uA)。dlvss/dt的單位兆(MEG),以其值來衡量轉(zhuǎn)換電路電源噪聲的大小以及電路的輸出抖動(jitter),它的值越大，電源噪聲也就越大?？梢姳景l(fā)明的CI轉(zhuǎn)換電路結(jié)合D鎖存器的電路相對傳統(tǒng)的Tl轉(zhuǎn)換電路結(jié)合D鎖存器的電路的電源噪聲要降低很多。對圖1、圖4和圖6所示的三種電路進(jìn)行仿真，得出的一對差分管的輸出端的波形分別如圖7、圖8和圖9所示。圖7，圖8和圖9中實(shí)線代表一差分管的輸出端波形，虛線代表另一差分管輸出端波形；縱坐標(biāo)代表差分管輸出端輸出電壓值，單位為伏特；橫坐標(biāo)代表仿真時(shí)間，單位為秒。對比三幅圖的仿真波形圖可看出圖7的輸出端波形是比較完美的，但是此電路需要如圖2所示的額外的輸入信號產(chǎn)生電路，會造成一定的延時(shí)，對高速的MCML電路來說是個很大的弊端。圖9為本發(fā)明轉(zhuǎn)換電路輸出端波形，這兩個輸出波形將會作為下一級MCML電路的兩個輸入信號。從波形圖上看輸出跳變之前會有一小臺階，由于小臺階的出現(xiàn)與結(jié)束是在D鎖存器鎖存和輸出數(shù)據(jù)之前，所以這個小臺階的出現(xiàn)不影響作為下一級MCML的工作性能和速度。圖8輸出端波形相對圖7和圖9的輸出波形是波形最差的，圖8的波形出現(xiàn)了較長的臺階并發(fā)生在D鎖存器鎖存和輸出數(shù)據(jù)之后，由于作為下一級MCML的輸入信號，小的輸出電壓擺幅，影響下一級MCML的工作性能及速度。通過對比仿真波形圖和表1中數(shù)據(jù)，本發(fā)明的轉(zhuǎn)換電路與傳統(tǒng)轉(zhuǎn)換電路以及引入?yún)⒖茧妷旱霓D(zhuǎn)換電路進(jìn)行比較，本發(fā)明的轉(zhuǎn)換電路具有最好的工作速度以及輸出抖動(jitter)和電源噪聲。對實(shí)際的電路圖1、圖4和圖6進(jìn)行對比，傳統(tǒng)轉(zhuǎn)換電路需要一反相器和傳輸門來產(chǎn)生差分管的輸入信號，引入?yún)⒖茧妷旱霓D(zhuǎn)換電路需要外部參考電壓電路，而本發(fā)明的轉(zhuǎn)換直觀的優(yōu)點(diǎn)就是節(jié)省了額外的信號產(chǎn)生電路，避免了此額外電路帶來的延時(shí)。表l<table>tableseeoriginaldocumentpage7</column></row><table>權(quán)利要求1、一種CMOS到MCML的轉(zhuǎn)化電路，所述CMOS為單端輸出電路，所述MCML電路為雙輸入端電路，所述轉(zhuǎn)換電路由一差分電路組成，包括一對差分管，一對負(fù)載器件，以及一偏置管組成，所述的差分管具有三端輸入端、輸出端和連接端，所述偏置管具有三端；所述負(fù)載器件的一端與電源連接，另一端與一差分管的輸出端連接；所述偏置管三端中的一端與所述一對差分管的連接端相連，所述偏置管的另一端接地，還有一端接外部信號；其特征在于，所述的一對差分管中一差分管的輸入端與所述CMOS的單端輸出端相連，它的輸出端與所述一對差分管中另一差分管的輸入端連接，所述一對差分管的輸出端分別與所述MCML電路的兩個輸入端連接。2、如權(quán)利要求1所述的轉(zhuǎn)換電路，其特征在于，所述的負(fù)栽器件為負(fù)栽管或負(fù)載電阻。3、如權(quán)利要求1所述的轉(zhuǎn)換電路，其特征在于，所述的一對差分管均為NMOS管，均包括柵極、源極和漏極三端，所述差分管的輸入端為差分管的斥冊極，所述差分管的輸出端為差分管的漏極，所述差分管的連接端為差分管的源極。4、如權(quán)利要求3所述的轉(zhuǎn)換電路，其特征在于，所述的偏置管為NMOS管，包括柵極、源極和漏極，所述偏置管與所述一對差分管的源極連接的一端為所述偏置管的漏極，所述偏置管接地一端為所述偏置管的源極，所述偏置管接外部信號的一端為所述偏置管的柵極。5、如權(quán)利要求4所述的轉(zhuǎn)換電路，其特征在于，所述的外部信號為外部偏置電壓。全文摘要本發(fā)明提供了一種CMOS到MCML的轉(zhuǎn)換電路，用于單端輸出的CMOS電路向雙輸入端的MCML電路轉(zhuǎn)換。此轉(zhuǎn)換電路由一差分電路組成，包括一對差分管，一對負(fù)載，以及偏置管組成；一對差分管中一差分管的輸入端與CMOS輸出端相連，此差分管的輸出端與另一差分管的輸入端相連，一對差分管的輸出端作為MCML電路的兩個輸入端。通過將一差分管的輸出端作為另一個差分管的輸入端，可有效節(jié)約額外的信號產(chǎn)生電路，還可有效降低傳統(tǒng)差分電路中電源噪聲、輸出抖動和轉(zhuǎn)換噪聲大的問題，解決差分管的輸入端引進(jìn)外接參考電壓時(shí)輸出電壓擺幅小及影響后接MCML電路的工作性能和降低電路速度的問題。文檔編號H03K19/0175GK101465642SQ20071017241公開日2009年6月24日申請日期2007年12月17日優(yōu)先權(quán)日2007年12月17日發(fā)明者喻騫宇,楊家奇,鄧志兵,郭俊濤申請人:中芯國際集成電路制造(上海)有限公司