專(zhuān)利名稱(chēng)：一種具上升下降時(shí)間調(diào)整功能的mos電流模式邏輯電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及MOS電流模式邏輯電路，尤其涉及一種具上升下降時(shí)間調(diào) 整功能的M0S電流模式邏輯電路。
背景技術(shù)：
在傳統(tǒng)的低速電流源邏輯電i 各中，上升時(shí)間和下降時(shí)間的不匹配對(duì)電i 各的 最終性能造成的影響不大，但是對(duì)于高速或超高速的電路，這種情況就不能忽 視了，尤其對(duì)于電流源邏輯電路輸出信號(hào)，其上升時(shí)間和下降時(shí)間之間的匹配 對(duì)眼圖特性影響非常大。而眼圖測(cè)試作為評(píng)判高速電路抗噪聲干擾的重要方法， 故在高速電路中需保持上升時(shí)間和下降時(shí)間的匹配，即上升時(shí)間和下降時(shí)間均 需與設(shè)計(jì)值一致或兩者比值恒定。參見(jiàn)圖1,其顯示了現(xiàn)有技術(shù)中一預(yù)設(shè)計(jì)的M0S電流模式邏輯電路(MOS Current Mode Logic;簡(jiǎn)稱(chēng)MCML)電3各的結(jié)構(gòu)，如圖所示，該預(yù)i殳計(jì)的MCML電 路主要包括由N溝道場(chǎng)效應(yīng)管MG和Ml構(gòu)成的輸入差分對(duì)、電性連接在輸入差 分對(duì)M0和Ml的漏纟及和一電壓源VDD間的漏才及電阻對(duì)RO和Rl 、電性連4妻在輸 入差分對(duì)M0和M1的漏極與地間的接地電容對(duì)CO、 CI和電性連接在輸入差分對(duì) MO和Ml的源極與地間的且由N溝道場(chǎng)效應(yīng)管M2構(gòu)成的恒流源，該輸入差分對(duì) MO和Ml的柵極分別為正負(fù)極輸入信號(hào)INP和INN的輸入端，其漏極分別為正負(fù) 極輸出信號(hào)OUTP和OUTN的輸出端。但是，上述結(jié)構(gòu)的預(yù)設(shè)計(jì)的MCML電路會(huì)出現(xiàn)上升時(shí)間和下降時(shí)間不匹配的 狀況，經(jīng)上升時(shí)間和下降時(shí)間測(cè)試4義器(例如為示波器)的測(cè)試圖1所示的電 路的上升時(shí)間和下降時(shí)間分別為274和221皮秒，與兩者均為280皮秒的設(shè)計(jì) 值相比，在容許的誤差范圍(例如為10皮秒)內(nèi)可認(rèn)為該上升時(shí)間與設(shè)計(jì)值相 同，但該下降時(shí)間明顯小于設(shè)計(jì)值。如此將會(huì)影響通過(guò)眼圖測(cè)試測(cè)量電路的抗 噪特性。因此，如何提供一種具上升下降時(shí)間調(diào)整功能的M0S電流模式邏輯電路以將預(yù)設(shè)計(jì)的MOS電流模式邏輯電路其中一個(gè)小于設(shè)計(jì)值，另一個(gè)等于設(shè)計(jì)值的上升和下降時(shí)間均調(diào)整為設(shè)計(jì)值，已成為業(yè)界亟待解決的技術(shù)問(wèn)題。 實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種具上升下降時(shí)間調(diào)整功能的MOS電流模式 邏輯電路，通過(guò)所迷電路可將上升時(shí)間和下降時(shí)間均調(diào)整為設(shè)計(jì)值。本實(shí)用新型的目的是這樣實(shí)現(xiàn)的 一種具上升下降時(shí)間調(diào)整功能的MOS電 流模式邏輯電路，用于在預(yù)設(shè)計(jì)的MOS電流模式邏輯電路的上升和下降時(shí)間中 一個(gè)小于設(shè)計(jì)值，另一個(gè)等于設(shè)計(jì)值時(shí)將兩者均調(diào)整至設(shè)計(jì)值，該具上升下降 時(shí)間調(diào)整功能的MOS電流模式邏輯電路包括該預(yù)設(shè)計(jì)的MOS電流模式邏輯電路， 該預(yù)設(shè)計(jì)的MOS電流模式邏輯電路具有一輸入差分對(duì)，該具上升下降時(shí)間調(diào)整 功能的MOS電流模式邏輯電路還包括串聯(lián)連接在該輸入差分對(duì)兩源極的源極電 阻對(duì)。在上述的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路中，該預(yù)設(shè)計(jì) 的MOS電流模式邏輯電路還具有漏極電阻對(duì)、 一接地電容對(duì)和一電性連接在該 源極電阻對(duì)與地間的恒流源，該輸入差分對(duì)的兩漏極分別通過(guò)該漏極電阻對(duì)電 性連接至一電壓源，該輸入差分對(duì)的兩漏極還分別通過(guò)該接地電容對(duì)電性連接 至地。在上述的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路中，該恒流源 為N型場(chǎng)效應(yīng)管，該N型場(chǎng)效應(yīng)管的漏極串聯(lián)連接在該源極電阻對(duì)上，源極連 接在地上。 在上述的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路中，該具上升 下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路的信號(hào)輸入、輸出端分別設(shè)置在該 輸入差分對(duì)的柵極和漏極。在上述的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路中，該輸入差 分對(duì)由N型場(chǎng)效應(yīng)管構(gòu)成。與現(xiàn)有技術(shù)中預(yù)設(shè)計(jì)的MOS電流模式邏輯電路的上升和下降時(shí)間其中任一 個(gè)小于設(shè)計(jì)值相比，本實(shí)用新型的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏 輯電路在預(yù)設(shè)計(jì)的MOS電流模式邏輯電路中的輸入差分對(duì)的兩源極上串聯(lián)連接了源極電阻對(duì)，如此可將電路的上升時(shí)間和下降時(shí)間均調(diào)整為設(shè)計(jì)值。

本實(shí)用新型的具上升下降時(shí)間調(diào)整功能的M0S電流模式邏輯電路由以下的 實(shí)施例及附圖給出。圖1為現(xiàn)有技術(shù)的預(yù)設(shè)計(jì)的M0S電流模式邏輯電路的電路圖；圖2為本實(shí)用新型的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路的電路圖。
具體實(shí)施方式
以下將對(duì)本實(shí)用新型的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路 作進(jìn)一步的詳細(xì)描述。本實(shí)用新型的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路，用于在 預(yù)設(shè)計(jì)的MOS電流模式邏輯電路的上升和下降時(shí)間中一個(gè)小于設(shè)計(jì)值，另一個(gè) 等于設(shè)計(jì)值時(shí)將兩者均調(diào)整至設(shè)計(jì)值。在本實(shí)施例中，所述預(yù)設(shè)計(jì)的MOS電流 模式邏輯電路如圖l所示，在其他實(shí)施例中，所述預(yù)設(shè)計(jì)的MOS電流模式邏輯 電路可由多個(gè)如圖1所示的電路串聯(lián)或并聯(lián)而成。參見(jiàn)圖2,本實(shí)用新型的具上升下降時(shí)間調(diào)整功能的MOS電流才莫式邏輯電路 包括如圖1所示的預(yù)設(shè)計(jì)的MOS電流才莫式邏輯電^各和源極電阻對(duì)R2和R3;所述 預(yù)設(shè)計(jì)的MOS電流模式邏輯電路包括N溝道場(chǎng)效應(yīng)管MO和Ml構(gòu)成的輸入差分 對(duì)、漏4及電阻對(duì)R0和R1、接地電容對(duì)CQ和C1、電性連4妄在源4及電阻對(duì)R2和 R3與地間的且由N溝道場(chǎng)效應(yīng)管M2構(gòu)成的恒流源，所述輸入差分對(duì)MO和M1的 兩漏纟及上分別通過(guò)所述漏纟及電阻對(duì)RO和Rl電性連4妻至電壓源VDD,所述輸入差 分對(duì)MG和Ml的兩漏極還分別通過(guò)所述4妻i也電容對(duì)CO和CI電性連接至地；源 極電阻對(duì)R2和R3電性連j妄在所述差分對(duì)MO和Ml的兩源極與所述恒流源M2的 漏才及間。本實(shí)用新型的具上升下降時(shí)間調(diào)整功能的MOS電諒j莫式邏輯電路的正負(fù)極 輸入信號(hào)INP和INN的輸入端分別為輸入差分對(duì)MQ和Ml的柵極，正負(fù)極輸出 信號(hào)OUTP和OUTN的輸出端分別為輸入差分對(duì)Ml和MO的漏極。經(jīng)上升時(shí)間和下降時(shí)間測(cè)試儀器(例如為示波器)測(cè)試本實(shí)用新型的具上升下降時(shí)間調(diào)整功能的M0S電流模式邏輯電路，測(cè)出所述上升和下降時(shí)間分別 為281和280皮秒，在容許的誤差范圍(例如為10皮秒)內(nèi)所述上升和下降時(shí) 間均達(dá)到了設(shè)計(jì)值。綜上所述，本實(shí)用新型的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電 路在所述差分對(duì)的兩漏極與所述恒流源間電性連接了源極電阻對(duì)，實(shí)驗(yàn)數(shù)據(jù)證 明可將電路的上升時(shí)間和下降時(shí)間均調(diào)整為設(shè)計(jì)值。
權(quán)利要求1、一種具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路，用于在預(yù)設(shè)計(jì)的MOS電流模式邏輯電路的上升和下降時(shí)間中一個(gè)小于設(shè)計(jì)值，另一個(gè)等于設(shè)計(jì)值時(shí)將兩者均調(diào)整至設(shè)計(jì)值，該具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路包括該預(yù)設(shè)計(jì)的MOS電流模式邏輯電路，該預(yù)設(shè)計(jì)的MOS電流模式邏輯電路具有一輸入差分對(duì)，其特征在于，該具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路還包括串聯(lián)連接在該輸入差分對(duì)兩源極的源極電阻對(duì)。
2、 如權(quán)利要求1所述的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路， 其特征在于，該預(yù)設(shè)計(jì)的MOS電流模式邏輯電路還具有漏極電阻對(duì)、 一接地電 容對(duì)和一電性連接在該源極電阻對(duì)與地間的恒流源，該輸入差分對(duì)的兩漏極分別通過(guò)該漏極電阻對(duì)電性連接至一 電壓源，該輸入差分對(duì)的兩漏極還分別通過(guò) 該接地電容對(duì)電性連接至地。
3、 如權(quán)利要求2所述的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路， 其特征在于，該恒流源為N型場(chǎng)效應(yīng)管，該N型場(chǎng)效應(yīng)管的漏極串聯(lián)連接在該 源極電阻對(duì)上，源極連接在地上。
4、 如權(quán)利要求1所述的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路， 其特征在于，該具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路的信號(hào)輸入、 輸出端分別設(shè)置在該輸入差分對(duì)的柵極和漏極。
5、 如權(quán)利要求1所述的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路， 其特征在于，該輸入差分對(duì)由N型場(chǎng)效應(yīng)管構(gòu)成。
專(zhuān)利摘要本實(shí)用新型提供了一種具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路，用于在預(yù)設(shè)計(jì)的MOS電流模式邏輯電路的上升和下降時(shí)間中一個(gè)小于設(shè)計(jì)值，另一個(gè)等于設(shè)計(jì)值時(shí)將兩者均調(diào)整至設(shè)計(jì)值?，F(xiàn)有技術(shù)中預(yù)設(shè)計(jì)的MOS電流模式邏輯電路的上升和下降時(shí)間中有一個(gè)不滿足設(shè)計(jì)要求且小于設(shè)計(jì)值，會(huì)嚴(yán)重影響電路的抗噪測(cè)試。本實(shí)用新型的電路包括具有一輸入差分對(duì)的預(yù)設(shè)計(jì)的MOS電流模式邏輯電路和串聯(lián)連接在該輸入差分對(duì)兩源極的源極電阻對(duì)。本實(shí)用新型的具上升下降時(shí)間調(diào)整功能的MOS電流模式邏輯電路可將預(yù)設(shè)計(jì)的MOS電流模式邏輯電路的上升和下降時(shí)間均調(diào)整為設(shè)計(jì)值。
文檔編號(hào)H03K19/01GK201113975SQ200720076620
公開(kāi)日2008年9月10日 申請(qǐng)日期2007年10月24日 優(yōu)先權(quán)日2007年10月24日
發(fā)明者皓 劉, 喻騫宇, 楊家奇, 沈志遠(yuǎn), 鄧志兵 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司