專利名稱：在多電平單元存儲設(shè)備內(nèi)安排數(shù)據(jù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多電平單元閃速存儲器設(shè)備。具體地說，本發(fā)明涉及多電平單元閃速存儲器設(shè)備內(nèi)糾錯的領(lǐng)域。
背景技術(shù)：
多年來閃速存儲器設(shè)備已是眾所周知的。在所有的閃速存儲器設(shè)
備內(nèi)，NAND("與非")型存儲器與其他類型的存儲器(例如，NOR("或非")型)不同，除了其它特定特性之外還在于寫入存儲器的許多信息比特可能被以"翻轉(zhuǎn)，，方式回讀(即與原來將這些比特寫入存儲器的方式不同)。
為了克服得到"翻轉(zhuǎn)"比特的現(xiàn)象和使NAND型存儲器可為實際應(yīng)用所用，常見的技術(shù)是用ECC (糾錯碼)算法與這些NAND型存儲器配合。通常閃速存儲器使用ECC算法的情況如下
在將數(shù)據(jù)寫入存儲器前，對數(shù)據(jù)運用ECC算法，以便計算出附加(冗余)信息比特。這些冗余比特經(jīng)常稱為"奇偶校驗比特"或"奇偶校驗"，以后用于檢錯和糾錯。原始數(shù)據(jù)與奇偶校驗比特合在 一起稱為"碼字，，。
將整個碼字(即原始數(shù)據(jù)加上奇偶校驗比特)記錄到閃速存儲器設(shè)備上。應(yīng)注意的是，NAND閃速存儲器設(shè)備的實際尺寸被設(shè)計成能容納原始數(shù)據(jù)加上奇偶校驗比特。
在從存儲器檢索數(shù)據(jù)時，讀出整個碼字，對數(shù)據(jù)和奇偶校驗比特應(yīng)用ECC算法，以便檢測和糾正可能的"比特翻轉(zhuǎn)，，(即錯誤)。
應(yīng)當(dāng)指出的是，ECC算法可以用硬件、軟件或者通過硬件和軟件的組合同等地執(zhí)行。此外，ECC算法可以在存儲設(shè)備內(nèi)、在存儲設(shè)
5備控制器內(nèi)、在主機內(nèi)執(zhí)行，或可以在系統(tǒng)的這些組件之間"分布"。
一些閃速存儲器設(shè)備在每個存儲單元可存儲的數(shù)據(jù)元(例如數(shù)據(jù)
比特)的個數(shù)上可以是不同的。SLC (單電平單元)存儲器用來在每個存儲單元內(nèi)存儲單個比特，而MLC (多電平單元)存儲器用來在每個存儲單元內(nèi)存儲多個比特。
在MLC存儲器內(nèi)，對電壓電平編碼的方式和將輸入數(shù)據(jù)分配給各個存儲單元的方式對于使ECC設(shè)計達到最佳是非常重要的。
Murin的美國申請^>開No.20060101193揭示了現(xiàn)有技術(shù)的將數(shù)據(jù)存儲在多比特閃速存儲器單元內(nèi)的方法。該專利申請在這里列為參考，予以全面引用。
按照Murin的申請，將輸入數(shù)據(jù)分配給存儲器的一個物理頁面的最佳方式(在ECC性能意義上)是將這些數(shù)據(jù)比特在物理頁面的一些不同的比特頁之間交錯，其中比特頁被定義為由各個屬于物理頁面的不同單元、但在單元內(nèi)具有相同的有效值(即，LSB，…，MSB)的比特組成的組。這種在存儲器內(nèi)安排數(shù)據(jù)的方式保證在從存儲器檢索再按原來的次序重新排列(即去交錯)后的數(shù)據(jù)內(nèi)錯誤比特的分布是均勻的(最佳的)。
交錯過程，如在Murin的申請中所揭示的那樣，保證在將數(shù)據(jù)
寫入存儲器的過程期間一個邏輯頁的輸入數(shù)據(jù)同等地散布到物理存儲
頁面的各個比特頁中。也就是說，交錯過程保證物理頁面的每個比特頁從共享這個物理頁面的每個輸入數(shù)據(jù)邏輯頁被分配同樣數(shù)量的比特。
因此，在數(shù)據(jù)從存儲器讀出并被去交錯時，去交錯過程所產(chǎn)生的
在該技術(shù)領(lǐng)J^內(nèi)沒\有規(guī)定將交錯方案用于將輸入數(shù)據(jù)分配給MLC存儲設(shè)備的物理頁面的方式，因為任何將數(shù)據(jù)均勻地分布在物理頁面內(nèi)的方案就ECC性能來說同等地是最佳的。
然而，對于有些ECC方案來說，使用特定的交錯方法可以取得節(jié)約處理時間和功率消耗的附加利益。
6因此，在運用這些ECC方案時，所希望的是提供一種使現(xiàn)有技術(shù)的處理時間和功率消耗減到最少的交錯方法。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的是提供一種將輸入數(shù)據(jù)在物理頁面的不同比特頁之間交錯的方法，以在與特定的ECC方案配合使用時使現(xiàn)有技術(shù)的處理時間和功率消耗減到最少。
比特頁BP0、 BP1、 BP2、 BP3在這里相對每單元4比特的物理頁面定義，使得比特頁BP0與LSB物理頁面單元相應(yīng)、比特頁BP1與LSB-1物理頁面單元相應(yīng)、比特頁BP2與LSB-2物理頁面單元相應(yīng)而比特頁BP3與MSB物理頁面單元相應(yīng)。
按照本發(fā)明的一個優(yōu)選實施例，所提供的存儲數(shù)據(jù)的方法包括下列步驟(a)將數(shù)據(jù)的第一部分存儲在非易失性存儲器的具有第一錯誤概率的比特位置；(b)將數(shù)據(jù)的第二部分存儲在非易失性存儲器的具有比第一錯誤概率低的第二錯誤概率的比特位置；(c)將糾錯奇偶校驗比特與數(shù)據(jù)一起存儲；(d)從這非易失性存儲器讀出數(shù)據(jù)和糾錯奇偶校驗比特；以及(e)用糾錯奇偶校驗比特對所讀出的數(shù)據(jù)進行糾錯，其中第一部分的至少一個比特在第二部分的任何比特被糾正校驗前被糾正校驗。
優(yōu)選的是，這種方法還包括在糾正校驗所有的數(shù)據(jù)前停止進行糾錯的步驟。
優(yōu)選的是，這種方法還包括確定數(shù)據(jù)內(nèi)的錯誤比特的個數(shù)的步驟和按照錯誤比特的個數(shù)在糾正校驗所有的數(shù)據(jù)前停止進行糾錯的步臘
優(yōu)選的是，非易失性存儲器用來在非易失性存儲器的每個單元內(nèi)存儲多個比特。
按照本發(fā)明的又一個優(yōu)選實施例，所提供的存儲設(shè)備包括(a)存儲數(shù)據(jù)的非易失性存儲器；以及(b)控制器，用來(i)將數(shù)據(jù)的第 一部分存儲在非易失性存儲器的具有第 一錯誤概率的比特位置，和
7將數(shù)據(jù)的至少第二部分存儲在非易失性存儲器的具有比第 一錯誤概率低的第二錯誤概率的比特位置，以及(ii)用糾錯奇偶校驗比特對數(shù)據(jù)進行糾錯，其中第一部分的至少一個比特在第二部分的任何比特被糾正校驗前被糾正校驗。
優(yōu)選的是，控制器還用來在糾正校驗所有的數(shù)據(jù)前停止執(zhí)行糾錯。
優(yōu)選的是，控制器還用來確定數(shù)據(jù)內(nèi)錯誤比特的個數(shù)和按照該個數(shù)停止執(zhí)行糾錯。
優(yōu)選的是，非易失性存儲器用來在每個單元內(nèi)存儲多個比特。優(yōu)選的是，非易失性存儲器是閃速存儲器。
按照本發(fā)明的又一個優(yōu)選實施例，所提供的存儲數(shù)據(jù)的方法包括
下列步驟(a)將數(shù)據(jù)存儲在非易失性存儲器內(nèi)；(b)將檢錯奇偶校驗比特(可以從加到數(shù)據(jù)上的正確性校驗碼得到)與數(shù)據(jù)一起存儲；(c )將糾錯奇偶校驗比特與數(shù)據(jù)一起但與檢錯奇偶校驗比特分開存儲；(d)從非易失性存儲器讀出數(shù)據(jù)、檢錯奇偶校驗比特和糾錯奇偶校驗比特；(e)用糾錯奇偶校驗比特對先前讀出的數(shù)據(jù)進行糾錯；以及(f)按照檢錯奇偶校驗比特，在對所有的數(shù)據(jù)糾錯后但在對任何糾錯奇偶校驗比特糾錯前停止進行糾錯。
優(yōu)選的是，只有在檢錯奇偶校驗比特表示在數(shù)據(jù)內(nèi)不存在錯誤時才執(zhí)行停止進行糾錯。
按照本發(fā)明的又一個優(yōu)選實施例，所提供的存儲設(shè)備包括(a)存儲數(shù)據(jù)的非易失性存儲器；以及(b)控制器，用來(i)將糾錯奇偶校驗比特和檢錯奇偶校驗比特與數(shù)據(jù)一起存儲，使得檢錯奇偶校驗比特與糾錯奇偶校驗比特分開存儲，(ii)從非易失性存儲器讀出數(shù)據(jù)、檢錯奇偶校驗比特和糾錯奇偶校驗比特，以及(m)用糾錯奇偶校驗比特對先前讀出的數(shù)據(jù)進行糾錯，并按照檢錯奇偶校驗比特，在對所有的數(shù)據(jù)糾錯后但在對任何糾錯奇偶校驗比特糾錯前停止糾錯。
優(yōu)選的是，控制器還用來只有在檢錯奇偶校驗比特表示在數(shù)據(jù)內(nèi)不存在錯誤時才停止糾錯。
8優(yōu)選的是，非易失性存儲器用來在每個單元內(nèi)存儲多個比特。優(yōu)選的是，非易失性存儲器是閃速存儲器。
從以下附圖和說明中可以明顯地看到本發(fā)明的其他一些特征和優(yōu)點。


為了更好地理解本發(fā)明，下面將結(jié)合附圖就本發(fā)明的實施例進行
說明，在這些附圖中同樣的數(shù)字指示相應(yīng)的部分或元素，其中圖1為本發(fā)明的系統(tǒng)的框圖2A為典型的例示性而非限制性的由主計算機并聯(lián)到具有一頁N個單元的每單元4比特存儲設(shè)備的數(shù)據(jù)比特的邏輯頁的示意圖；以及
圖2B為典型的例示性而非限制性的按照本發(fā)明的交錯方案寫入圖2A的每單元4比特存儲設(shè)備的一個物理頁面的各個比特頁的數(shù)據(jù)比特的示意圖。
具體實施例方式
本發(fā)明為 一種將輸入數(shù)據(jù)在MLC存儲器的 一個物理頁面的不同比特頁之間交錯的方法，以便在配合特定的ECC算法使用時使現(xiàn)有技術(shù)的處理時間和功率消耗減到最少。
考慮ECC方案，其中為了檢測和糾正"翻轉(zhuǎn)"的比特需要搜索所有的數(shù)據(jù)比特。作為這種方案的一個例子，可以考慮BCH解碼。
在實現(xiàn)用于較大量比特錯誤(通常，為多于4個)的BCH解碼器時，常見的是用"Chein搜索，，來檢測需糾正的數(shù)據(jù)比特。例如可參見W.Wesley Peterson 、 E.J.Weldon， Jr.的"Error-Correcting Codes"(Second Edition, The Massachusetts Institute of Technology, 1972 ),該文獻在這里列為參考，全面予以引用。"Chein搜索，，對碼字進行比 誤比特的總數(shù)受碼字結(jié)構(gòu)限制，通常由在"Chein搜索，，前的那些解碼算法階段計算。因此，需糾正的錯誤比特的確切個數(shù)可以在對碼
字進行比特掃描(用"Chein搜索，，)前用ECC算法確定。
這樣，在已經(jīng)檢測到和糾正了所有的錯誤比特時就可以停止對碼字的比特掃描，因此不必對碼字的所有比特進行比特掃描，從而節(jié)省了處理時間和功率。由于算法已經(jīng)發(fā)現(xiàn)了所有的錯誤比特，因此可以確信不會再發(fā)現(xiàn)需糾正的比特，從而可以停止搜索。
現(xiàn)在來看對輸入數(shù)據(jù)進行交錯的情況。如在該技術(shù)領(lǐng)域內(nèi)所知，交錯數(shù)據(jù)的過程保證在將數(shù)據(jù)寫入存儲器的過程期間， 一個邏輯頁的輸入數(shù)據(jù)等同地散布在物理存儲頁面的各個比特頁之間。也就是說，交錯過程保證物理頁面的每個比特頁從共享這個物理頁面的每個輸入數(shù)據(jù)邏輯頁得到同樣數(shù)量的比特，或者保證輸入數(shù)據(jù)邏輯頁的比特在物理頁面的所有比特頁之間是等份額分布的。
因此，在數(shù)據(jù)從存儲器讀出并對其進行去交錯處理后，去交錯過比特。
在該:忮術(shù)領(lǐng)域內(nèi)還已知的是，如在Murin的申請中所揭示的那樣，物理頁面的每個比特頁具有不同的比特錯誤概率。這個概率取決于存儲設(shè)備內(nèi)所執(zhí)行的電壓電平的編碼方案。用以電壓電平編碼為(7，6， 4， 5， 1， 0， 2, 3}實現(xiàn)每單元3比特的設(shè)備作為例子，可以看到這種設(shè)備的比特頁的比特錯誤概率符合比例l:2:4(這個比例與每個比特頁的電平碼中的比特改變數(shù)相應(yīng))，其中LSB (最低有效比特)頁的比特錯誤概率為MSB(最高有效比特)頁的4倍。假設(shè)一個物理頁面內(nèi)錯誤的總概率為P，設(shè)備的各個比特頁的錯誤概率就分別為P/7、2*P/7和4*P/7，詳細情況可參見Murin的申請。
去交錯后，每個邏輯頁包括等份額的具有所有錯誤概率種類的比特，因此有三分之一的比特將具有P/7的錯誤概率，三分之一的比特將具有2*P/7的錯誤概率，以及三分之一的比特將具有4*P/7的錯誤概率。這樣，糾錯算法在從物理頁面的不同比特頁去交錯得到的邏輯頁的不同部分內(nèi)統(tǒng)計地檢測到數(shù)量不同的錯誤比特。
10現(xiàn)在再來考慮糾錯算法中逐個掃描比特搜索錯誤的階段。如果按 錯誤概率遞降的次序掃描比特頁的比特，那么平均來說，這個過程就 會比在其他情況下早檢測到一個邏輯頁內(nèi)的所有錯誤，因此節(jié)省了時 間和功率。
然而，以順序方式(即從一個邏輯頁的第一個比特到這個邏輯頁 的最后一個比特)可以最經(jīng)濟地實現(xiàn)比特掃描。
因此，如果比特掃描從一個邏輯頁的開始處開始，那么第一部分 的比特需由本發(fā)明的交錯方法放在一個物理頁面的錯誤概率最大的
LSB比特頁內(nèi)，而下一部分的比特需放在(LSB+1 )比特頁內(nèi)，等等。 最后部分的比特需由本發(fā)明的交錯方法放在物理頁面的錯誤概率最小 的MSB比特頁內(nèi)。
一般地說，在具有一頁N個單元的每單元M比特的設(shè)備的情況
下，本發(fā)明的交錯方法如下實現(xiàn) 對于每個輸入邏輯頁
第一部分的N/M個比特通過交錯放在物理頁面的(LSB)
比特頁內(nèi)，
第二部分的N/M個比特通過交錯放在物理頁面的(LSB+1) 比特頁內(nèi)，
第M部分的N/M個比特通過交錯放在物理頁面的(MSB) 比特頁內(nèi)。
這樣，本發(fā)明的交錯方法保證以高的概率通常在比特掃描完整個 邏輯頁前就檢測到和糾正了所有的錯誤比特，從而使處理時間和功率 消耗達到最佳。
現(xiàn)在參見圖1，圖中示出了本發(fā)明的系統(tǒng)10的框圖。控制器14 用來管理將從主機20接收到的數(shù)據(jù)比特交錯并存儲在存儲器12內(nèi)的 方式。
交錯單元16按照本發(fā)明的交錯方法實現(xiàn)，以對從主機20接收到 的經(jīng)ECC單元18編碼的輸入數(shù)據(jù)進行交錯。參見圖2A，圖中示出了典型的例示性而非限制性的與要寫入具 有一個物理頁面N個單元的每單元4比特存儲設(shè)備的邏輯頁LP0、 LP1、 LP2、 LP3關(guān)聯(lián)的數(shù)據(jù)比特的示意圖。邏輯頁LP0、 LP1、 LP2、 LP3各包括四個部分的比特，每個部分的第一個附標(biāo)表示邏輯頁的序 號，而第二個附標(biāo)表示該部分的序號。
比特部分"0，0"、 "0，1"、 "0,2"、 "0,3，，與邏輯頁LPO關(guān)聯(lián)，比特 部分"1，0"、 "1，1"、 "1，2"、 "1，3"與邏輯頁LP1關(guān)聯(lián)，比特部分"2，0"、 "2，1"、 "2，2"、 "2，3，，與邏輯頁LP2關(guān)聯(lián)，比特部分"3，0"、 "3，1"、 "3，2"、 "3，3"與邏輯頁LP3關(guān)聯(lián)。
通常，在邏輯頁LPO、 LP1、 LP2、 LP3的各自部分"0，3"、 "1，3"、 "2,3"、 "3，3"內(nèi)至少有些比特包括數(shù)據(jù)的奇偶校驗比特。
參見圖2B，圖中示出了典型的例示性而非限制性的圖2A的數(shù)據(jù) 比特按本發(fā)明的交錯方法寫入每單元4比特存儲設(shè)備的一個物理頁面 的比特頁BPO、 BP1、 BP2、 BP3的示意圖。
按照本發(fā)明的交錯方法，將數(shù)據(jù)比特寫入每單元4比特存儲設(shè)備 的各個比特頁的情況如下比特部分"O，O"、 "1，0"、 "2，0"、 "3，0，，寫入 比特頁BPO(錯誤概率最大的比特頁),比特部分"0,1"、 "1，1"、 "2，1"、 "3，1"寫入比特頁BP1 (錯誤概率第二大的比特頁)，比特部分"0，2"、 "1，2"、 "2，2"、 "3，2，，寫入比特頁BP2 (錯誤概率第三大的比特頁)， 比特部分"0，3"、 "1，3"、 "2，3"、 "3，3"寫入比特頁BP3 (錯誤概率最小 的比特頁)。
因此，在比特頁BP3的部分"0，3"、 "1，3"、 "2，3"、 "3，3"內(nèi)至少 有些比特包括數(shù)據(jù)的奇偶校驗比特。
如果數(shù)據(jù)比特按照本發(fā)明的交錯方法寫入存儲器，那么在數(shù)據(jù)比 特被回讀和去交錯時，邏輯頁LPO、 LP1、 LP2、 LP3中每個邏輯頁內(nèi)
在，如果對這些邏輯頁從一個邏輯頁的開始起進行Chein搜索(作為 糾錯過程的一部分)，那么平均起來在到達這個邏輯頁的末端前就可 以檢測和糾正所有的錯誤比特。在糾正了最后一個比特時就可停止
12Chein搜索，因此節(jié)省了時間和功率。
應(yīng)注意的是，本發(fā)明并沒有限制將每個相應(yīng)比特部分內(nèi)的[N/4] 個比特中的任何比特寫入存儲器的次序。
還應(yīng)注意的是，與本發(fā)明的交錯方法無關(guān)和除了本發(fā)明的交錯方 法之外，優(yōu)選和可任選的是可以通過將在該技術(shù)領(lǐng)域內(nèi)已知的簡單的 正確性校驗碼加到輸入碼字的用戶數(shù)據(jù)部分上來提高比特掃描過程的 有效性。這種正確性校驗碼可以是簡單的校驗和或CRC(循環(huán)冗余校 驗)。如果在將用戶數(shù)據(jù)比特(加上奇偶校驗比特一起)寫入存儲器
用戶數(shù)據(jù)比特，那么在對錯誤進行搜索時，可以在所有的用戶數(shù)據(jù)比 特都得到校驗時就停止比特掃描過程，即使在一個邏輯頁內(nèi)還沒有檢 測到所有的錯誤(也就是在有些錯誤是在奇偶校驗比特內(nèi)而不是在用 戶數(shù)據(jù)比特內(nèi)時)，只要從存儲器讀出的正確性校驗碼與加到所掃描 的用戶數(shù)據(jù)比特上的正確性校驗碼匹配。
顯然，對于錯誤概率較大從而碼字內(nèi)奇偶校驗比特部分較大的情 況，運用這種錯誤校驗技術(shù)可以更為顯著地節(jié)省時間和功率。
然而，這個過程具有增大在用戶數(shù)據(jù)比特內(nèi)錯誤地檢測到錯誤的 概率的缺點，因為雖然從存儲器讀出的正確性校驗碼與加到所掃描的 用戶數(shù)據(jù)比特上的正確性校驗碼匹配但仍然有一定概率(雖然較小) 在用戶數(shù)據(jù)比特內(nèi)還有錯誤(這個概率取決于正確性校驗碼的類型和 長度)。
以上就本發(fā)明的一些具體實施例對本發(fā)明的系統(tǒng)作了說明，應(yīng)理 解此說明不是限制性的，因為對于該技術(shù)領(lǐng)域內(nèi)的專業(yè)人員來說進一 步的修改現(xiàn)在是顯而易見的，而且應(yīng)包含在所附權(quán)利要求書的范圍內(nèi) 的這種修改。
權(quán)利要求
1. 一種存儲數(shù)據(jù)的方法，所述方法包括下列步驟(a)將數(shù)據(jù)的第一部分存儲在非易失性存儲器的具有第一錯誤概率的比特位置；(b)將數(shù)據(jù)的第二部分存儲在所述非易失性存儲器的具有比所述第一錯誤概率低的第二錯誤概率的比特位置；(c)將糾錯奇偶校驗比特與數(shù)據(jù)一起存儲；(d)從所述非易失性存儲器讀出數(shù)據(jù)和所述糾錯奇偶校驗比特；以及(e)用所述糾錯奇偶校驗比特對所讀出的數(shù)據(jù)進行糾錯，其中所述第一部分的至少一個比特在所述第二部分的任何比特被糾正校驗前被糾正校驗。
2. 權(quán)利要求l的方法，所述方法還包括下列步驟(f) 在糾正校驗所有的數(shù)據(jù)前停止進行所述糾錯。
3. 權(quán)利要求l的方法，還包括下列步驟(f) 確定數(shù)據(jù)內(nèi)的錯誤比特的個數(shù)；(g) 按照所述錯誤比特的個數(shù)，在糾正校驗所有的數(shù)據(jù)前停止 進行所述糾錯。
4. 權(quán)利要求1的方法，其中所述非易失性存儲器用來在所述非 易失性存儲器的每個單元內(nèi)存儲多個比特。
5. —種存儲設(shè)備，包括(a) 用于存儲數(shù)據(jù)的非易失性存儲器；以及(b) 控制器，用來(i) 將所述數(shù)據(jù)的第一部分存儲在非易失性存儲器的具有 第一錯誤概率的比特位置，而將所述數(shù)據(jù)的至少第二部分存儲在 非易失性存儲器的具有比所述第一錯誤概率低的第二錯誤概率 的比特位置，以及(ii) 用糾錯奇偶校驗比特對所述數(shù)據(jù)進行糾錯，其中所述第一部分的至少一個比特在所述第二部分的任何比特被糾正校 驗前被糾正校驗。
6. 權(quán)利要求5的存儲設(shè)備，其中所述控制器還用來在糾正校驗 所有的所述數(shù)據(jù)前停止所述糾錯。
7. 權(quán)利要求5的存儲設(shè)備，其中所述控制器還用來確定所述數(shù) 據(jù)內(nèi)錯誤比特的個數(shù)和按照所述個數(shù)停止所述糾錯。
8. 權(quán)利要求5的存儲設(shè)備，其中所述非易失性存儲器用來在每 個單元內(nèi)存儲多個比特。
9. 權(quán)利要求5的存儲設(shè)備，其中所述非易失性存儲器是閃速存儲器。
10. —種存儲數(shù)據(jù)的方法，所述方法包括下列步驟 (a )將數(shù)據(jù)存儲在非易失性存儲器內(nèi)；(b)將檢錯奇偶校驗比特與數(shù)據(jù)一起存儲； (c )將糾錯奇偶校驗比特與數(shù)據(jù)一起但與所述檢錯奇偶校驗比 特分開存儲；(d) 從所述非易失性存儲器讀出數(shù)據(jù)、所述檢錯奇偶校驗比特 和所述糾錯奇偶校驗比特；(e) 用所述糾錯奇偶校驗比特對所述讀出的數(shù)據(jù)進行糾錯；以及(f) 按照所述檢錯奇偶校驗比特，在對所有的數(shù)據(jù)糾錯后但在 對任何所述糾錯奇偶校驗比特糾錯前停止進行所述糾錯。
11. 權(quán)利要求10的方法，其中所述停止進行糾錯只有在所述檢 錯奇偶校驗比特表示數(shù)據(jù)內(nèi)不存在錯誤時才執(zhí)行。
12. —種存儲設(shè)備，包括(a) 用于存儲數(shù)據(jù)的非易失性存儲器；以及(b) 控制器，用來(i)將糾錯奇偶校驗比特和檢錯奇偶校驗比特與所述數(shù)據(jù) 一起存儲，使得所述檢錯奇偶校驗比特與所述糾錯奇偶校驗比特 被分開存儲，(ii)從所述非易失性存儲器讀出所述數(shù)據(jù)、所述檢錯奇偶 校驗比特和所述糾錯奇偶校驗比特，以及(iii )用所述糾錯奇偶校驗比特對所述讀出的數(shù)據(jù)進行糾 錯，并按照所述檢錯奇偶校驗比特，在對所有的所述數(shù)據(jù)糾錯后 但在對任何所述糾錯奇偶校驗比特糾錯前停止所述糾錯。
13.權(quán)利要求12的存儲設(shè)備，其中所述控制器用來只有在所述
14. 權(quán)利要求12的存儲設(shè)備，其中所述非易失性存儲器用來在 每個單元內(nèi)存儲多個比特。
15. 權(quán)利要求12的存儲設(shè)備，其中所述非易失性存儲器是閃速 存儲器。
全文摘要
一種存儲數(shù)據(jù)的方法包括將數(shù)據(jù)的第一部分存儲在非易失性存儲器的具有第一錯誤概率的比特位置；將數(shù)據(jù)的第二部分存儲在非易失性存儲器的具有比第一錯誤概率低的第二錯誤概率的比特位置；將糾錯奇偶校驗比特與數(shù)據(jù)一起存儲；以及用糾錯奇偶校驗比特對所讀出的數(shù)據(jù)應(yīng)用糾錯方案，其中第一部分的至少一個比特在第二部分的任何比特被糾正校驗前被糾正校驗。糾錯方案在對所有的數(shù)據(jù)糾正校驗前停止。
文檔編號H03M13/00GK101502001SQ200780002447
公開日2009年8月5日 申請日期2007年1月17日 優(yōu)先權(quán)日2006年1月18日
發(fā)明者M·穆里恩 申請人:晟碟以色列有限公司