專利名稱：用于控制和/或用于防止注入電流的電路裝置和相應(yīng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路裝置，包括
-至少一個(gè)導(dǎo)電溝道，被設(shè)計(jì)用于將至少一個(gè)模擬和/或數(shù)字信號(hào)
從至少一個(gè)第一管腳傳送到至少一個(gè)第二管腳；以及
-至少一個(gè)晶體管裝置
--通過(guò)導(dǎo)電溝道連接在第一管腳和第二管腳之間；以及
--可根據(jù)至少一個(gè)電壓和/或電流信號(hào)的信號(hào)電平，在至少一個(gè) 啟用狀態(tài)與至少一個(gè)禁用狀態(tài)之間切換。
本發(fā)明還涉及一種根據(jù)權(quán)利要求6的前序部分的用于控制和/或用 于防止注入電流的相應(yīng)方法。
背景技術(shù)：
諸如模擬開關(guān)、多路復(fù)用器和/或多路分離器之類的晶體管裝置用 于諸如AD (模數(shù))轉(zhuǎn)換器、總線接口 (用在電信行業(yè)中)、數(shù)據(jù)采集 系統(tǒng)、電平轉(zhuǎn)移器、個(gè)人計(jì)算機(jī)之類的多種應(yīng)用中。
常規(guī)地，晶體管裝置的I/0 (輸入/輸出)端子上的工作電壓(具 體為模擬數(shù)據(jù))被限定為軌值(rail value),其中這些軌值可以從地電 平gnd變化到供電電壓Vcc。然而，在多種應(yīng)用(例如，汽車應(yīng)用)中， 在啟用狀態(tài)或禁用模式期間，在晶體管裝置的端子上常常出現(xiàn)其幅度 比地電平gnd低或比供電電壓Vcc高的信號(hào)。這種情況可能由于電路裝 置的瞬態(tài)行為、這種電路裝置的不同部分的不同電源電壓或有害的電 壓尖脈沖等。
這種行為的最終結(jié)果是源出或匯入自與這條故障線(即，連接至 配備有至少一個(gè)過(guò)壓信號(hào)或至少一個(gè)欠壓信號(hào)的導(dǎo)電溝道)連接的晶
體管裝置的端子的電流。
對(duì)于模擬操作，希望在沒(méi)有連接至故障線路的晶體管裝置的端子 上具有最小干擾。然而，在常規(guī)的模擬設(shè)計(jì)中，這種過(guò)壓信號(hào)或欠壓 信號(hào)或有害電流的注入可能通過(guò)兩種機(jī)制泄露到晶體管裝置的其它
丄山
順
-在晶體管裝置通過(guò)范圍在地電平gnd到供電電壓Vcc之間的內(nèi) 部信號(hào)禁用的情況下，由于晶體管裝置通過(guò)金屬-氧化物半導(dǎo)體(MOS) 開關(guān)導(dǎo)通所導(dǎo)致的信號(hào)在禁用狀態(tài)下在1/0 (輸入/輸出)線路之間的 傳輸；和/或
-由于MOS開關(guān)的源極-本體-漏極之間形成的寄生雙極性效應(yīng)所 導(dǎo)致的I/0 (輸入/輸出)線路之間的泄露。
因此，信號(hào)線或?qū)щ姕系朗芟抻陔娐费b置的電源Vcc，具體為模 擬開關(guān)或模擬多路復(fù)用器和/或模擬多路分離器。處理這種現(xiàn)象的另一 方式是在其中使用電路裝置的系統(tǒng)應(yīng)具有等于要傳輸?shù)哪M信號(hào)和/ 或數(shù)字信號(hào)的電壓范圍的電源范圍。
這導(dǎo)致這些應(yīng)用中的嚴(yán)重阻礙，其中可用電源電壓比模擬信號(hào)和/ 或數(shù)字信號(hào)的峰值小。在這種情況下，常規(guī)的模擬開關(guān)或常規(guī)的模擬 多路復(fù)用器或常規(guī)的模擬多路分離器需要比處理高壓模擬信號(hào)的子系 統(tǒng)的供電電壓高的供電電壓Vcc。
下面，簡(jiǎn)單介紹晶體管裝置，即互補(bǔ)金屬-氧化物半導(dǎo)體(CMOS)， 具體為模擬開關(guān)或模擬多路復(fù)用器或模擬多路分離器的設(shè)計(jì)。
在圖1中，描述了模擬CMOS開關(guān)20的結(jié)構(gòu)。所述模擬CMOS開關(guān) 20包括
-PMOS (P溝道金屬氧化物半導(dǎo)體)晶體管MP;以及 -NMOS (N溝道金屬氧化物半導(dǎo)體)晶體管MN。 在這種情況下，包括輸入線路12和輸出線路14的導(dǎo)電溝道上的電 壓處于從零^地電平gnd)到供電電壓Vcc的電壓范圍內(nèi)。
當(dāng)啟用時(shí)，模擬MOS開關(guān)(具體為模擬CMOS開關(guān))用于在CMOS 開關(guān)20的輸入線路12和CMOS開關(guān)20的輸出線路14上以最小失真?zhèn)鬏?模擬或數(shù)字信號(hào)。理想開關(guān)作為禁用狀態(tài)中的斷路開關(guān)以及作為啟用
200780007672.3
說(shuō)明書第3/23頁(yè)
狀態(tài)中的短路開關(guān)。然而，在常規(guī)MOS晶體管中(具體為常規(guī)CMOS 開關(guān)中)會(huì)出現(xiàn)幾個(gè)問(wèn)題。
模擬晶體管裝置(具體為諸如模擬CMOS開關(guān)之類的模擬MOS晶 體管)在晶體管裝置的禁用狀態(tài)下阻止信號(hào)，并且在晶體管的啟用狀 態(tài)下傳輸信號(hào)。然而，晶體管裝置僅能阻止并傳輸電源范圍內(nèi)(即電 壓范圍在零(—也電平gnd)與電源電壓Vcc之間)的信號(hào)。
如上所述，由于系統(tǒng)中的各種干擾，導(dǎo)電溝道(具體為開關(guān)線路) 常遭受不可預(yù)測(cè)的電流和/或不可預(yù)測(cè)的過(guò)壓和/或不可預(yù)測(cè)的欠壓， 特別是在晶體管裝置的禁用狀態(tài)操作中。
為了整個(gè)系統(tǒng)的正常工作，晶體管裝置必須阻止這些有害信號(hào)， 從而在整個(gè)系統(tǒng)中具有最小的干擾。此外，由于導(dǎo)電溝道(具體為開 關(guān)線路)之間有害泄露，這些干擾可能引起系統(tǒng)中的不希望的行為。
在這種上下文中，主要存在兩種針對(duì)這種不希望的行為的機(jī)制
-金屬氧化物半導(dǎo)體(MOS)效應(yīng)，具體為互補(bǔ)金屬-氧化物半導(dǎo)
體(CMOS)效應(yīng)；以及
-寄生雙極性效應(yīng)。
這兩種機(jī)制可能導(dǎo)致過(guò)壓信號(hào)(即比電路裝置的供電電壓Vcc高 的信號(hào))的問(wèn)題。相同的機(jī)制同樣適用于欠壓信號(hào)，即比地電平gnd 低的信號(hào)。
在圖2中，說(shuō)明了MOS效應(yīng)(具體為CMOS效應(yīng))。如果PMOS晶 體管MP的漏極/源極上的電壓比其柵極MPg上的電壓高，PMOS晶體管 MP開始導(dǎo)通。在圖2中，導(dǎo)電溝道的第一部分12配備有比供電電壓Vcc 高的電壓，導(dǎo)電溝道的第二部分14配備有比第一線路12的電壓低的電壓。
在開關(guān)的禁用狀態(tài)操作下，通過(guò)提供與PMOS的柵極MPg上的供 電電壓Vcc相等的至少一個(gè)信號(hào)來(lái)禁用PMOS。因此，如果在PMOS的 漏極或PMOS的源極處存在有害電流，貝ljPMOS的漏極上或PMOS的源 極上的電壓將上升到供電電壓Vcc之上。由于PMOS部分打開或全部打 開，這導(dǎo)致從漏極端或源極端來(lái)或相反的電流路徑CP。
應(yīng)抑制CMOS效應(yīng)，艮P:
-PMOS的禁用狀態(tài)下的過(guò)壓條件下的PMOS導(dǎo)通；禾口/或
-NMOS的禁用狀態(tài)下的欠壓條件下的NMOS導(dǎo)通。
在圖3中，描述了雙極性效應(yīng)。通過(guò)PMOS的源極-漏極-背柵極(具 體為通過(guò)發(fā)射極-集電極-基極)形成弱寄生雙極性晶體管(PNP晶體 管)。盡管這是具有非常低的電流增益(hfe)的非常弱的雙極性，然 而當(dāng)該雙極性有效時(shí)，其仍然將有限的信號(hào)從一端傳送到另一端。此 外，在通常的仿真中，幾乎不對(duì)這種泄露建模。因此，需要額外的預(yù) 防措施來(lái)抑制這種效應(yīng)。
圖3描述了過(guò)壓條件下的寄生PNP雙極性導(dǎo)通。導(dǎo)電溝道的第一部 分12配備有比供電電壓Vcc高的電壓，導(dǎo)電溝道的第二部分14配備有 比第一線路12的電壓低的電壓。
下面將分別說(shuō)明用于抑制模擬開關(guān)或模擬多路復(fù)用器或模擬多路 分離器中的寄生雙極性效應(yīng)的電路
-在Texas Instruments Incorporated, SCLS542B， 2003年9月，20 04年1月修改的產(chǎn)品信息頁(yè)"SN74HC4851, 8-channel analog multiple xer/demultiplexer with injection-current effect control"在，參見http: 〃focus.ti.com/lit/ds/symlink/sn74hc4851 .pd沖；
-在Texas Instruments Incorporated, SCYB019A， 2004的產(chǎn)品信 息頁(yè)"SN74HC4851 Analog multiplexer/demultiplexer with injection current effect control"中，參見http: 〃focus.ti.com/lit/pdfs/logic/hc48 51prodeclipl.pdf;
-在Semiconductor Componets Industries LLC, MC74HC4851A/ D，版本6， 2005年6月的產(chǎn)品信息頁(yè)"MC74HC4851A， MC74HC485 2A Analog Multiplexers/Demultiplexers with Injection Current Effect Control"中，參見http: 〃www.onsemi.com/pub/Collateral/mc74hc485 la-d.pdf;
-在現(xiàn)有技術(shù)文獻(xiàn)EP 0 729 232 Al中，其中提供了一種具有分流 晶體管的開關(guān)，該分流晶體管阻止與開關(guān)晶體管相關(guān)聯(lián)的注入電路的 流動(dòng)。；
-在現(xiàn)有技術(shù)文獻(xiàn)EP 1 199 801 Al中，其中一種用于控制模擬開
關(guān)中的電流注入的電路防止構(gòu)成模擬開關(guān)的MOSFET晶體管出現(xiàn)寄生
雙極性效應(yīng)；以及
-在現(xiàn)有技術(shù)文獻(xiàn)US5 994 744中。
這些現(xiàn)有技術(shù)文獻(xiàn)中所描述的電路僅考慮寄生雙極性效應(yīng)，而未 考慮MOS效應(yīng)。因此，這些模擬開關(guān)和多路復(fù)用器/多路分離器僅能在 確保MOS未激活的情況下工作，而這只有在使用非常有效的匯入 (sink)的情況下才是可能的，例如，在使用成本非常高的工藝的低 閾值二極管時(shí)，或在額外的電路尺寸極大地增加時(shí)。
另一解決方案是使用T開關(guān)構(gòu)造以阻止過(guò)多的電流。然而，類似T
開關(guān)的構(gòu)造的使用導(dǎo)致下述不利之處
-開關(guān)或多路復(fù)用器/多路分離器需要大的硅面積，這使得開關(guān)或 多路復(fù)用器/多路分離器大規(guī)模生產(chǎn)和競(jìng)爭(zhēng)的成本過(guò)高；以及
-低電壓下的開關(guān)或多路復(fù)用器/多路分離器的導(dǎo)通電阻極大地 增加。
關(guān)于MOS效應(yīng)，現(xiàn)有技術(shù)文獻(xiàn)GB 2 319 128 A公開了一種具有改 進(jìn)的非絕緣(off-isolation)的CMOS傳輸柵極多路復(fù)用器；提供了一 種響應(yīng)于控制信號(hào)而將信號(hào)從輸入端傳送至輸出端的傳輸單元。
此外，在現(xiàn)有技術(shù)文獻(xiàn)US 6 567 024 Bl中公開了一種包括用于抑 制注入電流的裝置的模擬開關(guān)。這種常規(guī)的模擬開關(guān)包括具有一對(duì)晶 體管的一對(duì)傳輸門，該晶體管的導(dǎo)通由控制信號(hào)啟用和禁用。將這些 晶體管之一的背柵極、源極和漏極耦合到輸入端和輸出端。
然而，在現(xiàn)有技術(shù)文獻(xiàn)GB 2 319 128 A和現(xiàn)有技術(shù)文獻(xiàn)US 6 567 024Bl中都沒(méi)有涉及寄生雙極性效應(yīng)。

發(fā)明內(nèi)容
從上述的缺點(diǎn)和不足開始，并且考慮現(xiàn)有技術(shù)，本發(fā)明的目的是 進(jìn)一步開發(fā)一種技術(shù)領(lǐng)域中所述的類型的電路裝置以及技術(shù)領(lǐng)域中所 述的類型的方法，以確保導(dǎo)電溝道上由于有害的電流信號(hào)和/或由于有 害的電壓信號(hào)所導(dǎo)致的干擾最小，具體為防止電路裝置中的MOS效應(yīng) 和雙極性效應(yīng)；這些有害信號(hào)可以是
-來(lái)自電壓源的至少一個(gè)過(guò)壓信號(hào)和/或至少一個(gè)欠壓信號(hào)；或 -源出或匯入自與導(dǎo)電溝道連接的至少一個(gè)電流源的有限電流。 本發(fā)明的目的通過(guò)包括權(quán)利要求l的特征的電路裝置和通過(guò)包括
權(quán)利要求6的特征的方法來(lái)實(shí)現(xiàn)。本發(fā)明的有益實(shí)施例和有利改進(jìn)在各
個(gè)從屬權(quán)利要求中公開。
本發(fā)明基于提供電路裝置(具體為MOS (金屬氧化物半導(dǎo)體)模 擬開關(guān)或MOS模擬多路復(fù)用器和/或MOS模擬多路分離器)的思想， 所述電路裝置具有至少一個(gè)注入電流效應(yīng)控制，其中所述注入電流效
應(yīng)控制具體基于
-阻止過(guò)壓和/或阻止欠壓；和
-至少一個(gè)源-匯；和/或
-至少一個(gè)雙極性效應(yīng)防止。
因此，本發(fā)明提供了一種電路裝置，具體為一種能夠?qū)υ诰w管 裝置的禁用狀態(tài)下的導(dǎo)電溝道的第一部分上以及導(dǎo)電溝道的第二部分 上的有害信號(hào)進(jìn)行處理而不干擾導(dǎo)電溝道的其它部分(反之亦然)的
模擬開關(guān)方案，所述有害信號(hào)具體為
-至少一個(gè)比供電電壓范圍高和/或比接地電平低的信號(hào)；和/或 —至少一個(gè)電流峰值。
該晶體管裝置可以實(shí)現(xiàn)為至少一個(gè)金屬-氧化物半導(dǎo)體(MOS)， 具體地實(shí)現(xiàn)為至少一個(gè)互補(bǔ)金屬-氧化物半導(dǎo)體(CMOS)，例如至少 一個(gè)互補(bǔ)高密度金屬-氧化物半導(dǎo)體(CHMOS)和/或至少一個(gè)雙極性 互補(bǔ)金屬-氧化物半導(dǎo)體(BiCMOS)。
因此，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，晶體管裝置包括至少一個(gè)p型晶 體管單元，具體為至少一個(gè)p溝道金屬-氧化物半導(dǎo)體(PMOS)或p型 金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOSFET)，在將至少一個(gè)負(fù)電壓 放置在其柵極電極的情況下，開始導(dǎo)通。
此外，晶體管裝置有益地包括至少一個(gè)n型晶體管單元，具體為至 少一個(gè)n溝道金屬-氧化物半導(dǎo)體(NMOS)或n型金屬-氧化物半導(dǎo)體 場(chǎng)效應(yīng)晶體管(NMOSFET)，在將至少一個(gè)正電壓放置在其柵極電極 的情況下，開始導(dǎo)通。例如，防止晶體管裝置由于在其禁用狀態(tài)下被提供了至少一個(gè)有 害信號(hào)而開始導(dǎo)通，可以由以下方式實(shí)現(xiàn)-
-防止晶體管裝置的PMOS在PMOS的禁用狀態(tài)下開始導(dǎo)通；禾口/
或
-防止晶體管裝置的NMOS在NMOS的禁用狀態(tài)下開始導(dǎo)通。 其中，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，當(dāng)NMOS被禁用時(shí)，啟用PMOS，
反之亦然。
晶體管裝置的啟用和禁用(具體為PMOS和/或NMOS的啟用和禁 用)能夠通過(guò)至少一個(gè)啟用信號(hào)和/或通過(guò)至少一個(gè)禁用信號(hào)來(lái)執(zhí)行。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，有害信號(hào)處理能力(具體為過(guò)壓處理 能力和欠壓處理能力)可以通過(guò)提供狀態(tài)控制電路來(lái)實(shí)現(xiàn)，具體為通 過(guò)提供
-至少一個(gè)有害信號(hào)檢測(cè)，例如至少一個(gè)過(guò)壓檢測(cè)和/或至少一個(gè) 欠壓檢測(cè)；以及
-防止形成MOS的至少一個(gè)信號(hào)電平電路，例如至少一個(gè)泄露防 止方案。
為防止MOS溝道的形成，優(yōu)選地，將該信號(hào)電平設(shè)計(jì)為控制晶體 管裝置的至少一個(gè)電極的信號(hào)電平，具體地
-在過(guò)壓的情況下，用于升高p型晶體管單元的柵極電極的信號(hào)電 平；和/或
-在欠壓的情況下，用于降低n型晶體管單元的柵極電極的信號(hào)電平。
此外，為防止有害信號(hào)傳輸?shù)街辽僖粋€(gè)電源，狀態(tài)控制電路有益 地包括至少一個(gè)回流防止電路。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，為實(shí)現(xiàn)有害信號(hào)處理能力，將電流控 制電路設(shè)計(jì)為確保諸如至少一個(gè)模擬輸入線路之類的導(dǎo)電溝道的第一 部分上和/或諸如至少一個(gè)模擬輸出線路之類的導(dǎo)電溝道的第二部分 上的至少一個(gè)電流匯入能力，以消除由于寄生雙極性效應(yīng)所導(dǎo)致的泄 露。
為此，電路控制電路有益地包括電路
-被布置在第一管腳與晶體管裝置之間；以及
-設(shè)計(jì)用于消除與導(dǎo)電溝道的第一部分連接的至少一個(gè)阻抗 源(具體為至少一個(gè)電流源)所提供的有害的電流峰值；以及
-至少一個(gè)第二源-匯電路
-被布置在晶體管裝置與第二管腳之間；以及 -設(shè)計(jì)用于消除與導(dǎo)電溝道的第二部分連接的至少一個(gè)阻抗 源(具體為至少一個(gè)電流源)所提供的有害的電流峰值。
因此，有益地將電流控制電路設(shè)計(jì)為至少一個(gè)嵌入的電流源/電流 匯入能力，這允許在禁用狀態(tài)下的晶體管的各個(gè)端上的過(guò)壓和欠壓(例 如，超過(guò)電源軌)，而不干擾晶體管裝置的其它端。
此外，為了保護(hù)晶體管裝置使之免受至少一個(gè)寄生雙極性效應(yīng)(具 體為用于防止晶體管裝置使之免于由于所述寄生效應(yīng)而引起的信號(hào)泄 露)，電路裝置優(yōu)選地包括至少一個(gè)雙極性控制電路。
為防止至少一個(gè)電流例如通過(guò)晶體管裝置的至少一個(gè)發(fā)射極-集 電極-基極，注入到晶體管裝置的至少一個(gè)背柵極中，具體為防止至少 一個(gè)電流注入到由晶體管裝置的至少一個(gè)源極-漏極-背柵極所形成的 至少一個(gè)寄生雙極性晶體管中，有益地，該雙極性控制電路包括至少 一個(gè)回流防止電路。
為控制(具體為動(dòng)態(tài)控制)晶體管裝置的背柵極的電壓電平，具 體為了根據(jù)第一管腳和/或第二管腳和/或電源的電壓電平，升高和/或 降低晶體管裝置的所述背柵極的電壓電平，優(yōu)選地，該雙極性控制電
路包括至少一個(gè)背柵極控制電路。
獨(dú)立或組合地，該電路裝置優(yōu)選地為完全靜態(tài)的，這使得其可用 于先進(jìn)的低功率應(yīng)用中。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，電路裝置實(shí)現(xiàn)為低電壓模擬開關(guān)結(jié)構(gòu)，
優(yōu)選地為符合常規(guī)的工業(yè)開關(guān)，例如，符合4066開關(guān)(參見http:〃ww w.standardics.philips.com/products/hc/pdf/74hc—hct4066.pdf)。
此外，根據(jù)本發(fā)明的電路裝置可以實(shí)現(xiàn)為至少一個(gè)模擬多路復(fù)用 器(Mux)和/或至少一個(gè)模擬多路分離器(DeMux)。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，電路裝置包括上述的注入電流效應(yīng)控
制，并且應(yīng)用在例如工作電壓為大約1.65伏到大約3.6伏的0.35微米的 互補(bǔ)金屬-氧化物半導(dǎo)體(CMOS)工藝的N阱中。然而，本發(fā)明也可 用于P阱工藝或BiCMOS工藝中。
有益地，根據(jù)本發(fā)明的電路裝置用于諸如汽車之類的應(yīng)用中，其 中超過(guò)正常供電電壓的電壓是常見的。 '
在啟用狀態(tài)下，電路裝置(具體為晶體管裝置)可以通過(guò)其導(dǎo)電 溝道傳送地電平(消失電壓)至供電電壓范圍內(nèi)的模擬和/或數(shù)字信號(hào)。
在禁用狀態(tài)下，電路裝置(具體為晶體管裝置)禁止通過(guò)其導(dǎo)電 溝道傳送模擬和/或數(shù)字信號(hào)。
本發(fā)明導(dǎo)致優(yōu)點(diǎn)能夠?qū)崿F(xiàn)電流-注入效應(yīng)控制。
此外，常規(guī)CMOS開關(guān)的軌到軌的電壓限制的問(wèn)題或缺點(diǎn)可以通 過(guò)本發(fā)明以靜態(tài)方式來(lái)克服。
本發(fā)明的優(yōu)選實(shí)施例的其他益處在于
-用于諸如汽車環(huán)境之類的惡劣環(huán)境下的注入電流保護(hù)；
-小于10—3伏/10—3安的注入電流交叉耦合；
-連接在一起的多個(gè)電路裝置之間的低串?dāng)_；
-從-40攝氏度至125攝氏度的延伸的溫度范圍；以及
-與常規(guī)的多路復(fù)用器/多路分離器設(shè)備兼容的管腳。
優(yōu)選地，根據(jù)本發(fā)明的電路裝置符合用于AEC (汽車電子協(xié)會(huì)) 的集成電路的應(yīng)力測(cè)試技術(shù)指標(biāo)AEC-QIOO (Ql)。
第一電平分析指示根據(jù)本發(fā)明的電路裝置的優(yōu)選實(shí)施例在面積方 面是包括用于防止寄生雙極性效應(yīng)的電路的常規(guī)電路裝置的四分之 一。因此，根據(jù)本發(fā)明的電路裝置可以以較低成本生產(chǎn)。
最后，本發(fā)明涉及對(duì)上述至少一個(gè)電路裝置和/或上述方法的使
用
-用于出現(xiàn)過(guò)壓(例如電壓超過(guò)了正常供電電壓)的至少一個(gè)應(yīng) 用；和/或
-用于至少一個(gè)A/D (模數(shù))轉(zhuǎn)換器、至少一個(gè)總線接口、至少 一個(gè)數(shù)據(jù)采集系統(tǒng)、至少一個(gè)電平轉(zhuǎn)移器、和/或至少一個(gè)個(gè)人計(jì)算機(jī) 中。
在這個(gè)上下文中，電路裝置可以實(shí)現(xiàn)為至少一個(gè)開關(guān)設(shè)備，具體 為至少一個(gè)模擬開關(guān)，和/或至少一個(gè)多路復(fù)用設(shè)備(MUX)和/或至
少一個(gè)多路信號(hào)分離設(shè)備(DeMux)，例如，實(shí)現(xiàn)為至少一個(gè)模擬多
路復(fù)用器和/或至少一個(gè)模擬多路分離器。


如上所述，存在幾種以有益方式體現(xiàn)以及改進(jìn)本發(fā)明的教義的選
擇。為此，分別參考從屬于權(quán)利要求1和權(quán)利要求6的權(quán)利要求；下面
參考作為示例的三個(gè)優(yōu)選實(shí)施例并參考附圖，詳細(xì)說(shuō)明本發(fā)明的其他
改進(jìn)、特征和優(yōu)點(diǎn)，在附圖中
圖l示意性地示出了采取模擬CMOS開關(guān)形式的晶體管裝置的實(shí) 施例；
圖2示意性地示出了CMOS效應(yīng)，具體為圖l的晶體管裝置的禁用 狀態(tài)下的過(guò)壓條件下的PMOS導(dǎo)通；
圖3示意性地示出了寄生雙極性效應(yīng)，具體為圖l的晶體管裝置的
過(guò)壓條件下的寄生PNP雙極性導(dǎo)通；
圖4A示意性地示出了根據(jù)本發(fā)明的電路裝置的第一實(shí)施例； 圖4B示意性地更詳細(xì)地示出了圖4A的電路裝置的狀態(tài)控制電路 的實(shí)施例；
圖4C示意性地更詳細(xì)地示出了圖4A的電路裝置的雙極性控制電 路的實(shí)施例；
圖4D示意性地更詳細(xì)地示出了圖4A的電路裝置的電流控制電路 的實(shí)施例；
圖5A以實(shí)施例的形式示意性地示出了根據(jù)本發(fā)明的電路裝置的 第二實(shí)施例，所述實(shí)施例用于根據(jù)本發(fā)明的電流注入效應(yīng)控制的仿真 設(shè)置；
圖5B概略地示出用于圖5A的電流注入效應(yīng)控制的仿真結(jié)果。 圖5C概略地更詳細(xì)地示出了用于圖5A的電流注入效應(yīng)控制的仿 真結(jié)果；
圖6A以另一實(shí)施例的形式示意性地示出了根據(jù)本發(fā)明的電路裝 置的第三實(shí)施例，所述實(shí)施例用于根據(jù)本發(fā)明的電流注入效應(yīng)控制在 過(guò)壓條件下的仿真設(shè)置；
圖6B概略地示出了用于過(guò)壓泄露的仿真結(jié)果；以及
圖6C概略地詳細(xì)地示出了用于過(guò)壓泄露的仿真結(jié)果。
相同的附圖標(biāo)記用于圖1至圖6C中的相應(yīng)部分。
具體實(shí)施例方式
為避免不必要的重復(fù)，參考本發(fā)明的實(shí)施例、特征和優(yōu)點(diǎn)的下列
說(shuō)明涉及(除非另外陳述)
-根據(jù)本發(fā)明的電路裝置100的第一實(shí)施例(參見圖4A至圖4D);
以及
-根據(jù)本發(fā)明的電路裝置100'的第二實(shí)施例(參見圖5A至圖5C);
以及
-根據(jù)本發(fā)明的電路裝置100〃的第三實(shí)施例(參見圖6A至圖6C); 所有實(shí)施例IOO、 100'、 IOO"根據(jù)本發(fā)明的方法進(jìn)行操作。 在圖4A中，描述了根據(jù)本發(fā)明的電路裝置100的實(shí)施例，即模擬開關(guān)。
該模擬開關(guān)包括被設(shè)計(jì)為晶體管裝置20的開關(guān)單元，g卩，金屬氧 化物半導(dǎo)體(MOS)，具體為互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)。 所述CMOS 20包括
-至少一個(gè)p型晶體管單元MP，具體為至少一個(gè)p溝道金屬氧化物 半導(dǎo)體(PMOS)或p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOSFET)， 在其漏極電極和/或其源極電極上的電壓比其柵極電極上的電壓高的 情況下開始導(dǎo)通；以及
-至少一個(gè)n型晶體管單元MN，具體為至少一個(gè)n溝道金屬氧化物 半導(dǎo)體(NMOS)或n型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(NMOSFET)， 在其漏極電極和/或源極電極上的電壓比其柵極電極上的電壓低的情 況下開始導(dǎo)通。
CMOS 20 (具體為CMOS 20的晶體管，即PMOS晶體管MP和
NMOS晶體管MN)可通過(guò)被提供啟用信號(hào)EN而在啟用狀態(tài)或啟用模
式與禁用狀態(tài)或禁用模式之間切換。優(yōu)選地，在任何時(shí)間，僅啟用或
切換一個(gè)PMOS晶體管MP和/或一個(gè)NMOS晶體管MN。
在啟用狀態(tài)或啟用模式下，CMOS 20 (具體為CMOS20的啟用的
晶體管單元，例如啟用的PMOS或啟用的NMOS)能夠在Vcc的范圍內(nèi)
通過(guò)導(dǎo)電溝道的第一部分12 (即從輸入線路)將模擬和/或數(shù)字信號(hào)傳
送到導(dǎo)電溝道的第二部分14 (即到輸出線路)。
在禁用狀態(tài)或禁用模式下，CMOS 20 (具體為CMOS20的禁用的
晶體管單元，例如禁用的PMOS或禁用的NMOS)阻止將模擬和/或數(shù)
字信號(hào)從輸入線路12傳送到輸入線路14，為此，在所述輸入線路12與
所述輸出線路14之間布置CMOS 20。
然而，必須在多個(gè)應(yīng)用中(例如在汽車應(yīng)用中)考慮模擬開關(guān)
100可能遭受到諸如過(guò)電流和/或過(guò)電壓之類的一個(gè)或更多個(gè)有害信
號(hào)，特別是在CMOS 20的禁用狀態(tài)或在CMOS 20的所謂的關(guān)閉狀態(tài)下。
與常規(guī)開關(guān)相比，本發(fā)明的CMOS20能夠阻止將這些有害信號(hào)從 CMOS20的干擾端(即，從具有有害信號(hào)的導(dǎo)電溝道的第一部分12或 第二部分14)傳送到CMOS20的未受干擾端(即，導(dǎo)電溝道的另一部 分14或12)。
為確保導(dǎo)電溝道12、 14上由于有害信號(hào)所導(dǎo)致的干擾最小，在 CMOS 20的禁用狀態(tài)(具體為PMOS的禁用狀態(tài)禾Q/或NMOS的禁用狀 態(tài)下)，在電路裝置100中防止MOS效應(yīng)(具體為CMOS效應(yīng))以及雙
極性效應(yīng)。
因此，模擬開關(guān)100包括圖4A所示的三個(gè)主要的電路模塊，艮卩 -狀態(tài)控制電路或雙過(guò)壓模塊30，用于防止MOS效應(yīng)，即用于在
CMOS 20的禁用狀態(tài)下防止CMOS 20由于被提供了一個(gè)或更多個(gè)有
害信號(hào)而開啟；
-雙極性控制電路或BG—邏輯模塊40，用于防止寄生雙極性效應(yīng) 的開啟；以及；
-電流控制電路，包括CMOS20的每一端上的一個(gè)源-匯模塊52、 54，即
--源-匯模塊52，被分配給導(dǎo)電溝道的輸入線路12;以及 -源-匯模塊54，被分配給導(dǎo)電溝道的輸出線路14; 其中，電流控制電路被設(shè)計(jì)用于提供或匯入來(lái)自導(dǎo)電溝道12的有
害的電流尖峰。
圖4B描述了狀態(tài)控制電路或雙過(guò)壓模塊30的示意圖。 雙過(guò)壓模塊30被設(shè)計(jì)用于在CMOS 20的禁用狀態(tài)或禁用模式下， 具體為在PMOS和/或NMOS的禁用狀態(tài)或禁用模式下，防止CMOS效 應(yīng)，即，用于防止由于在第一管腳[—〉附圖標(biāo)記pinl]與第二管腳[-〉附 圖標(biāo)記pin2]之間形成導(dǎo)電溝道而導(dǎo)致的泄露，所述第一管腳被分配給 導(dǎo)電溝道的輸入線路12，所述第二管腳被分配給導(dǎo)電溝道的輸出線路 14。
在圖4B中，狀態(tài)控制電路或雙過(guò)壓模塊30僅用于描述PMOS，但 互補(bǔ)結(jié)構(gòu)同樣可用于NMOS。
為防止開關(guān)單元20的PMOS在禁用狀態(tài)或禁用模式下開始導(dǎo)通， 在檢測(cè)過(guò)壓信號(hào)后，控制PMOS的至少一個(gè)電極的信號(hào)電平，更具體 為升高PMOS的至少一個(gè)柵極電極[-〉附圖標(biāo)記gatep]的信號(hào)電平。
因此，至少一個(gè)反相器[—〉圖4B中的附圖標(biāo)記Inv—0]在開關(guān)單元20 的PMOS[-〉圖4B中的附圖標(biāo)記MP0]的禁用狀態(tài)或禁用模式下給 PMOS的柵極[-〉圖4B中的附圖標(biāo)記gatep]提供一個(gè)或更多個(gè)高壓信 號(hào)。例如，能夠通過(guò)給PMOS提供一個(gè)或更多個(gè)低啟用信號(hào)[—〉圖4B 中的附圖標(biāo)記En]來(lái)禁用PMOS 。
有益地，通過(guò)至少一個(gè)另外的晶體管單元來(lái)傳送用于防止 PMOS[--〉圖4B中的附圖標(biāo)記MP0]在禁用狀態(tài)下開始導(dǎo)通的所述高壓 信號(hào)。如圖4B所示，反相器[—〉圖4B中的附圖標(biāo)記Inv—O]通過(guò)另一 PMOS晶體管單元[—〉圖4B中的附圖標(biāo)記MP4]以及另一NMOS晶體管 單元[一〉圖4B中的附圖標(biāo)記MN1]，將高電平(二供電電壓Vcc)置于 PMOS [—>圖4B中的附圖標(biāo)記MP0]的柵極[—> 圖4B中的附圖標(biāo)記gatep] 處。
狀態(tài)控制電路或雙過(guò)壓模塊30包括
-回流防止電路32;以及
-信號(hào)電平電路，采取所謂的最大探測(cè)器電路模塊34的形式。 當(dāng)在導(dǎo)電溝道的線路12、 14中的任意一個(gè)上出現(xiàn)過(guò)壓信號(hào)時(shí)，將 信號(hào)電平電路或最大探測(cè)器電路模塊34激活，并將PMOS的柵極[-^圖 4B中的附圖標(biāo)記gatep]處的信號(hào)電平升高到第一管腳[->附圖標(biāo)記 pinl]、第二管腳[—〉附圖標(biāo)記pin2]和供電電壓[—〉附圖標(biāo)記Vcc]中的最 大值。
回流防止電路32防止電流從第一管腳或第二管腳[-->附圖標(biāo)記 pinl或附圖標(biāo)記pin2]和/或從具有過(guò)壓的導(dǎo)電溝道線路12、 14流向晶體 管裝置20的電源電壓Vcc，其中通過(guò)另一晶體管PMOS[-》圖4B中的附 圖標(biāo)記MP4]以及通過(guò)反相器[圖4B中的附圖標(biāo)記Inv—O]來(lái)防止所述回流。
按照這種方式，將開關(guān)單元20的PMOS的柵極電極[-〉附圖標(biāo)記 gatep]動(dòng)態(tài)地升高至最大電壓電平，并且沒(méi)有在輸入線路12與輸出線 路14之間形成導(dǎo)電溝道。因此，防止由于CMOS效應(yīng)而導(dǎo)致的從開關(guān) 單元20的一端到開關(guān)單元20的另一端的泄露。
圖4c示出了用于防止寄生雙極性效應(yīng)的雙極性控制電路或所謂的 BG—邏輯電路模塊40的示意圖。
圖4B所示的狀態(tài)控制電路或雙過(guò)壓電路30防止由于CMOS效應(yīng)所 導(dǎo)致的輸入線路12與輸出線路14之間的泄露。然而，除CMOS效應(yīng)之 外，還存在由PMOS的漏極-源極-背柵極所形成的寄生雙極性(參見上
述"背景技術(shù)"部分)。
為保護(hù)開關(guān)單元20使之免于寄生雙極性效應(yīng)，對(duì)開關(guān)單元20的背 柵極[-》參考圖4C中的附圖標(biāo)記bg]的電壓電平進(jìn)行控制，具體為根據(jù) 第一管腳[—〉附圖標(biāo)記pinl]和/或第二管腳[—〉附圖標(biāo)記pin2]和/或電源
電壓[-〉附圖標(biāo)記Vcc]的電壓電平，升高和/或降低所述背柵極bg的電
壓電平。
更具體地，為防止寄生雙極性效應(yīng)，要避免注入該雙極性晶體管 的基極-發(fā)射極(漏極-背柵極)結(jié)的電流。這可以通過(guò)將PMOS開關(guān)的 背柵極電壓升高到第一管腳[-〉附圖標(biāo)記pin1]、第二管腳[-->附圖標(biāo)記
pin2]和電源電壓[—〉附圖標(biāo)記Vcc]中的最大值來(lái)實(shí)現(xiàn)。
按照這種方式，雙極性的基極-發(fā)射極區(qū)域兩端不存在正向偏置，
因此寄生雙極性的發(fā)射極與集電極(MOS的漏極與源極)之間不存在泄露。
此外，如圖4C所示，雙極性控制電路或所謂的BGji擬電路模塊 40包括回流防止電路42，所述回流防止電路42用于防止由于寄生雙極 性效應(yīng)而提供的電流注入到開關(guān)單元20的背柵極bg，具體為防止電流 注入到開關(guān)單元20的一個(gè)或更多個(gè)源極-漏極背柵極所形成的一個(gè)或 更多個(gè)寄生雙極性晶體管PNP 。
圖4D中示出了電流控制電路52、 54的示意圖。
電流控制電路52、 54被設(shè)計(jì)用于防止將一個(gè)或更多個(gè)有害的電流 峰值從導(dǎo)電溝道的輸入線路12傳送到導(dǎo)電溝道的輸出線路14。
該電流控制電路52、 54包括
-第一源-匯電路52，被布置在第一管腳[-^附圖標(biāo)記pinl]與開關(guān) 單元20之間；以及
-第二源-匯電路54，被布置在開關(guān)單元20與第二管腳[-->附圖標(biāo) 記pin2]之間。
因此，將源-匯模塊52、 54附設(shè)于開關(guān)單元20的各端。
如上參考圖4B和參考圖4C所述，將狀態(tài)控制電路或雙過(guò)壓模塊30 和雙極性控制電路或BG—邏輯模塊40設(shè)計(jì)為用于防止模擬開關(guān)100由 于過(guò)壓信號(hào)而導(dǎo)致的泄露，所述過(guò)壓信號(hào)通過(guò)電壓源或低阻抗源的方 式提供給導(dǎo)電溝道12、 14。
與此相反，將電流控制電路52、 54設(shè)計(jì)用于防止導(dǎo)電溝道12、 14 由于有害的電流尖峰導(dǎo)致而受到干擾，所述電流尖峰是由電流源或依 靠高阻抗源提供的。
為防止這些電流尖峰在導(dǎo)電溝道12、 14上構(gòu)成非常高的電壓，并 且防止連接至導(dǎo)電溝道12、 14的電路在這種應(yīng)力下被擊穿，電流控制 電路52、 54提供或匯入與來(lái)自導(dǎo)電溝道12、 14的這些尖峰相應(yīng)的電流。
為防止有害的電流峰值的傳輸，電流控制電路52、 54借助至少一 個(gè)傳感器裝置(具體為借助至少一個(gè)感測(cè)晶體管單元，例如，借助至
少一個(gè)另外的PMOS[—〉圖4D中的附圖標(biāo)記MP1])來(lái)感測(cè)有害的電流 峰值。
該感測(cè)晶體管單元[—〉圖4D中的附圖標(biāo)記MP1]的尺寸指示了電 流控制電路52、 54的效率
-用于感測(cè)通過(guò)電壓源或低阻抗源而提供給導(dǎo)電溝道12的過(guò)壓信 號(hào)；禾P 或
-感測(cè)導(dǎo)電溝道12、 14上的電流峰值。
此外，為防止有害的電流峰值的傳輸，電流控制電路52、 54為該 電流峰值提供至少一個(gè)到電源Vcc和/或接地gnd的低阻抗路徑。
更具體地，電流控制電路52、 54動(dòng)態(tài)地感測(cè)導(dǎo)電溝道12、 14上的 過(guò)壓和/或無(wú)用電流信號(hào)，并且通過(guò)PMOS晶體管單元[—〉圖4D中的附 圖標(biāo)記MPO]和NMOS晶體管單元[--〉圖4D中的附圖標(biāo)記MN1]來(lái)為該 電流提供到電源Vcc和/或到模擬開關(guān)100的接地gnd的低阻抗路徑。
按照這種方式，電流控制電路52、 54將導(dǎo)電溝道線路12、 14的電 壓維持在容限內(nèi)。
在無(wú)用電流模式中，過(guò)壓保護(hù)電路模塊，艮口 -狀態(tài)控制電路或所謂的雙過(guò)壓模塊30;以及
-雙極性控制電路或所謂的BG—邏輯模塊40 有益地確保即使小的電流在其上供應(yīng)有有害電流的各個(gè)線路12、 14上 構(gòu)建足夠好的電壓，以激活分配給干擾線路的各個(gè)源-匯電路52、 54。
因此，雙過(guò)壓模塊30和BG—邏輯模塊40降低了對(duì)感測(cè)晶體管單元 [-》圖4D中的附圖標(biāo)記MPl]的尺寸的要求。
可以如下理解電流控制電路52、 54的工作 一旦導(dǎo)電溝道的線路 12、 14的至少一個(gè)上的電壓比供電電壓Vcc大，則感測(cè)晶體管單元[--> 圖4D中的附圖標(biāo)記MP1]開始傳導(dǎo)小的電流。
感測(cè)晶體管單元[—〉圖4D中的附圖標(biāo)記MPl]的導(dǎo)通引起電流il。 通過(guò)電阻Rl將所述電流il轉(zhuǎn)換為電壓V1 ，其中所述轉(zhuǎn)換電壓 Vl=il*Rl。
將電壓信號(hào)V1饋送給一個(gè)或更多個(gè)NM0S晶體管單元[-》圖4D中 的附圖標(biāo)記MN1]的柵極。因此，與導(dǎo)電溝道的各個(gè)線路12、 14的千擾
成比例地開啟NMOS晶體管[—〉圖4D中的附圖標(biāo)記MN1]。
NMOS晶體管[-〉圖4D中的附圖標(biāo)記MNl]作為放大器晶體管或 匯入晶體管，用以源出或匯入電流的干擾，并調(diào)節(jié)開關(guān)單元20附近的電壓。
作為實(shí)驗(yàn)的設(shè)計(jì)的一部分，已經(jīng)設(shè)計(jì)和測(cè)試了電路裝置的第一實(shí) 施例，所述第一實(shí)施例采取根據(jù)圖4A至圖4D所示的本發(fā)明的模擬開關(guān) 100的形式。仿真和測(cè)試驗(yàn)證了期望的目標(biāo)。仿真結(jié)果如下
對(duì)于模擬開關(guān)100 (參見圖4A到圖4D)的第一實(shí)施例，有益的工 作范圍為大約1.65伏至大約3.6伏之間的供電電壓Vcc。下面描述的仿 真結(jié)果來(lái)自電路裝置100在禁用狀態(tài)或禁用模式下的實(shí)施例。通過(guò)3.6 伏的供電電壓Vcc來(lái)給電路裝置100供電，并通過(guò)將啟用電壓Ven設(shè)置 為零來(lái)禁用電路裝置100。
在圖5A中，描述了根據(jù)本發(fā)明的電路裝置100'的第二實(shí)施例，具 體提及用于評(píng)估電流注入效應(yīng)控制的仿真設(shè)置。
在禁用狀態(tài)或禁用模式下，迫使電流進(jìn)入開關(guān)單元20'的一端(具 體為過(guò)壓開關(guān)的一端)，并且在過(guò)壓開關(guān)20'的另一端測(cè)量該電流的效 應(yīng)。
在圖5A所示的仿真設(shè)置中
-迫使電流進(jìn)入第一管腳[-)附圖標(biāo)記pinl]，其中所述第一管腳 連接至第一導(dǎo)電溝道或線路Y;以及
-測(cè)量第二管腳[-》附圖標(biāo)記pin2]輸出的電流，其中所述第一管 腳連接至第二導(dǎo)電溝道或線路Z，所述線路Z連接至四千歐姆的外部電 阻Rext;將外部電壓Vext設(shè)置為零。
圖5B描述了根據(jù)圖5A的電流注入效應(yīng)控制在不同工藝條件(即，
慢、典型和快)以及在不同溫度條件下的仿真結(jié)果，不同溫度條件即 -在-40攝氏度[—〉圖5B中的附圖標(biāo)記(6)]; -在25攝氏度[—〉圖5B中的附圖標(biāo)記(1)];以及 -在85攝氏度[-》圖5B中的附圖標(biāo)記(2)]。
被迫進(jìn)入第一管腳[-々附圖標(biāo)記pinl]的電流從零變到三毫安。如 圖5B所示，觀察到流出第二管腳[-》附圖標(biāo)記pin2]并流入外部電阻
Rext的最大電流為10.5毫微安。剩余電流流入電流控制電路52、 54。 參考圖4A至圖5A，圖5C示出了流入各個(gè)子模塊的電流，其中示
出了針對(duì)電流注入效應(yīng)控制的詳細(xì)仿真結(jié)果；更具體地，在圖5C中 -圖5C中的附圖標(biāo)記Ia表示狀態(tài)控制電路或雙過(guò)壓模塊30'與開
關(guān)單元20'的第一管腳端子之間的電流；
-圖5C中的附圖標(biāo)記Ib表示源1〔電路52'與開關(guān)單元20'的D端子
之間的電流；
-圖5C中的附圖標(biāo)記Ic表示源-匯電路與開關(guān)單元20'的pin端子之 間的電流；以及
-圖5C中的附圖標(biāo)記Id表示switch—0與開關(guān)單元20'的Y端子(具體 為分配給線路Y的端子)之間的電流。
在圖6A中，示出了根據(jù)本發(fā)明的電路裝置100〃的第三實(shí)施例，具
體提及用于評(píng)估針對(duì)過(guò)壓模式的電流注入效應(yīng)控制的仿真設(shè)置。
圖6A示出了針對(duì)過(guò)壓保護(hù)的仿真設(shè)置。該設(shè)置與圖5A中的設(shè)置類
似，除了通過(guò)電壓源(代替電流源)來(lái)驅(qū)動(dòng)線路Y。
線路Y上的電壓從大約3.2伏變到大約4伏，并在不同工藝條件(即，
慢、典型和快)以及在不同溫度條件下測(cè)量流入第一管腳[->附圖標(biāo) 記pinl]的電流以及流出第二管腳[--〉附圖標(biāo)記pin2]的電流。
在圖6B中，示出了針對(duì)過(guò)壓泄露的仿真結(jié)果。
可以從圖6B得知，在無(wú)過(guò)壓的情況下，即，當(dāng)線路Y的電壓比3.6 伏的供電電壓Vcc低時(shí)，沒(méi)有電流流入第一管腳[--〉附圖標(biāo)記pinl]以及 第二管腳[-》附圖標(biāo)記pin2]。當(dāng)線路Y上的電壓升高到供電電壓Vcc之 上時(shí)，流入第一管腳[—〉附圖標(biāo)記pinl]的電流增加。源-匯電路52'、 54' 匯入該電流。
可以通過(guò)測(cè)量經(jīng)由四千歐姆的外部電阻Rext從第二管腳[->附圖 標(biāo)記pin2]流出的電流來(lái)觀察線路Z上的最大干擾。
圖6B中的附圖標(biāo)記I (R—1)表示源自被分配給第二匯-源電路54' 的電阻器R—l的電流；圖6B中的附圖標(biāo)記I (20'pinl)表示在開關(guān)單元 20'的第一管腳端子處提供的電流。
可以觀察到流出第二管腳[-〉附圖標(biāo)記pin2]的電流處于大約十納
安至大約二十納安之間的范圍內(nèi)。可觀察到當(dāng)線路Y上的電壓增加時(shí)， 流入第一管腳[-》附圖標(biāo)記pinl]的電流增加。流入第一管腳[—>附圖標(biāo) 記pinl]的電流依靠源-匯電路模塊52'、54'的電流匯入能力而變得飽和。 參考圖4A至圖5A，圖6C示出了流入各個(gè)子模塊的電流，其中示
出了針對(duì)電流注入效應(yīng)控制的詳細(xì)仿真結(jié)果。
上面示出的電路裝置100'(參考圖5B和圖5C)和電路裝置100〃(參 考圖6B和圖6C)的仿真結(jié)果，證明了根據(jù)本發(fā)明的電路裝置可用在下 列應(yīng)用中，其中需要
-諸如過(guò)壓和欠壓之類的特征；以及
-電流注入效應(yīng)控制特征。 示出了上述針對(duì)過(guò)壓和電流匯入模式的仿真，但也可以進(jìn)行針對(duì)欠壓 (即零伏下的線路電壓和電流源出(current sourcing)模式)的類似 分析。
根據(jù)優(yōu)選實(shí)施例，電路裝置IOO、 100'、 100〃 (具體為狀態(tài)控制電 路30、雙極性控制電路40和電流控制電路52、 54)可以完全為靜態(tài)， 并且可以僅在需要時(shí)傳導(dǎo)電流。按照這種方式，仍然維持電路裝置100、 100'、 100〃的正常操作(具體為模擬開關(guān)的正常操作)，并且電路裝置 100、 100'、 IOO"保持完全靜態(tài)。
電路裝置IOO、 100'、 100〃由于其靜態(tài)設(shè)計(jì)可用在低功耗應(yīng)用中。 此外，可以使用通常的CMOS工藝進(jìn)行設(shè)計(jì)；因此，可以以極低的成 本非常容易地生產(chǎn)電路裝置IOO、 100'、 100〃。
根據(jù)本發(fā)明的電路裝置ioo、 100'、 100〃導(dǎo)致了消除對(duì)于外部電阻
或二極管網(wǎng)絡(luò)的需要的益處，所述外部電阻或二極管網(wǎng)絡(luò)用于將模擬
信號(hào)范圍保持在供電電壓Vcc的范圍內(nèi)。該特征在汽車應(yīng)用中尤其有用。
總之，本發(fā)明的優(yōu)選實(shí)施例可以實(shí)現(xiàn)為補(bǔ)償開關(guān)的示意圖，所述
補(bǔ)償開關(guān)用于允許導(dǎo)電溝道的輸入線路12上和導(dǎo)電溝道的輸出線路14 上(參見圖4A至圖4D)或Y/Z管腳上(參見圖5A至圖6C)的信號(hào)在晶 體管裝置20、 20'的禁用狀態(tài)下超過(guò)軌到軌的值。 該設(shè)計(jì)的主要優(yōu)點(diǎn)如下
-針對(duì)低電壓先進(jìn)應(yīng)用的靜態(tài)設(shè)計(jì)；
-故障情況下的開關(guān)線路的隔離； -不需要外部電阻或二極管網(wǎng)絡(luò)；以及 -更好的泄露估計(jì)，因?yàn)椴恍枰纳p極性建模。 各種工藝條件和各種溫度條件下的Spice仿真證明了這一概念。示 出了針對(duì)過(guò)壓條件(線路電壓比供電電壓Vcc高)的仿真結(jié)果，—但是 可以容易地獲得針對(duì)欠壓信號(hào)(線路電壓比地電勢(shì)gnd低)的分析。
附圖標(biāo)記列表
100 電路裝置，具體為開關(guān)設(shè)備或多路復(fù)用設(shè)備和/或多路分解設(shè) 備，例如，模擬開關(guān)或模擬多路復(fù)用器和/或模擬多路分離器(第
一實(shí)施例；參見圖4A至圖4D) 100'電路裝置，具體為開關(guān)設(shè)備，例如，過(guò)壓開關(guān)(第二實(shí)施例； 參見圖5A)
100〃電路裝置，具體為開關(guān)設(shè)備，例如，過(guò)壓開關(guān)(第三實(shí)施例； 參見圖6A)
12 導(dǎo)電溝道的第一部分，具體為第一軌，例如，輸入線路 14 導(dǎo)電溝道的第二部分，具體為第二軌，例如，輸出線路 20 晶體管裝置，具體為開關(guān)單元，實(shí)現(xiàn)為金屬氧化物半導(dǎo)體 (MOS)，例如，實(shí)現(xiàn)為互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)，例
如，實(shí)現(xiàn)為互補(bǔ)高密度金屬氧化物半導(dǎo)體(CHMOS)和/或?qū)?br> 現(xiàn)為雙極性互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)(第一實(shí)施例；
參見圖4A至圖4D) 20' 晶體管裝置，具體為開關(guān)單元，實(shí)現(xiàn)為金屬氧化物半導(dǎo)體 (MOS)，例如，過(guò)壓開關(guān)(第二實(shí)施例；參見圖5A;第三實(shí)
施例；參考圖6A) 30 狀態(tài)控制電路，具體為雙過(guò)壓?jiǎn)卧?第一實(shí)施例；參見圖4A和
圖4B)
30' 狀態(tài)控制電路，具體為雙過(guò)壓?jiǎn)卧?第二實(shí)施例；參見圖5A;
第三實(shí)施例；參見圖6A) 32 狀態(tài)控制電路30的回流防止電路
34 狀態(tài)控制電路30的信號(hào)電平電路，具體為最大探測(cè)模塊
40 雙極性控制電路，具體為背柵極邏輯單元(第一實(shí)施例；參見
圖4A和圖4B) 42 雙極性控制電路40的回流防止電路
44 雙極性控制電路40的背柵極控制電路，具體為動(dòng)態(tài)背柵極控制
模塊
52 電流控制電路的第一源-匯電路(第一實(shí)施例；參見圖4A和圖 4D)
52' 電流控制電路的第一源-匯電路(第二實(shí)施例；參見圖5A) 52〃 電流控制電路的第一源-匯電路(第三實(shí)施例；參見圖6A) 54 電流控制電路的第二源-匯電路(第一實(shí)施例；參見圖4A和圖 4D)
54'電流控制電路的第二源-匯電路(第二實(shí)施例；參見圖5A;第
三實(shí)施例；參見圖6A) bg 晶體管裝置20的背柵極，具體為p型晶體管單元MP的背柵極或n
型晶體管單元MN的背柵極 CP 由于MOS (金屬氧化物半導(dǎo)體)效應(yīng)所導(dǎo)致的電流路徑，具體
為由于CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)效應(yīng)所導(dǎo)致的電流路
徑(參見圖2)。 En 啟用信號(hào)或啟用的信號(hào) gnd 地電平或地電勢(shì)或接地
Ia 狀態(tài)控制電路30'與開關(guān)單元20'的第一管腳pinl的端子之間的
電流(第二實(shí)施例；參見圖5C;第三實(shí)施例；參見圖6C) Ib 源-匯電路52'、 52〃與開關(guān)單元20'的D端子之間的電流(第二實(shí)
施例；參見圖5C;第三實(shí)施例；參見圖6C)
Ic 源-匯電路52'、 52"與開關(guān)單元20'的管腳端子之間的電流(第二
實(shí)施例；參見圖5C;第三實(shí)施例；參見圖6C) Id 開關(guān)—0與開關(guān)單元20'的Y端子之間的電流(第二實(shí)施例；參見
圖5C;第三實(shí)施例；參見圖6C)
Inv—0 反相器單元
pinl 第一管腳，具體為導(dǎo)電溝道12的第一部分的管腳 pin2 第二管腳，具體為導(dǎo)電溝道14的第二部分的管腳
MN晶體管裝置20的n型晶體管單元，具體為n溝道金屬氧化物半導(dǎo) 體(NMOS)或n型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(NMOSFET)MP 晶體管裝置20的p型晶體管單元，具體為p溝道金屬氧化物半導(dǎo) 體(PMOS)或p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOSFET)
MPgp型晶體管單元MP的柵極(參見圖2)
Vcc電源所提供的供電電壓，該電源具體連接至晶體管裝置20的集
電極端子 .. Y 與第一管腳pinl連接的線路(第二實(shí)施例；參見圖5A;第三實(shí)
施例；參見圖6A) Z與第二管腳pin2連接的線路(第二實(shí)施例；參見圖5A;第三實(shí)
施例；參見圖6A)
權(quán)利要求
1、一種電路裝置(100；100′；100″)，包括-至少一個(gè)導(dǎo)電溝道(12，14)，被設(shè)計(jì)用于將至少一個(gè)模擬和/或數(shù)字信號(hào)從至少一個(gè)第一管腳(pin1)傳送到至少一個(gè)第二管腳(pin2)；以及-至少一個(gè)晶體管裝置(20；20′)--通過(guò)導(dǎo)電溝道(12，14)連接在第一管腳(pin1)與第二管腳(pin2)之間；以及--可根據(jù)至少一個(gè)電壓和/或電流信號(hào)的信號(hào)電平，在至少一個(gè)啟用狀態(tài)與至少一個(gè)禁用狀態(tài)之間切換，所述電路裝置(100；100′；100″)的特征在于-至少一個(gè)狀態(tài)控制電路(30；30′)，用于防止晶體管裝置(20；20′)在其禁用狀態(tài)下由于被提供至少一個(gè)有害信號(hào)而開始導(dǎo)通；以及-至少一個(gè)電流控制電路(52，54；52′，54′；52″，54″)，用于防止將至少一個(gè)有害的電路峰值從導(dǎo)電溝道的至少一個(gè)第一部分(12)傳送到導(dǎo)電溝道的至少一個(gè)第二部分(14)，其中所述晶體管裝置(20；20′)被布置在所述第一部分(12)與所述第二部分(14)之間。
2、 根據(jù)權(quán)利要求1所述的電路裝置，其特征在于，所述晶體管裝 置(20; 20')包括-至少一個(gè)p型晶體管單元(MP)，具體為至少一個(gè)p溝道金屬氧 化物半導(dǎo)體(PMOS)或p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 (PMOSFET)，在向其漏極電極和/或其源極電極上施加比其柵極電極上的電壓高的電壓的情況下，開始導(dǎo)通；和/或-至少一個(gè)n型晶體管單元(MN)，具體為至少一個(gè)n溝道金屬氧 化物半導(dǎo)體(NMOS)或n型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 (NMOSFET),在向其漏極電極和/或其源極電極上施加比其柵極電極 上的電壓低的電壓的情況下，開始導(dǎo)通；其中，所述晶體管裝置(20; 20')被實(shí)現(xiàn)為至少一個(gè)金屬氧化物 半導(dǎo)體(MOS)，具體實(shí)現(xiàn)為至少一個(gè)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)，例如，實(shí)現(xiàn)為至少一個(gè)互補(bǔ)高密度金屬氧化物半導(dǎo)體(CHMOS)和/ 或?qū)崿F(xiàn)為至少一個(gè)雙極性互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)。
3、 根據(jù)權(quán)利要求1或2所述的電路裝置，其特征在于，所述狀態(tài) 控制電路(30; 30')包括-至少一個(gè)回流防止電路(32)，被設(shè)計(jì)用于防止將有害信號(hào)傳送 至電路裝置的至少一個(gè)電源(Vcc);和/或 -至少一個(gè)信號(hào)電平電路(34)--包括至少一個(gè)檢測(cè)裝置，用于檢測(cè)有害信號(hào)，具體用于檢測(cè) 過(guò)壓和/或用于檢測(cè)欠壓；以及--被設(shè)計(jì)用于控制晶體管裝置(20; 20')的至少一個(gè)電極的信 號(hào)電平，具體用于---在過(guò)壓的情況下，升高p型晶體管單元(MP)的柵極電極 的信號(hào)電平；禾口/或---在欠壓的情況下，降低n型晶體管單元(MN)的信號(hào)電平。
4、 根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的電路裝置，其特征在于， 所述電流控制電路(52， 54; 52'， 54'; 52"， 54")包括-至少一個(gè)第一源-匯電路(52; 52'; 52")—被布置在第一管腳(pinl)與晶體管裝置(20; 20')之間；以及--被設(shè)計(jì)用于消除與導(dǎo)電溝道的第一部分(12)連接的至少一 個(gè)阻抗源所提供的有害的電流峰值，具體為至少一個(gè)電流源所提供的有 害的電流峰值，以及 至少一個(gè)第二源-匯電路(54; 54');—被布置在晶體管裝置(20; 20')與第二管腳(pin2)之間；以及--被設(shè)計(jì)用于消除與導(dǎo)電溝道的第二部分(14)連接的至少一 個(gè)阻抗源所提供的有害的電流峰值，具體為至少一個(gè)電流源所提供的有 害的電流峰值。
5、 根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的電路裝置，其特征在于， 至少一個(gè)雙極性控制電路(40; 40')，用于保護(hù)晶體管裝置(20; 20') 使之免于至少一個(gè)寄生雙極性效應(yīng)，具體為用于防止晶體管裝置(20; 20')使之免于所述寄生雙極性效應(yīng)所導(dǎo)致的信號(hào)泄漏，所述雙極性控 制電路(40; 40')具體包括-至少一個(gè)回流防止電路(42)，用于防止至少一個(gè)電流注入晶體 管裝置(20; 20')的至少一個(gè)背柵極(bg)中，具體為用于所述至少 一個(gè)電流注入至少一個(gè)寄生雙極性晶體管(PNP)中，所述寄生雙極性 晶體管(PNP)由晶體管裝置(20; 20')的至少一個(gè)源極-漏極-背柵極 形成，例如由晶體管裝置(20; 20')的至少一個(gè)發(fā)射極-集電極-基極形 成；和/或-至少一個(gè)背柵極控制電路(44)，用于進(jìn)行控制，具體用于動(dòng)態(tài) 地控制晶體管裝置(20; 20')的背柵極(bg)的電壓電平，具體用于 根據(jù)第一管腳(pinl)和/或第二管腳(pin2)和/或電源(Vcc)的電壓 電平來(lái)升高和/或降低晶體管裝置(20; 20')的所述背柵極(bg)的電壓電平。
6、 一種用于控制和/或用于防止注入電流的方法，所述方法包括-使至少一個(gè)晶體管裝置(20; 20')根據(jù)至少一個(gè)電壓和/或電流 信號(hào)的信號(hào)電平在至少一個(gè)啟用狀態(tài)與至少一個(gè)禁用狀態(tài)之間切換；以 及-在晶體管裝置(20; 20')的啟用狀態(tài)下，通過(guò)至少一個(gè)導(dǎo)電溝 道(12， 14)將至少一個(gè)模擬和/或數(shù)字信號(hào)從至少一個(gè)第一管腳(pinl) 傳送到至少一個(gè)第二管腳(pin2)，所述方法的特征在于，-防止晶體管裝置(20; 20')在其禁用狀態(tài)下由于被提供了至少 一個(gè)有害信號(hào)而開始導(dǎo)通；以及-防止將至少一個(gè)有害的電路峰值從導(dǎo)電溝道的至少一第一部分 (12)傳送至導(dǎo)電溝道的至少一第二部分(14)，其中所述晶體管裝置 (20; 20')被布置在所述第一部分(12)與所述第二部分(14)之間。
7、 根據(jù)權(quán)利要求6所述的方法，其特征在于，所述防止晶體管裝 置(20; 20')開始導(dǎo)通包括-檢測(cè)有害信號(hào)，具體為檢測(cè)過(guò)壓或欠壓；以及 -控制晶體管裝置(20; 20')的至少一個(gè)電極的信號(hào)電平；具體為-在過(guò)壓的情況下，升高晶體管裝置(20; 20')的至少一個(gè)p 型晶體管單元(MP)的柵極電極的信號(hào)電平，具體為在將至少一個(gè)負(fù) 電壓施加在p型晶體管單元(MP)的柵極電極的情況下，所述p型晶 體管單元(MP)開始導(dǎo)通；和/或-在欠壓的情況下，降低晶體管裝置(20; 20')的至少一個(gè)n 型晶體管單元(MN)的柵極電極的信號(hào)電平，具體為在將至少一個(gè)正 電壓施加在n型晶體管單元(MN)的柵極電極的情況下，所述n型晶 體管單元(MN)幵始導(dǎo)通。
8、 根據(jù)權(quán)利要求6或7所述的方法，其特征在于，所述防止傳送 有害的電流峰值包括-感測(cè)，具體為動(dòng)態(tài)感測(cè)有害的電路峰值；以及 -為電流峰值提供至少一個(gè)到電源(Vcc)禾Q/或接地(gnd)的低 阻抗路徑。
9、 根據(jù)權(quán)利要求6至8中至少一項(xiàng)所述的方法，其特征在于，保 護(hù)晶體管裝置(20; 20')使之免于至少一個(gè)寄生雙極性效應(yīng)，具體為 防止晶體管裝置(20; 20')使之免于由于寄生雙極性效應(yīng)所導(dǎo)致的信 號(hào)泄漏，所述保護(hù)晶體管裝置(20; 20')使之免于所述寄生雙極性效 應(yīng)具體包括-控制，具體為動(dòng)態(tài)地控制晶體管裝置(20; 20')的至少一個(gè)背 柵極(bg)的電壓電平，具體為根據(jù)第一管腳(12)和/或第二管腳(14) 和/或電源(Vcc)的電壓信號(hào)來(lái)升高和/或降低晶體管裝置(20; 20') 的所述背柵極(bg)的電壓電平；和/或-防止至少一個(gè)電流避免注入晶體管裝置(20; 200的背柵極(bg) 中，具體為防止所述至少一個(gè)電流注入至少一個(gè)寄生雙極性晶體管 (PNP)中，所述寄生雙極性晶體管(PNP)由晶體管裝置(20; 20') 的至少一個(gè)源極-漏極-背柵極形成，例如，由晶體管裝置(20; 20')的 至少一個(gè)發(fā)射極-集電極-基極形成。
10、 一種根據(jù)權(quán)利要求1至5中任一項(xiàng)權(quán)利要求所述的電路裝置 (100; 100'; 100〃)和/或根據(jù)權(quán)利要求6至9中任一項(xiàng)所述的方法的 用途，用于-至少一個(gè)應(yīng)用，具體為至少一個(gè)汽車應(yīng)用，其中可能出現(xiàn)過(guò)壓， 例如，電壓超過(guò)正常供電電壓；和/或-至少一個(gè)模數(shù)AD轉(zhuǎn)換器中、至少一個(gè)總線接口中、至少一個(gè)數(shù) 據(jù)采集系統(tǒng)中、至少一個(gè)電平轉(zhuǎn)移器中、和/或至少一個(gè)個(gè)人計(jì)算機(jī)中；其中電路裝置(100; 100'; 100〃)實(shí)現(xiàn)為至少一個(gè)開關(guān)設(shè)備，具 體實(shí)現(xiàn)為至少一個(gè)模擬開關(guān)，和/或?qū)崿F(xiàn)為至少一個(gè)多路復(fù)用設(shè)備和/或 實(shí)現(xiàn)為至少一個(gè)多路分離設(shè)備，例如，實(shí)現(xiàn)為至少一個(gè)模擬多路復(fù)用器 和/或?qū)崿F(xiàn)為至少一個(gè)模擬多路分離器。
全文摘要
為了進(jìn)一步一種開發(fā)用于控制和/或用于防止注入電流的電路裝置(100；100′；100″)以及相應(yīng)的方法，所述方法包括使至少一個(gè)晶體管裝置(20；20′)根據(jù)至少一個(gè)電壓和/或電流信號(hào)的信號(hào)電平在至少一個(gè)啟用狀態(tài)與至少一個(gè)禁用狀態(tài)之間切換，以及通過(guò)晶體管裝置(20；20′)中的至少一個(gè)導(dǎo)電溝道(12，14)將至少一個(gè)模擬和/或數(shù)字信號(hào)從至少一個(gè)第一管腳(pin1)傳送到至少一個(gè)第二管腳(pin2)，從而確保了導(dǎo)電溝道(12，14)上由于有害的電流信號(hào)和/或由于有害的電壓信號(hào)所導(dǎo)致的干擾最小，具體為防止電路裝置(100；100′；100″)中的MOS效應(yīng)和雙極性效應(yīng)，提出了防止晶體管裝置(20；20′)在禁用狀態(tài)下由于至少一個(gè)有害的信號(hào)而導(dǎo)致開始導(dǎo)通，并且防止將至少一個(gè)有害的電流峰值從導(dǎo)電溝道的至少一第一部分(12)傳送至導(dǎo)電溝道的至少一第二部分(14)，其中晶體管裝置(20；20′)被布置在所述第一部分和所述第二部分之間。
文檔編號(hào)H03K19/003GK101395800SQ200780007672
公開日2009年3月25日 申請(qǐng)日期2007年2月13日 優(yōu)先權(quán)日2006年3月3日
發(fā)明者阿賈伊·卡普爾 申請(qǐng)人:Nxp股份有限公司