專利名稱：用于晶體振蕩器的脈沖整形電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及用于利用晶體振蕩器產(chǎn)生時(shí)鐘信號的方法和 電路裝置。
背景技術(shù)：
晶體振蕩器用于產(chǎn)生具有非常精確頻率的電信號。由晶體振蕩器 電路產(chǎn)生的電信號使用在需要精確時(shí)間參考的許多應(yīng)用中，諸如在手 表中跟蹤時(shí)間，以便為數(shù)字集成電路提供穩(wěn)定的時(shí)鐘信號并穩(wěn)定無線 電發(fā)射機(jī)的頻率。特別是當(dāng)晶體振蕩器電路用于為數(shù)字集成電路產(chǎn)生時(shí)鐘信號時(shí)， 必須特別注意以確保時(shí)鐘信號是穩(wěn)定的且精確的，因?yàn)檫@種時(shí)鐘信號 的失真或不規(guī)則性會導(dǎo)致不確定的結(jié)果和/或數(shù)據(jù)惡化。通常將晶體振蕩器電路設(shè)計(jì)成期望確保啟動、控制振蕩振幅、限制功率消耗和減少EMI噪聲的電路。然而，即使在這些領(lǐng)域中應(yīng)用最 佳的設(shè)計(jì)實(shí)踐，也不能確保在全部時(shí)間上正確的功能，特別是當(dāng)晶體 振蕩器用在苛刻的環(huán)境時(shí)，諸如在晶體引腳、殼體或主體可以被碰觸 到、短路或接電源的情況下，或者在晶體本身可從電路中移除的情況下。在這些情況中，由于在晶體振蕩器的振幅和周期中引入了失真， 晶體振蕩器電路通常產(chǎn)生具有在持續(xù)上升和下降沿之間非常短的時(shí)間 段.的周期，如果這樣的輸出用做典型地具有可接受的最小脈寬的微控 制器或微處理器的時(shí)鐘，則微控制器或微處理器也許不能正確地執(zhí)行 指令。結(jié)果，微控制器或微處理器可能不能夠跟上其運(yùn)行的程序并跳 轉(zhuǎn)至非預(yù)期的存儲器地址。這會導(dǎo)致微控制器或微處理器蓋寫包含重 要數(shù)據(jù)或程序代瑪?shù)拇鎯ζ髑?己經(jīng)開發(fā)時(shí)鐘產(chǎn)主電路來提高從晶體振蕩器電路發(fā)出的時(shí)鐘信
號的精確度和穩(wěn)定性。例如，已經(jīng)開發(fā)電路來解決啟動條件的問題并 確保晶體振蕩器在加電時(shí)啟動。也已經(jīng)開發(fā)電路以更好地控制振幅和 振蕩頻率。還己經(jīng)開發(fā)電路以通過減少內(nèi)部電源的使用來減小功率消 耗。然而，在許多情況中，還沒有提供用于解決苛刻環(huán)境對晶體振蕩 器的影響的問題的方案。另外，在許多這樣的情況中，由于使用由電阻器/電容器(RC) 網(wǎng)絡(luò)實(shí)現(xiàn)的無源濾波，所以所得到的電路與頻率高度相關(guān)，因此這些 電路被配置成僅與操作在窄頻率范圍內(nèi)的晶體振蕩器一起工作。因此，在該技術(shù)領(lǐng)域中，迫切需要一種從晶體振蕩器電路產(chǎn)生穩(wěn) 定且精確的輸出信號的改進(jìn)方法，該晶體振蕩器電路對苛刻環(huán)境影響 的抵抗力較弱并適合用在較寬的頻率范圍之中。發(fā)明內(nèi)容本發(fā)明通過提供一種電路裝置和方法來解決與現(xiàn)有技術(shù)相關(guān)聯(lián) 的這些和其它問題，該電路裝置和方法使用可變閾值的多級脈沖整形 電路來對晶體振蕩器電路輸出的信號進(jìn)行脈沖整形。脈沖整形電路的 每一級包括施密特觸發(fā)器，該施密特觸發(fā)器驅(qū)動鎖存器的輸入，并具有可編程觸發(fā)點(diǎn)(trip point),可控制可編程觸發(fā)點(diǎn)以抑制由晶體振蕩 器電路產(chǎn)生的失真脈沖。例如，可以使用可變閾值的多級脈沖整形電 路來為對噪聲和其它環(huán)境影響的抵抗力較強(qiáng)的電子電路產(chǎn)生時(shí)鐘信 號，從而減少電子電路中與時(shí)鐘相關(guān)的誤差的可能性。根據(jù)本發(fā)明的可變閾值的多級脈沖整形電路被配置成接收響應(yīng) 于晶體振蕩器電路的輸入信號，以及從其中產(chǎn)生脈沖整形信號。這樣 的脈沖整形電路包括多個(gè)級，每一個(gè)級包括鎖存器和耦合于鎖存器的 輸入的施密特觸發(fā)器，并且每一級中的施密特觸發(fā)器具有可編程觸發(fā) 點(diǎn)。所附權(quán)利要求中提出了描述本發(fā)明的特征的這些和其它優(yōu)點(diǎn)和 屬性。然而，為了更好地理解本發(fā)明，并更好地理解通過本發(fā)明的使 用而獲得的優(yōu)點(diǎn)和目的，應(yīng)該參照對圖鬼相應(yīng)的措述內(nèi)容，在描述內(nèi) 容中描述了本發(fā)明的示例性實(shí)施例」。


圖l是根據(jù)本發(fā)明的用于從晶體振蕩器產(chǎn)生時(shí)鐘信號并包括脈沖整形電路的電路裝置的框圖；圖2是圖1的脈沖整形電路的4級實(shí)施方式的框圖； 圖3是圖2的脈沖整形電路的一級的框圖；圖4A是在晶體振蕩器電路的跨導(dǎo)輸入處產(chǎn)生并作為輸入提供給 圖2的脈沖整形電路的第一級的示例性信號的信號波形圖。圖4B-E是分別說明在圖2的脈沖整形電路的第一、第二、第三和 第四級的輸出處產(chǎn)生的示例性信號的信號波形圖。圖5A是說明作為輸入提供給圖1中提及的除2電路的示例性信號的信號波形圖。圖5B和5C是分別說明在圖1中提及的第一 和第二單觸發(fā) (one-shot)定時(shí)器的輸出處產(chǎn)生的示例性信號的信號波形圖。圖5D和5E是分別說明在圖1中提及的第一和第一或門的輸出處產(chǎn) 生的示例性信號的信號波形圖。
具體實(shí)施方式
根據(jù)本發(fā)明的實(shí)施例，使用可變閾值的多級脈沖整形電路來對由 晶體振蕩器電路輸出的信號進(jìn)行脈沖整形。脈沖整形電路的每一級包 括驅(qū)動鎖存器輸入的施密特觸發(fā)器，并且該施密特觸發(fā)器具有可編程 觸發(fā)點(diǎn)，可控制可編程觸發(fā)點(diǎn)來抑制由晶體振蕩器電路產(chǎn)生的失真脈 沖。因此，脈沖整形電路可以用來在晶體振蕩器的輸出被分配到其它 電路之前消除該輸出的窄脈沖。例如，如這里描述的可變閾值的多級脈沖整形電路可以用來為對 噪聲和其它環(huán)境影響的抵抗力較強(qiáng)的電子電路產(chǎn)生時(shí)鐘信號，從而減 少在電子電路中的與時(shí)鐘相關(guān)的誤差的可能性。在其它情況中，可以 在期望穩(wěn)定和精確時(shí)間參考信號的其它應(yīng)用中使用脈沖整形信號。轉(zhuǎn)向附圖，其中，在所有幾幅圖中，相同的象宇^^^g尾的部分， 圖1說明了配置成在晶體振蕩器的輸出處產(chǎn)生時(shí)鐘信號的電路裝置10。 電路裝置10典型地包括一個(gè)或多個(gè)集成電路器件和輔助電路。可替代 地，電路裝置10可以使用分離器件來實(shí)現(xiàn)。盡管將在電路裝置和使用 該電路裝置的處理系統(tǒng)的上下文中描述本發(fā)明，然而本技術(shù)領(lǐng)域的技 術(shù)人員將認(rèn)識到，根據(jù)本發(fā)明的電路裝置同樣能夠用硬件定義語言或 電路設(shè)計(jì)的其它功能和/或物理定義來定義，這樣的定義可以以各種形 式作為程序產(chǎn)品分發(fā)，從而不管用于實(shí)際執(zhí)行分發(fā)的特定類型的計(jì)算 機(jī)可讀介質(zhì)如何，本發(fā)明都等效地適用。計(jì)算機(jī)可讀介質(zhì)的示例包括 但不限于諸如易失性和非易失性固態(tài)存儲器設(shè)備、軟盤和其它可移動磁盤、硬盤驅(qū)動器、磁帶、光盤(例如，CD-ROM、 DVD等)的有形、 可記錄類型的介質(zhì)，以及諸如數(shù)字和模擬通信鏈路的傳輸類型的介質(zhì)。電路裝置10耦合于晶體振蕩器電路12，晶體振蕩器電路12驅(qū)動耦 合于其跨導(dǎo)(gm)輸入和輸出之間的晶體14，即晶體振蕩器電路12 內(nèi)的跨導(dǎo)元件的輸入和輸出之間的晶體14。電容器16、 18分別使晶體 振蕩器電路12的gm輸入和輸出接地。應(yīng)該認(rèn)識到，根據(jù)本發(fā)明可以使 用多種不同的晶體和晶體振蕩器電路。實(shí)際上，由于在這里描述的電 路裝置提供的靈活性，該電路裝置易于適合與多種不同類型的晶體振 蕩器電路一起使用，例如，具有不同輸出電壓、不同共振頻率等的晶 體振蕩器電路。盡管認(rèn)識到在一些實(shí)施例中可以將電路裝置10和晶體 振蕩器電路12的功能組合在一個(gè)公共電路中，但是典型地，晶體振蕩 器電路12被作為封裝好的元件提供。在例證性的實(shí)施例中，電路裝置10在跨導(dǎo)輸入處耦合于晶體振蕩 器電路12。換言之，跨導(dǎo)元件的輸入用做電路裝置10的輸入信號。在 這個(gè)實(shí)施例中，由于在啟動時(shí)，隨著晶體振蕩器電路12中振蕩振幅增 加，輸入從零開始并沿著確定的軌跡達(dá)到其最終值，所以在本實(shí)施例 中，使用輸入而不是輸出。已經(jīng)發(fā)現(xiàn)，這個(gè)確定的軌跡便于為在下面 詳細(xì)討論的脈沖整形電路的每一級選擇合適電平的觸發(fā)點(diǎn)。然而，在 其它實(shí)施例中，電路裝置10可以接收從晶體振蕩器電路12中的其它節(jié) 點(diǎn)(例如其跨導(dǎo)輸出處)獲得的輸入信號。如圖l示出，電路裝置10和晶體振蕩器電路12是由電惹2f5f^生的 輸入電源電壓信號供電。將從晶體振蕩器電路12的跨導(dǎo)輸入牛獲得的
輸入信號提供給可變閾值的多級脈沖整形電路22，該可變閾值的多級 脈沖整形電路22基于該輸入信號輸出脈沖整形信號。在例證性的實(shí)施例中，脈沖整形電路22由降低的內(nèi)部電源調(diào)節(jié)器 24供電，內(nèi)部電源調(diào)節(jié)器24從電源20接收輸入電源電壓信號(例如， 在大約1.8VDC和大約5.5VDC之間)，并產(chǎn)生由脈沖整形電路的輸入 (即晶體振蕩器電路12的跨導(dǎo)輸入)的平均DC電壓電平確定的降低的 內(nèi)部電壓(例如大約1.5VDC)。通過提供晶體振蕩器電路12的跨導(dǎo)輸 入，調(diào)節(jié)器24可被設(shè)定為在振蕩穩(wěn)定并達(dá)到其最大值之后，向脈沖整 形電路22輸出稍微高于跨導(dǎo)輸入的電壓電平的電壓。脈沖整形電路22同樣接收來自電壓參考26的電壓參考信號作為 輸入。該電壓參考信號用于為脈沖整形電路中的施密特觸發(fā)器編程觸 發(fā)點(diǎn)(結(jié)合圖3在下面進(jìn)行討論)，并可被設(shè)定為適合特殊晶體振蕩器 電路的固定值。特別地，每一個(gè)施密特觸發(fā)器的觸發(fā)點(diǎn)典型地被分類 (sorting)設(shè)定，并在正常操作期間不會改變。如果對不同的過程和/ 或在不同的溫度范圍上使用該設(shè)計(jì)，則觸發(fā)點(diǎn)是可編程的以確保其可 以被設(shè)定。由于可以使用晶體振蕩器電路12的跨導(dǎo)輸入作為脈沖整形 電路22的輸入，基于不同的過程，該輸入可以具有不同的最終值。例 如，對于具有單晶體管gm級的晶體振蕩器電路，可以將該晶體管的閾 值電壓用作最終值。根據(jù)本發(fā)明可以以許多方式，例如經(jīng)由分壓器或 其它電阻器網(wǎng)絡(luò)，來固定電壓參考。在例證性的實(shí)施例中，例如可以 將電壓參考設(shè)定成大約1V的標(biāo)稱電平。脈沖整形電路22輸出被提供給電平移動器28的脈沖整形信號，該電平移動器將脈沖整形信號的電壓電平恢復(fù)為電源電平。在沒有使用 調(diào)節(jié)器24的實(shí)施例中，也可以省略電平移動器28。然后將電平移動器28輸出的電平移動了的脈沖整形信號(具有脈 沖序列的形式)提供給除2電路30。該除2電路30可以實(shí)現(xiàn)為計(jì)數(shù)器或 其它適合的電路，并產(chǎn)生具有50%占空比的輸出信號。 一對單觸發(fā)定 時(shí)器32、 34從除2電路30接收輸出信號，其中反相器36耦合在除2電路 30和單觸發(fā)定時(shí)器32之間，使得單觸發(fā)定時(shí)器32、 34合成脈沖序列的 兩種極性。將每一個(gè)單觸發(fā)定時(shí)器32、 34的持續(xù)時(shí)間設(shè)定成脈沖輸出
總是長于消耗時(shí)鐘信號的任何電路可以響應(yīng)的最小持續(xù)時(shí)間脈沖，例如，能夠由耦合至電路裝置io的微控制器或微處理器處理的最小持續(xù)時(shí)間脈沖。第一或門38將單觸發(fā)定時(shí)器32、 34的輸出組合在一起來產(chǎn)生脈 沖，該脈沖具有與晶體振蕩器相同的頻率并具有長于可以由微處理器、 微控制器或由晶體振蕩器驅(qū)動的其它電路使用的最小值的周期。第二 或門40將由第一或門38輸出的合成的脈沖序列與來自脈沖整形電路22 并由電平移動器28調(diào)整的輸出脈沖序列組合。第二或門40確保脈沖序 列的最小寬度隨著振蕩振幅的增長一同增長，并在振蕩振幅穩(wěn)定時(shí)達(dá) 到其最大值。已知，器件30、 32、 34和36中的每一個(gè)由電源20供電。圖2示出了包括4個(gè)級50、 52、 54和56的脈沖整形電路22的一個(gè)實(shí) 施例。級50、 52、 54、 56中的每一個(gè)具有信號輸入、可編程觸發(fā)點(diǎn)輸 入和信號輸出。盡管級50、 52、 54、 56中的每一個(gè)的觸發(fā)點(diǎn)輸入耦合 至電壓參考26 (圖l)，但是在其它實(shí)施例中每一級可使用單獨(dú)的電壓 參考。第一級50的信號輸入耦合于晶體振蕩器電路12 (圖l)的跨導(dǎo)輸 入，而后續(xù)級52、 54、 56中的每一個(gè)的信號輸入耦合于前一級50、 52、 54的信號輸出。最后一級56的信號輸出向電平移動器28 (圖l)提供脈 沖整形信號。圖3更詳細(xì)地示出了脈沖整形電路22的第一級50。應(yīng)該認(rèn)識到， 級52、 54和56可以具有類似的配置。級50包括具有可編程觸發(fā)點(diǎn)電路 的施密特觸發(fā)器60，施密特觸發(fā)器具有接收信號的輸入和級的觸發(fā)點(diǎn) 控制輸入。施密特觸發(fā)器60向R-S鎖存器62的復(fù)位輸入提供輸出，并 且鎖存器62的置位輸入經(jīng)由反相器64和延遲電路66耦合于施密特觸發(fā) 器60的輸出。延遲電路66用于在施密特觸發(fā)器60輸出轉(zhuǎn)變時(shí)相對于復(fù) 位輸入延遲鎖存器62的置位輸入的轉(zhuǎn)變，并可被設(shè)定成相對小的延遲， 例如大約20ps到大約80ps。應(yīng)該理解，在其它實(shí)施例中可以反轉(zhuǎn)鎖存器62的輸入，并可以使用其它鎖存器實(shí)施例。對于受益于本公開的本技術(shù)領(lǐng)域的技術(shù)人員而 言級50的其它修改和變化是顯而易見的，因此，本發(fā)明不限于圖3中示出的特殊的級的實(shí)施例。
轉(zhuǎn)向圖2，示出的脈沖整形電路22包括4級，然而，應(yīng)該認(rèn)識到，可以使用少于或多于4級來實(shí)現(xiàn)該電路22。例如，在一些實(shí)施中，也許 期望使用3和5級之間的級。脈沖整形電路22的級50、 52、 54和56中的每一個(gè)操作用于抑制可 以在晶體振蕩器電路12 (圖l)輸出的信號中遇到的部分噪聲，即短持 續(xù)時(shí)間脈沖。例如，圖4A示出了 (在圖2的節(jié)點(diǎn)4A處獲得的)在晶體 振蕩器電路12的跨導(dǎo)輸入處產(chǎn)生并作為輸入向脈沖整形電路22的級50 提供的示例性信號。圖4B-4E分別示出了基于在節(jié)點(diǎn)4A處提供的輸入 信號的級50、 52、 54和56中的每一個(gè)的輸出(圖2的節(jié)點(diǎn)4B、 4C、 4D 和4E)?？梢詮膱D4B-4E中每一幅圖中看到，逐漸地消除了輸入信號中 的噪聲，直到在節(jié)點(diǎn)4E處，脈沖序列基本沒有噪聲?，F(xiàn)在轉(zhuǎn)向圖5A-5D并參照圖1。圖5A示出了從電平移動器28輸出 并作為輸入在節(jié)點(diǎn)5A處提供給除2電路30的示例性的信號。在這個(gè)實(shí) 施中，節(jié)點(diǎn)5A處的信號可以是圖4E中示出的脈沖整形信號的電平移動 了的版本。圖5B和5C分別示出了在單觸發(fā)定時(shí)器32、 34的輸出處(圖l的節(jié) 點(diǎn)5B和5C)產(chǎn)生的示例性信號，而圖5D示出了在第一或門38的輸出 處(圖1的節(jié)點(diǎn)5D)產(chǎn)生的示例性信號。如上所述，單觸發(fā)定時(shí)器32、 34中的每一個(gè)被配置成輸出具有超過特定微處理器、微控制器或消耗 由電路裝置10產(chǎn)生的信號的其它電路的最小持續(xù)時(shí)間脈沖的持續(xù)時(shí)間 的脈沖。因此，節(jié)點(diǎn)5D處的信號具有與脈沖整形電路22輸出的信號相同的頻率，并且每一個(gè)脈沖的寬度超過消耗電路所需的最小寬度。圖5E示出了在組合圖5A和5D中示出的信號的第二或門40的輸出 處(圖1的節(jié)點(diǎn)5E)產(chǎn)生的示例性信號。應(yīng)該認(rèn)識到，在晶體振蕩器 電路12穩(wěn)定時(shí)，脈沖整形電路22輸出的脈沖的寬度將比單觸發(fā)定時(shí)器 32、 34輸出的脈沖的寬度寬，從而，在節(jié)點(diǎn)5E處的所得到的信號將典 型地近似地反映在節(jié)點(diǎn)5A處的信號。另一方面，如果由于過多的噪聲， 脈沖整形電路22輸出的信號包括具有持續(xù)時(shí)間短于消耗電路所需的最 小持續(xù)時(shí)間的脈沖，則節(jié)點(diǎn)5D處產(chǎn)生的信號將確保在電路裝置10的節(jié) 點(diǎn)5E處的輸出處最小寬度參數(shù)仍然被滿足。
上述提到的脈沖整形電路在提供穩(wěn)定的和精確的輸出信號(即使 在非理想的情況下)方面，使用運(yùn)行在源自被整形的信號的電平的減 小的內(nèi)部電壓之下的多個(gè)級，提供了優(yōu)于傳統(tǒng)設(shè)計(jì)的多個(gè)優(yōu)點(diǎn)。此外， 在脈沖整形電路的每一級中使用具有可編程觸發(fā)點(diǎn)的施密特觸發(fā)器、 延遲單元和R-S鎖存器提供了一種低功率、高速電路濾波器，可以用 在多種脈沖整形應(yīng)用中并用在寬范圍的電源電源和寬范圍的頻率中，例如，在大約20KHz和大約20MHz之間。在不背離本發(fā)明的精神和范圍的情況下，可以對示出的實(shí)施例進(jìn) 行多種修改。因此，本發(fā)明落在所附權(quán)利要求之中。
權(quán)利要求
1、一種用于為電子電路產(chǎn)生時(shí)鐘信號的電路裝置，其中，所述電子電路是具有電子電路響應(yīng)的最小持續(xù)時(shí)間時(shí)鐘信號脈沖寬度的類型，所述電路裝置包括晶體振蕩器電路，被配置成產(chǎn)生輸入信號；可變閾值的多級脈沖整形電路，耦合于所述晶體振蕩器電路，并被配置成從輸入信號中產(chǎn)生脈沖整形信號，其中，所述脈沖整形電路包括多個(gè)級，每一級包括施密特觸發(fā)器，具有耦合于電壓參考的可編程觸發(fā)點(diǎn)；鎖存器，具有與所述施密特觸發(fā)器的輸出耦合的第一和第二輸入；延遲，耦合在所述鎖存器的第二輸入和所述施密特觸發(fā)器的輸出之間；以及第一反相器，耦合在所述鎖存器的第二輸入和所述施密特觸發(fā)器的輸出之間；除法器電路，被配置成對脈沖整形信號進(jìn)行分頻；第一單觸發(fā)電路和第二單觸發(fā)電路，耦合于除法器電路的輸出；第二反相器，耦合在所述除法器電路的輸出和第二單觸發(fā)電路之間；以及組合器電路，被配置成將脈沖整形信號與第一單觸發(fā)電路和第二單觸發(fā)電路的輸出組合。
2、 根據(jù)權(quán)利要求l的電路，還包括電壓調(diào)節(jié)器電路，被配置成基于輸入電源電壓信號向所述脈沖整 形電路輸出減小的電源電壓信號；以及電平移動器，耦合在所述脈沖整形電路的輸出和所述除法器電路 之間，并被配置成基于輸入電源電壓信號對脈沖整形信號進(jìn)行電平移 動。
3、 一種電路裝置，包括可變閾值的多級脈沖整形電路，所述可 變閾值的多級脈沖整形電路被配置成接收響應(yīng)于晶體振蕩器電路的輸 入信號，所述脈沖整形電路包括多個(gè)級，每一級包括鎖存器和耦合于 鎖存器的輸入的施密特觸發(fā)器，其中每一級中的施密特觸發(fā)器具有可 編程觸發(fā)點(diǎn)，以及多個(gè)級中的最后一級基于輸入信號而輸出脈沖整形信號。
4、 根據(jù)權(quán)利要求3的電路裝置，還包括與每一級的施密特觸發(fā)器 的觸發(fā)控制輸入耦合的電壓參考，以對相應(yīng)的施密特觸發(fā)器的觸發(fā)點(diǎn) 進(jìn)行編程。
5、 根據(jù)權(quán)利要求3的電路裝置，其中，所述晶體振蕩器電路被配 置成接收輸入電源電壓信號，以及所述電路裝置還包括耦合以接收輸 入電源電壓信號的電壓調(diào)節(jié)器電路，所述電壓調(diào)節(jié)器信號被配置成向 所述脈沖整形電路提供減小的電源電壓信號。
6、 根據(jù)權(quán)利要求5的電路裝置，還包括電平移動器，所述電平移 動器被配置成基于輸入電源電壓信號對脈沖整形信號進(jìn)行電平移動。
7、 根據(jù)權(quán)利要求3的電路裝置，其中，所述脈沖整形電路的每一 級中的鎖存器包括R-S鎖存器。
8、 根據(jù)權(quán)利要求7的電路裝置，其中，所述脈沖整形電路的每一 級中的施密特觸發(fā)器耦合于相應(yīng)鎖存器的第一輸入，以及所述脈沖整 形電路的每一級還包括耦合在相應(yīng)施密特觸發(fā)器和相應(yīng)鎖存器的第二 輸入之間的延遲和反相器。
9、 根據(jù)權(quán)利要求3的電路裝置，其中，所述脈沖整形電路包括至 少3級。
10、 根據(jù)權(quán)利要求9的電路裝置，其中，所述脈沖整形電路由4級 組成。
11、 根據(jù)權(quán)利要求3的電路裝置，還包括配置成對脈沖整形信號 分頻的除法器電路。
12、 根據(jù)權(quán)利要求ll的電路裝置，還包括 耦合于所述除法器電路的輸出的第一單觸發(fā)電路； 耦合于所述除法器電路的輸出的反相器；以及 耦合于所述反相器的輸出的第二單觸發(fā)電路。
13、 根據(jù)權(quán)利要求12的電路裝置，還包括被配置成組合第一單觸 發(fā)電路和第二單觸發(fā)電路的輸出的或電路。
14、 根據(jù)權(quán)利要求13的電路裝置，還包括被配置成將脈沖整形信 號和第一或電路的輸出進(jìn)行組合的第二或電路。
15、 根據(jù)權(quán)利要求14的電路裝置，其中，第二或電路的輸出被配置成向電子電路提供時(shí)鐘信號，以及第一單觸發(fā)電路和第二單觸發(fā)電 路中的每一個(gè)被配置成輸出具有比電子電路響應(yīng)的最小持續(xù)時(shí)間長的 持續(xù)時(shí)間的脈沖。
16、 根據(jù)權(quán)利要求3的電路裝置，其中，所述脈沖整形電路被配 置從所述晶體振蕩器電路的跨導(dǎo)輸入接收輸入信號。
17、 一種對由晶體振蕩器電路產(chǎn)生的信號進(jìn)行脈沖整形的方法，所述方法包括接收響應(yīng)于晶體振蕩器電路的輸入信號；以及使用包括多個(gè)級的可變閾值的多級脈沖整形電路從輸入信號中 產(chǎn)生脈沖整形信號，其中，每一級包括鎖存器和耦合于鎖存器的輸入 的施密特觸發(fā)器，以及每一級中的施密特觸發(fā)器具有可編程觸發(fā)點(diǎn)。
18、 根據(jù)權(quán)利要求17的方法，還包括使用電壓參考來編程每一個(gè) 施密特觸發(fā)器的觸發(fā)點(diǎn)。
19、 根據(jù)權(quán)利要求17的方法，還包括從輸入電源電壓信號中產(chǎn)生用于所述脈沖整形電路的減小的電 源電壓信號，以及基于輸入電源電壓信號對脈沖整形信號進(jìn)行電平移動。
20、 根據(jù)權(quán)利要求17的方法，其中，所述脈沖整形電路的每一級 中的鎖存器包括R-S鎖存器，所述脈沖整形電路的每一級的施密特觸 發(fā)器耦合于相應(yīng)鎖存器的第一輸入，以及所述脈沖整形電路的每一級 還包括耦合在相應(yīng)施密特觸發(fā)器和相應(yīng)鎖存器的第二輸入之間的延遲 和反相器。
21、 根據(jù)權(quán)利要求17的方法，還包括 對脈沖整形信號進(jìn)行分頻以產(chǎn)生分頻信號； 向第一單觸發(fā)電路和第二單觸發(fā)電路輸出分頻信號； 對輸出到第二單觸發(fā)電路的分頻信號進(jìn)行反相；以及 組合第一單觸發(fā)電路和第二單觸發(fā)電路的輸出以產(chǎn)生組合信號。
22、 根據(jù)權(quán)利要求21的方法，還包括將組合信號和脈沖整形信號 組合以產(chǎn)生第二組合信號。
23、 根據(jù)權(quán)利要求22的方法，其中，第二組合信號被配置成提供 給電子電路，以及第一單觸發(fā)電路和第二單觸發(fā)電路中的每一個(gè)被配 置成輸出具有比電子電路響應(yīng)的最小持續(xù)時(shí)間長的持續(xù)時(shí)間的脈沖。
24、 根據(jù)權(quán)利要求17的方法，其中，所述脈沖整形電路被配置成 從所述晶體振蕩器電路的跨導(dǎo)輸入接收輸入信號。
全文摘要
一種使用可變閾值的多級脈沖整形電路對由晶體振蕩器電路輸出的信號進(jìn)行脈沖整形的電路裝置和方法。脈沖整形電路的每一級包括驅(qū)動鎖存器的輸入的施密特觸發(fā)器，該施密特觸發(fā)器具有可編程觸發(fā)點(diǎn)，可控制可編程觸發(fā)點(diǎn)來抑制由晶體振蕩器電路產(chǎn)生的失真脈沖。例如，可以使用可變閾值的多級脈沖整形電路來為對噪聲和其它環(huán)境影響的抵抗力較強(qiáng)的電子電路產(chǎn)生時(shí)鐘信號，從而減少在電子電路中的與時(shí)鐘相關(guān)的誤差的可能性。
文檔編號H03K5/1252GK101401306SQ200780008554
公開日2009年4月1日 申請日期2007年3月8日 優(yōu)先權(quán)日2006年3月10日
發(fā)明者凱文·馬胡提 申請人:Nxp股份有限公司