專利名稱：數控振蕩器的制作方法
技術領域：
本發(fā)明涉及一種數控振蕩器。
背景技術：
數控振蕩器(DCO, Digital Control Oscillator)是用于響應于數控信號來 合成一 系列頻率的電子系統(tǒng)。
IEEETRANSACTIONS ON VLSI SYSTEMS, VOL.10, NO.5, OCTOBER 2002中 一篇名為"A Flying-Adder Architecture of Frequency and Phase Synthesis With Scalability"的文章就公開了一種"Flying-Adder"結構的數控振蕩器。 所述數控振蕩器的電路如圖l所示為雙通道結構，包括由第一加法器l、第一 鎖存器2、第二鎖存器3和第一選擇單元4構成的第一相位時鐘選擇通道，以 及由第二加法器l'、第三鎖存器2'、第四鎖存器3'和第二選擇單元4' 構成的第二相位時鐘選擇通道。所述第一相位時鐘選擇通道和所述第二相位 時鐘選擇通道用于選擇所接收的相位時鐘信號并輸出。所述第一相位時鐘選 擇通道和第二相位時鐘選擇通道輸出的相位時鐘經由第三選擇單元5選擇后 輸出至D觸發(fā)器6，所述D觸發(fā)器6的Q端經由反相器7接于D端，Q端輸 出CLK1、以及經反相器8反相的輸出CLK2， CLK1、 CLK2即是所述數控振 蕩器的輸出信號。
所述數控振蕩器電路包括下列輸入信號用于控制數控振蕩器輸出信號 頻率的數控信號FREQ<31:0>、參考時鐘信號VCOOUT<31:0>、使能信號EN。 所述第一加法器1和第二加法器1'分別接收數控信號FREQ〈31:0和數控信 號FREQ<32:28>,用于對所述數控信號進行累加而分別獲得相應的選擇地址。 第一加法器1輸出的選擇地址經過所述第一鎖存器2、第二鎖存器3進入第一
4選擇單元4，而第二加法器1'輸出的選擇地址經過第三鎖存器2'、第四鎖
存器3'進入第二選擇單元4'。所述第一選擇單元4和第二選擇單元4'分 別根據所獲得的選擇地址從參考時鐘信號VCOOUT<31:0>中選擇相應的相位 時鐘輸出。第三選擇單元5在選擇端上的時鐘信號為高時，選擇輸出第一相 位時鐘選擇通道的相位時鐘，在選擇端上的時鐘信號為低時，選擇輸出第二 相位時鐘選擇通道的相位時鐘。所述D觸發(fā)器6在所接收的相位時鐘為高時， 將D端的值從Q端輸出。
根據上述描述，所述數控振蕩器通過從所述參考時鐘信號中選擇一個相 位時鐘來產生所需要的輸出信號頻率。然而，由于所述數控振蕩器只能通過 選擇不同的相位時鐘來產生輸出信號頻率，因此輸出信號的頻率范圍較小。

發(fā)明內容
本發(fā)明提供一種數控振蕩器，解決現有技術數控振蕩器輸出信號的頻率 范圍較小的問題。
為解決上述問題，本發(fā)明提供一種數控振蕩器，包括用于從所接收的參 考時鐘中選擇相位時鐘并輸出的相位時鐘選擇單元；用于對所述相位時鐘選 擇單元輸出的相位時鐘的有效脈沖進行計數，將計數結果與所接收的擴展數 控信號比較，并根據比較結果和所接收的選擇控制信號產生用于選擇相位時 鐘有效邊沿的選擇信號的圈選擇單元；以及用于根據所述圈選擇單元輸出的 選捧信號，在所接收的相位時鐘的相應有效邊沿輸出所述相位時鐘的鎖存器。
所述圈選擇單元包括
計數單元，用于對接收的相位時鐘的有效脈沖進行計數獲得第一計數結 果并發(fā)送給比較單元，用于對與所接收的相位時鐘的相位相反的信號的有效 脈沖進行計數獲得第二計數結果并發(fā)送給比較單元；
比較單元，用于將所接收的第一計數結果與所接收的擴展數控信號比較，向選擇單元輸出第一比較結果，用于將所接收的第二計數結果與所接收的擴 展數控信號比較，向選擇單元輸出第二比較結果；
選擇單元，用于根據所接收的選擇控制信號，將第一比較結果或第二比 較結果輸出作為相位時鐘有效邊沿的選擇信號。
所述圈選擇單元包括
第一計數單元，用于對接收的相位時鐘的有效脈沖進行計數，并將計數 結果發(fā)送給第 一 比較單元；
第一比較單元，用于將第一計數單元發(fā)送的計數結果與所接收的擴展數 控信號比較，向選擇單元輸出第一比較結果；
第二計數單元，用于對與所接收的相位時鐘的相位相反的信號的有效脈 沖進行計數，并將計數結果發(fā)送給第二比較單元；
第二比較單元，用于將第二計數單元發(fā)送的計數結果與所接收的擴展數 控信號比較，向選擇單元輸出第二比較結果；
選擇單元，用于根據所接收的選擇控制信號，將第一比較結果或第二比 較結果輸出作為相位時鐘有效邊沿的選擇信號。
所述鎖存器為D鎖存器。
所述相位時鐘選擇單元為雙通道相位時鐘選擇單元。
與現有技術相比，上述公開的數控振蕩器具有以下優(yōu)點所述數控振蕩 器通過相位時鐘選擇單元從參考時鐘中選擇相位時鐘，并且通過圈選擇單元 從所述相位時鐘中選擇相應有效邊沿輸出，使得所述數控振蕩器能夠根據相 位時鐘和有效邊沿兩個參數來產生輸出信號，從而使得所述輸出信號的頻率 范圍變寬。


圖l是現有技術數控振蕩器的電路結構圖2是本發(fā)明數控振蕩器的實施方式電路結構圖3是圖2所示數控振蕩器中的圈選擇單元結構的實施例示意圖4是圖3所示的圈選擇單元中的第一計數單元或第二計數單元的電路 結構圖5是圖3所示的圈選擇單元中的第一比較單元或第二比較單元的電路 結構圖6是圖2所示數控振蕩器中的圏選擇單元結構的另一實施例示意圖。
具體實施例方式
本發(fā)明所公開的數控振蕩器通過相位時鐘選擇單元從參考時鐘中選擇相 位時鐘，并且通過圏選擇單元從所述相位時鐘中選擇相應有效邊沿輸出，使 得所述數控振蕩器能夠根據相位時鐘和有效邊沿兩個參數來產生輸出信號， 從而使得所述輸出信號的頻率范圍變寬。
參照圖2所示，本發(fā)明數控振蕩器實施方式包括相位時鐘選擇單元(未 標識)、第一圈選擇單元50和第二圏選擇單元50'、第五鎖存器60和第六鎖 存器60'、第三選擇單元70、輸出信號單元80、反相器90和反相器90'。
所述相位時鐘選擇單元包括
第一加法器10和第二加法器10',分別用于對所接收的數控信號進行累 加獲得相應選擇地址；
第一鎖存器20以及第二鎖存器30,用于對第一加法器IO輸出的選擇地 址采樣寄存；
第三鎖存器20'以及第四鎖存器30',用于對第二加法器10'輸出的選 擇地址采樣寄存；第一選擇單元40和第二選擇單元40',分別用于根據第二鎖存器30和 第四鎖存器30'輸出的選擇地址，從所接收的參考時鐘選擇相應相位時鐘輸 出。
所述第一圈選擇單元50和第二圈選擇單元50',分別用于對第一選擇單 元40和第二選擇單元40'輸出的相位時鐘的有效脈沖進行計數，將計數結果 與所接收的擴展數控信號比較，并根據比較結果和所接收的選擇控制信號產 生用于選擇相位時鐘有效邊沿的選擇信號；
所述第五鎖存器60和第六鎖存器60',分別用于根據第一圈選擇單元 50和第二圈選擇單元50'輸出的選擇信號，在所接收的第一選擇單元40和 第二選擇單元4(T輸出的相位時鐘的相應有效邊沿輸出所述相位時鐘；
所述第三選擇單元70，用于根據選擇端上的時鐘信號選擇第五鎖存器60 或第六鎖存器60'輸出的相位時鐘；
所述輸出信號單元80，用于在第三選擇單元70輸出的時鐘信號有效時， 輸出合成頻率信號；
所述反相器90用于對所述輸出信號單元80輸出的合成頻率信號相位取 反獲得數控振蕩器的輸出信號，所述反相器90'用于將所述輸出信號單元80 輸出的合成頻率信號反饋至所述輸出信號信號單元80的輸入。
參照圖3所示，所述第一圈選擇單元50的一種實施例包括
第一計數單元502，用于根據所接收的相位時鐘和清零信號CLK1對接收 的相位時鐘的有效脈沖進行計數，并將計數結果發(fā)送給第一比較單元503;
第一比較單元503,用于將第一計數單元502發(fā)送的計數結果與所接收的 擴展數控信號比較，向選擇單元504輸出第一比較結果；
第二計數單元502',用于根據所接收的相位時鐘和清零信號CLK1對與所接收的相位時鐘的相位相反的信號的有效脈沖進行計數，并將計數結果發(fā)
送給第二比較單元503';
第二比較單元503',用于將第二計數單元502'發(fā)送的計數結果與所接 收的擴展數控信號比較，向選擇單元504輸出第二比較結果；
選擇單元504，用于根據所接收的選擇控制信號，將第一比較結果或第二 比較結果輸出作為相位時鐘有效邊沿的選擇信號。
所述第二圈選擇單元5(T同樣包括第一計數單元、第一比較單元、第二 計數單元、第二比較單元以及選擇單元，其結構與所述第一圏選擇單元50的 相應單元完全相同，所不同的只是所述第二圈選擇單元50'的清零信號是 CLK2,這里就不再贅述了。
參照圖4所示，所述第一計數單元502,包括第一D觸發(fā)器505、第二 D觸發(fā)器506和第三D觸發(fā)器507。設定所述D觸發(fā)器在清零信號為低電平 時對D觸發(fā)器清零，即將D觸發(fā)器的Q端輸出置為"0"，在清零信號為高電 平時正常計數。第一D觸發(fā)器505、第二D觸發(fā)器506和第三D觸發(fā)器507 的輸出DO、 Dl、 D2構成計數結果，其中計數結果D2為高位，DO是最低位， 因此輸出是D2、 Dl、 DO。所述D觸發(fā)器的原理為在時鐘為高電平時，Q 端輸出D端信號，在時鐘為低電平時，Q端保持狀態(tài)不變。各級D觸發(fā)器的 初始狀態(tài)假設D端為"1"。
由于在清零信號為低電平時，D觸發(fā)器的Q端輸出被置"0",所述計數 單元的計數結果就是"000",因此下面僅對清零信號為高電平時的工作過程 描述如下假定D觸發(fā)器是上升沿觸發(fā)的D觸發(fā)器，當D觸發(fā)器的CLK端 信號的第1個上升沿到來時，D觸發(fā)器505由初始狀態(tài)翻轉，即D觸發(fā)器505 在CLK端信號的第1個上升沿由Q端輸出"1",而g端為"0", D端由于與 g端相連，也變?yōu)?0"。在CLK端信號的第2個上升沿時，D觸發(fā)器505的Q端就會輸出"0", 5端為"1",而D端也變?yōu)?1"。在CLK信號的第3個 上升沿時，D觸發(fā)器505的Q端就會輸出"1"， 5端為"0",而D端也變?yōu)?"0"。在CLK信號的第4個上升沿時，D觸發(fā)器505的Q端就會輸出"0"， g端為"1"，而D端也變?yōu)?1"。
D觸發(fā)器506的CLK端接收D觸發(fā)器505的g端輸出，當D觸發(fā)器505 的g端第一次為"1"時，即在CLK端信號的第2個上升沿，D觸發(fā)器506 由初始狀態(tài)翻轉，由Q端輸出"1",而g端為"0"， D端也變?yōu)?0",而當D 觸發(fā)器505的g端的輸出第二次為"1",即在CLK端信號的第4個上升沿時， D觸發(fā)器506的Q端就會輸出"0", g端為"1"。
D觸發(fā)器507的CLK端接收D觸發(fā)器506的g端輸出，當D觸發(fā)器506 的g端為'T，時，即在CLK端信號的第4個上升沿，D觸發(fā)器507由初始狀 態(tài)翻轉，由Q端輸出"1"，而5端為"0", D端也變?yōu)?0"，而當D觸發(fā)器 506的g端的輸出再次為'T，，即在CLK端信號的第12個上升沿時，D觸發(fā) 器506的Q端就會輸出"0"， 5端為"1"。
根據上述描述，在CLK端信號的第1個上升沿，計數單元的計數結果 D2、 Dl、 DO為"001",第2個上升沿，計數單元的計數結果為"010"…。
并且，所述計數單元的D觸發(fā)器數目并非局限于3個，可以根據所需輸 出信號的頻率要求來進行配置。
所述第二計數單元502'同樣包括第一D觸發(fā)器、第二D觸發(fā)器和第 三D觸發(fā)器，其結構與所述第一計數單元502的相應單元完全相同，這里就 不再贅述了。
參照圖5所示，所述第一比較單元503,包括第一異或門510以及連接第 一異或門510的非門510'，第二異或門509以及連接第二異或門509的非門 509',第三異或門508以及連4妄第三異或門508的非門508',以及接收非門51(T 、 509'和508'的輸出的與門511。當第一比較單元503或第二比較 單元503'接收的計數結果與擴展數控信號完全一致，則輸出"1",否則就輸 出"0"。
所述第二比較單元503'的內部結構與所述第一比較單元503完全相同， 這里就不再贅述了。
所述選擇單元504則根據所接收的選擇控制信號選擇相應的比較單元的 輸出作為邊沿選擇信號輸出，例如選擇控制信號為"0",則選擇第二比較單 元503'的輸出作為邊沿選擇信號。
參照圖6所示，所述第一圏選擇單元50的另一種實施例包括
計數單元502〃 ，用于對接收的相位時鐘的有效脈沖進行計數獲得第一計 數結果并發(fā)送給比較單元，用于對與所接收的相位時鐘的相位相反的信號的 有效脈沖進行計數獲得第二計數結果并發(fā)送給比較單元503〃 ；
比較單元503〃 ，用于將所接收的第一計數結果與所接收的擴展數控信號 比較，向選擇單元504〃輸出第一比較結果，用于將所接收的第二計數結果與 所接收的擴展數控信號比較，向選擇單元504〃輸出第二比較結果；
選擇單元504〃 ，用于根據所接收的選擇控制信號，將第一比較結果或第 二比較結果輸出作為相位時鐘有效邊沿的選擇信號。
所述計數單元502〃是上述第一計數單元502和第二計數單元502'的功 能之和。所述比較單元503〃是上述第一比較單元503和第二比較單元503' 的功能之和。所述選擇單元504〃的功能與上述選4奪單元504完全相同。因此， 可參照上述相應單元的具體說明。
所述第二圈選擇單元5(T同樣包括計數單元、比較單元以及選擇單元， 其結構與所述第一圈選擇單元50的相應單元完全相同，所不同的只是清零信 號，這里就不在贅述了。下面結合圖2、圖3、圖4、圖5對上述的數控振蕩器舉例以使得說明更 加清楚。
假定數控振蕩器要選取參考時鐘信號<31:0>的第16位相位時鐘以及第16 位相位時鐘的第3個上跳沿來產生輸出信號。由于若不選擇相位時鐘的上跳 沿，都是從第1個上跳沿采樣的，因此所要增加的上跳沿的數目就是2,即 010，則對應的擴展數控信號FREQ<35:33> = 010,而選擇控制信號FREQ<32> =0,假定CLK1和CLK2的初始狀態(tài)分別為"0"和"1"。
由CLK2初始為1,則首先運行的是第二圈選擇單元50'。設定當選擇 控制信號為"0"時，選取第二比較單元503'的比較結果輸出，則只需考慮 第二計數單元502'和第二比較單元503'的工作過程即可。繼續(xù)結合圖2、 圖3和圖4所示，CLK2作為第二計數單元的清零信號，此時由于CLK2為"1"， 所述第二計數單元502'不清零，則結合上述對計數單元的描述，由于第二計 數單元502'是對與相位時鐘相反的信號的有效脈沖計數，因而是下跳沿觸 發(fā)，在輸入的相位時鐘的第l個下跳沿，所述第二計數單元502'的計數結果 為"001"。所述第二比較單元503'將FREQ〈35:33〉與"001"按位比較，顯 然第二比較單元503'的比較結果為"0"。則第六鎖存器60' (D鎖存器) 不翻轉，輸出信號單元80 (D觸發(fā)器)也未獲得觸發(fā)信號，因此CLK2的狀 態(tài)不變。繼續(xù)纟艮據上述描述，在相位時鐘的第2個下跳沿，第二計lt單元502' 的計數結果為"010",所述第二比較單元503'將FREQ〈35:33〉與"010"按位 比較，顯然比較結果為"1"。
則第六鎖存器60' ( D鎖存器)翻轉，在相位時鐘的第3個上跳沿輸出 相位時鐘的高電平。而第三選擇單元70在CLK1為"0"時選擇第六鎖存器 60'的輸出，則第三選擇單元70在第六鎖存器60'輸出高電平時，將高電平 傳輸至輸出信號單元80，輸出信號單元80在獲得高電平的觸發(fā)信號后，就將 D端值從Q端輸出，由于D端信號由CLK1經由反相器90'提供，因此初始D端的^f直為"1",則此時Q端的CLK1的值就變?yōu)?T，，即CLK1在相位時 鐘的第3個上跳沿由"0"變?yōu)?1"。而CLK2與CLK1相位相反，則由"1" 變?yōu)?0"。則第二圏選擇單元50'清零，第六鎖存器60'不翻轉。
接下來的時鐘周期，運行的就是由CLK1作為清零信號的第一圈選擇單 元50。所述第一圏選擇單元50也將按照與上述的第二圈選擇單元50'完全 相同的操作過程，來輸出相應的選擇相位時鐘有效邊沿的選擇信號，因此第 一圈選擇單元50的操作過程可參照上述說明，此處就不再贅述了 。
根據上述說明可得，通過清零信號CLK1和CLK2狀態(tài)的變化，第一圏 選擇單元50和第二圈選擇單元50'就交替運行，就能向輸出信號單元80交 替提供所選相位時鐘的各個需求上跳沿的選擇信號。
從所述例子可以看出，通過圈選擇單元可以很方便地選擇相位時鐘的某 個上跳沿輸出，并且通過上跳沿和相位時鐘的結合產生的數控振蕩器的輸出 信號的頻率范圍更廣。
雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本 領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改， 因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種數控振蕩器，其特征在于，包括用于從所接收的參考時鐘中選擇相位時鐘并輸出的相位時鐘選擇單元；用于對所述相位時鐘選擇單元輸出的相位時鐘的有效脈沖進行計數，將計數結果與所接收的擴展數控信號比較，并根據比較結果和所接收的選擇控制信號產生用于選擇相位時鐘有效邊沿的選擇信號的圈選擇單元；以及用于根據所述圈選擇單元輸出的選擇信號，在所接收的相位時鐘的相應有效邊沿輸出所述相位時鐘的鎖存器。
2. 如權利要求1所述的數控振蕩器，其特征在于，所述圈選擇單元包括計數單元，用于對接收的相位時鐘的有效脈沖進行計數獲得第一計數結 果并發(fā)送給比較單元，用于對與所接收的相位時鐘的相位相反的信號的有效 脈沖進行計數獲得第二計數結果并發(fā)送給比較單元；比較單元，用于將所接收的第一計數結果與所接收的擴展數控信號比較， 向選擇單元輸出第 一比較結果，用于將所接收的第二計數結果與所接收的擴 展數控信號比較，向選擇單元輸出第二比較結果；選擇單元，用于根據所接收的選擇控制信號，將第一比較結果或第二比 較結果輸出作為相位時鐘有效邊沿的選擇信號。
3. 如權利要求1所述的數控振蕩器，其特征在于，所述圏選擇單元包括第一計數單元，用于對接收的相位時鐘的有效脈沖進行計數，并將計數 結果發(fā)送給第 一 比較單元；第一比較單元，用于將第一計數單元發(fā)送的計數結果與所接收的擴展數 控信號比較，向選擇單元輸出第一比較結果；第二計數單元，用于對與所接收的相位時鐘的相位相反的信號的有效脈 沖進行計數，并將計數結果發(fā)送給第二比較單元；第二比較單元，用于將第二計數單元發(fā)送的計數結果與所接收的擴展數控信號比較，向選擇單元輸出第二比較結果；選擇單元，用于根據所接收的選擇控制信號，將第一比較結果或第二比 較結果輸出作為相位時鐘有效邊沿的選擇信號。
4. 如權利要求2或3所述的數控振蕩器，其特征在于，所述鎖存器為D鎖存 器。
5. 如權利要求2或3所述的數控振蕩器，其特征在于，所述相位時鐘選擇單 元為雙通道相位時鐘選擇單元。
全文摘要
一種數控振蕩器，包括用于從所接收的參考時鐘中選擇相位時鐘并輸出的相位時鐘選擇單元；用于對所述相位時鐘選擇單元輸出的相位時鐘的有效脈沖進行計數，將計數結果與所接收的擴展數控信號比較，并根據比較結果和所接收的選擇控制信號產生用于選擇相位時鐘有效邊沿的選擇信號的圈選擇單元；以及用于根據所述圈選擇單元輸出的選擇信號，在所接收的相位時鐘的相應有效邊沿輸出所述相位時鐘的鎖存器。所述數控振蕩器提供具有較寬頻率范圍的輸出信號。
文檔編號H03L7/08GK101599764SQ20081003870
公開日2009年12月9日 申請日期2008年6月6日 優(yōu)先權日2008年6月6日
發(fā)明者鵬 任, 渭 劉, 偉 李, 林慶龍, 王陽元 申請人:中芯國際集成電路制造(上海)有限公司