專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括至少兩個(gè)具有不同功能的半導(dǎo)體集成電路的半導(dǎo)體器 件，尤其涉及提高可靠性和延長使用壽命的技術(shù)。根據(jù)本發(fā)明的半導(dǎo)體器件 在應(yīng)用在I/O焊盤(pad)時(shí)，作為半導(dǎo)體芯片用于執(zhí)行與外部的有線數(shù)據(jù) 通信是非常有效的，并且該半導(dǎo)體芯片可以廣泛地應(yīng)用在芯片組中。進(jìn)一步， 根據(jù)本發(fā)明，安裝了基板控制電路和動(dòng)態(tài)電路的半導(dǎo)體器件可以確保相當(dāng)長 時(shí)間的可靠性。
背景技術(shù)：
在半導(dǎo)體集成電路中，總是保持在導(dǎo)通狀態(tài)的MOS元件(MOS晶體管) 可以用作上拉電阻。上拉意味著借助電阻通過與電源的正極側(cè)的連接穩(wěn)定地 保持電勢(shì)，該連接電阻就被稱作上拉電阻。上拉電阻經(jīng)常用在I/0焊盤電路 中，用于執(zhí)行半導(dǎo)體器件和外部以及動(dòng)態(tài)電路中的保持器電路等類似電路之 間的數(shù)據(jù)通信。近年來，為了優(yōu)化由于生產(chǎn)過程等因素在延遲中產(chǎn)生的易變性、減少能 源消耗和達(dá)到高速率操作，提出了控制MOS晶體管的基板電勢(shì)使其最佳的 技術(shù)。在應(yīng)用該技術(shù)時(shí)，由于在生產(chǎn)過程中產(chǎn)生的易變性，必須根據(jù)MOS 晶體管的例如易變性的特性來提供基板電勢(shì)。作為為了實(shí)現(xiàn)此目的而提出的 方法，將半導(dǎo)體器件分成多個(gè)區(qū)域，評(píng)估在每個(gè)區(qū)域內(nèi)的用于監(jiān)測的MOS 晶體管的ON阻抗值，以便基于評(píng)估結(jié)果向?qū)?yīng)區(qū)域內(nèi)的MOS晶體管提供 所產(chǎn)生的基板電勢(shì)，其中，用于監(jiān)測電壓側(cè)。當(dāng)MOS晶體管總是導(dǎo)通以用作上拉電阻時(shí)，會(huì)因此一直產(chǎn)生大量的直 流電流(DC)，這會(huì)導(dǎo)致MOS晶體管的特性惡化。當(dāng)MOS晶體管作為監(jiān) 測器件總是導(dǎo)通以產(chǎn)生基板電勢(shì)時(shí)，也會(huì)以同樣的方式使得特性惡化。作為特性惡化的^^知示例，由于將片冊(cè)4及電壓固定在ON電壓側(cè)，MOS 晶體管的飽和電流因?yàn)橛嘘P(guān)使用年限的變化而顯著惡化。更具體地，當(dāng)芯片 溫度處于基板電勢(shì)相對(duì)于柵極在反向偏壓狀態(tài)的狀態(tài)下升高時(shí)，晶體管的閾 值電壓的絕對(duì)值逐級(jí)升高。結(jié)果，晶體管隨著時(shí)間而慢下來。具體地說， MOS晶體管可能由于飽和電流的特性惡化約20% ,這可能導(dǎo)致一段時(shí)間后 半導(dǎo)體集成電路的故障。這種現(xiàn)象被稱作NBTI (負(fù)偏置溫度不穩(wěn)定性)。 近來，發(fā)現(xiàn)NBTI是由硼等的泄漏而引起的(參見"PMOS偏置溫度下降 Mahapatra預(yù)測可靠性模型"S.S.Alam， M.A,電子器件會(huì)議，2002, IEDM，02, 摘要，國際出版日期2002，頁碼505-508 )。發(fā)明內(nèi)容因此，本發(fā)明致力于解決由于NB TI導(dǎo)致的有關(guān)使用年限的惡化問題，體器件。根據(jù)本發(fā)明的半導(dǎo)體器件包括具有預(yù)定功能的第一半導(dǎo)體集成電路， 該半導(dǎo)體集成電路輸出所需的輸出信號(hào)；第二半導(dǎo)體集成電路，其中提供有 根據(jù)具有不同定時(shí)的多個(gè)柵極信號(hào)獨(dú)立在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間轉(zhuǎn)換 的MOS元件(PMOS元件或NMOS元件)，所述多個(gè)MOS元件并耳關(guān)連接 到該第一半導(dǎo)體集成電路的輸出或輸入。作為 一種可替代的結(jié)構(gòu)，半導(dǎo)體器件可以進(jìn)一 步包括用于產(chǎn)生和輸出多個(gè) 柵極信號(hào)的脈沖產(chǎn)生電路，每個(gè)柵極信號(hào)關(guān)于第二半導(dǎo)體集成電路中的多個(gè) MOS元件具有不同定時(shí)。常規(guī)地通過連續(xù)使一個(gè)MOS元件在所有時(shí)間持續(xù)導(dǎo)通而實(shí)現(xiàn)的上拉電阻和用來產(chǎn)生基板電勢(shì)的電流監(jiān)測器件，可以通過并聯(lián)連接多個(gè)MOS元件 并以時(shí)間平移方式分散操作加以實(shí)現(xiàn)。更具體地，該第二半導(dǎo)體集成電路包括多個(gè)MOS元件，該多個(gè)MOS元件并聯(lián)連接到第一半導(dǎo)體集成電路的輸 出或輸入。當(dāng)來自脈沖產(chǎn)生電路或類似電路的柵極信號(hào)施加到多個(gè)MOS元 件時(shí)，該多個(gè)MOS元件被分別地施以O(shè)N/OFF控制，并且該柵極信號(hào)在不 同的定時(shí)分別施加到并聯(lián)連接的多個(gè)MOS元件。因此，可以穩(wěn)定該第一半 導(dǎo)體集成電路的輸出信號(hào)，而不受在某一個(gè)時(shí)間哪個(gè)MOS元件處于導(dǎo)通狀 態(tài)的影響。多個(gè)MOS元件以時(shí)間平移的方式分散操作，從而由于長時(shí)間的 使用造成的每個(gè)MOS元件的NBTI現(xiàn)象得到緩解。因此，就可以實(shí)現(xiàn)不易 被有關(guān)使用年限惡化所影響的電路結(jié)構(gòu)。為防止有關(guān)使用年限惡化的待添加 的電路僅需要少量的MOS元件。因而，不對(duì)常規(guī)電路結(jié)構(gòu)進(jìn)行較大修改就 可以實(shí)現(xiàn)相同的功能(上拉電阻、電流監(jiān)測等)。當(dāng)?shù)谝话雽?dǎo)體集成電路是基板電勢(shì)產(chǎn)生電路而第二半導(dǎo)體集成電路是 特性監(jiān)測電路時(shí)，可以較佳地實(shí)現(xiàn)上述組成的半導(dǎo)體器件。第二半導(dǎo)體集成 電路(特性監(jiān)測電路)中的多個(gè)MOS元件的漏極經(jīng)過各自的采樣保持電路并聯(lián)連接到該第一半導(dǎo)體集成電路(基板電勢(shì)產(chǎn)生電路)的輸入。然后，該 第一半導(dǎo)體集成電路(基板電勢(shì)產(chǎn)生電路)的輸出連接到該第二半導(dǎo)體集成電路(特性監(jiān)測電路)中的多個(gè)MOS元件各自的基板。監(jiān)測多個(gè)M O S元件的操作狀態(tài)，其在該半導(dǎo)體器件分成的多個(gè)區(qū)域內(nèi) 是特性監(jiān)測器件，并反饋監(jiān)測結(jié)果給該基板電勢(shì)產(chǎn)生電路，以便根據(jù)每個(gè) MOS元件的操作狀態(tài)產(chǎn)生和輸出基板電勢(shì)。在上述情況下，該反饋控制受 由于長時(shí)間的使用源自MOS元件的NBTI現(xiàn)象的有關(guān)使用年限惡化的影響。 為了解決這個(gè)問題，該多個(gè)MOS元件通過各自的采樣保持電路連接到該基 板電勢(shì)產(chǎn)生電路的輸入，以使采樣和保持是彼此時(shí)間平移相關(guān)聯(lián)的。然后， 平均化使用各自MOS元件進(jìn)行監(jiān)測的評(píng)估結(jié)果。結(jié)果，該基板電勢(shì)產(chǎn)生電 路的基板輸出就不易被NBTI現(xiàn)象影響，因此根據(jù)該MOS元件的特性，基 板輸出大致保持在常數(shù)值上。在1/0焊盤電路組成該第一半導(dǎo)體集成電路的'情況下，可以較佳地實(shí)現(xiàn) 上述的半導(dǎo)體集成電路。在第一半導(dǎo)體集成電路是三態(tài)緩沖器的情況下，上 拉電路組成該第二半導(dǎo)體集成電路。在該第一半導(dǎo)體集成電路是動(dòng)態(tài)電路的 情況下，保持器電路組成該第二半導(dǎo)體集成電路。在該保持器電路中，用于該第二半導(dǎo)體集成電路中的多個(gè)MOS元件的柵極信號(hào)是由與非門(NAND ) 電路提供的，該NAND電路的兩個(gè)輸入是該第一半導(dǎo)體集成電路的輸出信 號(hào)和一定時(shí)信號(hào)。在關(guān)于三態(tài)緩沖器輸出的上拉電路包括彼此獨(dú)立操作的多個(gè)MOS元件 的情況下，該三態(tài)緩沖器的輸出可以處于不易被由于長期使用造成的NBTI 現(xiàn)象所影響的穩(wěn)定狀態(tài)。在關(guān)于動(dòng)態(tài)電路輸出的保持器電路包括彼此獨(dú)立的 多個(gè)MOS元件的情況下，該動(dòng)態(tài)電路的輸出可以處于不易被由于長期使用 造成的NBTI現(xiàn)象所影響的穩(wěn)定狀態(tài)。在上述半導(dǎo)體器件中，多個(gè)柵極信號(hào)優(yōu)選具有相同的頻率和不同的相 位，并且該柵極信號(hào)的總電壓優(yōu)選在每單位時(shí)間基本保持恒定?？商娲兀?多個(gè)柵極信號(hào)較佳地具有相等的轉(zhuǎn)換概率。當(dāng)多個(gè)柵極信號(hào)的總電壓在每單位時(shí)間基本保持恒定時(shí)，盡管多個(gè) MOS元件在不同定時(shí)獨(dú)立操作，仍可以穩(wěn)定上拉操作。進(jìn)一步，當(dāng)多個(gè)柵 極信號(hào)具有相等的轉(zhuǎn)換概率時(shí)，可以實(shí)現(xiàn)多個(gè)MOS元件好像一個(gè)MOS元 件一樣連續(xù)地導(dǎo)通的上拉電阻。進(jìn)一步，根據(jù)本發(fā)明的半導(dǎo)體器件包括多個(gè)MOS元件，以及用于根據(jù)輸入 信號(hào)產(chǎn)生輸入到多個(gè)MOS元件的柵極的多個(gè)柵極信號(hào)的邏輯電路，該半導(dǎo)體 器件輸出所需的輸出信號(hào)，其中多個(gè)MOS元件等效于半導(dǎo)體器件所需輸出信 號(hào)的輸出，當(dāng)多個(gè)柵極信號(hào)中的任意一個(gè)是第一邏輯值時(shí)，所需輸出信號(hào)的值 的確定不考慮其它柵極信號(hào)的值。進(jìn)一步，根據(jù)本發(fā)明的半導(dǎo)體器件包括多個(gè)MOS元件和多個(gè)開關(guān)元件， 其中多個(gè)MOS元件是串聯(lián)連接的，多個(gè)MOS元件的柵極公共連接，多個(gè) MOS元件的基板公共連接，多個(gè)MOS元件的末端漏極和末端源極連接到該各自開關(guān)元件的 一側(cè)，而該各自開關(guān)元件的另 一側(cè)連接到具有預(yù)定功能的半 導(dǎo)體集成電路上，該末端漏極和該末端源極的連接根據(jù)用于控制該開關(guān)元件 的控制信號(hào)而轉(zhuǎn)換。進(jìn)一步，根據(jù)本發(fā)明的半導(dǎo)體器件包括多個(gè)MOS元件和多個(gè)開關(guān)元件，其中多個(gè)MOS元件是并聯(lián)連接的，多個(gè)MOS元件的柵極是公共連接的， 多個(gè)MOS元件的基板和源極或漏極連接到該各自開關(guān)元件的 一側(cè)，而該各 自開關(guān)元件的另一側(cè)連接到具有預(yù)定功能的半導(dǎo)體集成電路上，該基板和源 極或漏極的連接根據(jù)用于控制該開關(guān)元件的控制信號(hào)而轉(zhuǎn)換。


下面以示例的方式說明本發(fā)明，但是不局限于附圖，附圖中相似的標(biāo)記指示相似的元件，其中圖1是示出了根據(jù)本發(fā)明的較佳實(shí)施例的半導(dǎo)體器件基本結(jié)構(gòu)的框圖； 圖2是示出了根據(jù)本發(fā)明第一較佳實(shí)施例的特性監(jiān)測電路的結(jié)構(gòu)的電路圖；圖3是示出了根據(jù)第一較佳實(shí)施例的采樣保持電路的結(jié)構(gòu)的電路圖； 圖4是示出了根據(jù)第一較佳實(shí)施例的基板電勢(shì)產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖5展示了根據(jù)第 一較佳實(shí)施例的脈沖產(chǎn)生電路的定時(shí)信號(hào)的波形； 圖6是示出了根據(jù)本發(fā)明第二較佳實(shí)施例的三態(tài)緩沖器和上拉電路的 結(jié)構(gòu)的電路圖；圖7是示出了根據(jù)第二較佳實(shí)施例的脈沖產(chǎn)生電路的結(jié)構(gòu)的電路圖； 圖8展示了根據(jù)第二較佳實(shí)施例的脈沖產(chǎn)生電路的定時(shí)信號(hào)的波形； 圖9是根據(jù)本發(fā)明第三較佳實(shí)施例的動(dòng)態(tài)電路和保持器電路的結(jié)構(gòu)的 電路圖；圖IO是根據(jù)本發(fā)明第四較佳實(shí)施例的等效邏輯圖；圖11是示出了根據(jù)第四較佳實(shí)施例的兩輸入端NAND電路和使能信號(hào)產(chǎn)生邏輯電路的結(jié)構(gòu)的電路圖；圖12是根據(jù)第四較佳實(shí)施例的實(shí)際值表；圖13是示出了根據(jù)第四較佳實(shí)施例的時(shí)鐘樹的應(yīng)用示例的電路圖； 圖14展示了根據(jù)本發(fā)明第五較佳實(shí)施例的監(jiān)測電路；和 圖15展示了根據(jù)本發(fā)明第六較佳實(shí)施例的監(jiān)測電路。
具體實(shí)施方式
下面參照附圖描述本發(fā)明的較佳實(shí)施例。參見圖1描述根據(jù)本發(fā)明較佳實(shí)施例的基本結(jié)構(gòu)的示例。圖1示出了下 面描述的共同應(yīng)用在本發(fā)明的第一至第三較佳實(shí)施例中的半導(dǎo)體器件10的 示意性結(jié)構(gòu)。該示意性結(jié)構(gòu)僅是示例，可以在本發(fā)明的保護(hù)范圍內(nèi)修改。半導(dǎo)體器件io包括第一半導(dǎo)體集成電路11、第二半導(dǎo)體集成電路12 和脈沖產(chǎn)生電路13。脈沖產(chǎn)生電路13的輸出連接到第二半導(dǎo)體集成電路12 的輸入。第一半導(dǎo)體集成電路11和第二半導(dǎo)體集成電路12雙向直接連接。 然而，第一半導(dǎo)體集成電路11和第二半導(dǎo)體集成電路12可以是單向直接連 接，其中第一半導(dǎo)體集成電路11和第二半導(dǎo)體集成電路12中哪個(gè)作為接收 端在不同的較佳實(shí)施例中是不同的。第一半導(dǎo)體集成電路11具有輸出端， 用以輸出信號(hào)至未示出的另一個(gè)半導(dǎo)體集成電路。第一較佳實(shí)施例下面參見圖l至圖5描述根據(jù)本發(fā)明第一較佳實(shí)施例的半導(dǎo)體器件。 第一較佳實(shí)施例涉及用于將最佳的基板電勢(shì)提供給另一個(gè)半導(dǎo)體集成 電路中的MOS晶體管的半導(dǎo)體器件的示例。在本實(shí)施例中，第二半導(dǎo)體集 成電路12是特性監(jiān)測電路(電流監(jiān)測電路)，用于監(jiān)測半導(dǎo)體器件IO的每 個(gè)區(qū)域的特性。第一半導(dǎo)體集成電路11是基板電勢(shì)產(chǎn)生電路，用于根據(jù)特 性監(jiān)測電路監(jiān)測的MOS晶體管的特性產(chǎn)生基板電勢(shì)。 圖2是示出了特性監(jiān)測電路12a的結(jié)構(gòu)的電路圖。特性監(jiān)測電路12a包括n個(gè)N溝道型MOS晶體管QN1，QN2，…，QNn,每個(gè)都具有相同的型號(hào)和大小。NMOS晶體管QNl, QN2,…，QNn的漏 極連接到等效的恒定電源21。 NMOS晶體管QNl, QN2,…，QNn的源極 和基板公共相連，而其柵極連接到脈沖產(chǎn)生電路13的脈沖輸出端，以便輸 出定時(shí)信號(hào)巾i ( i= 1, 2，…，n) 。 NMOS晶體管QN1， QN2,…，QNn 的漏極通過圖3中示出的采樣保持電路14a連接到圖4中示出的基板電勢(shì)產(chǎn) 生電路lla的輸入端。NMOS晶體管QN1， QN2，…，QNn的公共相連的 基板連接到基板電勢(shì)產(chǎn)生電路lla的基板輸出端BN。該n個(gè)NMOS晶體管QN1，QN2， ... ， QNn與單個(gè)持續(xù)導(dǎo)通的常規(guī)NMOS 晶體管相似并以相同的方式工作。NMOS晶體管QN1, QN2,…，QNn根據(jù)施加在其柵極的來自于脈沖 產(chǎn)生電路13的定時(shí)信號(hào)(J)i (i= 1， 2,…，n)，獨(dú)立地在導(dǎo)通狀態(tài)和非導(dǎo) 通狀態(tài)來回轉(zhuǎn)換。NMOS晶體管QN1, QN2,…，QNn進(jìn)一步監(jiān)測相對(duì)于 來自恒定電流源21的恒定電流的電壓降(阻抗)，并通過采樣保持電路14a 將監(jiān)測結(jié)果提供給基板電勢(shì)產(chǎn)生電路lla。脈沖產(chǎn)生電路13包括n個(gè)脈沖輸出端。圖5中示出的定時(shí)信號(hào)(H (i =1,2, ..., n )從各自的脈沖輸出端被提供給特性監(jiān)測電路12a中的NMOS 晶體管QN1，QN2，…，QNn的4冊(cè)極。因?yàn)檫@n個(gè)定時(shí)信號(hào)小i (i = 1 ， 2,…， n)彼此按時(shí)間順序平移，所以NMOS晶體管QN1， QN2，…，QNn就無重 復(fù)地以時(shí)間平移的方式激活。為了穩(wěn)定各自的對(duì)基板電勢(shì)產(chǎn)生電路lla的輸入，NMOS晶體管QN1， QN2， ...， QNn的輸出分別連接到相應(yīng)的釆樣保持電路14a。 n個(gè)采樣保持 電路14a集合起來組成連接電路14。連接電路14是本實(shí)施例中一個(gè)特別的 組件而沒有顯示在圖1中。圖3是示出了采樣保持電路14a的結(jié)構(gòu)的電路圖。采樣保持電路14a對(duì) 應(yīng)于NMOS晶體管QN1， QN2，…，QNn,包括采樣電容Cl、保持電容 C2、比較器22和開關(guān)元件Sl、 S2和S3。在從脈沖產(chǎn)生電路13傳送來的定 時(shí)信號(hào)(M(i-l, 2,…，n)的作用下，相應(yīng)的NMOS晶體管QNi導(dǎo)通。9按照相同的方式，通過定時(shí)信號(hào)(M接通開關(guān)元件Sl，通過反向定時(shí)信號(hào)/(M接通開關(guān)元件S2和S3。開關(guān)元件Sl和開關(guān)元件S2、 S3是相反操作的。 當(dāng)響應(yīng)定時(shí)信號(hào)cH，相應(yīng)的NMOS晶體管QNi處于導(dǎo)通狀態(tài)時(shí)，開關(guān) 元件Sl接通而開關(guān)元件S2和S3斷開。來自NMOS晶體管QNi的監(jiān)測結(jié) 果就通過開關(guān)元件Sl保存在采樣電容C1中。當(dāng)采樣電容C1的信息通過要 進(jìn)行偏移處理的比較器22傳送時(shí)，監(jiān)測結(jié)果被評(píng)估。接著，當(dāng)定時(shí)信號(hào)cM 被反向到"L"電平時(shí)，NMOS晶體管QNi是非導(dǎo)通的，開關(guān)元件S1斷開， 而開關(guān)元件S2和S3接通。從比較器22輸出的監(jiān)測結(jié)果就保存在保持電容 C2中，還通過開關(guān)元件S3傳送至基板電勢(shì)產(chǎn)生電路lla的輸入端。圖4是示出了作為第一半導(dǎo)體集成電路11的基板電勢(shì)產(chǎn)生電路lla的 結(jié)構(gòu)的電路圖。連接電路14的輸出端連接到基板電勢(shì)產(chǎn)生電路lla的輸入 端。連接電路14包括n個(gè)采樣保持電路14a,它們分別對(duì)應(yīng)于n個(gè)NMOS 晶體管QNl, QN2,…，QNn。采樣保持電路14a的輸出端被公共連接，并 被連接到基板電勢(shì)產(chǎn)生電路lla的輸入端。當(dāng)評(píng)估第一 NMOS晶體管QN1時(shí)，對(duì)應(yīng)于其余(n - 1 )個(gè)NMOS晶體 管QN2至QNn的采樣保持電路14a的平均輸出值從連接電路14輸出。同 樣地，當(dāng)評(píng)估第二 NMOS晶體管QN2時(shí)，對(duì)應(yīng)于其余(n - 1 )個(gè)NMOS 晶體管QN1、 QN3至QNn的采樣保持電路14a的平均輸出值從連接電路14 輸出。當(dāng)不評(píng)估任何NMOS晶體管時(shí)，所有采樣電路14a的平均輸出值被 輸出?；咫妱?shì)產(chǎn)生電路lla包括微分電路31和輸出緩沖電路32。連接電路 14的輸出端連接到微分電路31的一個(gè)輸入端。微分電路31微分放大通過 連接電路14輸入的信號(hào)，也就是平均輸出值。微分放大后的信號(hào)在輸出緩 沖器32中緩沖，并從基板輸出端BN輸出?；遢敵龆薆N的輸出是與特 性監(jiān)測電路12a中各自NMOS晶體管QNI, QN2,…，QNn的平均特性一 致的值。換句話說，基板輸出端BN的輸出是與NMOS晶體管的特性一致 的最佳值。從基板輸出端BN輸出的供給基板電勢(shì)輸出給未示出的多個(gè)MOS晶體管的基板，也公共地施加到特性監(jiān)測電^各12a中的n個(gè)NMOS晶體管 QNi, QN2，…，QNn的基板。特性監(jiān)測電路12a中的n個(gè)NMOS晶體管QN1, QN2， ... ， QNn是獨(dú) 立地各自地以時(shí)間平移的方式分散評(píng)估的。然而，當(dāng)它反映在基板電勢(shì)的產(chǎn) 生上時(shí)，其監(jiān)測結(jié)果是平均的。如上所述，當(dāng)特性監(jiān)測電路12a中的n個(gè)NMOS晶體管QN1， QN2，...， QNn以時(shí)間平移的方式分散操作時(shí)，可以緩解由于長期使用導(dǎo)致的在NMOS 晶體管QNl, QN2,…，QNn中產(chǎn)生的NBTI現(xiàn)象，并且可以實(shí)現(xiàn)不易被有 關(guān)年限的惡化所影響的電路結(jié)構(gòu)。在上面的描述中，在可選擇的時(shí)間點(diǎn)上，導(dǎo)通和評(píng)估一個(gè)NMOS晶體 管，然而，可以在各自的時(shí)間同時(shí)導(dǎo)通和評(píng)估至少兩個(gè)NMOS晶體管。更 重要地，與半導(dǎo)體器件操作狀態(tài)相關(guān)的基板電勢(shì)可以實(shí)質(zhì)上恒定地從基板電 勢(shì)產(chǎn)生電路lla的基板輸出端BN輸出，而不考慮在某一個(gè)時(shí)間內(nèi)哪個(gè) NMOS晶體管QN1， QN2，…，QNn處于導(dǎo)通狀態(tài)。為了使其不同，在特 性監(jiān)測電路12a中并聯(lián)連接的n個(gè)NMOS晶體管QN1, QN2，…，QNn以 時(shí)間平移的方式分散操作，以避免任何對(duì)基板電勢(shì)產(chǎn)生電路lla的輸出的影 響。進(jìn)一步，在上面的描述中，當(dāng)保存數(shù)據(jù)時(shí)，采樣保持電路14a的開關(guān)元 件S3接通。然而，并不要求開關(guān)元件S3在保存數(shù)據(jù)時(shí)一定要開啟，只要它 在評(píng)估NMOS晶體管時(shí)斷開即可。因?yàn)槎鄠€(gè)采樣保持電路14a的平均輸出 值輸入到基板電勢(shì)產(chǎn)生電路lla,所以用于輸出該值的采樣保持電路14a的 數(shù)目是無關(guān)緊要的，只要各自的采樣保持電路14a輸出被正確評(píng)估的值即可。進(jìn)一步，在上面的描述中，定時(shí)信號(hào)々i (i= 1， 2，…，n)分別施加到 各自NMOS晶體管的柵極，以實(shí)現(xiàn)n個(gè)NMOS晶體管QNl, QN2,…，QNn 導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)的來回轉(zhuǎn)換?？商娲?，例如，可以在各自NMOS 晶體管和電流源之間插入開關(guān)元件，其中各自的開關(guān)元件被單獨(dú)地控制，以 來回轉(zhuǎn)換導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)。本實(shí)施例描述了用于產(chǎn)生NMOS晶體管基板電勢(shì)的基板電勢(shì)產(chǎn)生電路。 然而，本領(lǐng)域技術(shù)人員可以修改根據(jù)本實(shí)施例的結(jié)構(gòu)，使得基板電勢(shì)產(chǎn)生電路產(chǎn)生PMOS晶體管的基板電勢(shì)。第二較佳實(shí)施例下面參見圖6至圖8描述根據(jù)本發(fā)明第二較佳實(shí)施例的半導(dǎo)體器件。第二較佳實(shí)施例涉及I/0焊盤電路的示例。在本實(shí)施例中，第一半導(dǎo)體 集成電路11是三態(tài)緩沖器，第二半導(dǎo)體集成電路12是上拉電路。圖6是示出了三態(tài)緩沖器llb和上拉電路12b的結(jié)構(gòu)的電路圖。三態(tài)緩 沖器lib緩沖使用激活信號(hào)的輸入信號(hào)并輸出經(jīng)過緩沖的信號(hào)。上拉電路 12b在三態(tài)緩沖器llb沒有激活時(shí)用來防止高阻抗輸出受到擾動(dòng)。上拉電路 12b包括三個(gè)PMOS晶體管QP1、 QP2和QP3。 PMOS晶體管QP1、 QP2和 QP3的源極連接到電源端子，而其漏極公共地連接到三態(tài)緩沖器lib的輸出 端。來自脈沖產(chǎn)生電路13的定時(shí)信號(hào)c^ 1、 4)2和c))3單獨(dú)地施力口到PMOS 晶體管QP1、 QP2和QP3的柵才及。這三個(gè)PMOS晶體管QP1、QP2和QP3與導(dǎo)通狀態(tài)下的常規(guī)單獨(dú)PMOS 晶體管一致。圖7是示出了脈沖產(chǎn)生電路13的結(jié)構(gòu)的電路圖。脈沖產(chǎn)生電路13包括 三個(gè)延遲元件D1、 D2和D3，并形成了環(huán)形振蕩器，其中延遲元件D1的輸 出端連接到延遲元件D2的輸入端，延遲元件D2的輸出端連接到延遲元件 D3的輸入端，延遲元件D3的輸出端連接到延遲元件Dl的輸入端。分別從 延遲元件Dl、 D2和D3輸出的定時(shí)信號(hào)cf)l、 ct 2和小3是上拉電路12b的 PMOS晶體管QP1、 QP2和QP3的柵極的輸入信號(hào)。圖8展示了定時(shí)信號(hào)(J) 1、 cj)2和cf)3及定時(shí)信號(hào)ct) 1、 cj)2和(J)3的平均 電壓值的波形。定時(shí)信號(hào)小l、 4)2和小3的波形具有相同的頻率和不同的相 位。三個(gè)定時(shí)信號(hào)(J)l、 (J)2和cJ)3的平均電壓值在單位時(shí)間上是恒定的。各 自柵極輸入了定時(shí)信號(hào)(J) 1 、 (1) 2和4) 3的PMOS晶體管QP1 、 QP2和QP3 的轉(zhuǎn)換概率彼此相等，因此實(shí)現(xiàn)了好像一個(gè)單獨(dú)的PMOS晶體管總是處于導(dǎo)三個(gè)PMOS晶體管QP1、 QP2和QP3的總的上拉電流容量與恒定導(dǎo)通 的單獨(dú)PMOS晶體管的上拉電流容量實(shí)質(zhì)上相等。因此，可以按與常規(guī)技術(shù) 相同的方式實(shí)現(xiàn)上拉，而由于長期使用產(chǎn)生于NBTI現(xiàn)象的有關(guān)年限的惡化 與常規(guī)技術(shù)相比減少約1/3。所以，在上拉電阻非常重要的I/O焊盤電路中 可以可靠地確保長期的使用壽命。在上述描述中提供了三個(gè)PMOS晶體管，然而本實(shí)施例不限于此。進(jìn) 一步，可以使用NMOS晶體管代替PMOS晶體管。進(jìn)一步，脈沖產(chǎn)生電路 13并不必須由多個(gè)延遲元件環(huán)形連接的方式構(gòu)成。更重要地，在恒定導(dǎo)通 的單獨(dú)晶體管中獲得的功能可以通過以時(shí)間平移的方式分散操作多個(gè)MOS晶體管來實(shí)現(xiàn)。換句話說，以時(shí)間平移的方式分散操作多個(gè)MOS晶體管， 從而避免了任何對(duì)三態(tài)緩沖器llb的影響。進(jìn)一步，在上面的描述中，定時(shí)信號(hào)d)i (i= 1, 2, 3)分別施加到各自 PMOS晶體管的柵極，以實(shí)現(xiàn)三個(gè)PMOS晶體管QP1、 QP2和QP3導(dǎo)通狀 態(tài)和非導(dǎo)通狀態(tài)的來回轉(zhuǎn)換?？商娲兀?，可以在各自PMOS晶體管的 源極和電流源之間插入開關(guān)元件，其中各自開關(guān)元件被單獨(dú)控制，以便在導(dǎo) 通狀態(tài)和非導(dǎo)通狀態(tài)之間來回轉(zhuǎn)換。第三較佳實(shí)施例下面參見圖1和圖9描述根據(jù)第三較佳實(shí)施例的半導(dǎo)體器件。 第三較佳實(shí)施例涉及動(dòng)態(tài)電路的示例。在本實(shí)施例中，動(dòng)態(tài)電路組成第 一半導(dǎo)體集成電路11,保持器電路組成第二半導(dǎo)體集成電路12。圖9是示出了動(dòng)態(tài)電路llc和保持器電路12c的結(jié)構(gòu)的電路圖。在動(dòng)態(tài) 電路1 lc中，由時(shí)鐘信號(hào)激活的PMOS晶體管QP11和NMOS晶體管QN11, 以及響應(yīng)于其柵極的輸入信號(hào)A和B的施加而高速轉(zhuǎn)換的NMOS晶體管 QN21和QN22串聯(lián)連接。對(duì)應(yīng)于輸入信號(hào)A和B的輸出信號(hào)C從PMOS 晶體管QP11和NMOS晶體管QN21的漏極連接點(diǎn)輸出。為了處理動(dòng)態(tài)電路 llc輸出的漂移狀態(tài)，提供了保持器電路12c。保持器電路12c包括三個(gè)PMOS晶體管QP21、 QP22和QP23,以及三 個(gè)NAND電路NAll、 NA12和NA13。 PMOS晶體管QP21、 QP22和QP23 的源極連接到電源端子，而其漏極連接到動(dòng)態(tài)電路11 c的輸出端。PMOS晶 體管QP21、 QP22和QP23的柵極連接到對(duì)應(yīng)的NAND電路NAll、 NA12 和NA13的輸出端。NAND電路NAll、 NA12和NA13的一個(gè)輸入端連接 到動(dòng)態(tài)電路11c的輸出端，而其另一個(gè)輸入端連接到脈沖產(chǎn)生電路13的定 時(shí)信號(hào)小l、 c()2和(j)3的輸出。脈沖產(chǎn)生電路13的結(jié)構(gòu)與第二較佳實(shí)施例 的示例(圖7)中相同，這里不再描述。定時(shí)信號(hào)cM、 (J)2和cJ)3的波形與 第二較佳實(shí)施例的示例(圖8)中也相同，這里不再描述。NAND電路NAll、 NA12和NA13用作反向器。三個(gè)PMOS晶體管QP21、 QP22和QP23的總的上拉電流容量可以設(shè)置 成與恒定導(dǎo)通的單獨(dú)PMOS晶體管的上拉電流容量實(shí)質(zhì)上相同。因此，上拉 可以按常規(guī)技術(shù)的方式實(shí)現(xiàn)，而與常規(guī)技術(shù)相比，由于長期使用源自NBTI 現(xiàn)象的有關(guān)使用年限的惡化可以減少約1/3。所以，在對(duì)應(yīng)于上拉電阻非常 重要的動(dòng)態(tài)電路的保持器電路中可以確?？煽康拈L期使用壽命。在上面的描述中，提供了三個(gè)PMOS晶體管，然而，本實(shí)施例不局限 于此。進(jìn)一步，可以使用NMOS晶體管代替PMOS晶體管。更重要的是， 在恒定導(dǎo)通的單獨(dú)晶體管中獲得的功能可以通過以時(shí)間平移的方式分散操 作多個(gè)MOS晶體管來實(shí)現(xiàn)。換句話說，可以以時(shí)間平移的方式分散操作多 個(gè)MOS晶體管，以便動(dòng)態(tài)電路llc的輸出不會(huì)因此受到影響。進(jìn)一步，在上面的描述中，定時(shí)信號(hào)小i(i-l, 2， 3)分別施加到連接 到各自PMOS晶體管柵極的NAND電路NAll、 NA12和NA13,以實(shí)現(xiàn)三 個(gè)PMOS晶體管QP21、 QP22和QP23導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)的來回轉(zhuǎn)換。 可替代地，例如，可以在各自PMOS晶體管的源極和電流源之間插入開關(guān)元 件，其中各自開關(guān)元件被分別控制，以便在導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)之間來回 轉(zhuǎn)換。本實(shí)施例可以容易地應(yīng)用到多米諾電路和類似電路的保持器電路中。第四較佳實(shí)施例下面參見圖10至圖13描述根據(jù)本發(fā)明第四較佳實(shí)施例的半導(dǎo)體器件。在第四較佳實(shí)施例中，使用CMOS邏輯電i 各在邏輯上形成信號(hào)，施加 到一個(gè)MOS元件的NBTI的負(fù)荷就分散到多個(gè)MOS元件中，而不是如第一 至第三較佳實(shí)施例所描述的那樣將具有相同轉(zhuǎn)換概率的多個(gè)柵極信號(hào)以時(shí) 間平移的方式輸入到多個(gè)MOS元件的柵極。圖IO展示了兩輸入端的NAND電路。該兩輸入端的NAND電路在EN 信號(hào)是"H"時(shí)輸出IN信號(hào)的反向信號(hào)作為OUT信號(hào)，而當(dāng)EN信號(hào)是"L" 時(shí)，輸出"H"作為OUT信號(hào)而不考慮IN信號(hào)的值。例如，如上所述的兩 輸入端的NAND電路組成時(shí)鐘門控。為了描述時(shí)鐘門控，是否提供時(shí)鐘是 靠作為門控目標(biāo)的電路是否被激活來控制的。當(dāng)在時(shí)鐘門控中目標(biāo)電路短期 內(nèi)是激活的而長期內(nèi)是非激活時(shí)，兩輸入端的NAND電路中的PMOS晶體 管的柵極在長期內(nèi)處于ON電壓側(cè)，而受到NBTI極大的影響。在本實(shí)施例 中，緩解了上述情況下PMOS晶體管中由于NBTI造成的有關(guān)年限的惡化。 無需多說，本實(shí)施例也可以應(yīng)用在不是NAND電路和時(shí)鐘門控的情況。圖11展示了根據(jù)本實(shí)施例的兩輸入端的NAND電路的具體電路圖，其 邏輯上等價(jià)于圖io所示的NAND電路。根據(jù)本實(shí)施例的兩輸入端的NAND 電路包括邏輯電路IOE和NAND 10C,邏輯電路10E在內(nèi)部基于EN信號(hào)產(chǎn) 生EN1信號(hào)和EN2信號(hào)，NAND 10C在輸入IN信號(hào)之外，還輸入EN1信 號(hào)和EN2信號(hào)，并輸出IN信號(hào)和EN信號(hào)的NAND邏輯信號(hào)。在邏輯電路 10E中，EN信號(hào)被輸入到觸發(fā)器10D的時(shí)鐘CLK端，而觸發(fā)器10D的反 向輸出NQ被輸入到觸發(fā)器10D的數(shù)據(jù)D端。由觸發(fā)器10D的輸出Q控制 的開關(guān)SW10B在Q是"H"時(shí)傳送EN信號(hào)至EN2。由觸發(fā)器10D的NQ 控制的開關(guān)SW10A在NQ是"H"時(shí)傳送EN信號(hào)至EN1。更具體地，每 次當(dāng)EN是"H"時(shí)，輸入信號(hào)EN的值就被交替?zhèn)魉椭罞N1和EN2。圖12展示了信號(hào)EN、 Q、 EN1、 EN2、 IN和OUT的實(shí)際值列表的示 例。如圖12所示，當(dāng)信號(hào)EN是"L"時(shí)，信號(hào)L被傳送至EN1和EN2之一。在NAND 10C中，當(dāng)EN1和EN2之一是"L"時(shí)，其中EN1和EN2 被輸入到柵極的并聯(lián)設(shè)置的兩個(gè)PMOS晶體管之一是導(dǎo)通的，而其中EN1 和EN2被輸入到柵極的串聯(lián)設(shè)置的兩個(gè)NMOS晶體管之一是非導(dǎo)通的。更 具體地，不考慮IN的值，OUT會(huì)造成"H"的結(jié)果，并且根據(jù)本實(shí)施例的 兩輸入端的NAND電5各在邏輯上等效于圖10示出的兩輸入端的NAND電 路。進(jìn)一步，只要輸入EN1和EN2至其柵極的PMOS晶體管之一的柵極是 "L",就可以獲得導(dǎo)通狀態(tài)。因此，由于NBTI造成的惡化就被分散到兩 個(gè)PMOS晶體管中。圖13展示了根據(jù)本實(shí)施例的兩輸入端的NAND電路應(yīng)用于時(shí)鐘門控的 示例。當(dāng)EN信號(hào)是"H"時(shí)，包括邏輯電路10E和NAND 10C的兩輸入端 的NAND電路輸出時(shí)鐘的反向信號(hào)，而當(dāng)EN信號(hào)是"L"時(shí)，將時(shí)鐘固定 在"H"上。換句話說，當(dāng)作為時(shí)鐘供給目標(biāo)的電路是非激活時(shí)，EN信號(hào) 固定在"L"上。在附圖下部所示的NAND中，其輸入之一固定在"H"上， 這意味著時(shí)鐘的反向信號(hào)被恒定地施加到該電路。當(dāng)PMOS晶體管的柵極固 定在"L"上時(shí)，由于NBTI的惡化被加強(qiáng)。根據(jù)本實(shí)施例的結(jié)構(gòu)，NAND 10C 的惡化減輕了。因此，由于有關(guān)使用年限的惡化，響應(yīng)于沒有受到門控的時(shí) 鐘輸出的時(shí)鐘相位差的增加可以減少。第五較佳實(shí)施例下面參見圖14描述根據(jù)本發(fā)明第五較佳實(shí)施例的半導(dǎo)體器件。 圖14展示了特性監(jiān)測電路，其結(jié)構(gòu)不同于連接到圖4中的基板電勢(shì)產(chǎn) 生電路lla的圖2中的特性監(jiān)測電路12a。在圖14中，施加了共同基板電壓 和柵極電壓的三個(gè)NMOS晶體管是串聯(lián)連接的。共同的柵極電壓設(shè)置成任 意電壓?；咫妷旱扔趤碜杂诨咫妱?shì)產(chǎn)生電路lla的基板輸出端的電壓值。 NMOS晶體管QN11C的漏極連接到開關(guān)元件SW11E上，并且漏極是 通過連接電路14連接到微分電路31的監(jiān)測輸出端還是連接到接地電勢(shì)是根 據(jù)控制信號(hào)cj)l選擇的。為使其不同，當(dāng)(J)l是"H"時(shí)，漏極連接到監(jiān)測 輸出VI，而當(dāng)cj)l是"L"時(shí)連接到接地電勢(shì)。MOS晶體管QN11B的源極連接到開關(guān)元件SW11D上，并且源極是通過連接電路14連接到微分電路31的監(jiān)測輸出端還是連接到接地電勢(shì)是根據(jù)控制信號(hào)(J) 1選擇的。為使其不 同，當(dāng)cj)l是"H"時(shí)，源極連接到接地電勢(shì)，而當(dāng)cj)l是"L"時(shí)連接到監(jiān) 測輸出VI。這樣，MOS晶體管QN11C和MOS晶體管QN11B就以開關(guān)的 形式交替連接到接地電勢(shì)和監(jiān)測輸出VI。如上所述，當(dāng)待連接到監(jiān)測輸出的MOS晶體管響應(yīng)cj)l而轉(zhuǎn)換時(shí)，待 施加到MOS晶體管QN11B的^f極-源極電壓Vgs的電壓值就改變了 ，因 此減輕了來自NBTI的任何影響。在本實(shí)施例中，不是必須提供n個(gè)MOS 晶體管和n個(gè)采樣保持電路。通過僅提供一組串連連接的MOS晶體管就可以減少有關(guān)使用年限的惡化。進(jìn)一步，當(dāng)巾1是"H" , MOS晶體管QN11C的漏極-源極電壓Vds 是接近閾值的值，而當(dāng)cj) 1是"L"時(shí)，則盡可能接近零?？偟貋碚f，在MOS 晶體管中有關(guān)使用年限的惡化是由一般叫做熱載體效應(yīng)而不是已經(jīng)描述的 NBTI引起的。該熱載體效應(yīng)源自漏極-源極電壓Vds,隨著Vds的增加惡 化加劇。更具體地，因?yàn)橛捎谑褂胏j) 1控制哪個(gè)MOS晶體管連接到監(jiān)測輸 出改變了 MOS晶體管QN11C，所以由于熱載體效應(yīng)引起的惡化減少了。第六較佳實(shí)施例下面參見圖15描述根據(jù)本發(fā)明第六較佳實(shí)施例的半導(dǎo)體器件。 圖15展示了特性監(jiān)測電路，其結(jié)構(gòu)不同于連接到圖4中的基板電勢(shì)產(chǎn) 生電路lla的圖2中的特性監(jiān)測電路12a。在本實(shí)施例中，NMOS晶體管 QN12B和QN12C是并聯(lián)連接的，而NMOS晶體管QN12B、 QN12C、 QN12D 和QN12E是按三級(jí)串連連接的。各自MOS晶體管的柵極被公共連接并設(shè)置 成任意值。MOS晶體管QN12D和QN12E的基板被公共連接，其上施加了 與來自基板產(chǎn)生電路1 la基板輸出端的電壓值相等的電壓。MOS晶體管QN12B的漏極連接到開關(guān)元件SW12F，并且漏極是連接 到微分電路31的監(jiān)測輸出端還是斷開是根據(jù)控制信號(hào)小1選擇的。換句話 說，當(dāng)巾l是"H"時(shí)，漏極連接到監(jiān)測輸出V1，而當(dāng)(])l是"L"時(shí)斷開。MOS晶體管QN12C的漏極連接到開關(guān)元件SW12H,并且漏極是連接到微 分電路31的監(jiān)測輸出端還是斷開是根據(jù)控制信號(hào)cj) 1選擇的。換句話說， 當(dāng)cj)l是"L"時(shí)，漏極連接到監(jiān)測輸出VI,而當(dāng)cj)l是"H"時(shí)斷開。這 樣，MOS晶體管QN12C和MOS晶體管QN12B就以開關(guān)的形式交替斷開 和連接到監(jiān)測輸出VI。如上所述，當(dāng)待連接到監(jiān)測輸出VI的MOS晶體管響應(yīng)cj) 1而轉(zhuǎn)換時(shí)， 可以緩解來自NBTI的任何影響。在本實(shí)施例中，不是必須提供n個(gè)MOS 晶體管和n個(gè)采樣保持電路。通過僅提供一個(gè)圖15所示的MOS晶體管就可以減少有關(guān)使用年限的惡化。MOS晶體管QN12B的基板連接到開關(guān)元件SW12G上，并且基板是連 接到基板產(chǎn)生電路1 la的基板輸出端BN還是連接到接地電勢(shì)是根據(jù)控制信 號(hào)/(J)l選擇的。換句話說，當(dāng)4)1是"H"時(shí)，基板連接到基板電勢(shì)，而當(dāng) (J) 1是"L"時(shí)接地。MOS晶體管QN12C的基板連接到開關(guān)元件SW12I上， 并且基板是連接到基板產(chǎn)生電路lla的基板輸出端BN還是連接到接地電勢(shì) 是根據(jù)控制信號(hào)(J) 1選擇的。換句話說，當(dāng)々1是"L"時(shí)，基板連接到基板 電勢(shì)，而當(dāng)4) 1是"H"時(shí)接地。來自熱載體效應(yīng)的影響也由基板電勢(shì)產(chǎn)生，并且隨著基板電勢(shì)變小(反向偏壓)惡化加劇。更具體地，因?yàn)镸OS晶體管QN11C的基板電勢(shì)響應(yīng) 于c))l而變化，所以緩解了由于熱載體效應(yīng)的惡化。雖然已經(jīng)詳細(xì)地描述了本發(fā)明，但是可以清楚地理解這僅是圖解和示例 的說明，而不用作限制，本發(fā)明的精神和范圍僅通過下面的權(quán)利要求加以限制。
權(quán)利要求
1. 一種半導(dǎo)體器件，包括多個(gè)MOS元件；和邏輯電路，用于根據(jù)輸入信號(hào)產(chǎn)生輸入到該多個(gè)MOS元件的柵極的多個(gè)柵極信號(hào)，該半導(dǎo)體器件輸出所需的輸出信號(hào)，其中該多個(gè)MOS元件等效于該半導(dǎo)體器件所需輸出信號(hào)的輸出，當(dāng)所述多個(gè)柵極信號(hào)中的任意一個(gè)是第一邏輯值時(shí)，該所需輸出信號(hào)的值的確定不考慮其它柵極信號(hào)的值。
2、 一種半導(dǎo)體器件，包括 多個(gè)MOS元件；和 多個(gè)開關(guān)元件，其中所述多個(gè)MOS元件是串聯(lián)連接的，所述多個(gè)MOS元件的柵極是公共連接 的，所述多個(gè)MOS元件的基板是公共連接的，所述多個(gè)MOS元件的末端漏極 和末端源極連接到各自的開關(guān)元件的一側(cè)，而各自的開關(guān)元件的另一側(cè)連接到 具有預(yù)定功能的半導(dǎo)體集成電路上，該末端漏極和該末端源極的連接根據(jù)用于 控制該開關(guān)元件的控制信號(hào)而轉(zhuǎn)換。
3、 一種半導(dǎo)體器件，包括 多個(gè)MOS元件；和 多個(gè)開關(guān)元件，其中所述多個(gè)MOS元件是并聯(lián)連接的，所述多個(gè)MOS元件的柵極是公共連接 的，所述多個(gè)MOS元件的基板和源極或漏極連接到各自的開關(guān)元件的一側(cè)， 各自的開關(guān)元件的另一側(cè)連接到具有預(yù)定功能的半導(dǎo)體集成電路上，該基板和 源極或漏極的連接根據(jù)用于控制該開關(guān)元件的控制信號(hào)而轉(zhuǎn)換。
全文摘要
根據(jù)本發(fā)明的半導(dǎo)體器件包括具有預(yù)定功能的第一半導(dǎo)體集成電路(11)，該第一半導(dǎo)體集成電路輸出所需的輸出信號(hào)；第二半導(dǎo)體集成電路(12)，其中提供有多個(gè)用于根據(jù)具有不同定時(shí)的多個(gè)柵極信號(hào)獨(dú)立地來回轉(zhuǎn)換導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)的MOS元件(PMOS晶體管或NMOS晶體管)，并且該多個(gè)MOS元件并聯(lián)連接到該第一半導(dǎo)體集成電路的輸出或輸入；脈沖產(chǎn)生電路(13)，用于產(chǎn)生和輸出多個(gè)柵極信號(hào)φi(i＝1，2，3)，每個(gè)柵極信號(hào)具有關(guān)于該第二半導(dǎo)體集成電路中的多個(gè)MOS元件的不同定時(shí)。
文檔編號(hào)H03K19/096GK101257301SQ20081008977
公開日2008年9月3日 申請(qǐng)日期2005年8月2日 優(yōu)先權(quán)日2004年8月2日
發(fā)明者炭田昌哉 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社