專利名稱：顯示驅(qū)動(dòng)器及其內(nèi)嵌相位校正電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號(hào)相位校正，且特別是涉及一種相位校正電路以及內(nèi)嵌該相位校正電路的顯示驅(qū)動(dòng)器。
背景技術(shù)：
一般會(huì)隨著工藝、環(huán)境、經(jīng)過路徑的不同等等因素產(chǎn)生不同的信號(hào)偏移。
信號(hào)偏移會(huì)衍生出設(shè)定時(shí)間(set叩time)與保持時(shí)間(hold time)問題。圖1A是說明信號(hào)路徑。圖1B是說明圖1A中信號(hào)時(shí)序關(guān)系。請(qǐng)同時(shí)參照?qǐng)DIA與圖IB,信號(hào)源(發(fā)送器110)通過信號(hào)路徑120將信號(hào)(時(shí)鐘CLHO與數(shù)據(jù)DIO )傳送給接收器130。因此，接收器130可以依據(jù)所接收的時(shí)鐘CLKIO與數(shù)據(jù)DIO,而輸出對(duì)應(yīng)的時(shí)鐘CLKll與數(shù)據(jù)D11給下一級(jí)電路(未示出)。
時(shí)鐘CLK1Q與數(shù)據(jù)D10在傳輸過程中可能會(huì)使信號(hào)偏移。圖IB是說明數(shù)據(jù)Dll的傳輸發(fā)生信號(hào)偏移，使得數(shù)據(jù)Dll的轉(zhuǎn)態(tài)時(shí)間點(diǎn)相當(dāng)接近時(shí)鐘CUQl的上升緣。由于時(shí)鐘CLK11的上升緣出現(xiàn)在數(shù)據(jù)Dll傳輸所需的設(shè)定時(shí)間內(nèi)，因此下一級(jí)電路(未示出)將在時(shí)鐘CLK11的上升緣錯(cuò)誤地取樣了數(shù)據(jù)Dll,此即為設(shè)定時(shí)間問題。另外，若在時(shí)鐘CLK11的升緣后的保持時(shí)間不夠長，將會(huì)導(dǎo)致保持時(shí)間問題。
圖2A是說明利用固定延遲緩沖器來修正信號(hào)偏移的傳統(tǒng)系統(tǒng)方塊圖。圖2B是說明圖2A中信號(hào)時(shí)序關(guān)系。具有固定延遲時(shí)間的延遲緩沖器240被用來延遲時(shí)鐘CLKll的時(shí)序而產(chǎn)生時(shí)鐘CLK12,以消除信號(hào)偏移的問題。然而，固定的延遲緩沖器無法隨著工藝變異與電壓等等變因而彈性修正信號(hào)的偏移。

發(fā)明內(nèi)容
本發(fā)明提供一種相位校正電路，可以自我檢測隨工藝變異與工作電壓變化，彈性選擇所需要延遲時(shí)間，以將芯片內(nèi)部數(shù)字信號(hào)的延遲偏移所造成的i殳定時(shí)間(setup time)與保:持時(shí)間(hold time)問題予以j奮正。本發(fā)明提供一種顯示驅(qū)動(dòng)器，內(nèi)嵌相位校正電路，可以隨工藝變異與工作電壓變化彈性地選擇所需要延遲時(shí)間，以將接收器的延遲偏移予以修正。
為解決上述問題，本發(fā)明提出一種相位校正電路，用以調(diào)校目標(biāo)電路。相位校正電路包括樣本產(chǎn)生器、相位調(diào)整器、旋轉(zhuǎn)寄存單元、檢測單元以及最佳化單元。樣本產(chǎn)生器產(chǎn)生時(shí)鐘樣本以及數(shù)據(jù)樣本給目標(biāo)電路。相位調(diào)整器接收目標(biāo)電路所輸出的第 一時(shí)鐘與第 一數(shù)據(jù)，并依控制數(shù)據(jù)調(diào)整第 一時(shí)鐘與第一數(shù)據(jù)二者之間的相位關(guān)系，以輸出第二時(shí)鐘與第二數(shù)據(jù)。旋轉(zhuǎn)寄存單元提供控制數(shù)據(jù)給相位調(diào)整器，并依據(jù)預(yù)定時(shí)序改變控制數(shù)據(jù)。檢測單元耦接至相位調(diào)整器，用以檢測第二時(shí)鐘與第二數(shù)據(jù)二者之間的相位關(guān)系，以輸出檢測結(jié)果。最佳化單元耦接至檢測單元與旋轉(zhuǎn)寄存單元，用以依據(jù)檢測結(jié)果，紀(jì)錄該旋轉(zhuǎn)寄存單元所輸出的各種控制數(shù)據(jù)，以從中擇一做為校正控制數(shù)據(jù)，并且控制旋轉(zhuǎn)寄存單元輸出校正控制數(shù)據(jù)給相位調(diào)整器。
本發(fā)明提出一種顯示驅(qū)動(dòng)器，包括接收器以及相位校正電路。接收器接收外部所提供的信號(hào)。相位校正電路內(nèi)嵌于顯示驅(qū)動(dòng)器，用以調(diào)校接收器。相位校正電路包括樣本產(chǎn)生器、相位調(diào)整器、旋轉(zhuǎn)寄存單元、檢測單元以及最佳化單元。樣本產(chǎn)生器產(chǎn)生時(shí)鐘樣本以及數(shù)據(jù)樣本給接收器。相位調(diào)整器接收接收器所輸出的第 一時(shí)鐘與第 一數(shù)據(jù)，并依控制數(shù)據(jù)調(diào)整第 一時(shí)鐘與第一數(shù)據(jù)二者之間的相位關(guān)系，以輸出第二時(shí)鐘與第二數(shù)據(jù)。旋轉(zhuǎn)寄存單元提供控制數(shù)據(jù)給相位調(diào)整器，并依據(jù)預(yù)定時(shí)序改變控制數(shù)據(jù)。檢測單元耦接至相位調(diào)整器，用以檢測第二時(shí)鐘與第二數(shù)據(jù)二者之間的相位關(guān)系，以輸出檢測結(jié)果。最佳化單元耦接至檢測單元與旋轉(zhuǎn)寄存單元，用以依據(jù)檢測結(jié)果紀(jì)錄旋轉(zhuǎn)寄存單元所輸出的各種控制數(shù)據(jù)，以從中擇一做為校正控制數(shù)據(jù)，并且控制旋轉(zhuǎn)寄存單元輸出校正控制數(shù)據(jù)給相位調(diào)整器。
本發(fā)明相位校正電路利用檢測單元檢測目標(biāo)電路的輸出，并依據(jù)檢測結(jié)果動(dòng)態(tài)選擇所需要延遲時(shí)間。因此，本發(fā)明可以動(dòng)態(tài)修正因延遲偏移所造成的設(shè)定時(shí)間與保持時(shí)間問題。
為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1A是說明數(shù)字信號(hào)的信號(hào)路徑。圖1B是說明圖1A中信號(hào)時(shí)序關(guān)系。
圖2A是說明傳統(tǒng)技術(shù)利用一組固定延遲緩沖器來修正數(shù)字信號(hào)偏移的方塊圖。
圖2B是說明圖2A中信號(hào)時(shí)序關(guān)系。
圖3是依照本發(fā)明實(shí)施例說明一種內(nèi)嵌有相位校正電路的集成電路方塊圖。
圖4是依照本發(fā)明另一實(shí)施例說明內(nèi)嵌有相位校正電路的集成電路方塊圖。
圖5是依照本發(fā)明說明一種相位校正電路的實(shí)施范例。
圖6是依照本發(fā)明實(shí)施例說明圖5相位校正電路的信號(hào)時(shí)序圖。
圖7A是依照本發(fā)明說明圖5中樣本產(chǎn)生器的實(shí)施范例。
圖7B是依照本發(fā)明說明圖5中樣本產(chǎn)生器的另一實(shí)施范例。
圖8是依照本發(fā)明說明圖5中差動(dòng)接口單元的實(shí)施范例。
圖9是依照本發(fā)明說明圖5中相位調(diào)整器的實(shí)施范例。
圖IO是依照本發(fā)明說明圖5中檢測單元的實(shí)施范例。
圖11是依據(jù)本發(fā)明說明另一種相位校正電路的實(shí)施范例。
圖12是依據(jù)本發(fā)明說明圖11中樣本產(chǎn)生器的實(shí)施范例。
圖13是依據(jù)本發(fā)明說明圖11中樣本產(chǎn)生器的另一實(shí)施范例。
圖14是依照本發(fā)明說明圖11中才僉測單元的實(shí)施范例。
附圖符號(hào)說明
110、 310、 410:發(fā)送器
120:信號(hào)^各徑
130、 320、 336、 420:接收器240:延遲緩沖器300、 400:顯示驅(qū)動(dòng)器
330、 430:相位校正電^各
331、 431、 531、 1110:樣本產(chǎn)生器
332、 337、 432、 532:相位調(diào)整器
333、 433、 533、 1130:檢測單元
334、 434、 534:最佳化單元335 、 435、 535:旋轉(zhuǎn)寄存單元436:選擇器520:目標(biāo)電路710、 1210:振蕩器720:樣本單元
721、 722、 1220、 1230:延遲器
730、 1310:差動(dòng)接口單元
810、 820:反相器
811—816、 821-826:電阻
900:延遲選擇器
911-916:延遲單元
921-926:開關(guān)
1010、 1410、 1423:觸發(fā)器
1020、 1420:比較器
1240:切換器
1421:與門
1422:或門。
具體實(shí)施例方式
圖3是依照本發(fā)明實(shí)施例說明一種內(nèi)嵌有相位校正電路的集成電路方塊圖。在此是以顯示驅(qū)動(dòng)器300代表說明內(nèi)嵌有相位校正電路的集成電路。顯示驅(qū)動(dòng)器300包含4妄口電3各(interface circuit) 310以及通道(channel)340,以接收來自發(fā)送器200的信號(hào)，并且驅(qū)動(dòng)顯示面板(未示出)。
接口電路310包括接收器320以及相位校正電路330。舉例來說，接收器320利用^^罷幅差動(dòng)信號(hào)傳ir (reduced swing differential signaling,RSDS)或是其它信號(hào)傳輸接口接收來自發(fā)送器200的信號(hào)。若有需要，接收器320亦將所接收的信號(hào)格式轉(zhuǎn)換為顯示驅(qū)動(dòng)器300內(nèi)部的信號(hào)格式。相位校正電路330包括樣本產(chǎn)生器331、副本接收器(replicate receiver) 336、副本相位調(diào)整器(replicate phase adjuster) 332、相位調(diào)整器337、旋轉(zhuǎn)寄存單元33、檢測單元333以及最佳化單元"4。相位校正電路"0接收目標(biāo)電路(例如接收器320)所輸出的時(shí)鐘與數(shù)據(jù)，并調(diào)整時(shí)鐘與數(shù)據(jù)二者之間的相位關(guān)系，以輸出經(jīng)調(diào)整后的時(shí)鐘與數(shù)據(jù)給下一級(jí)電路(例如信道340 )。副本接收器336的電路設(shè)計(jì)可以和接收器320相同，而副本相位調(diào)整器332 二者的電路設(shè)計(jì)可以與相位調(diào)整器337相同。由于副本接收器336和接收器320均配置在顯示驅(qū)動(dòng)器300內(nèi)，亦即二者是由相同工藝所制造出來的，因此二者的特性(包含信號(hào)的延遲偏移)幾乎相同。換句話說，副本接收器336與副本相位調(diào)整器332可以分別視為接收器320與相位調(diào)整器337的副本。
在校正階段，樣本產(chǎn)生器331產(chǎn)生時(shí)鐘樣本以及數(shù)據(jù)樣本給副本接收器336。副本接收器336便依據(jù)時(shí)鐘樣本以及數(shù)據(jù)樣本而輸出第一時(shí)鐘與第一數(shù)據(jù)給副本相位調(diào)整器332。副本相位調(diào)整器332依旋轉(zhuǎn)寄存單元335所提供的控制數(shù)據(jù)調(diào)整第一時(shí)鐘與第一數(shù)據(jù)二者之間的相位關(guān)系，以輸出第二時(shí)鐘與第二數(shù)據(jù)。旋轉(zhuǎn)寄存單元335依據(jù)預(yù)定時(shí)序產(chǎn)生控制數(shù)據(jù)，并且提供控制數(shù)據(jù)給副本相位調(diào)整器332與相位調(diào)整器337。檢測單元333耦接至副本相位調(diào)整器332。檢測單元"3檢測第二時(shí)鐘與第二數(shù)據(jù)二者之間的相位關(guān)系，以輸出檢測結(jié)果。最佳化單元334耦接至檢測單元333與旋轉(zhuǎn)寄存單元335。依據(jù)檢測單元333的檢測結(jié)果，最佳化單元334紀(jì)錄旋轉(zhuǎn)寄存單元335所輸出的各種控制數(shù)據(jù)，以從中擇一做為校正控制數(shù)據(jù)，并且控制旋轉(zhuǎn)寄存單元335輸出校正控制數(shù)據(jù)給副本相位調(diào)整器332與相位調(diào)整器337。相位校正電^各330的詳細(xì)實(shí)施方式容后詳述。
要注意的是，內(nèi)嵌有相位校正電路的集成電路的實(shí)施方式并不限于上述實(shí)施例。例如，圖4是依照本發(fā)明另一實(shí)施例說明內(nèi)嵌有相位校正電路的集成電路方塊圖。在此是以顯示驅(qū)動(dòng)器400代表說明內(nèi)嵌有相位校正電路的集成電路。顯示驅(qū)動(dòng)器400包括接口電路410以及信道440,以接收來自發(fā)送器200的信號(hào)，并且驅(qū)動(dòng)顯示面板(未繪示)。
接口電路410包括接收器420以及相位校正電路430。舉例來說，接收器420利用RSDS或是其它信號(hào)傳輸接口接收來自發(fā)送器200的信號(hào)。若有需要，接收器420亦可以將所接收的信號(hào)格式轉(zhuǎn)換為顯示驅(qū)動(dòng)器400內(nèi)部所需的其它信號(hào)格式。相位校正電路430內(nèi)嵌于顯示驅(qū)動(dòng)器400,用以調(diào)校目標(biāo)電路(例如接收器420)。相位校正電路430包括樣本產(chǎn)生器431、相位調(diào)整器432、旋轉(zhuǎn)寄存單元435、檢測單元433以及最佳化單元434。在顯示驅(qū)動(dòng)器400內(nèi)部，相位校正電路430接收接收器420所輸出的時(shí)鐘與數(shù)據(jù)，并調(diào)整時(shí)鐘與數(shù)據(jù)二者之間的相位關(guān)系，以輸出經(jīng)調(diào)整后的時(shí)鐘與數(shù)據(jù)給下一級(jí)電^各(例如信道440 )。
在校正階段，選擇器436將會(huì)輸出樣本產(chǎn)生器431所產(chǎn)生的時(shí)鐘樣本以及數(shù)據(jù)樣本給接收器420。接收器420便依據(jù)時(shí)鐘樣本以及數(shù)據(jù)樣本而輸出第一時(shí)鐘與第一數(shù)據(jù)給相位調(diào)整器432。相位調(diào)整器432接收接收器420所輸出的第一時(shí)鐘與第一數(shù)據(jù)，并依旋轉(zhuǎn)寄存單元435所提供的控制數(shù)據(jù)調(diào)整第一時(shí)鐘與第一數(shù)據(jù)二者之間的相位關(guān)系，以輸出第二時(shí)鐘與第二數(shù)據(jù)。旋轉(zhuǎn)寄存單元435依據(jù)預(yù)定時(shí)序改變控制數(shù)據(jù)，并且提供控制數(shù)據(jù)給相位調(diào)整器432。檢測單元433耦接至相位調(diào)整器432。檢測單元433檢測第二時(shí)鐘與第二數(shù)據(jù)二者之間的相位關(guān)系，以輸出檢測結(jié)果。最佳化單元434耦接至檢測單元433與旋轉(zhuǎn)寄存單元435。依據(jù)檢測單元433的檢測結(jié)果，最佳化單元434紀(jì)錄旋轉(zhuǎn)寄存單元435所輸出的各種控制數(shù)據(jù)，以從中擇一做為校正控制數(shù)據(jù)，并且控制旋轉(zhuǎn)寄存單元435輸出校正控制數(shù)據(jù)給相位調(diào)整器432。
相位校正電路330及/或430的操作將以圖5說明之。圖5的相位校正電路用以調(diào)校目標(biāo)電^各520。以圖3的實(shí)施例而言，目標(biāo)電路520可以視為圖3的副本接收器336。以圖4的實(shí)施例而言，目標(biāo)電路520可以視為圖4的接收器420。
請(qǐng)參照?qǐng)D5,此相位校正電路包括樣本產(chǎn)生器531、相位調(diào)整器532 、檢測單元533、最佳化單元534以及旋轉(zhuǎn)寄存單元5 35 ,其可以分別視為圖3的樣本產(chǎn)生器331、副本相位調(diào)整器332、檢測單元333、最佳化單元334以及旋轉(zhuǎn)寄存單元335 ,也可以分別視為圖4的樣本產(chǎn)生器431、相位調(diào)整器"2、檢測單元433、最佳化單元434以及旋轉(zhuǎn)寄存單元435。
圖6是依照本發(fā)明實(shí)施例說明圖5相位校正電路的信號(hào)時(shí)序圖。請(qǐng)同時(shí)參照?qǐng)D5與圖6,樣本產(chǎn)生器531產(chǎn)生時(shí)鐘樣本rs—clk以及數(shù)據(jù)樣本rs — data給目標(biāo)電路520。時(shí)鐘樣本rs—clk以及凄t據(jù)樣本rs_data經(jīng)過目標(biāo)電^各520內(nèi)部的信號(hào)路徑后，可能會(huì)使時(shí)鐘樣本rs—clk及/或數(shù)據(jù)樣本rs —data發(fā)生信號(hào)偏移。
旋轉(zhuǎn)寄存單元5 35提供控制數(shù)據(jù)DC—con[n: l]給相位調(diào)整器"2,并依據(jù)預(yù)定時(shí)序改變控制數(shù)據(jù)DC一con[n: 1]。例如，假設(shè)n=6(即控制數(shù)據(jù)DC —con [n: 1]有6位)，則旋轉(zhuǎn)寄存單元535可以依序輸出控制數(shù)據(jù)DC — con [n:l]為OOOOOlb、 000010b、 000100b、 001000b、 010000b、 100000b、 000001b、 00001 0b、...等。若以10進(jìn)位表示，則控制數(shù)據(jù)DC—con[n: l]依據(jù)預(yù)定時(shí)序改變?yōu)?、 2、4、 8、 16、 32、 1、 2、…。
相位調(diào)整器532可以接收目標(biāo)電路520所輸出的第一時(shí)鐘test—elk與第一數(shù)據(jù)test—data,并依控制數(shù)據(jù)DC—con[n: l]調(diào)整第一時(shí)鐘test — elk與第一數(shù)據(jù)test—data 二者之間的相位關(guān)系，以輸出第二時(shí)鐘elk—delay與第二數(shù)據(jù)data-delay。在一實(shí)施例中，假設(shè)相位調(diào)整器532不改變第一時(shí)鐘test — clk的相位(亦即test —elk = elk—delay),且依控制數(shù)據(jù)DC —con [n: 1]調(diào)整第一數(shù)據(jù)test-data的相位來做為第二數(shù)據(jù)data—delay。若控制數(shù)據(jù)DC —con[n:l] =1，則相位調(diào)整器532所輸出的第二數(shù)據(jù)data —delay譬如為圖6的波形data-delay (1)，若控制數(shù)據(jù)DC—con [n:l] = 2 (即00001 Ob )，則相位調(diào)整器532所輸出的第二數(shù)據(jù)data—delay譬如為圖6的波形data_delay(2)。以此類推，若控制數(shù)據(jù)DC_con [n: 1] = 32 (即100000b )，則相位調(diào)整器532所輸出的第二數(shù)據(jù)data-delay譬如為圖6的波形data—delay (32)。
檢測單元533耦接至相位調(diào)整器532以便接收第二時(shí)鐘clk_delay與第二數(shù)據(jù)data—delay。檢測單元533檢測第二時(shí)鐘elk-delay與第二數(shù)據(jù)data-delay 二者之間的相位關(guān)系，以輸出檢測結(jié)果detect — result。在此假設(shè)檢測單元533是依據(jù)第二時(shí)鐘clk_delay (本實(shí)施例中等同于第 一時(shí)鐘test-elk的相位)的上升緣來取樣第二數(shù)據(jù)data_delay。因此，若控制數(shù)據(jù)DC_con[n:l] = 2，則檢測單元533所取樣的第二數(shù)據(jù)data —delay (即圖6的波形data—delay (2))為「0」；若控制數(shù)據(jù)DC —con [n: 1] =8,則檢測單元533所耳又樣的第二數(shù)據(jù)data—delay (即圖6的波形data — delay (8))為「 1 J。依據(jù)樣本產(chǎn)生器531所產(chǎn)生的時(shí)鐘樣本rs —elk以及數(shù)據(jù)樣本rs-data 二者的相位關(guān)系，4企測單元533所取樣的第二數(shù)據(jù)data—delay理應(yīng)為「 1」。因此檢測單元533可以依據(jù)所取樣的第二數(shù)據(jù)data-delay來判斷相位調(diào)整器532的調(diào)整結(jié)果是否適當(dāng)，并依據(jù)上述判斷輸出檢測結(jié)果detect -resu 11 。
最佳化單元534耦接至檢測單元533與旋轉(zhuǎn)寄存單元535,用以依據(jù)檢測結(jié)果detect-result,紀(jì)錄旋轉(zhuǎn)寄存單元535所輸出的各種控制數(shù)據(jù)DC-con[n:l]，以從中擇一做為校正控制數(shù)據(jù)，并且控制旋轉(zhuǎn)寄存單元535輸出此一校正控制數(shù)據(jù)給相位調(diào)整器532。例如，旋轉(zhuǎn)寄存單元535所輸出的控制數(shù)據(jù)DC — con [n: l]依循1、 2、 4、 8、 16、 32、 1、 2…的次序不斷變換。最佳化單元534通過檢測結(jié)果detect — result可以判斷出當(dāng)控制數(shù)據(jù)DC —con[n: l]為4、 8、 16時(shí)，相位調(diào)整器532的調(diào)整結(jié)果是適當(dāng)?shù)?。因此，最佳化單?34可以從4、 8、 16中擇一做為校正控制數(shù)據(jù)(例如選擇中間值「 8」)，并且藉由信號(hào)Optimal-signal控制旋轉(zhuǎn)寄存單元535輸出校正控制數(shù)據(jù)「 8」(即DC-Con[n: 1] = 001000b)給相位調(diào)整器532。因此，相位調(diào)整器532可以依校正控制數(shù)據(jù)「 8」(控制數(shù)據(jù)DC—con[n: 1])調(diào)整目標(biāo)電路520所輸出的第一時(shí)鐘test-clk與第一數(shù)據(jù)test-data二者之間的相位關(guān)系，以輸出第二時(shí)鐘clk一delay與第二數(shù)據(jù)data —delay (參照?qǐng)D6的test — clk與data—delay (8)的波形)。
圖7A是依照本發(fā)明說明圖5中樣本產(chǎn)生器531的實(shí)施范例。樣本產(chǎn)生器531可以包括振蕩器710、樣本單元720以及差動(dòng)接口單元730。振蕩器710提供時(shí)鐘樣本o-clk給樣本單元720。樣本單元720依據(jù)時(shí)鐘樣本O-clk輸出時(shí)鐘樣本p-clk與數(shù)據(jù)樣本p—data給差動(dòng)接口單元730。差動(dòng)接口單元730將樣本單元720所輸出的時(shí)鐘樣本p-clk與數(shù)據(jù)樣本p-data轉(zhuǎn)換成時(shí)鐘樣本rs-clk以及^:據(jù)樣本rs—data。在此樣本單元720可能包含延遲器721。此實(shí)施例中，樣本單元720是將時(shí)鐘樣本o-clk直接輸出做為時(shí)鐘樣本p—clk,并且將時(shí)鐘樣本o—clk通過延遲器721做為數(shù)據(jù)樣本p-data。
然而，樣本單元720的實(shí)施方式并不限于此。例如，圖7B是依照本發(fā)明說明圖5中樣本產(chǎn)生器531的另一實(shí)施范例。在此實(shí)施例中，樣本單元720可能包含延遲器722。樣本單元720是將時(shí)鐘樣本o_clk直接輸出做為數(shù)據(jù)樣本p-data,并且將時(shí)鐘樣本o-clk通過延遲器722做為時(shí)鐘樣本p-clk。
上述差動(dòng)接口單元730可以將樣本單元720所輸出的時(shí)鐘樣本p-clk與數(shù)據(jù)樣本p-data轉(zhuǎn)換成符合低擺幅差動(dòng)信號(hào)傳輸(reduced swingdifferential signaling, RSDS)或是其它信號(hào)傳輸接口的信號(hào)。當(dāng)然，差動(dòng)接口單元730亦可能被省略，使得樣本產(chǎn)生器531將樣本單元720所輸出的時(shí)鐘樣本p-clk與數(shù)據(jù)樣本p-data直接輸出做為時(shí)鐘樣本rs —elk以及數(shù)據(jù)樣本rs —data。
圖8是依照本發(fā)明說明圖5中差動(dòng)接口單元730的實(shí)施范例。差動(dòng)接口單元730包括反相器810與820,以及電阻811、 812、 813、 814、 815、 816、821、 822、 823、 824、 825與826。反相器810的輸入端接收時(shí)鐘樣本p—elk,而反相器820的輸入端接收數(shù)據(jù)樣本p-data。電阻811-813串聯(lián)于時(shí)鐘樣本p_clk與接地電壓之間，其中，電阻812與813之間的共同接點(diǎn)耦接參考電壓VDC,而電阻811與812之間的共同接點(diǎn)可以輸出信號(hào)rs —c。電阻814-816串聯(lián)于反相器810的輸出端與接地電壓之間，其中，電阻815與816之間的共同接點(diǎn)耦接參考電壓VDC,而電阻814與815之間的共同接點(diǎn)可以輸出信號(hào)rs-cB。信號(hào)rs —c與信號(hào)rs—cB即為差動(dòng)接口單元730所輸出的時(shí)鐘樣本rs — clk。另外，電阻821-823串聯(lián)于數(shù)據(jù)樣本p—data與接地電壓之間，其中電阻822與823之間的共同接點(diǎn)耦接參考電壓VDC，而電阻821與822之間的共同接點(diǎn)可以輸出信號(hào)rs_d。電阻824-826串聯(lián)于反相器820的輸出端與接地電壓之間，其中，電阻825與826之間的共同接點(diǎn)耦接參考電壓VDC,而電阻824與825之間的共同接點(diǎn)可以輸出信號(hào)rs-dB。信號(hào)rs-d與信號(hào)rs-dB即為差動(dòng)接口單元730所輸出的數(shù)據(jù)樣本rs—data。
延續(xù)前述范例的假設(shè)，在此亦假設(shè)控制數(shù)據(jù)DC-con[n: 1]為6位數(shù)據(jù)(即DC—con[6: 1])。圖9是依照本發(fā)明說明圖5中相位調(diào)整器5 32的實(shí)施范例。相位調(diào)整器532包括延遲選擇器900,用以接收目標(biāo)電路520所輸出的第一數(shù)據(jù)test — data,并依該控制數(shù)據(jù)DC—con[6: l]延遲第一數(shù)據(jù)test—data,以輸出為第二數(shù)據(jù)data-delay。在本實(shí)施例中，相位調(diào)整器532是將目標(biāo)電路520所輸出的第一時(shí)鐘test —elk直接輸出做為第二時(shí)鐘elk-delay,并且通過延遲選擇器900調(diào)整目標(biāo)電路520所輸出第一數(shù)據(jù)test-data的相位。
請(qǐng)參照?qǐng)D9，延遲選擇器900包括延遲單元串以及開關(guān)921、 922 、 923、924、 925、 926。延遲單元串由延遲單元911 、 912、 913、 914、 915及916相互串接所形成。其中，延遲單元串的第一個(gè)延遲單元911的輸入端接收目標(biāo)電路520所輸出第一數(shù)據(jù)test-data。開關(guān)921的第一端接收第一數(shù)據(jù)test—data。開關(guān)922、 923、 924、 925與926的第一端分別耦接至延遲器912-915的輸出端。開關(guān)921-926的第二端相互連接以便輸出第二數(shù)據(jù)data_delay。開關(guān)921-926分別受控于控制數(shù)據(jù)DC—con [6: l]的其中一個(gè)位(即DC—con [1]、DC一con[2]、 DC—con[3]、 DC一con[4]、 DC—con[5]或DC—con[6]),而使開關(guān)921-926其中之一導(dǎo)通，以輸出第二數(shù)據(jù)data-delay。因此，藉由控制數(shù)據(jù)DC —con[6: l]可以調(diào)整第二數(shù)據(jù)data —delay與第二時(shí)鐘elk—delay 二者之間的相位關(guān)系。
相位調(diào)整器532的實(shí)施方式不應(yīng)被限定為圖9所示，所屬領(lǐng)域具有通常知識(shí)者亦可以其它方式實(shí)現(xiàn)相位調(diào)整器532。例如，將延遲選擇器改耦接于第一時(shí)鐘test_clk與第二時(shí)鐘elk—delay之間，使得延遲選擇器依控制數(shù)據(jù)DCLcon[6:l]延遲目標(biāo)電路所輸出的第一時(shí)鐘test_clk,以獲得第二時(shí)鐘clk_delay。另外，亦可將第一數(shù)據(jù)test-data直接輸出做為第二數(shù)據(jù)data—delay。
圖IO是依照本發(fā)明說明圖5中檢測單元533的實(shí)施范例。在本實(shí)施例中，檢測單元5 33包括觸發(fā)器1010以及比較器1020。觸發(fā)器IOIO依據(jù)第二時(shí)鐘clk_delay鎖存第二數(shù)據(jù)data —delay。比較器1020檢查觸發(fā)器1010所鎖存的數(shù)據(jù)是否正確，以輸出檢測結(jié)果detect-result。依據(jù)前述樣本產(chǎn)生器531所產(chǎn)生的時(shí)鐘樣本rs-clk以及數(shù)據(jù)樣本rs-data 二者的相位關(guān)系，比較器1020可以比較觸發(fā)器1010所鎖存的第二數(shù)據(jù)data —delay是否為「1」。因此檢測單元533可以依據(jù)所鎖存的第二數(shù)據(jù)data-delay來判斷相位調(diào)整器532的調(diào)整結(jié)果是否適當(dāng)，并依據(jù)上述判斷輸出檢測結(jié)果detect-result。
上述比較器1020可以與門(未示出)實(shí)施之。其中，與門的第一輸入端耦接至觸發(fā)器101Q的輸出端，與門的第二輸入端接收一邏輯值(在此為邏輯rl」)，而其輸出端輸出^r測結(jié)果detect — result。當(dāng)然，上述比較器1020的實(shí)施方式并不限于此。
本發(fā)明的實(shí)施方式并不限于上述所示。例如，圖ll是依據(jù)本發(fā)明說明另一種相位校正電路的實(shí)施范例。圖ll所示的實(shí)施方式類似于圖5的實(shí)施范例，因此不再贅述相同部分。與圖5的實(shí)施范例相較，圖11的檢測單元1130是依據(jù)第二時(shí)鐘c 1 k _de 1 ay與第二數(shù)據(jù)da t a - de 1 ay 二者之間的相位關(guān)系，更輸出樣本設(shè)定信號(hào)setup —result給樣本產(chǎn)生器1110;以及樣本產(chǎn)生器1110更依據(jù)才羊本設(shè)定信號(hào)setup—result調(diào)整數(shù)據(jù)樣本rs—data的相位。例如，當(dāng)樣本設(shè)定信號(hào)setup_result為邏輯「 0」時(shí)，樣本產(chǎn)生器1110所產(chǎn)生的時(shí)鐘樣本r s - c 1 k以及數(shù)據(jù)樣本r s - d a t a的相位關(guān)系是符合系統(tǒng)本身所設(shè)定的設(shè)定時(shí)間(setup time)關(guān)系；當(dāng)樣本設(shè)定信號(hào)setup—result為邏輯r 1」時(shí)，樣本產(chǎn)生器1110所產(chǎn)生的時(shí)鐘樣本rs-clk以及數(shù)據(jù)樣本rs-data的相位關(guān)系是符合系統(tǒng)本身所設(shè)定的保持時(shí)間(hold time)關(guān)系。
在此假設(shè)樣本設(shè)定信號(hào)setup-result的初始值為邏輯「 Q」，此時(shí)為r設(shè)定時(shí)間」測試4莫式。由于樣本i殳定信號(hào)setup—result為邏輯「 0」，樣本產(chǎn)生器1110產(chǎn)生符合系統(tǒng)「設(shè)定時(shí)間」關(guān)系的時(shí)鐘樣本rs_clk以及數(shù)據(jù)樣本rs-data。時(shí)鐘樣本rs — clk以及數(shù)據(jù)樣本rs—data經(jīng)過目標(biāo)電路520會(huì)產(chǎn)生第一時(shí)鐘test — elk與第一數(shù)據(jù)test-data。旋轉(zhuǎn)寄存單元5"輸出循環(huán)的控制數(shù)據(jù)DC_con[n: 1]給相位調(diào)整器532。相位調(diào)整器5 32受控制數(shù)據(jù)DC-con [n: l]的控制，以決定第二時(shí)鐘elk—delay與第二數(shù)據(jù)data — delay的延遲時(shí)間。檢測單元1130檢測第二時(shí)鐘clk_delay與第二數(shù)據(jù)data—delay二者之間的相位關(guān)系，以判定可否鎖存到正確的數(shù)據(jù)。隨著控制數(shù)據(jù)DC-con[n: l]的改變，當(dāng)檢測單元1130可以鎖存到正確的數(shù)據(jù)時(shí)，檢測單元1130便輸出樣本設(shè)定信號(hào)setup_result為邏輯「 1」給樣本產(chǎn)生器1110,此時(shí)相位4交正電路將開始進(jìn)行「保持時(shí)間」測試。
當(dāng)樣本設(shè)定信號(hào)set叩-result為邏輯「 1」，此時(shí)為「保持時(shí)間」測試模式。由于樣本設(shè)定信號(hào)setup-result為邏輯「 1」，樣本產(chǎn)生器1110產(chǎn)生符合系統(tǒng)「保持時(shí)間」關(guān)系的時(shí)鐘樣本rs-clk以及數(shù)據(jù)樣本rs-data。旋轉(zhuǎn)寄存單元535輸出循環(huán)的控制數(shù)據(jù)DC—con[n: l]給相位調(diào)整器5 32。相位調(diào)整器532受控制數(shù)據(jù)DC — con [n: l]的控制，以決定第二時(shí)鐘clk_delay與第二數(shù)據(jù)data-delay的延遲時(shí)間。檢測單元1130 4全測第二時(shí)鐘clk_delay與第二數(shù)據(jù)data-delay 二者之間的相位關(guān)系，以判定可否鎖存到正確的數(shù)據(jù)。
當(dāng)^r測單元1130第一次鎖存到正確的數(shù)據(jù)時(shí)，檢測單元1130輸出檢測結(jié)果detect-result由邏輯「 0」轉(zhuǎn)變?yōu)檫壿嫛?1」，使得最佳化單元534內(nèi)部計(jì)數(shù)器計(jì)數(shù)一次，同時(shí)最佳化單元534內(nèi)部寄存器會(huì)記錄此時(shí)的控制數(shù)據(jù)DC — con [n: 1]的值。之后，最佳化單元534不再隨著檢測結(jié)果detect —resul t改變其內(nèi)部寄存器的值。
旋轉(zhuǎn)寄存單元535會(huì)循環(huán)地改變控制數(shù)據(jù)DC-con [n: l]的值。當(dāng)控制數(shù)據(jù)DC—con [n: 1 ]改變狀態(tài)時(shí)，檢測單元1130所輸出的檢測結(jié)果de t ec t — resu 11會(huì)由邏輯「 1」轉(zhuǎn)變?yōu)檫壿嫛?0」，然后再依據(jù)是否鎖存到正確數(shù)據(jù)來決定是否再次將4企測結(jié)果detect — result由邏輯「 0」轉(zhuǎn)變?yōu)檫壿媟 1」。因此當(dāng)檢測單元1130連續(xù)一企測到第二時(shí)鐘elk —delay與第二數(shù)據(jù)data — delay 二者之間的相位關(guān)系足以鎖存到正確數(shù)據(jù)時(shí)，隨著控制數(shù)據(jù)DC-Con[n: l]的循環(huán)改變，才全測結(jié)果detect — result亦會(huì)呈現(xiàn)「0」、「1」、r 0」、「1」…的變化。最佳化單元534內(nèi)部計(jì)數(shù)器亦會(huì)計(jì)數(shù)檢測結(jié)果detect — result的變化，直到檢測結(jié)果detect-result保持邏輯「0」。因此，最佳化單元534內(nèi)部計(jì)數(shù)器所記錄的值即為通過檢測的控制數(shù)據(jù)DC—con [n: l]筆數(shù)。
由于旋轉(zhuǎn)寄存單元535會(huì)循環(huán)地改變控制數(shù)據(jù)DC—con[n: l]的值，因此當(dāng)控制數(shù)據(jù)DC —con[n: l]的值再一次輪回至相同于最佳化單元534內(nèi)部寄存器所記錄的值時(shí)，由于最佳化單元534內(nèi)部計(jì)數(shù)器所記錄的值即為通過檢測的控制數(shù)據(jù)DC—con [n: l]筆數(shù)，因此當(dāng)控制數(shù)據(jù)DC—con [n: l]再改變「最佳化單元534內(nèi)部計(jì)數(shù)器的值/2」次時(shí)，最佳化單元534藉由信號(hào)Optimal — signal控制旋轉(zhuǎn)寄存單元535保持所輸出的控制數(shù)據(jù)DC—con[n: 1]而不再循環(huán)改變。
若以圖6為例，當(dāng)控制數(shù)據(jù)DC-con[n: l]的值為4時(shí)，檢測單元1130第一次鎖存到正確的數(shù)據(jù)。于是，檢測單元1130輸出檢測結(jié)果detect — result由邏輯「 0」轉(zhuǎn)變?yōu)檫壿嫛?1」，使得最佳化單元534內(nèi)部計(jì)數(shù)器計(jì)數(shù)一次，同時(shí)最佳化單元534內(nèi)部寄存器會(huì)記錄此時(shí)的控制數(shù)據(jù)DC_con[n: l]的值為4。接下來當(dāng)控制數(shù)據(jù)DC—con[n: 1] = 8、 16時(shí)，4全測結(jié)果detect — result為邏輯「 1」。當(dāng)控制數(shù)據(jù)DC—con[n: 1] = 32時(shí)，檢測結(jié)果detect — result為邏輯「0」。此表示控制數(shù)據(jù)DC—con[n: 1] =4、 8、 16等三筆數(shù)據(jù)可以使相位調(diào)整器532輸出適當(dāng)相位關(guān)系，所以此時(shí)最佳化單元534內(nèi)部計(jì)數(shù)器所記錄的值即為3。旋轉(zhuǎn)寄存單元535會(huì)循環(huán)地改變控制數(shù)據(jù)DC—con[n:l]的值，當(dāng)控制數(shù)據(jù)DC—con[n: l]再一次改變?yōu)?時(shí)(相同于最佳化單元5 34內(nèi)部寄存器所記錄的值)，因此最佳化單元534從控制數(shù)據(jù)DC — con [n:l]M起算，等控制數(shù)據(jù)DC_con [n:l]再改變「3/2」次時(shí)(相當(dāng)于將最佳化單元534內(nèi)部計(jì)數(shù)器的計(jì)數(shù)值右移1位，因此3/2=1 ),亦即當(dāng)控制數(shù)據(jù)DC_con[n: l]再一次改變?yōu)?時(shí)，最佳化單元534藉由信號(hào)Optimal-signal控制旋轉(zhuǎn)寄存單元5"保持輸出控制數(shù)據(jù)DC-con [n: 1]為8而不再循環(huán)改變。
圖12是依據(jù)本發(fā)明說明圖11中樣本產(chǎn)生器1110的實(shí)施范例。樣本產(chǎn)生器1110包括振蕩器1210、第一延遲器1220、第二延遲器1230以及切換器1240。振蕩器1210提供時(shí)鐘樣本rs — clk。第一延遲器1220與第二延遲器1230各自接收并延遲時(shí)鐘樣本rs-clk。切換器1240依據(jù)樣本設(shè)定信號(hào)setup—result的控制，選擇將第一延遲器1220與第二延遲器lUO 二者之一的輸出做為數(shù)據(jù)樣本rs—data。
考量系統(tǒng)信號(hào)規(guī)格，亦可配置信號(hào)轉(zhuǎn)換電路于樣本產(chǎn)生器1110中。例如，圖13是依據(jù)本發(fā)明說明圖11中樣本產(chǎn)生器1110的另一實(shí)施范例。樣本產(chǎn)生器1110包括振蕩器1210、第一延遲器1220、第二延遲器1230、切換器1240以及差動(dòng)接口單元1310。振蕩器1210提供原始時(shí)鐘p-clk。第一延遲器1220與第二延遲器1230各自接收并延遲原始時(shí)鐘p-clk。切換器12"依據(jù)樣本設(shè)定信號(hào)setup—result的控制，選擇將第一延遲器12"與第二延遲器l230據(jù)p—data。差動(dòng)接口單元1310可以將原始時(shí)鐘p-clk與原始數(shù)據(jù)p—data分別轉(zhuǎn)換為差動(dòng)模式的時(shí)鐘樣本rs_clk與數(shù)據(jù)樣本rs—data。上述時(shí)鐘樣本rs_clk與數(shù)據(jù)樣本rs —data可以是符合低擺幅差動(dòng)信號(hào)傳輸(reduced swing differential signaling, RSDS )或是其它信號(hào)傳輸接口的信號(hào)。圖8所示的電路亦可以做為差動(dòng)接口單元1310的實(shí)施范例。
圖14是依照本發(fā)明說明圖11中檢測單元1130的實(shí)施范例。在本實(shí)施例中，；險(xiǎn)測單元1130包括觸發(fā)器1410以及比較器1420。觸發(fā)器1410依據(jù)第二時(shí)鐘elk—delay鎖存第二數(shù)據(jù)data —delay。比較器1420檢查觸發(fā)器1410所鎖存的數(shù)據(jù)是否正確，以輸出檢測結(jié)果detect —result以及樣本設(shè)定信號(hào)set叩-result。依l居前述才羊本產(chǎn)生器1110所產(chǎn)生的時(shí)鐘樣本rs —elk以及數(shù)據(jù)樣本rs —data 二者的相位關(guān)系，比較器1420可以比較觸發(fā)器1410所鎖存的第二數(shù)據(jù)data—delay是否為r U。因此檢測單元1130可以依據(jù)所鎖存的第二數(shù)據(jù)data-delay來判斷相位調(diào)整器532的調(diào)整結(jié)果是否適當(dāng)，并依據(jù)上述判斷輸出4全測結(jié)果detect — result以及樣本設(shè)定信號(hào)set叩—result。
比較器1420包括與門1421、或門1422以及第二觸發(fā)器1423。與門1421的第一輸入端耦接至觸發(fā)器1410的輸出端，與門1421的第二輸入端接收一邏輯值(在此為邏輯r 1」)，而其輸出端輸出檢測結(jié)果detect-result?；蜷T1422的第一輸入端接收第二時(shí)鐘clk-delay。第二觸發(fā)器1423的觸發(fā)端耦接至或門1422的輸出端。第二觸發(fā)器1423的輸入端耦接至與門1421的輸出端。第二觸發(fā)器1423的輸出端耦接至或門1422的第二輸入端。其中，第二觸發(fā)器1423的輸出端輸出樣本"i殳定信號(hào)setup-result給樣本產(chǎn)生器1110,使得樣本產(chǎn)生器1110還依據(jù)樣本設(shè)定信號(hào)setup—result調(diào)整數(shù)據(jù)樣本rs_data及/或時(shí)鐘樣本rs—elk的相位。
綜上所述，上述實(shí)施例中相位校正電路利用檢測單元檢測目標(biāo)電路的輸出，并依據(jù)檢測結(jié)果動(dòng)態(tài)選擇所需要延遲時(shí)間。因此，上述實(shí)施例可以動(dòng)態(tài)修正因延遲偏移所造成的設(shè)定時(shí)間與保持時(shí)間問題。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視本發(fā)明的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種相位校正電路，用以調(diào)校一目標(biāo)電路，包括樣本產(chǎn)生器，用以產(chǎn)生一時(shí)鐘樣本以及一數(shù)據(jù)樣本給該目標(biāo)電路；相位調(diào)整器，用以接收該目標(biāo)電路所輸出的一第一時(shí)鐘與一第一數(shù)據(jù)，并依一控制數(shù)據(jù)調(diào)整該第一時(shí)鐘與該第一數(shù)據(jù)二者之間的相位關(guān)系，以輸出一第二時(shí)鐘與一第二數(shù)據(jù)；旋轉(zhuǎn)寄存單元，用以提供該控制數(shù)據(jù)給該相位調(diào)整器，并依據(jù)一預(yù)定時(shí)序改變?cè)摽刂茢?shù)據(jù)；檢測單元，耦接至該相位調(diào)整器，用以檢測該第二時(shí)鐘與該第二數(shù)據(jù)二者之間的相位關(guān)系，以輸出一檢測結(jié)果；以及最佳化單元，耦接至該檢測單元與該旋轉(zhuǎn)寄存單元，用以依據(jù)該檢測結(jié)果，紀(jì)錄該旋轉(zhuǎn)寄存單元所輸出的各種該控制數(shù)據(jù)，以從中擇一做為一校正控制數(shù)據(jù)，并且控制該旋轉(zhuǎn)寄存單元輸出該校正控制數(shù)據(jù)給該相位調(diào)整器。
2. 如權(quán)利要求1所述的相位校正電路，其中，該檢測單元依據(jù)該第二時(shí) 鐘與該第二數(shù)據(jù)二者之間的相位關(guān)系，還輸出一樣本設(shè)定信號(hào)給該樣本產(chǎn)生器；以及該樣本產(chǎn)生器更依據(jù)該樣本設(shè)定信號(hào)調(diào)整該數(shù)據(jù)樣本的相位。
3. 如權(quán)利要求2所述的相位校正電路，其中，該樣本產(chǎn)生器包括 振蕩器，用以提供該時(shí)鐘樣本；第一延遲器，用以接收并延遲該時(shí)鐘樣本； 第二延遲器，用以接收并延遲該時(shí)鐘樣本；以及切換器，依據(jù)該樣本設(shè)定信號(hào)的控制，選擇將該第一延遲器與該第二延 遲器二者之一的輸出做為該數(shù)據(jù)樣本。
4. 如權(quán)利要求2所述的相位校正電路，其中，該樣本產(chǎn)生器包括 振蕩器，用以提供一原始時(shí)鐘；第一延遲器，用以接收并延遲該原始時(shí)鐘； 第二延遲器，用以接收并延遲該原始時(shí)鐘；切換器，依據(jù)該樣本設(shè)定信號(hào)的控制，選擇將該第一延遲器與該第二延 遲器二者之一的輸出做為一原始數(shù)據(jù)；以及差動(dòng)接口單元，用以將該原始時(shí)鐘與該原始數(shù)據(jù)分別轉(zhuǎn)換為差動(dòng)模式的該時(shí)鐘樣本與該^:據(jù)樣本。
5. 如權(quán)利要求1所述的相位校正電路，其中，該相位調(diào)整器包括延遲選擇器，用以接收該目標(biāo)電路所輸出的該第一數(shù)據(jù)，并依該控制數(shù)據(jù)延遲該第一數(shù)據(jù)，以輸出為該第二數(shù)據(jù)；其中，該第二時(shí)鐘為該第一時(shí)鐘。
6. 如權(quán)利要求5所述的相位校正電路，其中，該延遲選擇器包括延遲單元串，由多個(gè)延遲單元相互串接所形成，其中，該延遲單元串的第一個(gè)延遲單元的輸入端接收該第一數(shù)據(jù)；以及多個(gè)開關(guān)，所述開關(guān)的第一端與所述延遲單元的輸出端為一對(duì)一相互連接，其中，受控于該控制數(shù)據(jù)而使所述開關(guān)其中之一導(dǎo)通，以輸出該第二數(shù)據(jù)。
7. 如權(quán)利要求1所述的相位校正電路，其中，該相位調(diào)整器包括延遲選擇器，用以接收該目標(biāo)電路所輸出的該第一時(shí)鐘，并依該控制數(shù)據(jù)延遲該第一時(shí)鐘，以輸出為該第二時(shí)鐘；其中，該第二數(shù)據(jù)為該第一數(shù)據(jù)。
8. 如權(quán)利要求1所述的相位校正電路，其中，該檢測單元包括觸發(fā)器，用以依據(jù)該第二時(shí)鐘鎖存該第二數(shù)據(jù)；以及比較器，用以檢查該觸發(fā)器所鎖存的數(shù)據(jù)是否正確，以輸出該檢測結(jié)果。
9. 如權(quán)利要求8所述的相位校正電路，其中，該比較器包括與門，其第一輸入端耦接至該觸發(fā)器的輸出端，其第二輸入端接收一邏輯值，而其輸出端輸出該檢測結(jié)果。
10. 如權(quán)利要求9所述的相位校正電路，其中，該比較器更包括或門，其第一輸入端接收該第二時(shí)鐘；以及第二觸發(fā)器，其觸發(fā)端耦接至該或門的輸出端，其輸入端耦接至該與門的輸出端，其輸出端耦接至該或門的第二輸入端；其中，該第二觸發(fā)器的輸出端輸出一樣本設(shè)定信號(hào)給該樣本產(chǎn)生器；以及該樣本產(chǎn)生器更依據(jù)該樣本設(shè)定信號(hào)調(diào)整該數(shù)據(jù)樣本的相位。
11. 一種顯示驅(qū)動(dòng)器，包括接收器，用以接收外部所提供的信號(hào)；以及相位校正電路，內(nèi)嵌于該顯示驅(qū)動(dòng)器，用以調(diào)校該接收器，其中，該相位校正電^各包括樣本產(chǎn)生器，用以產(chǎn)生一時(shí)鐘樣本以及一數(shù)據(jù)樣本給該接收器；相位調(diào)整器，用以接收該接收器所輸出的 一第 一時(shí)鐘與 一第 一數(shù)據(jù)，并依一控制數(shù)據(jù)調(diào)整該第一時(shí)鐘與該第一數(shù)據(jù)二者之間的相位關(guān)系，以輸出一第二時(shí)鐘與一第二數(shù)據(jù)；旋轉(zhuǎn)寄存單元，用以提供該控制數(shù)據(jù)給該相位調(diào)整器，并依據(jù)一預(yù)定時(shí)序改變?cè)摽刂茢?shù)據(jù)；檢測單元，耦接至該相位調(diào)整器，用以檢測該第二時(shí)鐘與該第二數(shù)據(jù)二者之間的相位關(guān)系，以輸出一檢測結(jié)果；以及最佳化單元，耦接至該檢測單元與該旋轉(zhuǎn)寄存單元，用以依據(jù)該檢測結(jié)果，紀(jì)錄該旋轉(zhuǎn)寄存單元所輸出的各種該控制數(shù)據(jù)，以從中擇一做為一校正控制數(shù)據(jù)，并且控制該旋轉(zhuǎn)寄存單元輸出該校正控制數(shù)據(jù)給該相位調(diào)整器。
12. 如權(quán)利要求11所述的顯示驅(qū)動(dòng)器，其中，該檢測單元依據(jù)該第二時(shí)鐘與該第二數(shù)據(jù)二者之間的相位關(guān)系，還輸出一樣本設(shè)定信號(hào)給該樣本產(chǎn)生器；以及該樣本產(chǎn)生器更依據(jù)該樣本設(shè)定信號(hào)調(diào)整該數(shù)據(jù)樣本的相位。
13. 如權(quán)利要求12所述的顯示驅(qū)動(dòng)器，其中，該樣本產(chǎn)生器包括振蕩器，用以提供該時(shí)鐘樣本；第一延遲器，用以接收并延遲該時(shí)鐘樣本；第二延遲器，用以接收并延遲該時(shí)鐘樣本；以及切換器，依據(jù)該樣本設(shè)定信號(hào)的控制，選擇將該第一延遲器與該第二延遲器二者之一 的輸出做為該數(shù)據(jù)樣本。
14. 如權(quán)利要求12所述的顯示驅(qū)動(dòng)器，其中，該樣本產(chǎn)生器包括振蕩器，用以提供一原始時(shí)鐘；第一延遲器，用以接收并延遲該原始時(shí)鐘；第二延遲器，用以接收并延遲該原始時(shí)鐘；切換器，依據(jù)該樣本設(shè)定信號(hào)的控制，選擇將該第一延遲器與該第二延遲器二者之一的輸出做為一原始數(shù)據(jù)；以及差動(dòng)接口單元，用以將該原始時(shí)鐘與該原始數(shù)據(jù)分別轉(zhuǎn)換為差動(dòng)模式的該時(shí)鐘樣本與該數(shù)據(jù)樣本。
15. 如權(quán)利要求11所述的顯示驅(qū)動(dòng)器，其中，該相位調(diào)整器包括延遲選擇器，用以接收該接收器所輸出的該第一數(shù)據(jù)，并依該控制數(shù)據(jù)延遲該第一數(shù)據(jù)，以輸出為該第二數(shù)據(jù)；其中，該第二時(shí)鐘為該第一時(shí)鐘。
16. 如權(quán)利要求15所述的顯示驅(qū)動(dòng)器，其中，該延遲選擇器包括延遲單元串，由多個(gè)延遲單元相互串接所形成，其中，該延遲單元串的第一個(gè)延遲單元的輸入端接收該第一數(shù)據(jù)；以及多個(gè)開關(guān)，所述開關(guān)的第一端與所述延遲單元的輸出端為一對(duì)一相互連接，其中，受控于該控制數(shù)據(jù)而使所述開關(guān)其中之一導(dǎo)通，以輸出該第二數(shù)據(jù)。
17. 如權(quán)利要求11所述的顯示驅(qū)動(dòng)器，其中，該相位調(diào)整器包括延遲選擇器，用以接收該接收器所輸出的該第一時(shí)鐘，并依該控制數(shù)據(jù)延遲該第一時(shí)鐘，以輸出為該第二時(shí)鐘；其中，該第二數(shù)據(jù)為該第一數(shù)據(jù)。
18. 如權(quán)利要求11所述的顯示驅(qū)動(dòng)器，其中，該檢測單元包括觸發(fā)器，用以依據(jù)該第一時(shí)鐘鎖存該第二數(shù)據(jù)；以及比較器，用以檢查該觸發(fā)器所鎖存的數(shù)據(jù)是否正確，以輸出該檢測結(jié)果。
19. 如權(quán)利要求18所述的顯示驅(qū)動(dòng)器，其中，該比較器包括與門，其第一輸入端耦接至該觸發(fā)器的輸出端，其第二輸入端接收一邏輯值，而其輸出端輸出該檢測結(jié)果。
20. 如權(quán)利要求19所述的顯示驅(qū)動(dòng)器，其中，該比較器還包括或門，其第一輸入端接收該第二時(shí)鐘；以及第二觸發(fā)器，其觸發(fā)端耦接至該或門的輸出端，其輸入端耦接至該與門的輸出端，其輸出端耦接至該或門的第二輸入端；其中，該第二觸發(fā)器的輸出端輸出 一樣本設(shè)定信號(hào)給該樣本產(chǎn)生器；以及該樣本產(chǎn)生器更依據(jù)該樣本設(shè)定信號(hào)調(diào)整該數(shù)據(jù)樣本的相位。
全文摘要
一種相位校正電路，包括樣本產(chǎn)生器、相位調(diào)整器、旋轉(zhuǎn)寄存單元、檢測單元以及最佳化單元。樣本產(chǎn)生器產(chǎn)生時(shí)鐘樣本以及數(shù)據(jù)樣本給目標(biāo)電路。相位調(diào)整器依控制數(shù)據(jù)調(diào)整目標(biāo)電路所輸出的第一時(shí)鐘與第一數(shù)據(jù)二者之間的相位關(guān)系，以輸出第二時(shí)鐘與第二數(shù)據(jù)。旋轉(zhuǎn)寄存單元提供控制數(shù)據(jù)給相位調(diào)整器。檢測單元檢測第二時(shí)鐘與第二數(shù)據(jù)二者之間的相位關(guān)系，以輸出檢測結(jié)果。最佳化單元依據(jù)檢測結(jié)果紀(jì)錄該旋轉(zhuǎn)寄存單元所輸出的各種控制數(shù)據(jù)，以從中擇一做為校正控制數(shù)據(jù)，并且控制旋轉(zhuǎn)寄存單元輸出校正控制數(shù)據(jù)給相位調(diào)整器。
文檔編號(hào)H03L7/06GK101567688SQ200810093590
公開日2009年10月28日 申請(qǐng)日期2008年4月25日 優(yōu)先權(quán)日2008年4月25日
發(fā)明者林立平 申請(qǐng)人:奇景光電股份有限公司