專利名稱：一種ttl和cmos兼容式輸入緩沖器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種輸入緩沖器，特別是一種TTL和CMOS兼容式輸入緩沖器。
背景技術(shù)：
雙極集成電路工作在低電壓邏輯。通常TTL邏輯電路的邏輯0在0.0-0.8V 之間，邏輯1在2.0-5.0V之間。因此，為了能夠辨識(shí)0和1，工作在TTL模式 下的CMOS反相器必須能在0.8V和2.0V之間的某點(diǎn)翻轉(zhuǎn)，最好是接近1.4V, 以便提供最大的噪聲容限。而CMOS反相器通常工作在45-15V,典型值為5V。 這樣如果CMOS反相器中PMOS管的源極連接到一個(gè)5V的電源電壓VCC， 而其柵極上接TTL邏輯1 (2V)時(shí)，PMOS管就無法有效截止，PMOS管和 NMOS管處于同時(shí)導(dǎo)通狀態(tài)，從而產(chǎn)生靜態(tài)短路電流，增加電路的功耗。因此 對(duì)于一個(gè)可以接收TTL輸入電平的CMOS輸入緩沖器中的CMOS輸入反相器 有兩點(diǎn)要求 一、反相器的翻轉(zhuǎn)點(diǎn)電壓要接近1.4V，以提供最大噪聲容限；二、 反相器中PMOS管的源極不能直接連接到電源電壓VCC (5V)上，需要接一 個(gè)低于5V的電壓上，以減少靜態(tài)功耗。針對(duì)上述的第二點(diǎn)要求已經(jīng)有幾種解決方案。 一種方案是為CMOS輸入反 相器中PMOS的源極提供一個(gè)參考電壓，這個(gè)參考電壓低于TTL邏輯1 (2V) 的電壓減去PMOS管的閾值電壓，從而實(shí)現(xiàn)將一個(gè)TTL信號(hào)驅(qū)動(dòng)為CMOS信 號(hào)，并使得該CMOS輸入反相器在靜態(tài)工作時(shí)功耗很低。第二種方案與第一種 相似，都是給CMOS輸入反相器中PMOS管的源極提供一個(gè)參考電壓，但該 參考電壓會(huì)隨TTL輸入信號(hào)變化，和第一種方案一樣，CMOS反相器工作在 TTL模式時(shí)的靜態(tài)功耗很低。另外還有一種設(shè)計(jì)方案，通過補(bǔ)償晶體管的體效 應(yīng)，保證了輸入反相器的翻轉(zhuǎn)點(diǎn)處于一個(gè)"相對(duì)"穩(wěn)定的值，但該值^:容易受工藝參數(shù)的影響。針對(duì)第一點(diǎn)，即使得CMOS輸入緩存器中的CMOS輸入反相器的翻轉(zhuǎn)點(diǎn) 處于一個(gè)精確的預(yù)設(shè)值這一問題，先前的研究中有采用特殊工藝來解決的，但 這種解決方法需要特殊的工藝器件，存在增加生產(chǎn)成本的問題。當(dāng)然，如果假 設(shè)CMOS輸入反相器的電源電壓一直處于一個(gè)穩(wěn)定的值，可以通過調(diào)整反相器 中NMOS管和PMOS管的長(zhǎng)寬比來粗略的設(shè)定一個(gè)翻轉(zhuǎn)點(diǎn)。但實(shí)際上，這種 解決方法設(shè)定的翻轉(zhuǎn)點(diǎn)很容易受工藝和電源電壓變化的影響而改變。 發(fā)明內(nèi)容本發(fā)明的技術(shù)解決問題是克服現(xiàn)有技術(shù)的不足，提供了一種低成本、低 功耗、噪聲容限大、高頻性能好、操作簡(jiǎn)便的TTL和CMOS兼容式輸入緩沖器。本發(fā)明的技術(shù)解決方案是 一種TTL和CMOS兼容式輸入緩沖器，其特 征在于包括參考電壓產(chǎn)生器和輸入緩沖器，輸入緩沖器包括至少一級(jí)輸入反 相器，輸入反相器包括PMOS管P1和NMOS管N2, PMOS管P1和NMOS 管N2的柵極相連作為輸入信號(hào)Vin的輸入端，PMOS管P1的源才及接參考電 壓產(chǎn)生器提供的參考電壓VREF;當(dāng)電路工作在TTL輸入模式時(shí)，參考電壓產(chǎn) 生器提供給輸入反相器的參考電壓VREF在3.3~3.5V之間，輸入反相器的翻 轉(zhuǎn)點(diǎn)電壓為1.4V,使得輸入噪聲容限最大；當(dāng)電路工作在CMOS輸入模式時(shí)， 參考電壓產(chǎn)生器提供給輸入反相器的參考電壓VREF在4.6~5V之間，輸入反 相器的翻轉(zhuǎn)點(diǎn)電壓為2.5V,以獲取最大噪聲容限。所述的參考電壓產(chǎn)生器包括電阻分壓網(wǎng)絡(luò)、參考輸入緩沖器、運(yùn)算放大器 和PMOS管P21;電阻分壓網(wǎng)絡(luò)產(chǎn)生參考電壓VREF1并接至運(yùn)算放大器的反 向輸入端，參考輸入緩沖器產(chǎn)生參考電壓VREF2并接至運(yùn)算放大器的同向輸 入端，運(yùn)算放大器的輸出控制PMOS管P21的對(duì)冊(cè)極，使得PMOS管P21的漏 極為輸入緩沖器中的輸入反相器提供參考電壓VREF, PMOS管P21的源極 接參考電位VCC所述的參考輸入緩沖器包括PMOS管P22和NMOS管N23， PMOS管 P22的柵極、漏極以及NMOS管N23的柵極、漏極均接至運(yùn)算放大器的同向 輸入端，NMOS管N23的源極接地，NMOS管N23的源極與PMOS管P21 的漏纟及相連。所述的運(yùn)算放大器包含PMOS管P41、 P43、 P44、 P45和P51， NMOS 管N42、 N46、 N47、 N48和N52,以及電容器C50; PMOS管P41的源才及才妄 參考電位VCC，漏極和柵極相連共同接至NMOS管N42的漏極和PMOS管 P43的柵極；NMOS管N42的源極接地,柵極接模式控制信號(hào)的非信號(hào)；PMOS 管P44的柵極作為運(yùn)算放大器的反向輸入端，PMOS管P45的柵極作為運(yùn)算 放大器的正向輸入端，PMOS管P44和PMOS管P45的源極相連共同接至 PMOS管P43的漏極，PMOS管P43的源極接參考電位VCC; NMOS管N46 和NMOS管N47的柵極相連并接至PMOS管P44的漏極，NMOS管N46的 漏極與PMOS管P44的漏極相連，NMOS管N47的漏極與PMOS管P45的 漏極相連并接至NMOS管N48的源極，NMOS管N46和NMOS管N47的源 極均接地；NMOS管N48的柵極接參考電位VCC,漏極與電容器C50的一端 相連，電容器C50的另一端接運(yùn)算放大器的輸出端；PMOS管P51的柵極與 PMOS管P43的柵極相連，漏極與NMOS管N52的漏極及運(yùn)算放大器的輸出 端相連，源極接參考電位VCC; NMOS管N52的源極接地，柵極與NMOS管 N48的源極相連。所述的輸入緩沖器包括輸入反相器、第二級(jí)輸入反相器和第三級(jí)輸入反相 器；輸入反相器接收外部的輸入信號(hào)，根據(jù)信號(hào)類型的不同調(diào)整自身的翻轉(zhuǎn)點(diǎn)， 為輸入信號(hào)提供最大的噪聲容限；第二級(jí)輸入反相器接收輸入反相器的輸出信 號(hào)，產(chǎn)生一個(gè)低電平為O、高電平值為VCC—VTH的輸出信號(hào)，避免接收TTL 輸入信號(hào)時(shí)產(chǎn)生直流功耗。第三級(jí)輸入反相器接收第二級(jí)輸入反相器的輸出信 號(hào)，將輸入高電平的值VCC—VTH補(bǔ)償至參考電位VCC。所述的第二級(jí)輸入反相器包括PMOS管P13、 P15和NMOS管N14，NMOS管N14的柵極與PMOS管P13的柵極相連作為第二級(jí)輸入反相器的輸 入端，NMOS管N14的漏極與PMOS管P13的漏極相連作為第二級(jí)輸入反相 器的輸出端，NMOS管N14的源極接地，PMOS管P13的源極與PMOS管 P15的漏極和柵極相連，PMOS管P15的源極接參考電位VCC。所述的第三級(jí)輸入反相器包括PMOS管P30、 P32和NMOS管N31, NMOS管N31的柵極與PMOS管P30的柵極相連，作為第三級(jí)輸入反相器的 輸入端，NMOS管N31的漏極與PMOS管P30的漏極相連作為第三級(jí)輸入反 相器的輸出端，NMOS管N31的源極接地，PMOS管P30的源才及接參考電位 VCC; PMOS管P32的柵極接第三級(jí)輸入反相器的輸出端，漏極接第三級(jí)輸入 反相器的輸入端，源極接參考電位VCC。本發(fā)明與現(xiàn)有4支術(shù)相比的優(yōu)點(diǎn)在于(1 )本發(fā)明輸入緩沖器兩種工作模式下的翻轉(zhuǎn)點(diǎn)均采用參考電壓產(chǎn)生器提 供的參考電壓來確定，翻轉(zhuǎn)點(diǎn)根據(jù)輸入噪聲容限設(shè)定，可提供最大噪聲容限；(2) 本發(fā)明輸入緩沖器基于CMOS標(biāo)準(zhǔn)工藝，不需要增加特殊工藝掩模 版，節(jié)省了芯片制造的成本；(3) 本發(fā)明輸入緩沖器通過引入模式控制信號(hào)進(jìn)行模式控制，操作簡(jiǎn)便；(4) 本發(fā)明輸入緩沖器的翻轉(zhuǎn)點(diǎn)與參考電壓產(chǎn)生器提供的參考電壓之間可 以互相調(diào)整，可避免受工藝參^t和電源電壓改變的影響；(5) 在本發(fā)明輸入緩沖器的運(yùn)算放大器中引入了頻率補(bǔ)償網(wǎng)絡(luò)，改善了反 饋放大電路的開環(huán)頻率響應(yīng)，保證在一定的增益裕度的前提下獲得較大的開路 增益；(6) 本發(fā)明輸入緩沖器的速度高、在TTL輸入^^莫式下只有很小的直流功 耗，在CMOS模式下沒有直流功耗。


圖1為本發(fā)明TTL和CMOS兼容式輸入緩沖器的電路原理圖；圖2為本發(fā)明TTL和CMOS兼容式輸入緩沖器的參考電壓產(chǎn)生器中運(yùn)算放大器的電路圖；圖3為本發(fā)明運(yùn)算放大器輸出幅度的頻率響應(yīng)仿真結(jié)果；圖4為本發(fā)明TTL和CMOS兼容式輸入緩沖器的參考電壓產(chǎn)生器產(chǎn)生的各個(gè)參考電壓的仿真結(jié)果；圖5為本發(fā)明TTL和CMOS兼容式輸入緩沖器工作在TTL模式下電路仿真結(jié)果。
具體實(shí)施方式
如圖1所示，為本發(fā)明TTL和CMOS兼容式輸入緩沖器的電路原理框圖， 包括參考電壓產(chǎn)生器3和輸入緩沖器4，參考電壓產(chǎn)生器3包括電阻分壓網(wǎng)絡(luò) 24、參考輸入緩沖器25和運(yùn)算放大器26,輸入緩沖器4包括輸入反相器5、 第二級(jí)輸入反相器6和第三級(jí)輸入反相器7。本發(fā)明中所用到的MOS管均為增強(qiáng)型器件。輸入緩沖器4中的輸入反相器5由PMOS管P1和NMOS管N2組成， PMOS管P1的柵極和NMOS管N2的柵才及相連，作為輸入反相器5的輸入端， PMOS管P1的漏極和NMOS管N2的漏極相連，作為輸入反相器5的輸出端， NMOS管N2的源極與地相連，PMOS管P1的源極接參考電壓產(chǎn)生器3的輸 出信號(hào)VREF。當(dāng)輸入反相器5處于TTL模式時(shí)，輸入端Vin上的信號(hào)在TTL低電平0.8V 和TTL高電平2.0V之間轉(zhuǎn)換，反相器中PMOS管P1的源極如果直接連接到 電源電壓VCC (5V)上會(huì)產(chǎn)生靜態(tài)功耗，因此由參考電壓產(chǎn)生器3提供一個(gè) 3.5V左右的參考電壓VREF給PMOS管P1的源極，從而減小靜態(tài)功耗。反相器的轉(zhuǎn)移特性曲線中輸入電壓等于輸出電壓點(diǎn)處的電壓為反相器的翻 轉(zhuǎn)點(diǎn)電壓，為了使輸入反相器5的噪聲容限最大，其翻轉(zhuǎn)點(diǎn)電壓最好處于TTL 邏輯電平的中間值(約1.4V)。實(shí)際上，輸入反相器5的翻轉(zhuǎn)點(diǎn)電壓值取決于 PMOS管P1、 NMOS管N2的寬長(zhǎng)比，以及加到PMOS管P1源極的參考電 壓VREF的大小。相對(duì)于給PMOS管P1的源極直接提供一個(gè)5V的電源電壓VCC,本發(fā)明中由參考電壓產(chǎn)生器3給其提供一個(gè)約為3.5V的參考電壓VREF, 這樣即使為了調(diào)整輸入反相器5的翻轉(zhuǎn)點(diǎn)電壓處于TTL邏輯電平的中間值， PMOS管P1的寬長(zhǎng)比與NMOS管N2的寬長(zhǎng)比之間的比率，即當(dāng)輸入反相器5處于CMOS模式時(shí)，輸入端Vin的信號(hào)在低電平0和高電 平VCC( 5V)之間變化，此時(shí)參考電壓產(chǎn)生器3的輸出VREF等于VCC( 5V), 輸入反相器5的翻轉(zhuǎn)點(diǎn)電壓抬高到2.5V左右，保證輸入反相器在CMOS模式 下的輸入噪聲容限足夠大。參考電壓產(chǎn)生器3中，起控制作用的PMOS管P17的柵極接EN模式控 制信號(hào)，源極接VCC,漏極與電阻分壓網(wǎng)絡(luò)24中電阻R18的一端相連，電阻 R18的另一端與電阻R19在結(jié)點(diǎn)VREF1處相連，電阻R19的另一端接地。電 阻R18和電阻R19之間的比值應(yīng)設(shè)定為使結(jié)點(diǎn)VREF1處的電壓等于輸入反相 器5的翻轉(zhuǎn)點(diǎn)電壓。參考輸入緩沖器25由PMOS管P22和NMOS管N23組 成。運(yùn)算放大器26的反向輸入端與結(jié)點(diǎn)VREF1相接，正向輸入端與參考輸入 緩沖器25中的結(jié)點(diǎn)VREF2相接，運(yùn)算放大器26的輸出控制PMOS管P21 的柵極。PMOS管P21為調(diào)整管，尺寸很大，其源端與VCC相接，漏極與PMOS 管P22的源極相接。如圖2所示，為運(yùn)算放大器26的電路組成結(jié)構(gòu)圖。圖中EN為模式選擇信 號(hào)，TTL和COMS兼容式輸入緩沖器在EN-O時(shí)工作在TTL模式，EN=1時(shí) 工作在CMOS模式。運(yùn)算放大器26含有偏置電路55、第一級(jí)放大器56、第 二級(jí)放大器57、補(bǔ)償電路59和一些控制電路。偏置電路55由PMOS管P41 和NMOS管N42組成，PMOS管P41的源極接電源電壓VCC (5V)，漏極和 柵極接NMOS管N42的漏極，NMOS管N42的源極接地，柵極與反相器54 的輸出端相接，這里的PMOS管P41的寬長(zhǎng)比/NMOS管N42的寬長(zhǎng)比很大。 這樣，即使NMOS管N42導(dǎo)通，偏置電路55也會(huì)產(chǎn)生一個(gè)略低于但接近 VCC-IVTH， PMOS管P41l的偏置電壓，為尾電流源P43的柵極提供一個(gè)合適也不會(huì)過小，不會(huì)影響反相器的翻轉(zhuǎn)速度。的工作電壓。第一級(jí)放大器56由PMOS管P44、 P45和NMOS管N46、 N47組成， PMOS管P44和P45的源極與電流源PMOS管P43的漏極相連，PMOS管 P45的柵極為運(yùn)算放大器26的正向輸入端，PMOS管P44的柵極為運(yùn)算放大 器26的反向輸入端，PMOS管P44的漏極與NMOS管N46的漏極、柵極以 及NMOS管N47的柵極相連，PMOS管P45的漏極與NMOS管N47的漏極 相連于節(jié)點(diǎn)H,作為第一級(jí)放大器56的輸出端，NMOS管N47的源極接地。 第二級(jí)》文大器57包括PMOS管P51和NMOS管N52, PMOS管P51的源極 接電源電壓VCC，柵極與NMOS管N43的柵極接于A點(diǎn)，漏極與NMOS管 N52的漏極接于G點(diǎn)，NMOS管N52的柵極接于第一l汰大器56的輸出，即 H點(diǎn)，源極接地。頻率補(bǔ)償電路59包括NMOS管N48和電容器C50, NMOS 管N48的柵極接電源電壓VCC，用于提供一個(gè)溝道電阻，其源極接第一級(jí)放 大器56的輸出H點(diǎn)，漏極與電容器C50的一端相接，電容器C50的另一端與 第二級(jí)放大器57的輸出G點(diǎn)相接。輸入緩沖器4包括輸入反相器5、第二級(jí)輸入反相器6和第三級(jí)輸入反相 器7。輸入反相器5由PMOS管P1和NMOS管N2組成。第二級(jí)輸入反相器 6由PMOS管P13、 P15和NMOS管N14組成，PMOS管P13的柵極和NMOS 管N14的柵極相連，且同時(shí)與輸入反相器5的輸出結(jié)點(diǎn)D相連，作為第二級(jí) 輸入反相器6的輸入端，PMOS管P13的漏極和NMOS管N14的漏極相連作 為第二級(jí)輸入反相器6的輸出端；PMOS管P15起電壓鉗位的作用，其源極接 電源電壓VCC (5V),柵極和漏極相連并接到PMOS管P13的源極。第三級(jí) 輸入反相器7由PMOS管P30、 P32和NMOS管N31組成，NMOS管N31 的源極接地，柵極與PMOS管P30的柵極相連作為第三級(jí)輸入反相器7的輸 入端，漏極與PMOS管P30漏極相連作為第三級(jí)輸入反相器7的輸出端Vout, PMOS管P30的源極接電源電壓VCC(5V), PMOS管P32起電壓反饋?zhàn)饔茫?其漏極與第三級(jí)輸入反相器7的輸入端相連，柵極與第三級(jí)輸入反相器7的輸出端相連，源極與電源電壓VCC相連。圖2中，PMOS管P40、 NMOS管N49、 NMOS管N53和反相器54為 邏輯控制電路。NMOS管N49的柵極、NMOS管N53的柵極和反相器54的 輸入端接模式控制信號(hào)EN,其中NMOS管N49的源極接地，漏極與第一級(jí)放 大器56的輸出端，即結(jié)點(diǎn)H連接；NMOS管N53的源極接地，漏極與運(yùn)算放 大器的輸出端，即結(jié)點(diǎn)G連接；反相器54的輸出信號(hào)/EN接到PMOS管P40 的柵極，PMOS管P40的源極接電源電壓VCC，漏極接偏置電路55中PMOS 管P41的柵極。當(dāng)EN信號(hào)為低時(shí)，TTL和CMOS兼容式輸入緩沖器處于TTL模式，/EN 信號(hào)為高，NMOS管N49、 N53和PMOS管P40均截止，而NMOS管N42 的柵極接高電平，偏置電路55開始工作，運(yùn)算力丈大器26也工作。圖2中的 PMOS管P17導(dǎo)通，電阻分壓網(wǎng)絡(luò)24工作，產(chǎn)生第一參考電壓VREF1，該電 壓與輸入反相器5在TTL工作模式時(shí)的翻轉(zhuǎn)點(diǎn)電壓值相等，同時(shí)輸入運(yùn)算放大 器26的反向輸入端；參考輸入緩沖器25產(chǎn)生VREF2電壓輸入運(yùn)算放大器26 的正向輸入端；由于VREF1和VREF2分別為運(yùn)算放大器26的正向和反向輸 入端電壓，根據(jù)運(yùn)算放大器的'虛短，現(xiàn)象，VREF1與VREF2電壓相等。輸 入反相器5中PMOS管P1的源極電壓和參考輸入緩沖器25中的PMOS管 P22的源極電壓相等，并且(W/L )PMOS( P11 ) = ( VWL )PMOS( P22 ), (W/L) NMOS (P12) = (W/L) NMOS ( N23 )，這樣輸入反相器5的翻轉(zhuǎn)點(diǎn)電壓與預(yù) 先設(shè)定的翻轉(zhuǎn)點(diǎn)電壓相等，調(diào)整管PMOS管P21的寬長(zhǎng)比很大，可以為參考 輸入緩沖器25和輸入反相器5提供翻轉(zhuǎn)時(shí)的瞬態(tài)電流，而穩(wěn)定時(shí)參考輸入緩 沖器25所需要的電流又相對(duì)比較小，所以PMOS管P21的柵極偏置在一個(gè)比 VCC-IVTH， PMOS (P21 ) l稍小的電壓，當(dāng)輸入反相器5翻轉(zhuǎn)時(shí)，瞬態(tài)電流 流過PMOS管P1和NMOS管N2,結(jié)點(diǎn)B處的VREF電壓P爭(zhēng)低，VREF2 電壓隨之也降低，相應(yīng)的運(yùn)算放大器26的輸出也降低，PMOS管P21會(huì)進(jìn)一 步導(dǎo)通，給結(jié)點(diǎn)B充電從而可以使VREF2電壓恢復(fù)到與VREF1電壓相等。電容器C8連接到參考電壓產(chǎn)生器3中的結(jié)點(diǎn)B,可以在輸入反相器5翻轉(zhuǎn)時(shí) 為其提供一個(gè)瞬態(tài)電流，提高參考電壓的穩(wěn)定性。電容器C20連接在第一參考 電壓VREF1和地之間，可以平滑電源擾動(dòng)可能引起的小干擾。TTL工作模式時(shí)EN=0,在圖2中EN二O經(jīng)反相器54產(chǎn)生/EN信號(hào)等于電 源電壓VCC,加到PMOS管P40的柵極使其截止，加到NMOS管N42的柵 極使其導(dǎo)通，偏置電路55開始工作，為運(yùn)算放大器26提供穩(wěn)定的電流偏置， 偏置電路55中的NMOS管N42為倒比管，而且(W/L)PMOS( P41 )/(W/L) NMOS ( N42 )很大，這樣即使NMOS管N42導(dǎo)通，偏置電路55也會(huì)產(chǎn)生一 個(gè)接近于VCC-IVTH, PMOS ( P41 ) |的偏置電壓。偏置點(diǎn)A為PMOS管P43 和PMOS管P51的柵極提供的電壓為VCC-IVTH, PMOS ( P41 ) |。由于結(jié) 點(diǎn)A處電壓下降，PMOS管P43和P51導(dǎo)通，運(yùn)算放大器26開始工作。運(yùn)算 放大器26為保證增益大于50dB,單位增益帶寬大于100MHz，采用帶頻率補(bǔ) 償?shù)膬杉?jí)結(jié)構(gòu)。第一級(jí)放大器56的增益AV1為^ — 2gm，as(44)第二紐j改大器57的增益AV2為電容器C50為密勒補(bǔ)償電容，電容器C50和NMOS管N48可以提高運(yùn) 算放大器的高頻穩(wěn)定性，其增益帶寬積GB為g/H尸mos(44)G5:、50)在0.5jim標(biāo)準(zhǔn)CMOS工藝下進(jìn)行仿真，運(yùn)算放大器26的輸出頻率響應(yīng) 如圖3所示，該波特圖中橫向坐標(biāo)為采用了對(duì)數(shù)尺度的頻率坐標(biāo)，縱向坐標(biāo)為 放大器增益模量的常用對(duì)數(shù)乘以20,由仿真結(jié)果可知運(yùn)算放大器26的增益為 54dB,單位帶寬為370MHz。運(yùn)算放大器26的輸出控制調(diào)整管PMOS管P21,使得結(jié)點(diǎn)B處的參考電壓VREF會(huì)作適當(dāng)?shù)淖赃m性調(diào)整，達(dá)到3.5V,以保證輸入反相器5的翻轉(zhuǎn)點(diǎn)電 壓處于TTL邏輯輸入電平的中間值(約1.4V)，且不受工藝參數(shù)改變和電源擾 動(dòng)的影響。仿真結(jié)果如圖4所示，參考電壓VREF為3.4V, VREF1為1.382V 左右，VREF2為1383V左右。CMOS工作模式時(shí)EN=1,加到圖1中PMOS管P17的柵極，此時(shí)電阻 分壓網(wǎng)絡(luò)24關(guān)閉，同時(shí)通過圖2中反相器54反相后得到的/EN信號(hào)為低電平， 使得PMOS管P40導(dǎo)通，將電源電壓VCC ( 5V)加到PMOS管P40、 P43、 P51的柵極，偏置電路55、第一級(jí)放大器56和第二級(jí)放大器57關(guān)閉，EN為 高電平，同時(shí)可以通過NMOS管N49將第二級(jí)^丈大器57中的NMOS管N52 關(guān)閉，通過NMOS管N53將結(jié)點(diǎn)G處的運(yùn)算放大器輸出VOUT置為低電平， 結(jié)點(diǎn)G處的低電平控制圖1中PMOS管P21的柵極，PMOS管P21導(dǎo)通，將 電源電壓VCC(5V)毫無損耗的傳遞到結(jié)點(diǎn)B,電源電壓VCC( 5V)加到PMOS 管P1的源極，輸入反相器5的翻轉(zhuǎn)點(diǎn)電壓抬高到2.5V,保證了 CMOS工作模 式下噪聲容限足夠大。上述方案的理由是當(dāng)輸入緩沖器4工作在TTL模式時(shí)，輸入信號(hào)Vin以 TTL邏輯模式在0.8V (低電壓)和2V (高電壓)之間翻轉(zhuǎn)，參考電壓產(chǎn)生器3 才是供給PMOS管P1的源極一個(gè)接近3.5V的參考電壓VREF,這樣可以避免 PMOS管P1的源極直接與VCC (5V)相連時(shí)引入的靜態(tài)功耗。此時(shí)輸入反相 器5的翻轉(zhuǎn)點(diǎn)為TTL電平的中間值(約1.4V),具有最優(yōu)噪聲容限，且不受工 藝參數(shù)改變和電源擾動(dòng)的影響。CMOS工作模式下，輸入反相器5的輸入信號(hào) Vin在OV和電源電壓VCC (5V)之間翻轉(zhuǎn)，此時(shí)由參考電壓產(chǎn)生器3提供給 PMOS管P1源極的電壓等于VCC，輸入反相器5的翻轉(zhuǎn)點(diǎn)電壓抬高到2.5V，保 證了 CMOS工作模式下噪聲容限足夠大。本發(fā)明說明書中未作詳細(xì)描述的內(nèi)容屬本領(lǐng)域技術(shù)人員的公知技術(shù)。
權(quán)利要求
1. 一種TTL和CMOS兼容式輸入緩沖器，其特征在于包括參考電壓產(chǎn)生器(3)和輸入緩沖器(4)，輸入緩沖器(4)包括至少一級(jí)輸入反相器(5)，輸入反相器(5)包括PMOS管P1和NMOS管N2，PMOS管P1和NMOS管N2的柵極相連作為輸入信號(hào)Vin的輸入端，PMOS管P1的源極接參考電壓產(chǎn)生器(3)提供的參考電壓VREF；當(dāng)電路工作在TTL輸入模式時(shí)，參考電壓產(chǎn)生器(3)提供給輸入反相器(5)的參考電壓VREF在3.3～3.5V之間，輸入反相器(5)的翻轉(zhuǎn)點(diǎn)電壓為1.4V，使得輸入噪聲容限最大；當(dāng)電路工作在CMOS輸入模式時(shí)，參考電壓產(chǎn)生器(3)提供給輸入反相器(5)的參考電壓VREF在4.6～5V之間，輸入反相器(5)的翻轉(zhuǎn)點(diǎn)電壓為2.5V，以獲取最大噪聲容限。
2、 根據(jù)權(quán)利要求1所述的一種TTL和CMOS兼容式輸入緩沖器，其特征 在于所述的參考電壓產(chǎn)生器(3)包括電阻分壓網(wǎng)絡(luò)(24)、參考輸入緩沖器(25)、運(yùn)算放大器(26)和PMOS管P21;電阻分壓網(wǎng)絡(luò)(24)產(chǎn)生參考電 壓VREF1并接至運(yùn)算放大器(26)的反向輸入端，參考輸入緩沖器(25)產(chǎn) 生參考電壓VREF2并接至運(yùn)算放大器(26)的同向輸入端，運(yùn)算放大器(26) 的輸出控制PMOS管P21的柵極,使得PMOS管P21的漏極為輸入緩沖器(4) 中的輸入反相器(5)提供參考電壓VREF, PMOS管P21的源極接參考電位vcc。
3、 根據(jù)權(quán)利要求2所述的一種TTL和CMOS兼容式輸入緩沖器，其特征 在于所述的參考輸入緩沖器(25 )包括PMOS管P22和NMOS管N23, PMOS 管P22的柵極、漏極以及NMOS管N23的柵極、漏極均接至運(yùn)算放大器(26) 的同向輸入端，NMOS管N23的源極接地，NMOS管N23的源極與PMOS 管P21的漏極相連。
4、 根據(jù)權(quán)利要求2所述的一種TTL和CMOS兼容式輸入緩沖器，其特征 在于所述的運(yùn)算放大器(26)包含PMOS管P41、 P43、 P44、 P45和P51 ，NMOS管N42、 N46、 N47、 N48和N52,以及電容器C50; PMOS管P41 的源極接參考電位VCC，漏極和柵極相連共同接至NMOS管N42的漏極和 PMOS管P43的柵極；NMOS管N42的源極接地，柵極接模式控制信號(hào)的非 信號(hào)；PMOS管P44的柵極作為運(yùn)算放大器(26)的反向輸入端，PMOS管 P45的柵極作為運(yùn)算放大器(26 )的正向輸入端，PMOS管P44和PMOS管 P45的源極相連共同接至PMOS管P43的漏極，PMOS管P43的源極接參考 電位VCC; NMOS管N46和NMOS管N47的柵極相連并接至PMOS管P44 的漏極，NMOS管N46的漏極與PMOS管P44的漏極相連，NMOS管N47 的漏極與PMOS管P45的漏極相連并接至NMOS管N48的源極，NMOS管 N46和NMOS管N47的源極均接地；NMOS管N48的柵極接參考電位VCC, 漏極與電容器C50的一端相連，電容器C50的另一端接運(yùn)算放大器(26)的 輸出端；PMOS管P51的柵極與PMOS管P43的柵極相連，漏極與NMOS 管N52的漏極及運(yùn)算放大器(26 )的輸出端相連，源極接參考電位VCC; NMOS 管N52的源極接地，柵極與NMOS管N48的源極相連。
5、 根據(jù)權(quán)利要求1所述的一種TTL和CMOS兼容式輸入緩沖器，其特征 在于所述的輸入緩沖器(4)包括輸入反相器(5)、第二級(jí)輸入反相器(6) 和第三級(jí)輸入反相器(7);輸入反相器(5)接收外部的輸入信號(hào)，根據(jù)信號(hào) 類型的不同調(diào)整自身的翻轉(zhuǎn)點(diǎn)，為輸入信號(hào)提供最大的噪聲容限；第二級(jí)輸入 反相器(6)接收輸入反相器(5)的輸出信號(hào)，產(chǎn)生一個(gè)低電平為0、高電平 值為VCC—VTH的輸出信號(hào)，避免接收TTL輸入信號(hào)時(shí)產(chǎn)生直流功耗。第三 級(jí)輸入反相器(7)接收第二級(jí)輸入反相器(6)的輸出信號(hào)，將輸入高電平的 值VCC—VTH補(bǔ)償至參考電位VCC。
6、 根據(jù)權(quán)利要求5所述的一種TTL和CMOS兼容式輸入緩沖器，其特征 在于所述的第二級(jí)輸入反相器(6)包括PMOS管P13、 P15和NMOS管 N14， NMOS管N14的柵極與PMOS管P13的柵極相連作為第二級(jí)輸入反相 器(6)的輸入端，NMOS管N14的漏極與PMOS管P13的漏極相連作為第二級(jí)輸入反相器(6)的輸出端，NMOS管N14的源極接地，PMOS管P13 的源極與PMOS管P15的漏極和柵極相連，PMOS管P15的源極接參考電位vcc。
7、根據(jù)權(quán)利要求1所述的一種TTL和CMOS兼容式輸入緩沖器，其特征 在于所述的第三級(jí)輸入反相器(7)包括PMOS管P30、 P32和NMOS管 N31, NMOS管N31的柵極與PMOS管P30的柵極相連，作為第三級(jí)輸入反 相器(7)的輸入端，NMOS管N31的漏極與PMOS管P30的漏4及相連作為 第三級(jí)輸入反相器(7)的輸出端，NMOS管N31的源才及4妻地，PMOS管P30 的源極接參考電位VCC; PMOS管P32的柵極接第三級(jí)輸入反相器(7)的輸 出端，漏極接第三級(jí)輸入反相器(7)的輸入端，源極接參考電位VCC。
全文摘要
一種TTL和CMOS兼容式輸入緩沖器，包括參考電壓產(chǎn)生器和輸入緩沖器，輸入緩沖器包括至少一級(jí)輸入反相器，輸入反相器包括PMOS管P1和NMOS管N2，PMOS管P1和NMOS管N2的柵極相連作為輸入信號(hào)Vin的輸入端，PMOS管P1的源極接參考電壓產(chǎn)生器提供的參考電壓VREF；當(dāng)電路工作在TTL輸入模式時(shí)，參考電壓產(chǎn)生器提供給輸入反相器的參考電壓VREF在3.3～3.5V之間，輸入反相器的翻轉(zhuǎn)點(diǎn)電壓為1.4V，使輸入噪聲容限最大；當(dāng)電路工作在CMOS輸入模式時(shí)，參考電壓產(chǎn)生器沒有靜態(tài)功耗，參考電壓產(chǎn)生器提供給輸入反相器的參考電壓VREF在4.6～5V之間，輸入反相器的翻轉(zhuǎn)點(diǎn)電壓為2.5V，以獲得最大噪聲容限。
文檔編號(hào)H03K19/0185GK101282114SQ200810112420
公開日2008年10月8日 申請(qǐng)日期2008年5月23日 優(yōu)先權(quán)日2008年5月23日
發(fā)明者鵬 儲(chǔ), 劉增榮, 濤 周, 尚祖賓, 張彥龍, 文治平, 李學(xué)武, 林彥君, 勇 王, 雷 陳 申請(qǐng)人:北京時(shí)代民芯科技有限公司;中國(guó)航天時(shí)代電子公司第七七二研究所