專利名稱：電壓控制振蕩器與鎖相環(huán)的制作方法
技術領域：
本發(fā)明涉及包含環(huán)形振蕩器的電壓控制振蕩器以及包含這種振蕩器的 鎖相環(huán)電路。
背景技術：
用于鎖相環(huán)(PLL)等等的電壓控制振蕩器輸出頻率與輸入的控制信 號的電壓一致的振蕩信號。然而，在振蕩信號向上轉變時，與來自電壓控 制振蕩器的晶體管的熱噪音和1/f噪音(閃變噪音)有關引起的相位噪音 伴隨著振蕩信號。如果振蕩信號包含相位噪音，振蕩頻率有漂移的傾向。根據A. Hajimiri， S. Limotyrails和T.H丄ee在"Jitter and Phase Noise in Ring Oscillators" (IEEE Journal of Solid-State Circuits, Vol.34， No.6， June 1999)中所教導，隨著來自電壓控制振蕩器的振蕩信號的上升沿的轉 換速率(slew rate)更加接近于下降沿的轉換速率，或者換句話說，振蕩 信號的波形越是對稱，伴隨的閃變噪音的量越低。已經知道，電壓控制振蕩器包含環(huán)形振蕩器，環(huán)形振蕩器由奇數個彼 此循環(huán)連接的反相器構成且由任一反相器產生振蕩信號。下面的類型的 CMOS反相器常常用作環(huán)形振蕩器的反相器。第一 PMOS晶體管的柵極 端子和第一NMOS晶體管的柵極端子共同連接到反相器的輸入端子，而第一 PMOS晶體管的漏極端子和第一 NMOS晶體管的漏極端子共同連接到 反相器的輸出端子。為了控制反相器內部流動的電流，第一PMOS晶體管 的源極端子常常連接到笫二 PMOS晶體管的漏極端子，第一 NMOS晶體 管的源極端子連接到第二NMOS晶體管的漏極端子。在這樣的結構中，第二 PMOS晶體管的源極端子連接到高電壓源，第二 NMOS晶體管的源極 端子連接到低電壓源。在下文中，由這樣的四個晶體管構成的電路將被稱為反相器單元(inverter cell)。環(huán)形振蕩器所產生的振蕩信號的波形由第 一PMOS晶體管與第一NMOS晶體管的漏極電流決定。也就是說，當使 得這兩個漏極電流相等時，振蕩信號的波形變得極其對稱，這減小了相位 噪音。JP-A H5-14136 (KOKAI)在圖4中顯示出將運算放大電路布置在環(huán) 形振蕩器上游的結構?？刂菩盘柋皇┘拥絅MOS晶體管N6——其作為運算i文大電路的尾電;危源(tail current source)--的樹極端子,由此控制尾電流的量。電流鏡電路將基于尾電流確定的基準電流復制到反相器單元 中的第二PMOS晶體管(Pll， P13， P15)和第二NMOS晶體管(Nil, N13， N15)的漏極電流。第二PMOS晶體管的漏極電流等于第一PMOS 晶體管(P12， P14， P16)的漏極電流，笫二NMOS晶體管的漏極電流等 于笫一 NMOS晶體管(N10, N12, N14)的漏極電流。這意味著，第一 PMOS晶體管與第一NMOS晶體管的漏極電流是相同的。JP-AH5-14136 (KOKAI)(在圖4中)因此教導這樣的技術臨時將控制信號的電壓轉 換為電流，并通過使用此電流量來控制振蕩頻率。如上所述，采用JP-A H5-14136 ( KOKAI)(在圖4中)的技術，電 流鏡電路將來自運算放大電路的基準電流復制到反相器單元。然而，采用 將基準電流復制到反相器單元的電流鏡電路技術，各個反相器單元的MOS 晶體管(第二 NMOS晶體管與第二 PMOS晶體管)需要作為電流源運行。 MOS晶體管有三個運行區(qū)域截止區(qū)、線性區(qū)和飽和區(qū)。在這三個區(qū)域中， MOS晶體管僅在飽和區(qū)中可作為電流源。出于這個原因，改進振蕩信號波 形對稱性的控制信號的電壓范圍應被限制到這樣的范圍其中，作為電流 源的晶體管可在飽和區(qū)中運行。換句話說，由于控制信號被施加到作為運 算放大電路的尾電流源的MOS晶體管的柵極端子，控制信號的電壓必須 落在MOS晶體管可在飽和區(qū)中運行的區(qū)域中。相反，已經知道，環(huán)形振蕩器的相位噪音特性在反相器單元的MOS 晶體管在線性區(qū)而不是飽和區(qū)中運行時得到增強。發(fā)明內容根據本發(fā)明一實施形態(tài)，提供了一種電壓控制振蕩器，其包含環(huán)形 振蕩器，其通過將奇數個笫一 MOS反相器連接成為環(huán)形以便從任一第一 MOS反相器提取具有受到控制信號的電壓控制的頻率的振蕩信號配置而 成，每個第一 MOS反相器包含一種導通類型的第一 MOS晶體管以及相反 導通類型的第二 MOS晶體管；運算放大器，其對輸入到第一輸入端子的 信號的電壓與輸入到第二輸入端子的基準信號的電壓之間的差進行放大， 以獲得》文大信號；所述一種導通類型的第三MOS晶體管，其各自插入第 一 MOS晶體管與第一電源之間，并由放大信號進行柵極控制；所W目反 導通類型的第四MOS晶體管，其各自插入第二 MOS晶體管與第二電源之 間，并由控制信號進行柵極控制；第二MOS反相器，其包含所述一種導 通類型的第五MOS晶體管與所勤目反導通類型的第六MOS晶體管，第五 MOS晶體管的柵極端子與漏極端子共同連接到第一輸入端子，笫六MOS 晶體管的柵極端子與漏極端子共同連接到第一輸入端子；所述一種導通類 型的第七MOS晶體管，其插入第五MOS晶體管與第一電源之間，并由放 大信號進行柵極控制；所述相反導通類型的第八MOS晶體管，其插入笫 六MOS晶體管與第二電源之間，并由控制信號進行柵極控制。根據本發(fā)明另一實施形態(tài)，提供了一種電壓控制振蕩器，其包含環(huán) 形振蕩器，通過將奇數個第一 MOS反相器連接為環(huán)形以便從任一第一 MOS反相器提取具有受到控制信號的電壓控制的頻率的振蕩信號配置而 成，每個第一 MOS反相器包含一種導通類型的第一 MOS晶體管和相反導 通類型的第二 MOS晶體管；運算放大器，其對輸入到第一輸入端子的信 號的電壓與輸入到第二輸入端子的基準信號的電壓之間的差進行放大，以 便獲得放大信號；低通濾波器，其從放大信號中移除高頻分量，以便獲取 濾波信號；所述一種導通類型的第三MOS晶體管，其各自插入第一MOS 晶體管與第一電源之間，并由濾波信號進行柵極控制；所述相反導通類型 的第四MOS晶體管，其各自插入第二MOS晶體管與第二電源之間，并由 控制信號進行柵極控制；第二MOS反相器，其包含所述一種導通類型的第五MOS晶體管以及所述相反導通類型的第六MOS晶體管，第五MOS 晶體管的柵極端子與漏極端子共同連接到第一輸入端子，第六MOS晶體 管的柵極端子與漏極端子共同連接到第 一輸入端子；所述一種導通類型的 第七MOS晶體管，其插入第五MOS晶體管與第一電源之間，并由濾波信 號進行柵極控制；所述相反導通類型的第八MOS晶體管，其插入第六MOS 晶體管與第二電源之間，并由控制信號進行柵極控制。


圖1示出了才艮據第一實施例的電壓控制振蕩器；圖2示出了圖1所示運算放大器的實例；圖3A為一原理圖，其示出了圖l所示反相器單元的運行實例；圖3B為一原理圖，其示出了圖l所示反相器單元的另一運行實例；圖4示出了根據第二實施例的電壓控制振蕩器；圖5示出了圖4所示積分器的實例；圖6為一框圖，其示出了根據第三實施例的鎖相環(huán)電路；圖7為一框圖，其示出了根據第四實施例的鎖相環(huán)電路。
具體實施方式
下面參照附圖闡釋本發(fā)明的示例性實施例。 (第一實施例)如圖1所示，根據本發(fā)明第一實施例的電壓控制振蕩器包含數量為n 的反相器單元100-1到100-n、偽(dummy)反相器單元110與運算放大 器120。反相器單元100-1到100-n具有同樣的電路，并彼此循環(huán)連接以形成 環(huán)形振蕩器。作為反相器單元的實例，將在下面闡釋反相器單元100-1的 結構。PMOS晶體管M102-l與NMOS晶體管M103-l的柵極端子共同連接 到反相器單元100-1的輸入端子。PMOS晶體管M102-l與NMOS晶體管M103-l的漏極端子共同連接到反相器單元100-1的輸出端子。換句話說， CMOS反相器由PMOS晶體管M102-l與NMOS晶體管M103-l共同形 成。PMOS晶體管M101-l的源極端子連接到電源VDD(高電壓源)，NMOS 晶體管M104-1的源極端子連接到接地源(ground source) GND (低電壓 源)。PMOS晶體管M102-l的源極端子連接到PMOS晶體管M101-l的 漏極端子，NMOS晶體管M103-l的源極端子連接到NMOS晶體管M104-l 的漏極端子。運算放大器120輸出的輸出信號(放大信號)V2被施加到 PMOS晶體管M101-l的柵極端子，控制信號Vc施加到NMOS晶體管 M104-l的柵極端子。此反相器單元的輸出端子連接到下一反相器單元 100-2的輸入端子，其余的反相器單元以同樣的方式彼此連接。振蕩信號 Vout從最后一個反相器單元100-n的輸出端子輸出，該端子被連接到反相 器單元100-1的輸入端子。偽反相器單元100具有與反相器單元1001到100-n相同的電路。偽反 相器單元110在其輸入與輸出端子之間短路。偽反相器單元110的輸出(輸 入)信號V1被輸入到運算放大器120的第一輸入端子。換句話說，PMOS 晶體管M112與NMOS晶體管M113的柵極端子與漏極端子均共同連接到 運算放大器120的第一輸入端子。運算》文大器120具有第一輸入端子與第二輸入端子。輸入到第一輸入 端子的信號與輸入到第二輸入端子的信號的電壓之間的差通過使用增益A 得到放大，以便輸出放大信號V2。如上所述，運算放大器120的第一輸入 端子從偽反相器單元110接收輸出信號VI。具體而言，運算放大器120具 有負反饋布置，其中，輸出信號V2通過偽反相器單元110送回到第一輸 入端子。另一方面，基準信號Vref輸入到運算放大器120的第二輸入端子。 這意味著，由運算》文大器120輸出的放大信號V2的電壓為A*( Vl-Vref )。 如果運算放大器120的增益A的值足夠大，Vl趨向于Vref。在本實施例 中，以這樣的方式進行連接第一輸入端子接收來自偽反相器單元110的 輸出信號VI，第二輸入端子接收基準信號Vref，但可對這些連接進行切 換。運算放大器120的實例將參照圖2闡釋。在運算放大器120中，PMOS 晶體管M120-l和PMOS晶體管M120-2的源極端子分別連接到電源VDD。 PMOS晶體管M120-l和M120-2的源極端子4皮短路并連接到PMOS晶體 管M120-l的漏極端子。PMOS晶體管M120-2的漏極端子連接到運算》文 大器120的、由之輸出放大信號V2的輸出端子。PMOS晶體管M120-l 的漏極端子連接到NMOS晶體管M120-3的漏極端子。NMOS晶體管 M120-3的源極端子連接到運算放大器120的第一輸入端子，并從偽反相器 單元110接收輸出信號VI。 PMOS晶體管M120-2的漏極端子連接到 NMOS晶體管M120-4的漏極端子。NMOS晶體管M120-4的源極端子連 接到運算放大器120的第二輸入端子，并接收基準信號Vref。 NMOS晶體 管M120-3與M120-4的源極端子共同連接到NMOS晶體管M120-5的漏 極端子。NMOS晶體管M120-5作為尾電流源，并由施加到其柵極端子的 偏置電壓Vbias驅動。NMOS晶體管M120-5的源極端子連接到接地源 GND，尾電流通過其流出。現在簡短闡釋如圖2所示運算放大器120的運行。PMOS晶體管 M120-l與PMOS晶體管M120-2為同樣的類型(大小和工藝參數相同)， 它們在柵極與源極之間的電壓相同。出于這個原因，同樣量的漏極電流在 PMOS晶體管M120-l與PMOS晶體管M120-2內部流動。當漏極電流為 Id時，PMOS晶體管M120-l的漏極電流Id實際上變?yōu)镹MOS晶體管 M120-3的漏極電流，并流進NMOS晶體管M120-5。當進入NMOS晶體 管M120-5的尾電流為It時，NMOS晶體管M120-4的漏極電流可通過將 基爾霍夫電流定律應用到NMOS晶體管M120-5的漏極端子來表達為 It-Id。因此，在PMOS晶體管M120-2的漏極電流Id中，It-Id ii7v NMOS 晶體管M120-4，且其余的剩余電流，2Id-It，從運算放大器120的輸出端 子流出。如果VI充^l向于Vref， NMOS晶體管M120-3的漏極電流變 得近似等于NMOS晶體管M120-4的漏極電流，因此，Id=It/2成立。結果， 流入和流出運算放大器120的輸出端子的電流量變?yōu)?。下面，將參照圖3A與3B闡釋圖1所示電壓控制振蕩器的運行。在下面的闡釋中，僅研究反相器單元100-1，而其他的反相器單元100-2到100-n 以同樣的方式運行。如圖3A所示，當PMOS晶體管M101-l和NMOS晶體管M104-l在 飽和區(qū)運行時，兩個MOS晶體管M101-1和M104-1作為電流源運行，并 驅動構成下一個反相器單元100-2的輸入端子的MOS晶體管(PMOS晶 體管M102-2和NMOS晶體管M103-2)的柵極電容器Cg。具體而言，柵 極電容器Cg在振蕩信號的上升沿由PMOS晶體管M101-l的漏極電流充 電，而柵極電容器Cg在下降沿由NMOS晶體管M104-l的漏極電流^文電。 通過使PMOS晶體管M101-l和NMOS晶體管M104-l的漏極電流(均作 為電流源)彼此相等，可改進振蕩信號波形的對稱性。作為電流源的PMOS 晶體管M101-l的漏極電流基于電源VDD與放大信號V2之間的電壓來確 定。作為電流源的NMOS晶體管M104-l的漏極電流基于控制信號Vc與 接地源GND之間的電壓來確定。因此，振蕩頻率可由對NMOS晶體管 M104-l的漏極電流進行控制的控制信號Vc來控制。另一方面，當PMOS晶體管M101-l和NMOS晶體管M104-l如圖 3B所示在線性區(qū)中運行時，兩個MOS晶體管M101-l和M104-l作為可 變電阻器運行。構成下一反相器單元100-2的輸入端子的MOS晶體管 (NMOS晶體管M102-2與PMOS晶體管M103-2 )的柵極電容器Cg受 到作為電流源的PMOS晶體管M102-l和NMOS晶體管M103-l驅動。具 體而言，柵極電容器Cg在振蕩信號的上升沿由PMOS晶體管M102-l的 漏極電流充電，而柵極電容器Cg在下降沿由NMOS晶體管M103-l的漏 極電流放電。通過使PMOS晶體管M102-l和NMOS晶體管M103-l (均 作為電流源)的漏極電流彼此相等，可改進振蕩信號的波形的對稱性。作 為電流源的PMOS晶體管M102-l的漏極電流基于其柵極-源極電壓來確 定。PMOS晶體管M102-l的柵極-源極電壓等于由PMOS晶體管M101-l 從電源VDD降落的電壓與反相器單元100-1的輸入信號的電壓之間的差值 電壓。作為電流源的NMOS晶體管M103-l的漏極電流基于其柵極-源極 電壓進行判斷。NMOS晶體管M103-l的柵極-源極電壓等于反相器單元100-1的輸入信號的電壓與由NMOS晶體管M104-l從GND上升的電壓之 間的差值電壓。采用對作為可變電阻器的NMOS晶體管M104-l的電阻進 行控制的控制信號Vc，NMOS晶體管M103-l的漏極電流可受到間接控制， 振蕩頻率也可受到控制。如上所述，反相器單元100-1到100-n具有與偽反相器單元110相同 的電路，因此，放大信號V2以這樣的方式被提供與其上各個反相器單 元100-1到100-n的輸入/輸出電壓趨向于基準信號Vref。然而，應當注意， 反相器單元100-1到100-n的輸入/輸入電壓變化。因此，非常難以使流入 和流出到反相器單元的電流的量在每個運行點上相等。因此，優(yōu)選為將電 源VDD與接地源GND的電壓的平均值(算術平均)用作基準信號Vref。 通過使用以這樣的方式確定的基準信號Vref，振蕩信號變得較為不易喪失 其波形對稱性，即使在控制信號Vc有大的變化時。根據本實施例，如上面所闡釋，基于負反饋使得包含在環(huán)形振蕩器中 的各個反相器單元的輸^/輸出電壓趨向于基準信號，由此將轉換速率控制 為在輸入與輸出時相等。結果，根椐當前實施例的振蕩信號的波形在其對 稱性上得到改進，這減小了相位噪音。另外，根據本實施例，當接收控制 信號的MOS晶體管M104在線性區(qū)運行時，通過改變作為可變電阻器的 MOS晶體管M104的電阻，振蕩頻率受到控制。因此，根據本實施例，相 位噪音不僅可在反相器單元的MOS晶體管運行在飽和區(qū)時、而且可在它 們運行在線性區(qū)時得到減小。根據本實施例，控制信號Vc被輸入到NMOS晶體管，放大信號V2 被輸入到PMOS晶體管。然而，可對連接進行切換。 (第二實施例)如圖4所示，才艮據本發(fā)明第二實施例的電壓控制振蕩器包含積分器 220，其代替根據第一實施例的電壓控制振蕩器的運算放大器120。在下面 的介紹中，為圖4中與圖1中相同的部件賦予同樣的參考標號，省略對其 的詳細介紹，以便集中在與圖1中的結構不同的部分上。對于積分器220，可從低的功率消耗和低噪音方面出發(fā)采用gm-C積分器。gm-C積分器由運算跨導放大器(OTA)和電容器構成。OTA具有 第一輸入端子和第二輸入端子。偽反相器單元110的輸出信號VI輸入到 第一輸入端子，基準信號Vref輸入到第二輸入端子。OTA為電壓控制電 流源，其輸出與兩個輸入信號的電壓差乘以跨導gm對應的電流。根據本 實施例，輸出電流為gm*(Vl-Vref)，其表示偽反相器單元110的輸出信號 VI與基準信號Vref的電壓差乘以跨導gm。 OTA的輸出信號由電容器C 進行積分，并被供到反相器單元100-1到100-n以及偽反相器單元110。換 句話說，OTA的輸出信號的高頻分量被截止。下面將參照圖5介紹積分器220的結構的具體實例。圖5所示gm-C 積分器220的OTA具有與圖2中的運算放大器120相同的結構。也就是 說，包含在OTA中的MOS晶體管M220-l到M220-5分別對應于運算放 大器120的MOS晶體管M120-l到M120-5。在gm-C積分器220中，OTA 的輸出信號由電容器C進行積分。電容器C作為一階低通濾波器(LPF )， 其截止OTA的輸出信號的高頻分量。截止頻率可受到電容器C的電容的 控制。如上所述，才艮據本實施例，噪音的頻帶可通過截止放大信號的高頻分 量受到控制。因此，根據本實施例，電壓控制振蕩器的相位噪音可進一步 得到減小。(第三實施例)如圖6所示，根據本發(fā)明第三實施例的鎖相環(huán)電路包含基準時鐘發(fā)生 器330、相位檢測器340、環(huán)路濾波器360、電壓控制振蕩器370以及分頻 器380。基準時鐘發(fā)生器330產生基準頻率為fref的基準時鐘信號?；鶞蕰r鐘 信號被輸入到相位檢測器340的基準相位輸入端子?；鶞蕰r鐘發(fā)生器330 可在外部布置。相位檢測器340檢測輸入到基準相位輸入端子與振蕩相位輸入端子的 信號的相位差。換句話說，相位檢測器340輸出電壓和輸入到基準相位輸 入端子的基準時鐘信號與輸入到振蕩相位輸入端子的分頻信號的相位差乘以Kpo對應的相位差信號。此相位差信號被輸入到環(huán)路濾波器360。相位檢測器340的相位差信號被輸入到環(huán)路濾波器360。環(huán)路濾波器 360可由包含電阻器與電容器(RC )的LPF構成。環(huán)路濾波器360移除相 位差信號中的交流分量。濾波后的相位差信號于是作為控制信號Vc被輸 入到電壓控制振蕩器370。在圖6中，滯后濾波器被用于環(huán)路濾波器360， 但環(huán)路濾波器360不限于此。電壓控制振蕩器370為根據第一或第二實施例的電壓控制振蕩器，其 以與輸入控制信號Vc對應的頻率振蕩。接收控制信號Vc的電壓控制振蕩 器370輸出頻率為fout的振蕩信號。頻率為fout的振蕩信號被輸入到分頻 器380。通過固定或可變分頻比N，分頻器380對電壓控制振蕩器370的振蕩 信號進行分頻，并將頻率為fout/N的分頻信號輸出到相位檢測器340的振 蕩相位輸入端子。如上面所討論，根據本實施例的鎖相環(huán)電路通過使用根據第一或第二 實施例的電壓控制振蕩器構成，以便獲得頻率與基準時鐘信號的頻率乘以 分頻比對應的振蕩信號。因此，根據本實施例，可與從寬廣電壓范圍內確 定的控制信號對應地產生具有對稱波形的振蕩信號，并可抑制與晶體管的 1/f噪音有關地引起的相位噪音。 (笫四實施例)如圖7所示，根據本發(fā)明第四實施例的鎖相環(huán)電路包含基準時鐘發(fā)生 器330、相位頻率檢測器440、電荷泵(charge pump) 450、環(huán)路濾波器 460、電壓控制振蕩器370、分頻器380。在下面的闡釋中，為圖7中與圖 6中的相同的部件賦予同樣的參考標號，并省略對其的詳細介紹。闡釋集 中在與圖6的結構不同的部分上?；鶞蕰r鐘發(fā)生器330產生具有基準頻率fref的基準時鐘信號。基準時 鐘信號被輸入到相位頻率檢測器440的基準相位輸入端子。基準時鐘發(fā)生 器330可在外部:&置。相位頻率檢測器440檢測輸入到基準相位輸入端子與振蕩相位輸入端子的信號的相位差。換句話說，當相位頻率檢測器440檢測到輸入到振蕩 相位輸入端子的分頻信號與輸入到基準相位輸入端子的基準時鐘信號之間 的偏差落在一個周期內時，以類似于相位檢測器340的方式，相位頻率振 蕩器440輸出電壓與相位差乘以KpFD對應的相位差信號。另一方面，當相 位頻率檢測器440檢測到輸入到振蕩相位輸入端子的分頻信號與輸入到基 準信號輸入端子的基準時鐘信號之間的偏差超過一個周期時，相位頻率檢 測器440輸出相位差信號，以便減小頻率之間的差。相位頻率檢測器440 可簡單地為相位檢測器340。由相位頻率檢測器440輸出的相位差信號浮皮輸入到電荷泵450。電荷 泵450為升高器(booster)電路，并對相位差信號進行放大(升高)。放 大(升高)的相位差信號被輸入到環(huán)路濾波器460。環(huán)路濾波器460為由 例如電阻器與電容器(RC)構成的LPF，并移除相位差信號中的交流分量。 濾波后的相位差信號作為控制信號Vc被輸入到電壓控制振蕩器370。如上所述，根據本實施例的鎖相環(huán)電路被配置為包含根據第一或第二 實施例以獲得頻率與基準時鐘信號的頻率乘以分頻比對應的振蕩信號的電 壓控制振蕩器。因此，根據本實施例，可根據從寬的電壓范圍內確定的任 何控制信號產生具有對稱波形的振蕩信號，并可抑制與晶體管的1/f噪音 有關地引起的相位噪音。
權利要求
1.一種電壓控制振蕩器，其包含環(huán)形振蕩器，其通過將奇數個第一MOS反相器連接成為環(huán)形以便從任一所述第一MOS反相器提取具有受到控制信號的電壓控制的頻率的振蕩信號配置而成，每個所述第一MOS反相器包含一種導通類型的第一MOS晶體管以及相反導通類型的第二MOS晶體管；運算放大器，其對輸入到第一輸入端子的信號的電壓與輸入到第二輸入端子的基準信號的電壓之間的差進行放大，以獲得放大信號；所述一種導通類型的第三MOS晶體管，其各自插入每一所述第一MOS晶體管與第一電源之間，并由所述放大信號進行柵極控制；所述相反導通類型的第四MOS晶體管，其各自插入每一所述第二MOS晶體管與第二電源之間，并由控制信號進行柵極控制；第二MOS反相器，其包含所述一種導通類型的第五MOS晶體管與所述相反導通類型的第六MOS晶體管，所述第五MOS晶體管的柵極端子與漏極端子共同連接到所述第一輸入端子，所述第六MOS晶體管的柵極端子與漏極端子共同連接到所述第一輸入端子；所述一種導通類型的第七MOS晶體管，其插入所述第五MOS晶體管與所述第一電源之間，并由所述放大信號進行柵極控制；以及所述相反導通類型的第八MOS晶體管，其插入所述第六MOS晶體管與所述第二電源之間，并由所述控制信號進行柵極控制。
2. 根據權利要求l的振蕩器，其中，所述基準信號的電壓為所述第一電源的電壓與所述第二電源的電壓的 算術平均。
3. —種電壓控制振蕩器，其包含環(huán)形振蕩器，通過將奇數個第一 MOS反相器連接為環(huán)形以便從任一 所述第一 MOS反相器提取具有受到控制信號的電壓控制的頻率的振蕩信 號配置而成，每個析述第一 MOS反相器包含一種導通類型的第一 MOS晶體管和相反導通類型的第二 MOS晶體管；運算放大器，其對輸入到第 一輸入端子的信號的電壓與輸入到笫二輸 入端子的基準信號的電壓之間的差進行放大，以便獲得放大信號；低通濾波器，其從所逸故大信號中移除高頻分量，以便獲取濾波信號；所述一種導通類型的第三MOS晶體管，其各自插入所述第一 MOS 晶體管與第一電源之間，并由所述濾波信號進行柵極控制；所勤目反導通類型的第四MOS晶體管，其各自插入所述第二 MOS 晶體管與第二電源之間，并由所述控制信號進行柵極控制；第二 MOS反相器，其包含所述一種導通類型的第五MOS晶體管以及 所述相反導通類型的第六MOS晶體管，所述第五MOS晶體管的柵極端子 與漏極端子共同連接到所述第一輸入端子，所述第六MOS晶體管的柵極 端子與漏極端子共同連接到所述第 一輸入端子；所述一種導通類型的第七MOS晶體管，其插入所述第五MOS晶體管 與所述第一電源之間，并由所述濾波信號進行柵極控制；以及所述相反導通類型的第八MOS晶體管，其插入所迷第六MOS晶體管 與所述第二電源之間，并由所述控制信號進行柵極控制。
4. 根據權利要求3的振蕩器，其中，所述基準信號的電壓為所述第一電源的電壓與所述第二電源的電壓的算術平均。
5. —種鎖相環(huán)電路，其包含；環(huán)形振蕩器，其通過將奇數個第一 MOS反相器連接成為環(huán)形以便從 任一所迷第一 MOS反相器提取具有受到控制信號的電壓控制的頻率的振 蕩信號配置而成，每個所述第一 MOS反相器包含一種導通類型的第一 MOS晶體管以及相反導通類型的第二MOS晶體管；運算放大器，其對輸入到第一輸入端子的信號的電壓與輸入到第二輸 入端子的基準信號的電壓之間的差進行放大，以獲得放大信號；所述一種導通類型的第三MOS晶體管，其各自插入所述第一 MOS晶體管與第一電源之間，并由所^L大信號進行柵極控制；所勤目反導通類型的第四MOS晶體管，其各自插入所述第二 MOS 晶體管與第二電源之間，并由所述控制信號進行柵極控制；笫二 MOS反相器，其包含所述一種導通類型的第五MOS晶體管與所 述相反導通類型的第六MOS晶體管，所述第五MOS晶體管的柵極端子與 漏極端子共同連接到所述第一輸入端子，所述第六MOS晶體管的柵極端 子與漏極端子共同連接到所述第 一輸入端子；所述一種導通類型的第七MOS晶體管，其插入所述第五MOS晶體管 與所述第一電源之間，并由所述放大信號進行柵極控制；以及所述相反導通類型的第八MOS晶體管，其插入所述第六MOS晶體管 與所述第二電源之間，并由所述控制信號進行柵極控制；分頻器，其對所述振蕩信號進行分頻，以便獲得分頻信號；相位檢測器，其檢測所迷分頻信號與基準時鐘信號的相位差，并獲得 相位差信號；以及環(huán)路濾波器，其從所勤目位差信號中移除AC分量，以便獲得所述控制信號。
6. 根據權利要求5的電路，其還包含電荷泵，其插入所述相位檢測器與所述環(huán)路濾波器之間，以便對所述 相位差信號的電壓進行升壓。
7. 根據權利要求5的電路，其中，所述基準信號的電壓為所述第一電源的電壓和所述第二電源的電壓的算術平均。
8. 根據權利要求5的電路，其還包含時鐘發(fā)生器，其產生所述基準時鐘信號。
9. 一種鎖相環(huán)電路，其包含環(huán)形振蕩器，通過將奇數個第一 MOS反相器連接為環(huán)形以便從任一 所述第一 MOS反相器提取具有受到控制信號的電壓控制的頻率的振蕩信 號配置而成，每個所述第一 MOS反相器包含一種導通類型的第一 MOS 晶體管和相反導通類型的第二MOS晶體管；運算放大器，其對輸入到第 一輸入端子的信號的電壓與輸入到第二輸入端子的基準信號的電壓之間的差進行放大，以便獲得放大信號；低通濾波器，其從所皿大信號中移除高頻分量，以便獲取濾波信號； 所述一種導通類型的第三MOS晶體管，其各自插入所述第一 MOS晶體管與第一電源之間，并由所述濾波信號進行柵極控制；所述相反導通類型的第四MOS晶體管，其各自插入所述第二 MOS晶體管與第二電源之間，并由所述控制信號進行柵極控制；第二 MOS反相器，其包含所述一種導通類型的第五MOS晶體管以及 所述相反導通類型的第六MOS晶體管，所述笫五MOS晶體管的柵極端子 與漏極端子共同連接到所述笫一輸入端子，所述第六MOS晶體管的柵極 端子與漏極端子共同連接到所述第 一輸入端子；所述一種導通類型的第七MOS晶體管，其插入所述第五MOS晶體管 與所述第一電源之間，并由所述濾波信號進行柵極控制；以及所述相反導通類型的笫八MOS晶體管，其插入所述第六MOS晶體管 與所述第二電源之間，并由所述控制信號進行柵極控制；分頻器，其對所述振蕩信號進行分頻，以便獲得分頻信號；相位檢測器，其檢測所述分頻信號的相位與基準時鐘信號的相位的相 位差，并獲得相位差信號；以及環(huán)路濾波器，其從所勤目位差信號中移除AC分量，以4更獲得所述控制信號。
10. 根椐權利要求9的電路，其還包含電荷泵，其插入所述相位檢測器與所述環(huán)路濾波器之間，以便對所述 相位差信號的電壓進行升壓。
11. 根據權利要求9的電路，其中，所述基準信號的電壓為第所述一 電源的電壓和所述第二電源的電壓的算術平均。
12. 根據權利要求9的電路，其還包含 時鐘發(fā)生器，其產生所述基準時鐘信號。
全文摘要
一種電壓控制振蕩器，其包含環(huán)形振蕩器，其通過連接各自包含第一與第二晶體管的反相器配置而成；運算放大器，其獲得放大信號；第三晶體管，其各自插入第一晶體管與第一電源之間，并由放大信號進行柵極控制；第四晶體管，其各自插入第二晶體管與第二電源之間，并由控制信號進行柵極控制；包含第五晶體管與第六晶體管的反相器，第五與第六晶體管的柵極端子與漏極端子共同連接到運算放大器的第一輸入端子；第七晶體管，其插入第五晶體管與第一電源之間，并由放大信號進行柵極控制；第八MOS晶體管，其插入第六晶體管與第二電源之間，并由控制信號進行柵極控制。
文檔編號H03K3/013GK101325416SQ20081012563
公開日2008年12月17日 申請日期2008年6月12日 優(yōu)先權日2007年6月13日
發(fā)明者崔明秀 申請人:株式會社東芝