專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具備輸出電路的半導(dǎo)體集成電路。
背景技術(shù)：
一般來說，半導(dǎo)體集成電路具備輸出電路，由內(nèi)部電路生成的各種 控制信號通過輸出電路，作為輸出信號對外部機(jī)器送出。因?yàn)檩敵鲭娐?由開關(guān)電路構(gòu)成，所以輸出信號是一種將高電平和低電平不斷重復(fù)的信 號，在低電平和高電平之間遷移的部分構(gòu)成階躍脈沖，如果從拉普拉斯 變換、傅立葉變換的觀點(diǎn)來看，是包含有各種各樣的頻率成分(高次諧 波)的脈沖。如上所述的具有階躍脈沖的頻率成分，由于在與輸出電路 的輸出阻抗的關(guān)系下會使電磁輻射噪音感生，因此要進(jìn)行將輸出阻抗設(shè) 置成適當(dāng)?shù)闹档倪@種電路設(shè)計(jì)。
另外，在專利文獻(xiàn)l中，記載了使開關(guān)噪音帶來的電磁輻射噪音減 少的開關(guān)調(diào)整電路。
專利文獻(xiàn)l:特開2003 —153526號公報(bào)
但是，在輸出電路的輸出阻抗的設(shè)置控制中，輸出信號的上升、下 降時(shí)間是固定的。換言之，輸出信號的上升、下降的斜率是固定的。于 是，輸出信號的階躍脈沖，結(jié)果會具有特定的頻率成分，其會引起電磁 輻射噪音(電源噪音、信號輻射噪音)。
另一方面，調(diào)諧器、影像系統(tǒng)等的應(yīng)用中，必須使用頻率漂移少的 基準(zhǔn)時(shí)鐘。這種基準(zhǔn)時(shí)鐘，因與輸出電路的輸出信號(階躍脈沖)相伴 的電磁輻射噪音而受到影響，可能會成為應(yīng)用上的問題。

發(fā)明內(nèi)容
本發(fā)明，正是借鑒上述的以往技術(shù)的課題而提出的，其特征在于，具備將多位的隨機(jī)數(shù)數(shù)據(jù)依次發(fā)生的隨機(jī)數(shù)發(fā)生電路；存儲從上述隨 機(jī)數(shù)發(fā)生電路依次輸出的隨機(jī)數(shù)數(shù)據(jù)的第l控制寄存器；和，根據(jù)上述 第1控制寄存器所存儲的隨機(jī)數(shù)數(shù)據(jù)，輸出信號的上升時(shí)間及下降時(shí)間 被可變控制的輸出電路。
根據(jù)本發(fā)明，能減低與輸出信號的階躍脈沖相伴的、不需要的電磁 輻射噪音。特別是，能防止在調(diào)諧器、影像系統(tǒng)等的應(yīng)用中所使用的基 準(zhǔn)時(shí)鐘、與輸出電路的輸出信號(階躍脈沖)之間的干擾現(xiàn)象，能解決 應(yīng)用上的問題。


圖1是表示本發(fā)明的實(shí)施方式的半導(dǎo)體集成電路的結(jié)構(gòu)的圖。
圖2是說明輸出信號的上升/下降時(shí)間的圖。
圖3是表示輸出信號的上升/下降時(shí)間的分布的圖。
圖4是輸出電路的電路圖。
圖中IO —隨機(jī)數(shù)發(fā)生電路，ll一隨機(jī)數(shù)控制寄存器，12 —上升/ 下降時(shí)間可變數(shù)據(jù)寄存器，13 —輸出電路，14一內(nèi)部電路，15 —上升/ 下降時(shí)間可變寬度控制寄存器，16—P通道型MOS晶體管，17—N通 道型MOS晶體管。
具體實(shí)施方式
、 .以下，參照附圖對本發(fā)明的實(shí)施方式中的半導(dǎo)體集成電路進(jìn)行說 明。圖1是表示本發(fā)明的實(shí)施方式的半導(dǎo)體集成電路的構(gòu)成的圖。以下， 對半導(dǎo)體集成電路，以微型計(jì)算機(jī)為例進(jìn)行說明。隨機(jī)數(shù)發(fā)生電路io， 是依次產(chǎn)生n位的隨機(jī)數(shù)數(shù)據(jù)的電路。隨機(jī)數(shù)控制寄存器11，是對來 自隨機(jī)數(shù)發(fā)生電路的隨機(jī)數(shù)數(shù)據(jù)的輸出的開始(start)、待機(jī)(standby)、 停止(stop)、輸出的時(shí)序(timming)等進(jìn)行控制的寄存器。
從隨機(jī)數(shù)發(fā)生電路IO所輸出的隨機(jī)數(shù)數(shù)據(jù)，存儲于上升/下降時(shí)間 可變數(shù)據(jù)寄存器12 (本發(fā)明的第1控制寄存器的一個(gè)例子)。上升/下 降時(shí)間可變數(shù)據(jù)寄存器12所存儲的數(shù)據(jù)，通過從隨機(jī)數(shù)發(fā)生電路10依 次發(fā)生的隨機(jī)數(shù)數(shù)據(jù)來更新。另外，來自隨機(jī)數(shù)發(fā)生電路10的隨機(jī)數(shù)數(shù)據(jù)，能夠通過串行輸出、
或并行輸出，存儲于上升/下降時(shí)間可變數(shù)據(jù)寄存器12中，這種串行輸 出、并行輸出可以任意選擇。
另外，輸出電路13，是用于將來自微型計(jì)算機(jī)的內(nèi)部電路14的信 號cp輸出給外部機(jī)器的電路，輸出電路13的輸出信號的上升/下降時(shí)間， 被根據(jù)上升/下降時(shí)間可變數(shù)據(jù)寄存器12所存儲的隨機(jī)數(shù)數(shù)據(jù)，進(jìn)行可 變控制。
另外，設(shè)置有上升/下降時(shí)間可變寬度控制寄存器15 (本發(fā)明的第 2控制寄存器的一個(gè)例子)，其存儲用于控制輸出信號的上升時(shí)間及下 降時(shí)間的寬度的控制數(shù)據(jù)，其中輸出信號的上升時(shí)間及下降時(shí)間，被根 據(jù)上升/下降時(shí)間可變數(shù)據(jù)寄存器12存儲的隨機(jī)數(shù)數(shù)據(jù)進(jìn)行可變控制。
如圖2所示，所謂輸出信號的上升時(shí)間，定義為輸出信號從低電平 遷移到高電平的時(shí)間，所謂輸出信號的下降時(shí)間，定義為輸出信號從高 電平遷移到低電平的時(shí)間。但是，也可以使用其它的定義。例如，也可 以定義為所謂輸出信號的上升時(shí)間就是輸出信號從低電平遷移到高電 平的90%的電平的時(shí)間，所謂輸出信號的下降時(shí)間就是輸出信號從高 電平遷移到其10%的電平的時(shí)間。另外，輸出信號的上升/下降時(shí)間， 也可以用輸出信號的斜率這種等價(jià)概念來置換。
根據(jù)上述的電路結(jié)構(gòu)，輸出信號的上升時(shí)間(輸出信號的斜率)， 被根據(jù)隨機(jī)數(shù)數(shù)據(jù)進(jìn)行可變控制，不像以往那樣是固定的，而是具有分 布。其分布的方式，通過隨機(jī)數(shù)發(fā)生電路10發(fā)生的隨機(jī)數(shù)數(shù)據(jù)來調(diào)整。 這樣，輸出信號的階躍脈沖，具有分散的頻率成分，從而減低電磁輻射 噪音。另外，能防止在調(diào)諧器、影像系統(tǒng)等的應(yīng)用中所使用的基準(zhǔn)時(shí)鐘、 與輸出電路的輸出信號(階躍脈沖)之間的千擾現(xiàn)象。
輸出信號的上升/下降時(shí)間的分布，如圖3所示，優(yōu)選為正態(tài)分布。 該情況下，雖然上升/下降時(shí)間相對于中心值(目標(biāo)值)分布，但其可 變寬度(分布的寬度)，通過上升/下降時(shí)間可變寬度控制寄存器15來 控制。
圖4是表示輸出電路的具體結(jié)構(gòu)的電路圖。輸出緩沖器，用由P通 道型MOS晶體管16和N通道型MOS晶體管17形成的變換器(inverter)而構(gòu)成的。在P通道型MOS晶體管16和N通道型MOS晶體管17的 柵極(上述輸出緩沖器的輸入端子)上，被施加來自內(nèi)部電路14的信 號(p。
另外，在上述柵極上，對應(yīng)于上升/下降時(shí)間可變數(shù)據(jù)寄存器12的 位(n位)，連接有開關(guān)控制用的N通道型MOS晶體管Tl Tn的漏 極。在開關(guān)控制用的N通道型MOS晶體管Tl Tn的柵極上，被施加 與上升/下降時(shí)間可變數(shù)據(jù)寄存器12所存儲的隨機(jī)數(shù)數(shù)據(jù)Dl Dn (Dl 是最低位數(shù)據(jù)，Dn是最高位數(shù)據(jù))相對應(yīng)的電平。
例如，隨機(jī)數(shù)數(shù)據(jù)D1為『1』的情況下，在N通道型MOS晶體管 Tl上施加高電平，N通道型MOS晶體管Tl導(dǎo)通。隨機(jī)數(shù)數(shù)據(jù)Dl為 『0』的情況下，在N通道型MOS晶體管Tl上施加低電平(接地電平)， N通道型MOS晶體管Tl關(guān)斷。另夕卜，在開關(guān)控制用的N通道型MOS 晶體管Tl Tn的源極與接地之間，連接有n個(gè)電容器Cl Cn。
根據(jù)如上所述的結(jié)構(gòu)，通過根據(jù)上升/下降時(shí)間可變數(shù)據(jù)寄存器12 所存儲的隨機(jī)數(shù)數(shù)據(jù)，使輸入信號(p的上升、下降延遲，就能對從輸出 緩沖器的輸出端子P輸出的輸出信號的上升/下降時(shí)間進(jìn)行可變控制。 即，開關(guān)控制用的N通道型MOS晶體管Tl Tn和n個(gè)電容器Cl Cn， 是延遲時(shí)間可變的延遲電路。
例如，在隨機(jī)數(shù)數(shù)據(jù)Dl Dn全為『1』的情況下，開關(guān)控制用的 N通道型MOS晶體管Tl Tn全部導(dǎo)通，全部的電容器Cl Cn連接于 由P通道型MOS晶體管16和N通道型MOS晶體管17形成的輸出緩 沖器的輸入端子。這時(shí)，因?yàn)槿萘控?fù)荷達(dá)到最大，因此輸出信號的上升 /下降時(shí)間也為最大。
另一方面，在隨機(jī)數(shù)數(shù)據(jù)Dl Dn全部為『0』的情況下，開關(guān)控 制用的N通道型MOS晶體管Tl Tn全部關(guān)斷，電容器Cl Cn都不 與輸出緩沖器的輸入端子連接。這時(shí)，因?yàn)槿萘控?fù)荷達(dá)到最小，因此輸 出信號的上升/下降時(shí)間也為最小。電容器Cl Cn的容量值，優(yōu)選被對 應(yīng)于隨機(jī)數(shù)數(shù)據(jù)Dl Dn而加權(quán)。
另外，雖然由開關(guān)控制用的N通道型MOS晶體管Tl Tn和n個(gè) 電容器Cl Cn形成的延遲電路，設(shè)置在輸出緩沖器的輸入側(cè)，但設(shè)置在輸出緩沖器的輸出側(cè)，也同樣能可變控制輸出信號的上升/下降時(shí)間。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其特征在于，具備將多位的隨機(jī)數(shù)數(shù)據(jù)依次發(fā)生的隨機(jī)數(shù)發(fā)生電路；存儲從上述隨機(jī)數(shù)發(fā)生電路依次輸出的隨機(jī)數(shù)數(shù)據(jù)的第1控制寄存器；和，根據(jù)上述第1控制寄存器所存儲的隨機(jī)數(shù)數(shù)據(jù)，輸出信號的上升時(shí)間及下降時(shí)間被可變控制的輸出電路。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于， 具備第2控制寄存器，存儲用于對被根據(jù)上述第1控制寄存器所存儲的隨機(jī)數(shù)數(shù)據(jù)進(jìn)行可變控制的、上述輸出信號的上升時(shí)間及下降時(shí)間 的寬度進(jìn)行控制的控制數(shù)據(jù)。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體集成電路，其特征在于， 上述輸出電路，具備輸出晶體管；和對應(yīng)于上述第1控制寄存器所存儲的隨機(jī)數(shù)數(shù)據(jù)，使施加于上述輸出晶體管的信號延遲的延遲電 路。
4. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體集成電路，其特征在于， 上述輸出電路，具備輸出晶體管；和對應(yīng)于上述第1控制寄存器所存儲的隨機(jī)數(shù)數(shù)據(jù)，使上述輸出信號延遲的延遲電路。
5. 根據(jù)權(quán)利要求3或4所述的半導(dǎo)體集成電路，其特征在于， 上述延遲電路，具備多個(gè)電容元件；和對應(yīng)于上述第1控制寄存器所存儲的隨機(jī)數(shù)數(shù)據(jù)進(jìn)行開關(guān)，對上述輸出晶體管的輸入端子使上述 電容元件選擇性連接的多個(gè)開關(guān)元件。
6. 根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的半導(dǎo)體集成電路，其特 征在于，上述隨機(jī)數(shù)發(fā)生電路，以輸出信號的上升時(shí)間及下降時(shí)間構(gòu)成正態(tài) 分布的方式來發(fā)生上述隨機(jī)數(shù)數(shù)據(jù)。
全文摘要
本發(fā)明提供一種半導(dǎo)體集成電路。其中，隨機(jī)數(shù)控制寄存器(11)，用于對來自隨機(jī)數(shù)發(fā)生電路的隨機(jī)數(shù)數(shù)據(jù)的輸出的開始、待機(jī)、停止、輸出的時(shí)序等進(jìn)行控制。從隨機(jī)數(shù)發(fā)生電路(10)輸出的隨機(jī)數(shù)數(shù)據(jù)，存儲于上升/下降時(shí)間可變數(shù)據(jù)寄存器(12)。在上升/下降時(shí)間可變數(shù)據(jù)寄存器(12)所存儲的數(shù)據(jù)，通過從隨機(jī)數(shù)發(fā)生電路(10)依次發(fā)生的隨機(jī)數(shù)數(shù)據(jù)而更新。輸出電路(13)，將來自微型計(jì)算機(jī)的內(nèi)部電路(14)的信號φ輸出給外部機(jī)器，輸出電路(13)的輸出信號的上升/下降時(shí)間，被根據(jù)上升/下降時(shí)間可變數(shù)據(jù)寄存器(12)所存儲的隨機(jī)數(shù)數(shù)據(jù)，進(jìn)行可變控制。從而，能減少與輸出信號的階躍脈沖相伴的、不需要的電磁輻射噪音。
文檔編號H03K19/003GK101409548SQ20081017016
公開日2009年4月15日 申請日期2008年10月13日 優(yōu)先權(quán)日2007年10月12日
發(fā)明者近藤英雄 申請人:三洋電機(jī)株式會社;三洋半導(dǎo)體株式會社