專利名稱：可變增益放大器的制作方法
技術領域：
與本發(fā)明一致的設備涉及一種可變增益放大器(VGA),更具體地講， 涉及一種不管放大增益的變化而具有穩(wěn)定的輸入阻抗匹配和穩(wěn)定的噪聲系數(shù) (NF )的VGA。
背景技術：
通常，VGA在無線通信系統(tǒng)的發(fā)送單元中被用作前級(pre - power)放 大器，并且維持發(fā)送信號的幅度不變。VGA還在無線通信系統(tǒng)的接收單元中 被用作低噪聲放大器(LNA),并當輸入信號的幅度較小時在高增益模式下操 作，或者當輸入信號的幅度較大時在低增益模式下操作，因此提供了適當?shù)?;故大增益。
考慮到信噪比(SNR)、頻帶寬度、低失真因素、線性度、輸入/輸出匹 配和噪聲特性等等設計了這樣的VGA。
例如，在接收單元的第一級^f吏用的VGA的噪聲系數(shù)(NF)對整個接收 單元的NF具有重大的影響。因此，VGA具有穩(wěn)定的、低的NF是重要的。
圖1是傳統(tǒng)的VGA的電路圖。參照圖1,傳統(tǒng)的VGA包括包括電感 器L1的輸入匹配單元10;共陰共柵放大器(cascode)放大單元20,用于將 輸入信號放大并輸出放大的信號；輸出匹配單元30,包括電感器L2和電容 器C2。共陰共柵放大器放大單元20包括共源極放大單元21和共柵極放大單元
23。共源極;故大單元21包括多個NMOS晶體管Nl至Ni和多個開關SW1 至SWi。共柵極放大單元23是連接到NMOS晶體管Nl至Ni的共漏極的共 陰共柵放大器。
構成共源極放大單元21的NMOS晶體管Nl至Ni的4冊極經開關SW1 至SWi分別連接到輸入端口 In和第一偏置源極Bias 1。構成共柵極放大單元 23的NMOS晶體管Nj的柵極連接到第二偏置源極Bias 2。在圖1中，第一 電容器CI被用作使共柵極放大單元23的NMOS晶體管Nj交流(AC)接地。
共陰共柵放大器放大單元20減少了由晶體管Nl至Ni的柵極和漏極之 間的寄生電容引起的密勒效應，其中，共源極放大單元21和共柵極放大單元 23在共陰共柵放大器結構中被結合到一起。因此，共陰共柵放大器放大單元 20提供了極好的頻率特性，從而在高頻放大器中被頻繁地使用。
在這樣傳統(tǒng)的VGA中，放大增益根據(jù)共源極放大單元21的NMOS晶體 管N1至Ni的選擇性的開/關操作而被確定。換句話說，當NMOS晶體管Nl 至Ni具有不同的跨導(gm )值，并且開關SW1至SWi被選一奪性地接通/斷開 時，共源極放大單元21的共漏極的感應電流的值根據(jù)具有不同跨導值的 NMOS晶體管Nl至Ni中的哪一個被導通而改變。因此，放大增益根據(jù)選擇 性地接通/斷開開關SWI至SWi的哪個而改變。
例如，假設在NMOS晶體管Nl至Ni中第一 NMOS晶體管Nl具有最 大的跨導，并且第i晶體管Ni具有最小的跨導。在這種情況下，如果第一開 關SWI接通并且其余的斷開，則傳統(tǒng)的VGA在具有最大放大增益的高增益 模式下操作。另一方面，如果僅第i晶體管Ni接通，則傳統(tǒng)的VGA在具有 最小放大增益的低增益模式下操作。
然而，在如上所述的傳統(tǒng)的VGA中，共源極放大單元21的輸入阻抗根 據(jù)放大增益而改變。具體地講，當共源極放大單元21的NMOS晶體管Nl 至Ni選4奪性地導通/截止以改變放大增益時，共源極放大單元21的輸入阻抗 改變了。因此，在傳統(tǒng)的VGA中，輸入阻抗根據(jù)放大增益而改變，NF也改 變。
圖2A至2D是示出圖1的VGA的增益、噪聲系數(shù)、輸入阻抗匹配和輸 出阻抗匹配的曲線圖。圖2A至2D的曲線圖顯示了在4.7至5.3GHz的頻率范圍內對0.18 M m CMOS RF MOSFET的才莫擬結果。
參照圖2A,圖1的VGA在高增益模式下提供了相當好的特性。然而， 如圖2B和圖2C所示，圖1的VGA在低增益模式下提供了很差的噪聲系數(shù) 和很差的輸入阻抗匹配。在5GHz的操作頻率下，VGA在低增益模式下具有 大約10dB的噪聲系數(shù)和大約-2dB的輸入阻抗匹配，這些值比高增益模式下 的值要差。
總之，在傳統(tǒng)的VGA中，輸入信號連接到包括多個晶體管的共源極放 大單元，輸入阻抗根據(jù)晶體管中的哪一個被導通而改變。因此，隨著放大增 益的變化，輸入阻抗變得不穩(wěn)定，并且噪聲系數(shù)變化很大。

發(fā)明內容
本發(fā)明提供了一種不管放大增益的變化而具有穩(wěn)定的噪聲系數(shù)的可變增 益放大器。
本發(fā)明還提供了 一種具有穩(wěn)定的輸入阻抗的可變增益放大器，所述輸入 阻抗不會隨著放大增益的變化而容易地改變。
根據(jù)本發(fā)明的一方面，提供了一種可改變放大增益的VGA,所述VGA 包括共源極放大單元，將輸入信號放大同時維持輸入阻抗不變；可變增益 確定單元，其以共陰共柵放大器的方式連接到共源極放大單元，并且將由共 源極放大單元輸出的信號;^丈大?？勺冊鲆娲_定單元包括多個晶體管，所述 晶體管通過連接到所述晶體管的柵極的開關被導通/截止以改變放大增益。
根據(jù)本發(fā)明的另一方面，提供了一種可改變放大增益的VGA,所述VGA 包括差動共源極放大單元，包括晶體管對，并且用于接收并放大差動信號 同時維持輸入阻抗不變；差動可變增益確定單元，其以共陰共柵放大器的方 式連接到差動共源極放大單元，將由差動共源極放大單元輸出的信號放大。 差動可變增益確定單元包括多個晶體管，所述晶體管通過連接到所述晶體 管的柵極的開關被導通/截止以改變放大增益。
根據(jù)本發(fā)明的另一方面，提供了一種可改變放大增益的VGA,所述VGA 包括放大增益控制單元，輸出用于控制放大增益的控制信號；電流源單元， 輸出電流，所述電流根據(jù)控制信號被控制以與放大增益成比例；偏置單元， 供給電壓，所述電壓根據(jù)由電流源單元輸出的電流被調整；放大單元，包括 晶體管，該晶體管的放大增益根據(jù)偏置單元供給的電壓的大小而改變。根據(jù)本發(fā)明的另一方面，提供了一種可改變放大增益的VGA,所述VGA 包括共陰共柵放大器放大單元，包括連接到輸入端口的第一放大單元和以 共陰共柵放大器的方式連接到第一放大單元的第二放大單元；放大增益控制
源單元，輸出根據(jù)控制信號被控制以與放大增益成比例的電流；和偏置單元， 根據(jù)由電流源單元輸出的電流來調整將供給第一放大單元的電壓。


通過參照附圖對本發(fā)明的示例性實施例進行的詳細描述，本發(fā)明的上述 和其他方面將會變得更加清楚，其中 圖1是傳統(tǒng)的VGA的電i 各圖2A至圖2D是示出圖1的VGA的特性的曲線圖3是根據(jù)本發(fā)明示例性實施例的VGA的電路圖4是根據(jù)本發(fā)明的開關的電路圖5是根據(jù)本發(fā)明另 一示例性實施例的VGA的電路圖6A至圖6D是示出圖3和圖5的VGA的特性的曲線圖7是根據(jù)本發(fā)明另 一示例性實施例的VGA的電路圖8是根據(jù)本發(fā)明另 一示例性實施例的VGA的電路圖9是根據(jù)本發(fā)明另 一示例性實施例的VGA的電路圖IO是根據(jù)本發(fā)明另一示例性實施例的VGA的電路圖；和
圖IIA至圖IID是示出圖7、 8、 9和IO的特性的曲線圖。
具體實施例方式
現(xiàn)在將參照MOSFET晶體管被用作構成可變增益放大器的有源器件的 本發(fā)明示例性實施例來描述本發(fā)明。然而，本發(fā)明的精神不限于MOSFET晶 體管的使用。對于本領域的一個普通技術人員很清楚的是，本發(fā)明的精神也 可以通過使用其它的晶體管來實現(xiàn)，例如，BJT、 JFET、 MESEFT等等。
設計根據(jù)圖3和圖5的本發(fā)明示例性實施例的VGA,從而共陰共柵放大 器放大單元的第一級可不管放大增益的變化而具有固定的阻抗，并且包括多 個晶體管的可變增益確定單元形成在共陰共柵放大器放大單元的上一級。因數(shù)的變化被穩(wěn)定。
圖3是根據(jù)本發(fā)明示例性實施例的VGA的電路圖。參照圖3, VGA包 括輸入匹配單元100、共陰共柵放大器放大單元200和輸出匹配單元300。
輸入匹配單元100在節(jié)點A的一側為共陰共柵放大器放大單元200的輸 入阻抗提供阻抗匹配。輸入匹配單元100包括第一電感器Ll。第一電感器 Ll的一端連接到輸入端口 In,其另一端連接到共陰共4冊;改大器放大單元200 的輸入節(jié)點A。不限于圖3所示的這樣，電容器等還可被連接到第一電感器 Ll。
共陰共柵放大器放大單元200包括共源極放大單元210和可變增益確定 單元220。
共源極放大單元210包括單個NMOS晶體管NM1以防止輸入阻抗根據(jù) 放大增益的變化而改變。NMOS晶體管NMI的柵極連接到節(jié)點A以接收將 被放大的信號。第一偏壓Bias 1通過節(jié)點A被傳輸?shù)絅MOS晶體管NMI的 柵極，以偏置NMOS晶體管NM1 。
NMOS晶體管NMI的源極接地，其漏極連接到構成可變增益確定單元 220的NMOS晶體管NM2、 NM3.,.和NMi的源極。因此，共源極放大單元 210的NMOS晶體管NMI是以共陰共柵放大器的方式連接到可變增益確定 單元的220的NMOS晶體管NM2、 NM3…和NMi。
可變增益確定單元220包括NMOS晶體管NM2至NMi,它們共同連 接到NMOS晶體管NMI的漏極；多個開關S2、S3…和Si,分別連接到NMOS 晶體管NM2至NMi的^^及。構成可變增益確定單元220的NMOS晶體管和 開關的數(shù)量可依賴放大增益級的數(shù)量。
開關S2至Si連4妻到第二偏壓Bias 2,并且4妻通/斷開以控制NMOS晶體 管NM2至NMi的導通/截止操作。NMOS晶體管NM2至NMi具有不同的特 征值，例如，跨導(gj值。在可變增益確定單元220的一級的放大增益根 據(jù)晶體管NM2至NMi中哪個被導通而改變。第一電容器CI被用來使AC信 號接地。
圖4是開關S2至Si中的每個例子的電路圖。參照圖4，示例性開關包 括NMOS晶體管NS1和PMOS晶體管PS1。 NMOS晶體管NS1的源極連接 到第二偏壓Bias 2，其漏極連接到PMOS晶體管PSl的源極。PMOS晶體管 PSl的漏極接地。由開關控制單元(未顯示)輸出的開關控制信號輸入到NMOS晶體管NS1和PMOS晶體管PS1的4冊極。開關控制信號用來根據(jù)放 大增益值接通開關SW2至SWi中的一個。NMOS晶體管NS1的漏極和PMOS 晶體管PS1的源才及之間的節(jié)點N連接到NMOS晶體管NM2…或者NMi。
圖4的開關操作如下。如果開關控制信號是邏輯高電平，則NMOS晶體 管NS1和PMOS晶體管PS1都被導通，并且輸入到NMOS晶體管NS1源極 的第二偏壓Bias 2通過節(jié)點N傳輸?shù)娇勺冊鲆娲_定單元220的NMOS晶體管 NM2…或者NMi的柵極。另一方面，如果開關控制信號是邏輯低電平，則 NMOS晶體管NS1和PMOS晶體管PS1都^皮截止，從而第二偏壓Bias 2不 被傳輸?shù)絅MOS晶體管NM2…或者NMi的4冊極。
返回參照圖3,輸出匹配單元300包括第二電感器L2和第二電容器C2， 并且在節(jié)點B的一側給為共陰共柵放大器放大單元200的輸出阻抗提供阻抗 匹配。第二電感器L2的一端連接到外部電源VDD,其另一端連接到NMOS 晶體管NM2至NMi的漏極。第二電容器C2的 一端連接到NMOS晶體管NM2 至NMi的漏極，其另一端形成輸出端口 OUT。
在圖3中的具有這樣的結構的VGA的操作中，在輸入信號首先在共源 極放大單元210中被放大，然后由構成可變增益確定單元220的NMOS晶體 管NM2至NMi的其中一個其次放大的同時，發(fā)生放大增益的變化。換句話 說，不存在通過共源極放大單元210的NMOS晶體管NM1引起的放大增益 的變化，但是放大增益根據(jù)NMOS晶體管NM2至NMi中哪一個被導通而改 變，所述NMOS晶體管NM2至NMi由開關S2至Si選才奪性地導通/截止。結 果，整個放大增益改變。
更具體地講，通過輸入端口 In輸入的信號通過輸入匹配單元100被傳輸 到共源極放大單元210的NMOS晶體管NMI的柵極。首先由NMOS晶體管 NMI放大的信號被輸出為NMOS晶體管NMI的漏電流。放大的信號其次由 可變增益確定單元220的NMOS晶體管NM2至NMi中處于導通狀態(tài)的一個 放大。由于NMOS晶體管NM2至NMi具有不同的放大增益(即，跨導)， 所以放大增益根據(jù)NMOS晶體管NM2至NMi中哪一個被導通而改變。
參照下面的方程詳細說明放大增益的變化。首先，共陰共柵放大器放大 單元200的總的跨導Gm利用方程1來計算<formula>formula see original document page 10</formula>
其中，gnU表示NMOS晶體管NM1的跨導，gm2表示在可變增益確定單
元220中導通的NMOS晶體管的跨導，gmb2表示由于人體效應導通的NMOS 晶體管的跨導，r。,表示NMOS晶體管NM1的輸出阻抗，r。2表示導通的NMOS 晶體管的輸出阻抗，即，表示從可變增益確定單元220的NMOS晶體管中選 擇的NMOS晶體管的輸出阻抗。如方程1近似得知，共陰共柵放大器放大單 元220的總的跨導Gm依賴NMOS晶體管NM1的跨導gml,通過NMOS晶體 管NM1的跨導gml輸入信號被首先放大。
利用方程2來計算關于輸入端口 OUT —端的輸出阻抗R^:
<formula>formula see original document page 10</formula> (2)
這里，當連接到輸出端口 OUT的負載的阻抗是R,。ad時，共陰共柵放大 器放大單元200的》文大增益Av由方程3表示，方程3基于方程1和2:
參照方程3， NMOS晶體管NM1的跨導gm,是固定的，gw和gmb2根據(jù)
可變增益確定單元220的NMOS晶體管NM2至NMi中哪一個被導通而改 變。結果，放大增益Av才艮據(jù)可變增益確定單元220的NMOS晶體管NM2至 NMi中哪一個被導通而改變。
在圖3的VGA中，放大接收到的信號的共陰共柵放大器放大單元200 的第一級由NMOS晶體管NMI構成，從而由于i文大增益的改變導致輸入阻 抗的改變可變得有限。
眾所周知，多級;^文大器的第一級很大地影響著噪聲系數(shù)。在圖l傳統(tǒng)的
單元200的第一級以改變放大增益。因此，共陰共柵放大器放大單元200的 輸入阻抗根據(jù)共源極;故大單元210的晶體管中哪一個被導通而改變。輸入阻 抗的改變對噪聲系數(shù)具有消極影響。然而，在圖3的根據(jù)本發(fā)明的示例性實 施例的VGA中，首先放大輸入信號的共源極放大單元210由單個NMOS晶 體管NMI構成，并且用于確定放大增益的可變增益確定單元220形成在共源 極放大單元210的級的上面一級，從而，共源招j故大單元210和可變增益確定單元220以共陰共柵放大器的結構而彼此結合。因此，可以防止由于放大 增益的改變而導致輸入阻抗的改變。
圖5是根據(jù)本發(fā)明另 一示例性實施例的VGA的電路圖。除了圖5的VGA 被構造為差動放大器之外，圖5的VGA的結構和操作與圖3的VGA的結構 和才乘作相似。
參照圖5, VGA包括輸入匹配單元400、差動共陰共柵放大器放大單 元500和輸入匹配單元600。
與圖3的VGA相似，輸入匹配單元400提供與匹配差動共陰共柵放大 器放大單元500的輸入阻抗相匹配的阻抗。輸入匹配單元400包括第三和第 四電感器L3和L4，它們分別連接到差動輸入端口 In +和In _ 。很明顯，輸 入匹配單元400可還包括電容器等等，而不限于圖5所示的這些。
差動共陰共柵放大器放大單元500包括差動共源極放大單元510和差動 可變增益確定單元520。
差動共源極放大單元510包括一對晶體管ND1和ND2，它們的源極接 地，并且它們以差動放大器的結構被布置。ND1和ND2的柵極分別連接到差 動輸入端口 In +和In -,并且連接到第 一偏壓Bias 1分別接收信號和偏壓。
ND1和ND2的漏極以共陰共柵放大器的方式連接到多個晶體管ND3至 NDj的源極，所述多個晶體管ND3至NDj構成差動可變增益確定單元520。
差動可變增益確定單元520包括晶體管ND3至NDj，形成差動對；多 個開關SD3至SDj，分別連接到晶體管NS3至NDj的柵極。放大的差動信號 Vout輸出到晶體管ND3至NDj的漏極。
開關SD3至SDj連接到第二偏壓Bias 2并選擇性地導通/截止差動晶體 管對ND3和ND4至NDi和NDj,以改變差動可變增益確定單元520的放大 增益。更具體地講，晶體管ND3、 ND4、 ...NDi和NDj是差動對，連接到每 個差動晶體管對的兩個開關根據(jù)放大增益被同時接通/斷開。例如，連接到一 對差動晶體管ND3和ND4的柵極的開關SD3和SD4根據(jù)由開關控制單元(未 顯示)輸出的開關控制信號被同時接通/斷開。差動可變增益確定單元520的 放大增益根據(jù)差動可變增益確定單元520的差動晶體管對中的哪一對被導通 而改變。第三電容器C3被用作使AC信號接地。
輸出匹配單元600包括第五電感器L5和第六電感器L6，但是在一些情 況下還可包括電容器等等。輸出匹配單元600提供有與差動共陰共柵放大器放大單元500的輸出阻抗相匹配的阻抗。
在圖5的VGA中，通過差動輸入端口 In +和In -輸入的信號通過輸入 匹配單元400被傳輸?shù)讲顒庸苍礃O放大單元510,并且首先由差動共源極放 大單元510放大。放大的信號其次由在差動可變增益確定單元520中的一對 差動晶體管放大，該對差動晶體管由開關SD3至SDj的接通/斷開操作選擇地 導通。其次放大的信號被輸出為差動信號Vout。
與圖3的VGA相似，圖5的VGA在差動共陰共柵放大器放大單元500 的第一級形成圖5的VGA中的一對晶體管ND1和ND2，以用于》文大輸入信 號。因此，VGA的輸入阻抗的改變隨著VGA的放大增益的改變可被減少， 并且噪聲系數(shù)的改變可被穩(wěn)定。
圖3和圖5的VGA可作為單個芯片各自實現(xiàn)?；蛘?，僅有共陰共柵放 大器放大單元200或者500可作為單個芯片實現(xiàn)，剩余的電感器和電容器可 被連接到外部裝置。
圖6A至圖6D分別顯示了示出圖3和圖5的VGA每個的增益、噪聲系 數(shù)、輸入阻抗匹配和輸出阻抗匹配的曲線圖。圖6A至圖6D的曲線圖顯示了 在4.7至5.3GHz的頻率范圍內對0.18 m m CMOS RF MOSFET的模擬結果。
參照圖6B,在5GHz的操作頻率時高增益模式下和低增益模式下的噪聲 系數(shù)之間的差是2.2dB,其小于圖2的噪聲系數(shù)曲線圖中的7.9dB?？梢钥吹?圖3和圖5的VGA即使在低增益模式下也具有穩(wěn)定的噪聲系數(shù)，它們的噪聲 系數(shù)都不高于5dB。
參照圖6C的曲線Su,其示出了輸入阻抗匹配，在4.7至5.3GHz整個頻 率范圍內低增益模式下的輸入阻抗匹配值不大于-10dB。因此，圖3和圖5 的VGA提供了良好的輸入阻抗匹配。
如圖6A所示，放大增益的控制范圍是大約13dB,所以該范圍是寬的。 如圖6D所示，輸出阻抗匹配值不大于-8dB,所以圖3和圖5的VGA提供 了良好的輸出阻抗匹配。
如上所述，由于放大增益的改變和使噪聲系數(shù)穩(wěn)定，所以圖3和圖5的
VGA可減少4ir入阻抗的改變。
圖7、 8、 9和IO顯示了 VGA的示例性實施例，其中，通過控制由電流 源輸出的電流調節(jié)施加到放大單元的電壓，來控制放大單元的放大增益。
圖7是根據(jù)本發(fā)明另一示例性實施例的VGA的電路圖。參照圖7， VGA包括放大增益控制單元1000、電流源單元1010、偏置單元1100和放大單 元1200。
放大增益控制單元IOOO輸出放大增益控制信號。
電流源單元1010從放大增益控制單元1000接收放大增益控制信號，并 且輸出依賴放大增益的放大增益控制電流ic。數(shù)字模擬轉換器(DAC)可被 用作電流源單元1010。在這種情況下，由力文大增益控制單元IOOO輸出的方文 大增益控制信號是數(shù)字信號，并且該數(shù)字增益放大控制信號由電流源單元 1010轉換為放大增益控制電流ic。
偏置單元1100包括在供給電壓VDD和接地電壓GND之間串連的第一 和第二劃分電阻器(division resistor) Rl和R2。第一劃分電阻器R1連接在 供給電壓VDD和電流源單元1010之間，第二劃分電阻器R2連接在電流源 單元1010和接地電壓GND之間。在第一和第二劃分電阻器Rl和R2之間的 節(jié)點1111連接到放大單元1200。在稍后將描述，施加到節(jié)點1111的電壓被 用作用于確定放大單元1200的放大增益的控制電壓。節(jié)點llll具有電壓Vl 和電壓V2的總和的電壓VI + V2，電壓V1由第一和第二劃分電阻器Rl和 R2將供給電壓VDD劃分，電壓V2由電流源單元1010輸出的并流過第二劃 分電阻器R2的放大增益控制電流ie提供。
具體地講，由第一和第二劃分電阻器Rl和R2將供給電壓VDD劃分， 從而(R2/(R1+R2》x VDD大小的電壓VI施加到節(jié)點1111。由電流源單元 1010輸出的》文大增益控制電流ic通過連接到接地電壓GND的第二劃分電阻 器R2，從而icxR2的電壓V2施加到節(jié)點1111。因此，節(jié)點1111具有 {(R2/(R1+R2)) x VDD + (ic x R2)}大小的電壓Vl+V2。
放大單元1200包括NMOS晶體管N10,該NMOS晶體管N10通過柵極 接收信號并》文大該信號。NMOS晶體管N10的4冊纟及連4^到節(jié)點1111和輸入 端口 In。如圖7所示，還可包括連接在NMOS晶體管N10和節(jié)點1111之間 的電感器L10、連接在節(jié)點llll和輸入端口 In之間的電容器C10等等以實 現(xiàn)輸^v阻抗匹配。
如圖7所示，NMOS晶體管N10是具有通過其接收信號的柵極和接地的 源極的共源極放大器。由NMOS晶體管N10放大的信號通過NMOS晶體管 N10的漏才及輸出。用于輸出阻抗匹配的電感器Lll和電容器Cll可連接到 NMOS晶體管N10的漏極。在圖7的VGA的操作中，放大增益控制單元1000將放大增益控制信號 輸出到電流源單元1010,以確定將由電流源單元1010輸出的放大增益控制 電流ic的大小。
電流源單元1010輸出根據(jù)放大增益控制信號被控制以與放大增益成比 例的放大增益控制電流ic。例如，如果放大增益控制信號是用于增加放大增 益，則電流源單元1010增加放大增益控制電流ic的大小并輸出所得電流。如 果放大增益控制信號是用于減少放大增益，則電流源單元1010減少放大增益 控制電流ic的大小并輸出所得電流。
由電流源單元1010輸出的放大增益控制電流ic流過第二劃分電阻器R2 ， 從而ie x R2的電壓V2被施加到節(jié)點1111。供給電壓VDD根據(jù)第一和第二 劃分電阻器Rl和R2的電阻的比例被劃分，從而{R2/(R1+R2)} x VDD的電 壓VI也被施加到節(jié)點1111。結果，基于放大增益控制電流i。和劃分的供給 電壓而計算的{(R2/(R1+R2)) x VDD + (ic x R2)}大小的電壓Vl+V2被施加到 節(jié)點1111。
放大單元1200的NMOS晶體管N10的放大增益Av因為下列原因依賴施 加到節(jié)點1111的電壓Vl+V2。
NMOS晶體管N10的跨導gml由方程4表示
— 『
由于電子遷移率jin、平行板電容器每單位面積的電容C。x、信道區(qū)域的
寬度W、信道區(qū)域的長度L和閾值電壓Vn是由用于制造NMOS晶體管N10 的處理技術而確定的常量，所以NMOS晶體管N10的跨導gw依賴施加到 NMOS晶體管N10的柵極和源極之間的電壓Vgs。眾所周知，放大單元1200 的NMOS晶體管N10的》文大增益Av是跨導gml和輸出阻抗Rout的乘積，即， (gmixRout)。因此，當NMOS晶體管N10的柵極電壓Vgs改變時，NMOS晶 體管N10的跨導gml改變，并且NMOS晶體管N10的》欠大增益Av也改變。
因此，圖7的VGA改變了將由電流源單元1010輸出的放大增益控制電 流ic的大小，以調整NMOS晶體管N10的4冊才及電壓，由此改變了 NMOS晶 體管N10的放大增益。此外，在圖7的VGA中，在NMOS晶體管N10的柵 極一端的輸入阻抗即使當放大增益改變時也不會改變，從而可獲得穩(wěn)定的輸 入阻:坑匹配。圖8是根據(jù)本發(fā)明另一示例性實施例的VGA的電路圖。除了圖8中的 VGA采用差動放大器的結構，圖8的VGA類似于圖7的VGA,該差動放大 器將通過輸入端口 In +和In -而輸入的差動信號放大。
具體地講，圖8的VGA包括放大增益控制單元2000、電流源單元2010、 偏置單元2100和差動放大單元2200。
與圖7的VGA相似，圖8的電流源單元2010輸出放大增益控制電流ic, 該放大增益控制電流的值根據(jù)從放大增益控制單元2000接收的放大增益控 制信號被控制，以與放大增益成比例。
{R2/(R1+R2)} x VDD大小的電壓VI和ic x R2大小的電壓V2邱皮施加到 第一和第二劃分電阻器Rl和R2之間的節(jié)點2111,所述(R2/(R1+R2" x VDD 大小的電壓VI通過利用偏置單元2100的第一和第二劃分電阻器Rl和R2將 供給電壓VDD劃分而獲得，所述ic x R2大小的電壓V2通過流過第二劃分電 阻器R2的放大增益控制電流ie而獲得。
差動放大單元2200包括一對差動NMOS晶體管N20和N21。 NMOS晶 體管N20和N21的柵極分別連接到差動輸入端口 In +和In-，并連接到節(jié)點 2111,它們的源才及4妻地。
如圖8所示，用于輸入阻抗匹配的電感器L20和L21還可包括在NMOS 晶體管N20和N21的柵極與節(jié)點2111之間。此外，用于輸入阻抗匹配的電 容器C20和C21還可分別包括在節(jié)點2111和差動輸入端口 In +之間以及節(jié) 點2111和差動輸入端口 In -之間。
由差動方文大單元2200》文大的信號通過NMOS晶體管N20和N21的漏極 作為差動信號Vout被輸出。用于輸出阻抗匹配的電感器L22和L23以及電容 器C22和C23還可連接到NMOS晶體管N20和N21的漏極。
圖8的VGA操作類似于圖7的VGA。換句話說，施加到節(jié)點2111的電 壓，即，差動放大單元2200的NMOS晶體管N20和N21的柵極電壓根據(jù)由 電流源單元2010輸出的放大增益控制電流ic的大小而改變。因此，差動放大 單元2200的跨導的改變，導致了差動放大單元2200的放大增益的改變。
因此，在圖8的VGA中，差動放大單元2200的放大增益隨著施加到 NMOS晶體管N20和N21的柵極電壓的改變而改變，而NMOS晶體管N20 和N21的輸入阻抗是穩(wěn)定的。
圖9是根據(jù)本發(fā)明另一示例性實施例的VGA的電路圖。除了共陰共柵放大器放大單元3200代替差動放大單元2200被使用之外，圖9的VGA類似 于圖8的VGA。由于共陰共柵放大器放大單元3200可提高輸入端口和輸出 端口之間的絕纟彖性，所以可以防止由于輸入端口和輸出端口之間干擾產生的噪聲。
具體地講，圖9的VGA包括^:大增益控制單元3000、電流源單元3010、 偏置單元3100和共陰共柵放大器放大單元3200。
與圖7和圖8的VGA相似，電流源單元3010輸出;^文大增益控制電流ic， 該放大增益控制電流根據(jù)從放大增益控制單元3000接收的放大增益控制信 號被控制，以與放大增益成比例。
偏置單元3100包括第一劃分電阻器R1、第二劃分電阻器R2和第三 劃分電阻器R3,它們串連在供給電壓VDD和接地電壓GND之間。
共陰共柵放大器放大單元3200包括第一放大單元3210和第二放大單 元3220,它們以共陰共柵放大器的方式彼此連接。更具體地講，在偏置單元 3100的第二和第三劃分電阻器R2和R3之間的節(jié)點3111連接到NMOS晶體 管N30的柵極，NMOS晶體管N30構成第一放大單元3210。在偏置單元3100 的第 一和第二劃分電阻器Rl和R2之間的節(jié)點3112連接到NMOS晶體管N31 的柵極，NMOS晶體管N31構成第二》文大單元3220。對于本領域的普通技術 人員很明顯的是，偏置單元3100的第一劃分電阻器R1、第二劃分電阻器R2 和第三劃分電阻器R3可由負載部件代替，并且構成偏置單元3100的劃分電 阻器的數(shù)量可以改變。
第一方文大單元3210的NMOS晶體管N30的4冊才及連接到輸入端口 In,其 源極接地。NMOS晶體管N30的漏極連接到第二放大單元3220的NMOS晶 體管N31的源極以形成共陰共柵放大器結構。由NMOS晶體管N31放大的 信號通過NMOS晶體管N31的漏極輸出。
在圖9中，連接在NMOS晶體管N30的柵才及和節(jié)點3111之間的電感器 L30以及連4婁在節(jié)點3111和輸入端口 In之間的電容器C3(M皮用于實現(xiàn)輸入 阻抗匹配。連接在節(jié)點3112和接地電壓GND之間的電容器C31被用作使 NMOS晶體管N31的AC接地。連接到NMOS晶體管N31漏極的電感器L31 和電容器C32被用于實現(xiàn)輸出阻抗匹配。
在圖9的具有這樣結構的VGA的操作中，放大增益控制單元3000和電 流源單元3010以與圖7和圖8的VGA相同的方式操作。換句話說，放大增益控制單元3000將放大增益控制信號輸出到電流源單元3010,以控制將由 電流源單元3010輸出的放大增益控制電流ic的大小。
電流源單元3010輸出放大增益控制電流ic,該放大增益控制電流根據(jù)放 大增益控制信號的控制而被控制，以與放大增益成比例。
由電流源單元3(H0輸出的放大增益控制電流ic流過第三劃分電阻器R3。 因此，iexR3大小的電壓V2被施加到節(jié)點3111。供給電壓VDD根據(jù)第一劃 分電阻器Rl、第二劃分電阻器R2和第三劃分電阻器R3的電阻的比率被劃 分，從而(R3/(R1+R2+R3》x VDD大小的電壓VI被施加到節(jié)點3111。因此， ((R3/(R1+R2+R3)) x VDD + (ic x R3"大小的電壓Vl+V2被施加到節(jié)點3111, 該電壓由放大增益控制電流ic和劃分的供給電壓VDD計算得到。
供給電壓VDD由第一劃分電阻器Rl、第二劃分電阻器R2和第三劃分 電阻器R3劃分，所以((R2+R3)/(R1+R2+R3》x VDD大小的電壓被施加到節(jié) 點3112,連接到節(jié)點3112的NMOS晶體管N31被偏置。
通過輸入端口 In輸入的信號被共陰共柵放大器放大單元3200的NMOS 晶體管3210和3220放大。共陰共柵放大器放大單元3200的放大增益與第一 放大單元3210的NMOS晶體管N30的柵極電壓，即施加到節(jié)點3111的電壓 成比例地被確定。現(xiàn)在將描述為什么共陰共柵放大器放大單元3200的放大增 益根據(jù)節(jié)點3111的電壓改變的原因。
假設第一放大單元3210的NMOS晶體管N30的跨導是gml, NMOS晶 體管N30的輸出阻抗是r。,，第二放大單元3220的NMOS晶體管N31的跨導 是gm2， NMOS晶體管N31的輸出阻抗是r。2，由于人體效應導致的NMOS晶 體管N31的跨導是gmb2，則共陰共柵放大器放大單元3200的跨導Gm表示為 方程5:
(jr附--1
W ro2+rol[l+(gw2+"2)ro2] w …("
參照方程5，共陰共柵放大器放大單元3200的跨導Gm,依賴于第一放 大單元3210的NMOS晶體管N30的跨導是gml，輸入信號最初被傳輸?shù)皆?NMOS晶體管N30。
在輸出端口 OUT —側的共陰共柵放大器放大單元3200的輸出阻抗 表示為方禾呈6:共陰共柵放大器放大單元3200的放大增益Av表示為方程7，其以方程5 和6為基礎
參照方程7， rQl、 r02、 gm2和gmb2的值是固定的，所以共陰共柵放大器
放大單元3200的放大增益AJ衣賴NMOS晶體管N30的跨導gml。如方程4 所示，NMOS晶體管N30的跨導gml根據(jù)NMOS晶體管N30的柵極和源極之
間的電壓Vgs而改變。
因此，通過控制將由電流源單元3010輸出的放大增益控制電流ic的大小 來調節(jié)第一放大單元3210的NMOS晶體管N30的電壓，圖9的VGA可改 變放大增益。
此外，由于不管放大增益的改變，共陰共柵放大器放大單元3200的輸入 阻抗是固定的，所以即使當放大增益改變時噪聲系數(shù)也可以是穩(wěn)定的。
圖10是根據(jù)本發(fā)明另一示例性實施例的VGA的電路圖。除了差動共陰 共柵放大器放大單元4200代替共陰共柵放大器放大單元3200而被包括之外， 圖10的VGA類似于圖9的VGA,該差動共陰共柵;故大器放大單元4200包 括差動晶體管對N40和N41以及N42和N43。
圖10的VGA包括放大增益控制單元4000、電流源單元4010、偏置 單元4100和差動共陰共柵放大器放大單元4200。
與圖7、圖8和圖9相似，電流源單元4010輸出放大增益控制電流ic, 該放大增益控制電流根據(jù)從放大增益控制單元4000接收放大增益控制信號 而被控制，以與放大增益成比例。
供給電壓VDD被劃分成的KR2+R3)/(R1+R2+R3" x VDD大小的電壓被 施加到偏置單元4100的第一劃分電阻器Rl和第二劃分電阻器R2之間的節(jié) 點4112。從放大增益控制電流ie和劃分的供給電壓VDD荻得的 ((R3/(R1+R2+R3)) x VDD + (ic x R3))大小的電壓被施加到第二劃分電阻器 R2和第三劃分電阻器R3之間的節(jié)點4111。
差動共陰共柵放大器放大單元4200包括第一差動》丈大單元4210和第 二差動放大單元4220。第一差動放大單元4210包括共源極差動NMOS晶 體管對N40和N41，它們的源極接地。NMOS晶體管N40和N41的柵極分別連接到差動輸入端口 In +和In -，并連接到節(jié)點4111 。
第二差動放大單元4220包括 一對差動NMOS晶體管N42和N43，以 共陰共柵放大器的方式連接到第一差動放大單元4210。具體地講，NMOS晶 體管N42的源極連接到NMOS晶體管N40的漏極，NMOS晶體管N43的源 極連接到NMOS晶體管N41的漏極，因此形成了具有共陰共柵放大器結構的 差動放大器。
第二差動放大單元4220的NMOS晶體管N42和N43的片冊才及連接到節(jié)點 4112。差動信號Vout通過NMOS晶體管N42和N43的漏極輸出。
電感器L40和L41以及電容器C40和C41被用于實現(xiàn)輸入阻抗匹配，電 感器L40和L41連接在第一差動放大單元4210的NMOS晶體管N40和N41 的對冊極與節(jié)點4111之間，電容器C40和C41連接在節(jié)點4111與差動輸入端 口 In+和In-之間。
連接在第二差動放大單元4220的NMOS晶體管N42和N43的柵極與接 地電壓GND之間的電容器C42和C43 -故包括以使NMOS晶體管N42和N43 的AC接地。連接到NMOS晶體管N42和N43漏極的電感器L42和L43以 及電容器C42和C43 ^^用于實現(xiàn)輸出阻抗匹配。
因此，通過控制將要由電流源單元4010輸出的放大增益控制電流ic的大 小來調節(jié)第一差動放大單元4210的NMOS晶體管N40和N41的柵極電壓， 圖10的具有這樣結構的VGA可改變放大增益。此外，由于不管放大增益的 改變，差動共陰共柵放大器放大單元4200的輸入阻抗是固定的，所以即使當 放大增益改變時噪聲系數(shù)也是穩(wěn)定的。
圖IIA至圖IID顯示了示出圖7、 8、 9和10的VGA每個的增益、噪聲 系數(shù)、輸入阻抗匹配和輸出阻抗匹配的曲線圖。圖IIA和圖IID的曲線圖顯 示了在5至6GHz的頻率范圍內對0.18 ju m CMOS RF MOSFET的模擬結果。
參照圖IIB，在5GHz操作頻率時高增益模式下和低增益模式下的噪聲 系數(shù)之間的差是3.3dB,其是圖2的噪聲系數(shù)曲線圖中的7.9 dB的40%。
參照圖IIC和11D的曲線Sn和S22,它們示出了輸入阻抗匹配和輸出阻
抗匹配，在5.5GHz的操作頻率，輸入阻抗匹配和輸出阻抗匹配的值分別不大 于-15dB和-14dB。因此，圖7、 8、 9和10的VGA提供了良好的輸入和 輸出阻抗匹配。
如上所述，圖7、 8、 9和10的VGA可通過調節(jié)電壓來控制放大增益，所屬電壓從由電流源單元輸出的電流獲得并且施加到放大單元1200、 2200、 3200和4200。因此，依賴放大增益的改變的噪聲系數(shù)的改變是小的，并且輸 出阻抗匹配被穩(wěn)定。
在根據(jù)本發(fā)明的VGA中，可防止依賴放大增益的改變的輸入阻抗的改 變，從而可改善噪聲系數(shù)。
此外，即使當》文大增益改變時輸入和輸出阻抗匹配也可被穩(wěn)定。
而且，利用由電流源單元供給的電流的放大增益的控制使放大增益的范 圍變寬，并且使放大增益被細微地調整。
雖然已經參照本發(fā)明的示例性實施例具體說明和描述了本發(fā)明，但是本 領域的普通技術人員應該理解，在不脫離權利要求限定的本發(fā)明的精神和范 圍的情況下，可對其進行形式和細節(jié)上的各種改變。
權利要求
1、一種可改變放大增益的可變增益放大器，所述可變增益放大器包括放大增益控制單元，輸出用于控制放大增益的控制信號；電流源單元，輸出電流，所述電流根據(jù)所述控制信號被控制以與放大增益成比例；偏置單元，供給電壓，所述電壓根據(jù)由電流源單元輸出的電流被調整；放大單元，包括具有根據(jù)由偏置單元供給的電壓而改變的放大增益的晶體管。
2、 如權利要求1所述的可變增益放大器，其中，偏置單元包括 第 一劃分電阻器，連接在供給電壓和電流源單元之間；第二劃分電阻器，連接在電流源單元和接地電壓之間。
3、 如權利要求2所述的可變增益放大器，其中，由電流源單元輸出的電 流流過第二劃分電阻器，從而第一和第二劃分電阻器之間的節(jié)點的電壓改變。
4、 如權利要求1所述的可變增益放大器，其中，放大單元的晶體管是 NMOS晶體管，所述NMOS晶體管的源極接地，4冊極連接到偏置單元和輸入 端口，從而放大增益根據(jù)由偏置單元供給的電壓改變。
5、 如權利要求1所述的可變增益放大器，其中，由放大增益控制單元輸 出的控制信號是數(shù)字信號。
6、 如權利要求5所述的可變增益放大器，其中，電流源單元包括將數(shù)字 信號轉換為模擬電流信號的數(shù)字模擬轉換器。
7、 如權利要求1所述的可變增益放大器，還包括用于輸入或者輸出阻抗 匹配的電感器和電容器中的至少一個。
8、 如權利要求1所述的可變增益放大器，其中，放大單元的晶體管包括 差動晶體管對。
9、 如權利要求8所述的可變增益放大器，其中，差動晶體管對包括NMOS 晶體管，所述NMOS晶體管的源極接地，4冊極連接到偏置單元和差動輸入端 口，從而放大增益根據(jù)由偏置單元供給的電壓而改變。
10、 一種可改變放大增益的可變增益放大器，所述可變增益放大器包括 共陰共柵放大器放大單元，包括連接到輸入端口的第 一放大單元和以共陰共柵放大器的方式連接到第 一放大單元的第二放大單元；放大增益控制單元，輸出用于控制共陰共柵放大器放大單元的放大增益 的控制信號；電流源單元，輸出根據(jù)所述控制信號被控制以與放大增益成比例的電流； 偏置單元，根據(jù)由電流源單元輸出的電流來調整將提供給第 一放大單元 的電壓。
11、 如權利要求IO所述的可變增益放大器，其中，第一放大單元包括第 一 NMOS晶體管，所述第一 NMOS晶體管的柵極連接到輸入端口和偏置單 元，源極接地；第二放大單元包括第二 NMOS晶體管，所述第二NMOS晶體管的源極 連接到第一放大單元的NMOS晶體管的漏極，柵極連接到偏置單元，漏極連 接到供給電壓。
12、 如權利要求IO所述的可變增益放大器，其中，偏置單元通過利用在 供給電壓和接地電壓之間連接的至少三個劃分電阻器將電源劃分，來偏置第 一和第二放大單元。
13、 如權利要求12所述的可變增益放大器，其中，由電流源單元輸出的 電流流過連接到第一放大單元的劃分電阻器，將被供給到第一放大單元的電 壓根據(jù)流過該劃分電阻器的電流被調整，以控制第一放大單元的放大增益。
14、 如權利要求IO所述的可變增益放大器，其中，由放大增益控制單元 輸出的控制信號是數(shù)字信號。
15、 如權利要求14所述的可變增益放大器，其中，電流源單元包括將數(shù) 字信號轉換為模擬電流信號的數(shù)字模擬轉換器。
16、 如權利要求10所述的可變增益放大器，還包括用于輸入或者輸出阻 抗匹配的電感器和電容器中的至少一個。
17、 如權利要求IO所述的可變增益放大器，其中，第一和第二放大單元 每個包括差動晶體管對。
18、 如權利要求17所述的可變增益放大器，其中，第一放大單元的差動 晶體管對包括NMOS晶體管，所述NMOS晶體管的柵極連接到偏置單元和 差動輸入端口，源極接地，以具有共源極差動放大器的結構。
19、 如權利要求18所述的可變增益放大器，其中，第二放大單元的差動 晶體管對包括NMOS晶體管，所述NMOS晶體管的柵極連接到偏置單元， 源極連接到第一放大單元的NMOS晶體管的漏極。
全文摘要
本發(fā)明提供了一種不管放大增益的改變都具有穩(wěn)定的輸入阻抗匹配和穩(wěn)定的噪聲系數(shù)的可變增益放大器(VGA)。在VGA的實施例中，共陰共柵放大器放大單元的第一級不管放大增益的改變而具有固定的阻抗，包括多個晶體管的可變增益確定單元在共陰共柵放大器放大單元中的上一級形成。因此，由于放大增益的變化導致的共陰共柵放大器放大單元的輸入阻抗的變化被最小化。在VGA的另一實施例中，通過控制由電流源輸入的電流調整施加到放大單元的電壓，來控制放大單元的放大增益，并且可獲得穩(wěn)定的輸入阻抗匹配和穩(wěn)定的噪聲系數(shù)。
文檔編號H03G3/00GK101425786SQ20081018236
公開日2009年5月6日 申請日期2005年9月16日 優(yōu)先權日2004年11月11日
發(fā)明者姜賢求, 李政浩, 柳載永, 金大淵 申請人:三星電子株式會社