專利名稱：一種電平位移電路的制作方法
技術領域：
本發(fā)明涉及功率電子芯片制造領域，尤其涉及一種用于將低壓轉換成高壓 的電平位移電路。
背景技術：
現(xiàn)在很多驅動芯片或者功率電子芯片系統(tǒng)中，都存在不同的電壓，有的電壓只 有幾伏，有的電壓則高達幾十伏，由于它們之間由于存在相互制約的關系，因此它 們之間必然存在信號之間的轉換，從而必須使用到用于高壓轉換成低壓或低壓轉換 成高壓的電平位移電路。
動功率管，隨著節(jié)能低功耗要求的出現(xiàn)，以及功率電子芯片或者驅動芯片應用范圍 的不斷擴大，要求芯片的低壓部分很低，高壓部分比較高。
目前的將低壓轉換成高壓的電平位移電路如圖1所示，它包括電平位移電路本
體l，和與之連接齊納管Dl'、導通電阻R1，和晶體管M1'，其中電平位移電路l，包 括電容Cap，、驅動管HS，、驅動管LS，和若干個常用晶體管， 一般考慮到驅動問題， 輸入的驅動信號INPUT1、驅動信號INPUT2是一組同相的信號，當驅動信號 INPUT1、驅動信號INPUT2為高電平的時候，那么理論上電路的電壓輸出端2'的 電平VOUT，為低電平，則A點電平為低電平LV (忽略齊納管Dl，導通壓降)；下 一個節(jié)拍時，驅動信號INPUT1、驅動信號INPUT2都為低電平，那么電壓輸出端 2'的電平VOUT，為高電平HV,由于電容Cap，的作用，A點電平為高電平HV和低 電平LV疊加后的電平(忽略齊納管D1，導通壓降)，然而當再下一個節(jié)拍的時候， 驅動信號INPUT1、 INPUT2又變?yōu)楦唠娖剑@個時候，由于一般功率驅動管LS， 都很大，再加上寄生電容和負載等作用，使得電壓輸出端2，的電平VOUT，下降地 比較慢，同時考慮到驅動能力問題，因此導通電阻R1，一般只有幾百歐姆，然而功 率驅動管LS，的寄生電容可大至幾百皮法，且晶體管M1，的寄生電斜艮小，這樣B
3點電平很快下降為零，而電壓輸出端2'的電平VOUT，還要一段時間保持為高電平 HV,這樣A點的電平就很大，幾乎保持為高電平HV和低電平LV疊加后的電平， 這樣通過導通電阻R1，的電流很大，從而造成功耗增大，同時電平位移電路本體l， 中晶體管M2，的柵源電壓差也很大，容易燒毀晶體管M2'。
由于目前功率電子芯片或者驅動芯片都釆用BCD (雙^ L性CMOS-DMOS, Bipolar CMOS DMOS )工藝，這種芯片高壓部分的晶體管的柵極和源極之間的壓 差其實都比耐壓要小得多，因此上述的電平位移電路只適用于電壓不高的情況下， 若電壓很高，則會存在晶體管的柵極和源極耐壓問題。因此原來的電平位移電路越 來越不能適應新的要求，并且若解決不好可能導致芯片被燒毀嚴重后果。

發(fā)明內容
為了克服上述現(xiàn)有技術存在的不足，本發(fā)明旨在提供一種改進的電平位移 電路，以使得在把低壓轉換成高壓的時候，可以將晶體管的柵極和源極之間的電 壓固定在合理范圍內，從而驅動功率電子芯片或者驅動芯片中的驅動管，并滿足 驅動芯片或者功率電子芯片系統(tǒng)的要求。
本發(fā)明所述的 一種電平位移電路，包括電平位移電路本體和一個二極管， 其特征在于它還包括兩條連接在所述電平位移電路本體和二極管之間的支 路，且該兩條支路并聯(lián)連接，其中
第一條支路包括相互連接的第一晶體管、第三晶體管和第七晶體管，其中 所述的第一晶體管的柵極用于接收第一輸入信號；
第二條支路包括相互連接的第二晶體管、第四晶體管和第八晶體管，其中
所述的第二晶體管的柵極連接有一倒相器，且該倒相器用于接收第一輸入信 號。
在上述的一種電平位移電路中，所述第一條支路中第三晶體管的源極與柵 極之間連接有第五晶體管，且該第五晶體管的漏極連接有第一電阻；所述第二 條支路中第四晶體管的源極與柵極之間連接有第六晶體管，且該第六晶體管的 漏極連接有第二電阻；所述的第一電阻和第二電阻同時連接到所述電平位移電 路的電壓輸出端。
在上述的一種電平位移電路中，所述第一條支路中第七晶體管的柵極分別與第二條支路中第八晶體管的漏極以及第四晶體管的源極連接；所述第二條支 路中第八晶體管的柵極分別與第一條支路中第七晶體管的漏極以及第三晶體 管的源極連接。
由于采用了上述的技術解決方案，在本發(fā)明中，當輸入信號為高電平時， 電壓輸出端的電平為低電平；當下一個節(jié)拍輸入信號為低電平時，經過一段時 間后，電壓輸出端的電平上升為高電平，這樣第八晶體管和第四晶體管之間的 電平等同與電壓輸出端的電平，即為高電平，這樣就不會超過本電平位移電路 中若干晶體管柵極和源極的耐壓；當下一個節(jié)拍開始的時候，輸入信號又變?yōu)?br> 高電平，電壓輸出端的電平降到零，這樣由于弱的正反饋作用，第八晶體管和 第四晶體管之間的電平以及第七晶體管和第三晶體管之間的電平同步降低，這
樣就不會造成本電平位移電路中若干晶體管的損壞，從而使率電子芯片或者驅 動芯片能安全工作，并滿足驅動芯片或者功率電子芯片系統(tǒng)的要求。


圖l是現(xiàn)有技術中電平位移電路的原理圖； 圖2是本發(fā)明的一種電平位移電路的原理圖。
具體實施例方式
如圖2所示，本發(fā)明，即一種電平位移電路，包括電平位移電路本體1、 二極管Dl和兩條連接在電平位移電路本體1和二極管Dl之間的支路，且該兩 條支路并聯(lián)連接，其中
第一條支路包括相互連接的第一晶體管Ml、第三晶體管M3和第七晶體 管M7，其中第一晶體管Ml的柵極用于接收第一輸入信號INPUT1;第一晶體 管Ml的漏極與第三晶體管M3的漏極連接，第三晶體管M3的源極與第七晶 體管M7的漏才及連接；
第二條支路包括相互連接的第二晶體管M2、第四晶體管M4和第八晶體 管M8，其中第二晶體管M2的柵極連接到倒相器J的輸出端，且該倒相器J用 于接收第一輸入信號INPUT1;第二晶體管M2的漏極與第四晶體管M4的漏極 連4秦，第四晶體管M4的源極與第八晶體管M8的柵極連接。
第一條支路中第三晶體管M3的源極與柵極之間連接有第五晶體管M5，該第五晶體管M5的源極和柵極同時連接到第三晶體管M3的源極，第五晶體 管M5的漏極分別連接到第三晶體管M3的的柵極和第一電阻Rl的一端;第二 條支路中第四晶體管M4的源極與4冊極之間連接有第六晶體管M6,該第六晶 體管M6的源極和柵極同時連接到第四晶體管M4的源極，第六晶體管M6的 漏極分別連接到第四晶體管M4的柵極和第二電阻R2的一端；第一電阻R1和 第二電阻R2同時連接到本電平位移電路的電壓輸出端2。
第一條支路中第七晶體管M7的柵極分別與第二條支路中第八晶體管M8 的漏極以及第四晶體管M4的源極連接；第二條支路中第八晶體管M8的柵極 分別與第一條支路中第七晶體管M7的漏極以及第三晶體管M3的源極連接。
電平位移電路本體1包括相互連接的晶體管M9、 MIO、 Mll、 M12、 M13、 M14、 M15、 M16、功率驅動管HS、功率驅動管LS和電容Cap,其中，晶體管 M9的漏極和晶體管M10的漏極連接；晶體管Mil的漏極和晶體管M12的漏 極連接；晶體管M13的漏極和晶體管M14的漏極連接；晶體管M15的漏極和 晶體管M16的漏極同時與功率驅動管HS的柵極連接；功率驅動管HS的漏極 與本電平位移電路的高壓端4連接；晶體管M9的源極、晶體管M11的源極、 晶體管M13的源極、晶體管M15的源極、功率驅動管HS的源極、功率驅動 管LS的漏極以及電容Cap的一端同時連接到電壓輸出端2;功率驅動管LS的 柵極接收第二輸入信號INPUT2 。
第一條支路中第一晶體管Ml的源極、第二條支路中第二晶體管M2的源 極以及電平位移電路本體1中功率驅動管LS的源極同時連接到地；二極管Dl 的正極與本電平位移電路的低壓端2連接，二極管Dl的負極分別與第七晶體 管M7的源才及、第八晶體管M8的源才及、晶體管M10的源極、晶體管M12的 源極、晶體管M14的源極、晶體管M16的源極以及電平位移電路本體1中電 容Cap的另一端連接。
在本發(fā)明所述的電平位移電路中，第一輸入信號INPUT1和第二輸入信號 INPUT2為一組同相的輸入驅動信號，分別用于驅動功率驅動管HS和功率驅動 管LS,且由于功率驅動管HS和功率驅動管LS都為NMOS管(n溝道MOS 管)，因此功率驅動管HS的驅動信號需要經過升壓才能夠驅動得了功率驅動 管HS。當?shù)谝惠斎胄盘朓NPUT1和第二輸入信號INPUT2為高電平時，圖2
6中I點的電平為低電平，于是電壓輸出端的電平VOUT為低電平；當下一個節(jié) 拍第 一輸入信號INPUT 1和第二輸入信號INPUT2為低電平時，經過一段時間 后，電壓輸出端2的電平VOUT充電到高電平HV,于是A點的電平為低電平 LV和高電平HV疊加后的電平(忽略二極管Dl導通壓降)，這樣C點的電平 等同與電壓輸出端2的電平VOUT，即為高電平HV,這樣就不會超過本電平 位移電路中若干晶體管柵極和源極的耐壓；當下一個節(jié)拍開始的時候，第一輸 入信號INPUT1和第二輸入信號INPUT2又變?yōu)楦唠娖?，電壓輸出端的電?VOUT降到零，這樣由于弱的正反饋作用，B、 C點的電平幾乎和A點的電平， 即電壓輸出端2的電平VOUT等同步降低，這樣就不會造成對本電平位移電路 中若干晶體管的損壞。第一輸入信號INPUT1經過倒相器J和第一晶體管Ml、 第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶 體管M6、第七晶體管M7、第八晶體管M8、第一電阻R1和第二電阻R2的作 用，使得C點電位的變化能夠跟上電壓輸出端2的電平VOUT的變化，從而保 證第七晶體管M7、第八晶體管M8、晶體管M9和晶體管M10工作狀態(tài)正確， 并通過處理，當即電壓輸出端2的電平VOUT為高電平的時候，I點的電平為 低電平LV和高電平HV疊加后的電平，從而可以4艮好地驅動功率驅動管HS。 綜上所述，本發(fā)明所述的用于將低壓轉換成高壓的電平位移電路作為功率 電子芯片或者驅動芯片中的基本電路，可以實現(xiàn)對驅動管的驅動以達到對負載 的驅動。
以上結合附圖實施例對本發(fā)明進行了詳細說明，本領域中普通技術人員可 根據(jù)上述說明對本發(fā)明做出種種變化例。因而，實施例中的某些細節(jié)不應構成 對本發(fā)明的限定，本發(fā)明將以所附權利要求書界定的范圍作為本發(fā)明的保護范 圍。
權利要求
1. 一種電平位移電路，包括電平位移電路本體和一個二極管(D1)，其特征在于它還包括兩條連接在所述電平位移電路本體和二極管(D1)之間的支路，且該兩條支路并聯(lián)連接，其中第一條支路包括相互連接的第一晶體管(M1)、第三晶體管(M3)和第七晶體管(M7)，其中所述的第一晶體管(M1)的柵極用于接收第一輸入信號；第二條支路包括相互連接的第二晶體管(M2)、第四晶體管(M4)和第八晶體管(M8)，其中所述的第二晶體管(M2)的柵極連接有一倒相器(J)，且該倒相器(J)用于接收第一輸入信號。
2. 根據(jù)權利要求1所述的一種電平位移電路，其特征在于所述第一條支 路中第三晶體管(M3)的源極與柵極之間連接有第五晶體管(M5),且該第 五晶體管(M5)的漏極連接有第一電阻(Rl);所述第二條支路中第四晶體 管(M4 )的源極與柵極之間連接有第六晶體管(M6 )，且該第六晶體管(M6 ) 的漏極連接有第二電阻(R2);所述的第一電阻(Rl)和第二電阻(R2)同 時連接到所述電平位移電路的電壓輸出端。
3. 根據(jù)權利要求l或2所述的一種電平位移電路，其特征在于所述第一 條支路中第七晶體管(M7)的柵極分別與第二條支路中第八晶體管(M8)的 漏極以及第四晶體管(M4)的源極連接；所述第二條支路中第八晶體管(M8) 的柵極分別與第一條支路中第七晶體管(M7)的漏極以及第三晶體管(M3) 的源極連接。
全文摘要
本發(fā)明涉及一種電平位移電路，它包括電平位移電路本體和一個二極管，它還包括兩條連接在所述電平位移電路本體和二極管之間的支路，且該兩條支路并聯(lián)連接，其中第一條支路包括相互連接的第一晶體管、第三晶體管和第七晶體管，其中所述的第一晶體管的柵極用于接收第一輸入信號；第二條支路包括相互連接的第二晶體管、第四晶體管和第八晶體管，其中所述的第二晶體管的柵極連接有一倒相器，且該倒相器用于接收第一輸入信號。通過本發(fā)明使得在把低壓轉換成高壓的時候，可以將晶體管的柵極和源極之間的電壓固定在合理范圍內，從而驅動功率電子芯片或者驅動芯片中的驅動管，并滿足驅動芯片或者功率電子芯片系統(tǒng)的要求。
文檔編號H03K19/0185GK101459425SQ20081020484
公開日2009年6月17日 申請日期2008年12月30日 優(yōu)先權日2008年12月30日
發(fā)明者袁文師 申請人:上海貝嶺股份有限公司