專利名稱：：一種優(yōu)先編碼實(shí)現(xiàn)方法及設(shè)備的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及通信
技術(shù)領(lǐng)域：
，尤其涉及一種優(yōu)先編碼實(shí)現(xiàn)方法及設(shè)備。
背景技術(shù)：
：優(yōu)先編碼器是一種常用的電路，通常用于相聯(lián)存儲(chǔ)器(CentralAddressableMemory,CAM)、排隊(duì)電路、查找電路等，現(xiàn)有技術(shù)通常使用綜合器來(lái)完成優(yōu)先編碼電路的設(shè)計(jì)。目前高階優(yōu)先編碼電路使用越來(lái)越廣泛，但由于當(dāng)優(yōu)先編碼器階數(shù)很大時(shí)，輸出延遲很大，使用的資源大，綜合器需要做優(yōu)化才能得到滿足時(shí)序要求的電路，而通常效果并不理想，頻率低，資源大，綜合速度慢。
發(fā)明內(nèi)容本發(fā)明實(shí)施例提供了一種優(yōu)先編碼實(shí)現(xiàn)方法及設(shè)備，提高優(yōu)先編碼器工作頻率，減少優(yōu)先編碼器需要的資源，由低階優(yōu)先編碼器擴(kuò)展高階優(yōu)先編碼器筒單。本發(fā)明實(shí)施例提供了一種優(yōu)先編碼設(shè)備，包括2m-N個(gè)N級(jí)處理單元級(jí)聯(lián)，并通過(guò)1個(gè)N級(jí)輸出單元將數(shù)據(jù)輸出；其中，m為大于等于l的自然數(shù)，N為大于等于l、小于等于m的自然數(shù)。本發(fā)明實(shí)施例提供了一種優(yōu)先編碼設(shè)備的實(shí)現(xiàn)方法，所述方法包括將2m-N個(gè)N級(jí)處理單元級(jí)聯(lián)；通過(guò)1個(gè)N級(jí)輸出單元將數(shù)據(jù)輸出，其中，m為大于等于l的自然數(shù)，N為大于等于l、小于等于m的自然數(shù)。本發(fā)明的實(shí)施例中，減少了優(yōu)先編碼器的電路傳輸時(shí)延，進(jìn)而提高了使用優(yōu)先編碼器的工作頻率；并節(jié)省了優(yōu)先編碼器的資源；且由^f氐階優(yōu)先編碼器擴(kuò)展高階優(yōu)先編碼器擴(kuò)展容易，設(shè)計(jì)筒單。為了更清楚地說(shuō)明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作筒單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖l是本發(fā)明實(shí)施例中各級(jí)處理單元示意圖；圖2是本發(fā)明實(shí)施例中4階優(yōu)先編碼器示意圖；圖3是本發(fā)明實(shí)施例中8階優(yōu)先編碼器示意圖；圖4是本發(fā)明實(shí)施例中16階優(yōu)先編碼器示意圖；圖5是本發(fā)明實(shí)施例中K階優(yōu)先編碼器示意圖6是本發(fā)明實(shí)施例中K階優(yōu)先編碼器N級(jí)和(N+l)級(jí)連接關(guān)系示意圖7是本發(fā)明實(shí)施例中一種優(yōu)先編碼設(shè)備的實(shí)現(xiàn)方法流程圖。具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實(shí)施例提供了優(yōu)先編碼實(shí)現(xiàn)方案的多級(jí)處理單元，連接方式如圖1所示。其中，l級(jí)處理單元包括2個(gè)兩輸入或門、l個(gè)多路器；2級(jí)處理單元包括2個(gè)兩輸入或門、2個(gè)多路器；3級(jí)處理單元包括2個(gè)兩輸入或門、3個(gè)多路器；N級(jí)處理單元包括2個(gè)兩輸入或門、N個(gè)多路器。上述多級(jí)處理單元的具體工作過(guò)程結(jié)合以下實(shí)施例進(jìn)行詳細(xì)說(shuō)明。本發(fā)明實(shí)施例中的4階優(yōu)先編碼器的邏輯結(jié)構(gòu)如圖2所示。包括l個(gè)l級(jí)處理單元210和1個(gè)1級(jí)輸出單元220。其中，1級(jí)處理單元210包括兩輸入或門2101、兩輸入或門2102和二選一多路器2103;l級(jí)輸出單元220包括兩輸入或門2201、反向器2202和反向器2203。輸入信號(hào)X3和X2進(jìn)入或門2101，輸入信號(hào)X1和X0進(jìn)入兩輸入或門2102，輸入信號(hào)X2和X0進(jìn)入二選一多路器2103,二選一多路器2103在或門2102輸出信號(hào)的控制下選擇X2或X0輸出。兩輸入或門2101的輸出和兩輸入或門2102的輸出進(jìn)入兩輸入或門2201，輸出EN信號(hào)，兩輸入或門2102的輸出進(jìn)入反向器2202輸出Yl，二選一多路器2103的輸出進(jìn)入反向器2203輸出YO。本實(shí)施例的輸入輸出真值表如表l所示表l:<table>tableseeoriginaldocumentpage6</column></row><table>本發(fā)明實(shí)施例中的8階優(yōu)先編碼器的邏輯圖如圖3所示。包括2個(gè)1級(jí)處理單元3U、312，1個(gè)2級(jí)處理單元330和1個(gè)2級(jí)輸出單元320。其中，1級(jí)處理單元311包括兩輸入或門3111、兩輸入或門3112和二選一多路器3113，1級(jí)處理單元312包括兩輸入或門3121、兩輸入或門3122和二選一多路器3123;2級(jí)處理單元330包括兩輸入或門3301、兩輸入或門3302和二選一多路器3303、3304;2級(jí)輸出單元320包括兩輸入或門3201、反向器3202、反向器3203和反向器3204。輸入信號(hào)X3和X2進(jìn)入兩輸入或門3121，輸入信號(hào)X1和X0進(jìn)入兩輸入或門3122,輸入信號(hào)X2和X0進(jìn)入二選一多路器3123;輸入信號(hào)X7和X6進(jìn)入或門3111，輸入信號(hào)X5和X4進(jìn)入兩輸入或門3112,輸入信號(hào)X6和X4進(jìn)入二選一多路器3113;二選一多路器3123在兩輸入或門3122輸出信號(hào)的控制下選擇X2或XO輸出，二選一多路器3113在兩輸入或門3112輸出信號(hào)的控制下選擇X6或X4輸出。出信號(hào)或兩輸入或門3122的輸出信號(hào)輸出，二選一多路器3304在兩輸入或門3302輸出信號(hào)的控制下選擇二選一多路器3113的輸出信號(hào)或二選一多路器3123的輸出信號(hào)輸出。兩輸入或門3301的輸出和兩輸入或門3302的輸出進(jìn)入兩輸入或門3201，輸出EN信號(hào)；兩輸入或門3302的輸出進(jìn)入反向器3202輸出Y2，二選一多路器3303的輸出進(jìn)入反向器3203輸出Yl，二選一多路器3304的輸出進(jìn)入反向器3204輸出Y0。本實(shí)施例的輸入輸出真值表如表2所示表2:<table>tableseeoriginaldocumentpage7</column></row><table>本發(fā)明實(shí)施例中的16階優(yōu)先編碼器的邏輯圖如圖4所示。包括4個(gè)1級(jí)處理單元411、412、413、414，2個(gè)2級(jí)處理單元431、432,1個(gè)3級(jí)處理單元440和1個(gè)3級(jí)輸出單元420。其中，1級(jí)處理單元411包括兩輸入或門4111、兩輸入或門4112和二選一多路器4113,1級(jí)處理單元412包括兩輸入或門4121、兩輸入或門4122和二選一多路器4123，1級(jí)處理單元413包括兩輸入或門4131、兩輸入或門4132和二選一多路器4133,1級(jí)處理單元414包括兩輸入或門4141、兩輸入或門4142和二選一多路器4143;2級(jí)處理單元431包括兩輸入或門4311、兩輸入或門4312和二選一多路器4313、4314，2級(jí)處理單元432包括兩輸入或門4321、兩輸入或門4322和二選一多路器4323、4324;3級(jí)處理單元440包括兩輸入或門4401、兩輸入或門4402和二選一多路器4403、4404、4405;3級(jí)輸出單元420包括兩輸入或門4201、反向器4202、反向器4203、反向器4204和反向器4205。輸入信號(hào)X15和X14進(jìn)入兩輸入或門4111，輸入信號(hào)X13和X12進(jìn)入兩輸入或門3112，輸入信號(hào)X14和X12進(jìn)入二選一多路器4113;輸入信號(hào)X11和X10進(jìn)入或門4121,輸入信號(hào)X9和X8進(jìn)入兩輸入或門4122,輸入信號(hào)X10和X8進(jìn)入二選一多路器4123;輸入信號(hào)X7和X6進(jìn)入兩輸入或門4131,輸入信號(hào)X5和X4進(jìn)入兩輸入或門4132，輸入信號(hào)X6和X4進(jìn)入二選一多路器4133;輸入信號(hào)X3和X2進(jìn)入兩輸入或門4141,輸入信號(hào)X1和X0進(jìn)入兩輸入或門4142，輸入信號(hào)X2和X0進(jìn)入二選一多路器4143;二選一多路器4113在兩輸入或門4112輸出信號(hào)的控制下選擇X14或X12輸出，二選一多路器4123在兩輸入或門4122輸出信號(hào)的控制下選擇X10或X8輸出，二選一多路器4133在兩輸入或門4132輸出信號(hào)的控制下選擇X6或X4輸出，二選一多路器4143在兩輸入或門4142輸出信號(hào)的控制下選擇X2或X0輸出。兩輸入或門4121的輸出和兩輸入或門4122的輸出進(jìn)入兩輸入或門4312;二選一多路器4313在兩輸入或門4312輸出信號(hào)的控制下選擇兩輸入或門4112的輸出信號(hào)或兩輸入或門4122的輸出信號(hào)輸出，二選一多路器4314在兩輸入或門4312輸出信號(hào)的控制下選擇二選一多路器4113的輸出信號(hào)或二選一多路器4123的輸出信號(hào)輸出。兩輸入或門4131的輸出和兩輸入或門4132的輸出進(jìn)入兩輸入或門4321,兩輸入或門4141的輸出和兩輸入或門4142的輸出進(jìn)入兩輸入或門4322;二選一多路器4323在兩輸入或門4322輸出信號(hào)的控制下選擇兩輸入或門4132的輸出信號(hào)或兩輸入或門4142的輸出信號(hào)輸出，二選一多路器4324在兩輸入或門4322輸出信號(hào)的控制下選擇二選一多路器4133的輸出信號(hào)或二選一多路器4143的輸出信號(hào)輸出。一多路器4403在兩輸入或門4402輸出信號(hào)的控制下選擇兩輸入或門4312的輸出信號(hào)或兩輸入或門4322的輸出信號(hào)輸出，二選一多路器4404在兩輸入或門4402輸出信號(hào)的控制下選擇二選一多路器4313的輸出信號(hào)或二選一多路器4323的輸出信號(hào)輸出，二選一多路器4405在兩輸入或門4402輸出信號(hào)的控制下選擇二選一多路器4314的輸出信號(hào)或二選一多路器4324的輸出信號(hào)輸出。兩輸入或門4401的輸出和兩輸入或門4402的輸出進(jìn)入兩輸入或門4201,輸出EN信號(hào)；兩輸入或門4402的輸出進(jìn)入反向器4202輸出Y3，二選一多路器4403的輸出進(jìn)入反向器4203輸出Y2,二選一多路器4404的輸出進(jìn)入反向器4204輸出Yl，二選一多路器4405的輸出進(jìn)入反向器4205輸出YO。本發(fā)明實(shí)施例中的K階優(yōu)先編碼器的邏輯圖如圖5所示，2"^個(gè)N級(jí)處理單元級(jí)聯(lián)，并通過(guò)1個(gè)N級(jí)輸出單元將數(shù)據(jù)輸出，其中，K^2m"為優(yōu)先編碼設(shè)備的階數(shù)；m為大于等于l的自然數(shù)，N為大于等于l、小于等于m的自然數(shù)。多級(jí)優(yōu)先編碼器包括l級(jí)處理單元mll、m12、m13、m14...ml(k/4)，2級(jí)處理單元m21、m22、m23、m24……m2(k/8)，3級(jí)處理單元m31、m32、m33、m34……m34(賜),1個(gè)(m-l)級(jí)處理單元和1個(gè)(m-l)級(jí)輸出單元，其中，{*=2m(/w>=2)}{A:=2m(w>=2)}。其中，N級(jí)的處理單元2y-1和處理單元2y是N級(jí)其中兩個(gè)，處理單元2y-l和處理單元2y和N+l級(jí)處理單元y相連接；如第1級(jí)編號(hào)為2*2-1處理單元和2*2處理單元和第2級(jí)編號(hào)為2的處理單元相連接。一個(gè)K階優(yōu)先編碼器可以使用(m-l)級(jí)處理單元來(lái)實(shí)現(xiàn)，其中第N級(jí)輸出到第(N+l)級(jí)輸入的關(guān)系如圖5中各級(jí)間的箭頭所示第N級(jí)的第(2y-l)和2y個(gè)處理單元的輸出輸入到第(N+l)級(jí)的第y個(gè)處理單元(y>0)，y為大于O的自然數(shù)。連接關(guān)系參看圖6，第7V級(jí)中第(2y-l)個(gè)處理單元的2個(gè)或門輸出分別連接到第〃+l級(jí)第y個(gè)處理單元的上面一個(gè)或門的2個(gè)輸入，第iV級(jí)中第2y個(gè)處理單元的2個(gè)或門輸出分別連接到第(〃+l)級(jí)第y個(gè)處理單元的下面一個(gè)或門的2個(gè)輸入。第iV級(jí)的第(2y-l)和2y個(gè)處理單元的第l個(gè)多路器的輸出連接到第(7V+1)級(jí)的第2個(gè)多路器的輸入，第iV級(jí)的第(2y-l)和2y個(gè)處理單元的第w(wiAO個(gè)多路器的輸出連接到第(7V+i)級(jí)的第(w+i)個(gè)多路器的輸入，以此類推，其它連接關(guān)系參考圖6。本發(fā)明實(shí)施例還提供了一種優(yōu)先編碼設(shè)備的實(shí)現(xiàn)方法，所述方法如圖7所示，包括步驟IOI，將2"^個(gè)N級(jí)處理單元級(jí)聯(lián)；其中，當(dāng)m-l,N-l時(shí)，包括l個(gè)l級(jí)處理單元和l個(gè)l級(jí)輸出單元，所述l級(jí)處理單元包括2個(gè)兩輸入或門、l個(gè)多路器，所述將2m-N個(gè)N級(jí)處理單元級(jí)聯(lián)具體包括分別選擇每個(gè)兩輸入或門的至少一路輸入信號(hào)到所述多路器的輸入端；選擇所述2個(gè)兩輸入或門的輸出信號(hào)中的一路輸出信號(hào)到所述多路器進(jìn)行控制。步驟102，通過(guò)1個(gè)N級(jí)輸出單元將數(shù)據(jù)輸出，其中，m為大于等于l的自然數(shù)，N為大于等于l、小于等于m的自然數(shù)。所述N級(jí)處理單元級(jí)聯(lián)具體包括第iV級(jí)中第(2y-l)個(gè)處理單元的2個(gè)或門輸出分別連接到第〃+l級(jí)第y個(gè)處理單元的一個(gè)或門的2個(gè)輸入，其中，y為大于0的自然數(shù)；第iV級(jí)中第2y個(gè)處理單元的2個(gè)或門輸出分別連接到第1)級(jí)第y個(gè)處理單元的一個(gè)或門的2個(gè)輸入；第iV級(jí)的第(2y-l)和2y個(gè)處理單元的第l個(gè)多路器的輸出連接到第(iV+1)級(jí)的第2個(gè)多路器的輸入；第N級(jí)的第(2y-l)個(gè)處理單元的至少一路輸出、第N級(jí)的第2y個(gè)處理單元的至少一路輸出，輸入到第(N+l)級(jí)的第l個(gè)多路器的輸入，并選擇所述第(N+l)級(jí)的第y個(gè)處理單元的兩個(gè)或門的輸出中的一路對(duì)第y個(gè)處理單元中的多路器進(jìn)行控制；第N級(jí)的第(2y-l)和2y個(gè)處理單元的第w(wN)個(gè)多路器的輸出連接到第(N+l)級(jí)的第(w+l)個(gè)多路器的輸入。本發(fā)明實(shí)施例中的優(yōu)先編碼器有如下幾個(gè)優(yōu)點(diǎn)1、延遲小，工作頻率高一個(gè)K階優(yōu)先編碼器，如果每級(jí)的平均延遲是；，輸出級(jí)的延遲也接近rw,則總的延遲約為(log2=，可見本發(fā)明的優(yōu)先編碼器延遲很小，特別是編碼器階數(shù)很大時(shí)，如256階編碼器總延遲只有約8級(jí)或門或8級(jí)多路器的延遲，因此可以在ASIC或FPGA上高速實(shí)現(xiàn)。2、資源占用小各階優(yōu)先編碼器的資源占用如下<table>tableseeoriginaldocumentpage11</column></row><table>可見，本發(fā)明的優(yōu)先編碼器占用的資源和階數(shù)近似成正比關(guān)系。3、結(jié)構(gòu)性強(qiáng)，易于用代碼實(shí)現(xiàn)；各級(jí)處理單元的結(jié)構(gòu)，各級(jí)處理單元之間的連接很有規(guī)律，不同階數(shù)的編碼器結(jié)構(gòu)類似，因此設(shè)計(jì)上易于實(shí)現(xiàn)。4、和綜合器對(duì)比，和綜合器對(duì)比分析(FPGA綜合)<table>tableseeoriginaldocumentpage11</column></row><table><table>tableseeoriginaldocumentpage12</column></row><table>可見在ASIC綜合實(shí)現(xiàn)中本方案相比綜合器綜合優(yōu)化的結(jié)果有很大的優(yōu)勢(shì)，在同樣的期望頻率下，本方案的延遲余量(Slack)更大，占用的面積更小。通過(guò)以上的實(shí)施方式的描述，本領(lǐng)域的技術(shù)人員可以清楚地了解到本發(fā)明可以通過(guò)硬件實(shí)現(xiàn)，也可以可借助軟件加必要的通用硬件平臺(tái)的方式來(lái)實(shí)現(xiàn)基于這樣的理解，本發(fā)明的技術(shù)方案可以以軟件產(chǎn)品的形式體現(xiàn)出來(lái)，該軟件產(chǎn)品可以存儲(chǔ)在一個(gè)非易失性存儲(chǔ)介質(zhì)(可以是CD-ROM，U盤，移動(dòng)硬盤等)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述的方法。本領(lǐng)域技術(shù)人員可以理解附圖只是一個(gè)優(yōu)選實(shí)施例的示意圖，附圖中的模塊或流程并不一定是實(shí)施本發(fā)明所必須的。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本
技術(shù)領(lǐng)域：
的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視本發(fā)明的保護(hù)范圍。權(quán)利要求1、一種優(yōu)先編碼設(shè)備，其特征在于，包括2m-N個(gè)N級(jí)處理單元級(jí)聯(lián)，并通過(guò)1個(gè)N級(jí)輸出單元將數(shù)據(jù)輸出；其中，m為大于等于1的自然數(shù)，N為大于等于1、小于等于m的自然數(shù)。2、如權(quán)利要求l所述優(yōu)先編碼設(shè)備，其特征在于，當(dāng)111=1，N-l時(shí)，包括l個(gè)l級(jí)處理單元和l個(gè)l級(jí)輸出單元；所述1級(jí)處理單元包括2個(gè)兩輸入或門、l個(gè)多路器，其中，分別選擇每個(gè)兩輸入或門的至少一路輸入信號(hào)到所述多路器的輸入端，并選擇所述2個(gè)兩輸入或門的輸出信號(hào)中的一路輸出信號(hào)到所述多路器進(jìn)行控制。3、如權(quán)利要求l所述優(yōu)先編碼設(shè)備，其特征在于，所述N級(jí)處理單元包括2個(gè)兩輸入或門、N個(gè)多路器。4、如權(quán)利要求l所述優(yōu)先編碼設(shè)備，其特征在于，第N級(jí)中第(2y-l)個(gè)處理單元的2個(gè)或門輸出分別連接到第N+l級(jí)第y個(gè)處理單元的一個(gè)或門的2個(gè)輸入，其中，y為大于0的自然數(shù)；第N級(jí)中第2y個(gè)處理單元的2個(gè)或門輸出分別連接到第(N+l)級(jí)第y個(gè)處理單元的一個(gè)或門的2個(gè)輸入；第N級(jí)的第(2y-l)和2y個(gè)處理單元的第l個(gè)多路器的輸出連接到第(N+1)級(jí)的第2個(gè)多路器的輸入；第N級(jí)的第(2y-l)個(gè)處理單元的至少一路輸出、第N級(jí)的第2y個(gè)處理單元的至少一路輸出，輸入到第(N+l)級(jí)的第l個(gè)多路器的輸入，并選擇所述第(N+l)級(jí)的第y個(gè)處理單元的兩個(gè)或門的輸出中的一路對(duì)第y個(gè)處理單元中的多路器進(jìn)行控制；第N級(jí)的第(2y-l)和2y個(gè)處理單元的第w(wSN)個(gè)多路器的輸出連接到第(N+l)級(jí)的第(w+l)個(gè)多路器的輸入。5、一種優(yōu)先編碼設(shè)備的實(shí)現(xiàn)方法，其特征在于，所述方法包括將2m-N個(gè)N級(jí)處理單元級(jí)聯(lián)；通過(guò)1個(gè)N級(jí)輸出單元將數(shù)據(jù)輸出，其中，m為大于等于l的自然數(shù)，N為大于等于l、小于等于m的自然數(shù)。6、如權(quán)利要求5所述的方法，其特征在于，當(dāng)111=1，N-l時(shí)，包括l個(gè)l級(jí)處理單元和l個(gè)l級(jí)輸出單元，所述1級(jí)處理單元包括2個(gè)兩輸入或門、l個(gè)多路器，所述將2^N個(gè)N級(jí)處理單元級(jí)聯(lián)具體包括分別選擇每個(gè)兩輸入或門的至少一路輸入信號(hào)到所述多路器的輸入端；選擇所述2個(gè)兩輸入或門的輸出信號(hào)中的一路輸出信號(hào)到所述多路器進(jìn)行控制。7、如權(quán)利要求5所述的方法，其特征在于，所述N級(jí)處理單元級(jí)聯(lián)包括第N級(jí)中第(2y-l)個(gè)處理單元的2個(gè)或門輸出分別連接到第N+l級(jí)第y個(gè)處理單元的一個(gè)或門的2個(gè)輸入，其中，y為大于0的自然數(shù)；第N級(jí)中第2y個(gè)處理單元的2個(gè)或門輸出分別連接到第(N+l)級(jí)第y個(gè)處理單元的一個(gè)或門的2個(gè)輸入；第N級(jí)的第(2y-l)和2y個(gè)處理單元的第l個(gè)多路器的輸出連接到第(N+1)級(jí)的第2個(gè)多路器的輸入；第N級(jí)的第(2y-l)個(gè)處理單元的至少一路輸出、第N級(jí)的第2y個(gè)處理單元的至少一路輸出，輸入到第(N+l)級(jí)的第l個(gè)多路器的輸入，并選擇所述第(N+1)級(jí)的第y個(gè)處理單元的兩個(gè)或門的輸出中的一路對(duì)第y個(gè)處理單元中的多路器進(jìn)行控制；第N級(jí)的第(2y-l)和2y個(gè)處理單元的第w(wSN)個(gè)多路器的輸出連接到第(N+l)級(jí)的第(w+l)個(gè)多路器的輸入。全文摘要本發(fā)明實(shí)施例公開了一種優(yōu)先編碼實(shí)現(xiàn)方法及設(shè)備，該設(shè)備包括2^m-N個(gè)N級(jí)處理單元級(jí)聯(lián)，并通過(guò)1個(gè)N級(jí)輸出單元將數(shù)據(jù)輸出；其中，m為大于等于1的自然數(shù)，N為大于等于1、小于等于m的自然數(shù)。本發(fā)明的實(shí)施例中，減少了優(yōu)先編碼器的電路傳輸時(shí)延，進(jìn)而提高了使用優(yōu)先編碼器的工作頻率；并節(jié)省了優(yōu)先編碼器的資源；且由低階優(yōu)先編碼器擴(kuò)展高階優(yōu)先編碼器擴(kuò)展容易，設(shè)計(jì)簡(jiǎn)單。文檔編號(hào)H03K19/00GK101355356SQ20081021130公開日2009年1月28日申請(qǐng)日期2008年9月17日優(yōu)先權(quán)日2008年9月17日發(fā)明者常文瑞,杜學(xué)峰申請(qǐng)人:華為技術(shù)有限公司